PatentDe  


Dokumentenidentifikation DE3204376C2 28.02.1991
Titel RAM-Halbleiterspeicher für ein Mikrocomputersystem
Anmelder Sony Corp., Tokio/Tokyo, JP
Erfinder Fukuda, Joji, Yokohama, Kanagawa, JP;
Okubo, Yutaka, Atsugi, Kanagawa, JP
Vertreter ter Meer, N., Dipl.-Chem. Dr.rer.nat.; Müller, F., Dipl.-Ing., 8000 München; Steinmeister, H., Dipl.-Ing., Pat.-Anwälte, 4800 Bielefeld
DE-Anmeldedatum 09.02.1982
DE-Aktenzeichen 3204376
Offenlegungstag 18.11.1982
Veröffentlichungstag der Patenterteilung 28.02.1991
Veröffentlichungstag im Patentblatt 28.02.1991
IPC-Hauptklasse G06F 13/12
IPC-Nebenklasse G11C 8/00   

Beschreibung[de]

Die Erfindung betrifft eine Halbleiterspeicheranordnung mit wahlfreiem Zugriff (RAM-Halbleiterspeicheranordnung) mit mehreren RAM-Chips für ein Mikrocomputersystem.

RAM-Anordnungen dienen in Mikrocomputersystemen als sogenannte Arbeitsspeicher. Zum Abarbeiten eines Programms werden Programmbefehle und zu bearbeitende Daten in den Arbeitsspeicher geladen. Ein Teil der Befehle und Daten wird von einem ROM zugeführt. Der überwiegende Anteil der Befehle und Daten gelangt dagegen von einem Massenspeicher in den RAM. Bei einem Mikrocomputersystem ist der Massenspeicher typischerweise eine Floppy-Disk. Nach dem Abarbeiten eines Programms werden die bearbeiteten Daten wieder auf den Massenspeicher rückübertragen.

Beim Hin- und Herschreiben von Daten zwischen einem Arbeitsspeicher und einer Floppy-Disk ist zu beachten, daß diese Funktionsteile unterschiedlich adressiert werden.

DE 26 09 698 A1 beschreibt ausführlich, wie Adressen gewandelt werden können.

Eine Floppy-Disk weist z. B. 8 Zoll Durchmesser auf, mit 77 Spuren mit jeweils 26 Sektoren. Ein Sektor kann 128 Daten- Bytes speichern. Die Lese/Schreib-Steuerung erfolgt üblicherweise durch einen Floppy-Disk-Controller (FDC), der an eine EIN/ AUS-Schnittstelle angeschlossen ist. Zur Ansteuerung gibt die CPU des Mikroprocessorsystem einen Disk-Aktivierungsbefehl über einen Adreßbuß an den FDC, der gleichzeitig mit der Spur- und der Sektoradresse versorgt wird. Sodann wird ein Lese/Schreib-Kopf entsprechend der geforderten Spur und des jeweiligen Sektors aktiviert, um Daten über einen Datenbus einzulesen oder einzuschreiben.

Floppy-Disk-Systeme benötigen also elektromechanisch zu betätigende Elemente und Baugruppen, die massebehaftet sind, mit der Folge, daß die Zugriffszeit auf Daten relativ groß wird. Von Vorteil ist allerdings, daß jeweils nur eine EIN/ AUS-Adresse von der CPU auszugeben ist.

Zum Ansteuern eines RAM muß eine CPU dazu in der Lage sein, eine Vielzahl von Adressen zu erzeugen. Im Falle eines 8-Bit- Mikroprozessors, etwa des Typs Z80 der Firma Zilog, beträgt die maximale Speicherkapazität 64 KBytes. Es können also nur erheblich weniger Daten gespeichert werden als mit einer Floppy-Disk. Allerdings ist die Zugriffszeit auf die Daten in einem RAM erheblich kürzer als auf die Daten auf einer Floppy- Disk.

Um die Kapazität einer RAM-Anordnung zu vergrößern, ist die Verwendung einer Speicherbank bekannt, die eine Mehrzahl von RAMs enthält, die durch einen entsprechenden Befehl umschaltbar sind. Wird statt eines einzelnen RAM eine solche Speicherbank verwendet, muß mit dieser Änderung auch eine Änderung der Software, d. h. des Programms zur Adressenzuordnung für die RAMs zusammen mit der Verdrahtung geändert werden, d. h. es muß in die Hardware des möglicherweise bereits fertiggestellten und hinsichtlich der Speicherkapazität zu erweiternden Mikrocomputersystems eingegriffen werden.

Der Erfindung liegt die Aufgabe zugrunde, eine RAM-Halbleiterspeicheranordnung mit mehreren RAM-Chips für ein Mikrocomputersystem anzugeben, die zur Speichererweiterung eines solchen Systems dienen kann, ohne daß größere Softwareänderungen erforderlich sind.

Die erfindungsgemäße RAM-Halbleiterspeicheranordnung verfügt über eine Adressieranordnung zum Adressieren der RAM-Chips mit Spur- und Sektoradressen entsprechend denen, wie sie zum Adressieren einer Floppy-Disk verwendet werden.

Die erfindungsgemäße Halbleiterspeicheranordnung könnte als Quasi-Floppy-Disk-Speichersystem, jedoch in Halbleiter-RAM- Ausführung, bezeichnet werden. Das Quasi-Floppy-Disk-Speichersystem wird beim Lesen und Einschreiben von Daten in die RAMs ähnlich wie ein Floppy-Disk-System behandelt. Gemäß einer bevorzugten Weiterbildung werden bei der Zuordnung der Spur- und der Sektoradressen für den RAM diese Adressen mit dem Ausgang eines 128stufigen Zählers gemischt, welcher innerhalb eines jeweiligen Sektors eine jeweilige Adresse für den RAM erzeugt.

In dem mit RAMs aufgebauten Quasi-Floppy-Disk-Speichersystem kann nicht mehr auf einzelne Bytes zugegriffen werden wie in einem RAM, sondern nur noch auf Sektoren von 128 Bytes. Diese Daten müssen dann in einzelne Bytes zerlegt werden, entsprechend wie Daten, die von einer Floppy-Disk gelesen werden. Dieser Vorgang kostet etwas Zeit, was entsprechend auch für das Zusammensetzen von Bytes für den Einschreibvorgang gilt, weswegen die Lese- und Schreibvorgänge in Zusammenhang mit dem Quasi-Floppy-Disk-Speichersystem etwas langsamer sind als die mit einem RAM, der unmittelbar als solcher adressiert wird. Auf die Sektoradressen kann jedoch im Quasi-Floppy- Disk-Speichersystem erheblich schneller zugegriffen werden als in einem Floppy-Disk-System, beispielsweise etwa einhundertmal so schnell.

Die erfindungsgemäße RAM-Halbleiterspeicheranordnung führt also zu einer Speicherkapazität, wie sie mit einem Floppy- Disk-System erzielbar ist, dies aber mit Zugriffszeiten, die mit denen vergleichbar sind, wie sie mit einem RAM erzielt werden, der mit der für RAMs üblichen Adressierung angesteuert wird. Komplizierte Softwareanpassungen sind nicht erforderlich, da die Verarbeitung von Floppy-Disk-Adressen in jedem Mikrocomputersystem berücksichtigt ist.

Es sei darauf hingewiesen, daß die angegebenen Daten für Kapazitäten von Floppy-Disks und RAMs nur Beispiele sind.

Die Erfindung und vorteilhafte Einzelheiten werden nachfolgend unter Bezug auf die Zeichnung in einer beispielsweisen Ausführungsform näher erläutert. Darin zeigt

Fig. 1 das Blockschaltbild eines Mikrocomputersystems, das mit einem Halbleiter-RAM- Speicher ausgerüstet ist und

Fig. 2A bis 2D Signalverläufe und zeitkorrelierte Signalzuordnungen an verschiedenen Punkten der Schaltungsanordnung nach Fig. 1.

In der Blockschaltbildanordnung der Fig. 1 ist mit Bezugshinweis 1 eine zentrale Prozessoreinheit (CPU) beispielsweise des Mikroprozessors Z80-CPU der Firma Zilog bezeichnet. An die CPU 1 ist ein Datenbus 2, ein Kontrollbus 3 und ein Adreßbus 4 in bekannter Weise angeschlossen. Diese Bus-Leitungen führen unter anderem zu einem Festwertspeicher (ROM) 5 bzw. zu einem Random-Speicher (RAM) 6.

Der ROM 5, der üblicherweise als Halbleiterspeicher ausgeführt ist, enthält das Basis-Systemprogramm einschließlich eines Monitor-Programms. Der RAM 6 ist ebenfalls ein Halbleiterspeicher und die Adressen dieser Speicher ROM 5 und RAM 6 stehen unter direktem Zugriff der CPU 1 über den Adreßbus 4.

In diesem Fall liegt im Verlauf der genannten Bus-Leitungen außerdem ein Doppelweg-Buspufferregister 7. Wie in der Zeichnung der Fig. 1 angedeutet, kann ein herkömmliches Floppy-Disk-System 9 an das Bus-Pufferregister 7 über einen Floppy-Disk-Controller (FDC) 8 angeschlossen sein.

Gemäß der Erfindung ist bei diesem Aufbau ein sogenannter dynamischer Halbleiter-Random-Speicher (DRAM) 20 vorgesehen. Die Gesamtkapazität des DRAM 20 beträgt etwa 250 KBytes, was beispielsweise der gesamten Speicherkapazität einer üblichen Floppy-Disk entspricht. Heutzutage stehen 64 KBit-Speicher zur Verfügung, so daß beispielsweise 32 Chips solcher 64 KBit-Speicher zu einer Speicherbank zusammengestellt werden, die im gegebenen Beispiel den DRAM 20 mit einer Speicherkapazität von 250 KBytes bilden.

Bezugshinweis 18 bezeichnet einen Adressendecoder, der Chip-Aktivierungs- oder Chip-Auswahlsignale für den ROM 5, den RAM 6, den FDC 8 und den Decoder 14 des Speichersystems liefert.

Der Datenbus 2 vom Doppelweg-Pufferspeicher 7 innerhalb des Bus ist an ein Datenpufferregister 11, ein Spur- Adreßregister bzw. Spurzuordnungsregister 12 bzw. an ein Sektor-Adreßregister bzw. Sektorzuordnungsregister 13 angeschlossen, wie aus der Fig. 1 ersichtlich. Dem Decoder 14 wird ein Identifizierungssignal zugeführt, welches angibt, ob die Signale auf dem Datenbus 2 Spuradreß-, Sektoradreß- oder aktuelle Nutzdaten sind.

Beim erfindungsgemäßen Speichersystem sind vier EIN/AUS- Adressen zur Festlegung der Statusbedingung, der Sektoradresse, der Spuradresse und der aktuellen Nutzdaten zwischen der CPU 1 und dem Speichersystem belegt.

Der Decoder 14 wird durch das vom Decoder 18 gelieferte Decodierungssignal ausgewählt, während das Decodierungssignal vom Decoder 14 den Registern 11, 12, 13 und einem Zustands- oder Statuscontroller 21 als sogenanntes ID- Signal zugeführt wird.

Weiterhin gelangt ein Lese/Schreib-Steuersignal vom Kontrollbus 3 zur Zeittakt- und Auffrisch-Steuerung 15, der außerdem ein Systemtakt vom Systemtaktgenerator 10 zugeführt wird. Dieser Systemtakt wird, wie bekannt, außerdem für die CPU 1 benötigt. Die Zeittakt- und Auffrisch- Überwachung 15 erzeugt ein Steuersignal für die Register 11, 12 und 13.

Das ID-Datensignal vom Decoder 14 gelangt in das Pufferregister 11 und die Zeittakt- und Auffrischsteuerung 15. Weiterhin gibt der Decoder 14 das ID-Spursignal an das Spur-Adressenregister 12 und das ID-Sektoradreßsignal an das Sektor-Adreßregister 13 ab.

Die Zeittakt- und Auffrisch-Steuerung (Zeitsteuerkreis) 15 liefert ein Zeittaktsignal an einen Zähler (Adressenzähler) 16, der die Adresse innerhalb eines jeweiligen Speichersektors liefert. Der Zähler 16 ist als 128stufiger Zähler aufgebaut; er liefert ein 7-Bit-Ausgangssignal an einen Multiplexer 17.

Dem Multiplexer (Adreßdaten-Multiplexer) 17 wird ein Zeilen/Spalten-Umschaltimpuls R/C von der Zeittakt- und Auffrisch-Steuerung 15 zugeführt.

Von dem 5-Bit-Ausgangssignal des Registers 12 gelangen die zwei oberen Bits (höchstsignifikante Ziffernstellen) zur Zeittakt- und Auffrisch-Steuerung 15, die daraufhin ein Auswahlsignal i an den DRAM 20 abgibt.

Der Ausgang des Registers 13 ist ein 6-Bit-Signal und der LSB-Anteil dieses Ausgangs gelangt zusammen mit den 7 Bits des 128stufigen Zählers 16 als Zeilen-Adresse zum Multiplexer 17.

Der Rest der 5 Bits vom Register 13 sowie die 3 Bits vom Register 12 gelangen als Spalten-Adreßsignal ebenfalls auf den Multiplexer 17.

Die so durch Synthese zusammengesetzte 8-Bit-Zahlen- und Spaltenadresse gelangt unter Steuerung durch die Zeittakt- und Auffrisch-Steuerung 15 in Zeitunterteilung auf den DRAM 20.

Nachfolgend wird die Betriebsweise des Quasi-Floppy-Disk-Systems beschrieben:

Wie bekannt, benötigt ein dynamischer RAM eine Auffrischsteuerung der Art, daß die vom Multiplexer 17 gelieferte Zeilenadresse stets durch das -Signal gemäß Fig. 2C getastet wird. Die Fig. 2B verdeutlicht die als Ausgang vom Multiplexer gelieferte Adresse, während die Fig. 2A den Zeilen/Spalten-Umschaltimpuls R/C angibt, der von der Zeittakt- und Auffrisch-Steuerung 15 an den Multiplexer 17 geliefert wird.

Wird eine Lese- oder Schreiboperation von der CPU 1 gefordert, so wird mit einem durch Decodierung der oberen zwei Bits des Ausgangs vom Register 12, welches die Spuradresse enthält, gewonnene i-Signal eine von vier der 64 KBytes-Speichergruppen im DRAM 20 ausgewählt und die Spaltenadresse wird zu einem bestimmten Zeitpunkt freigegeben, wie die Fig. 2D erkennen läßt.

Entspricht die Anforderung auf dem Kontrollbus 3 einem Lesebefehl, so werden die der bestimmten Adresse des DRAM 20 zugeordneten Daten über den Puffer 1 auf den Datenbus 2 gegeben. Entspricht die Anforderung dagegen einem Schreibbefehl, so werden die über den Datenbus 2 angelieferten Daten in der speziellen Adresse des DRAM 20ebenfalls über den Puffer 11 gespeichert.

Aus der obigen Erläuterung ist für den Fachmann ersichtlich, daß der Halbleiter-Random-Speicher sich im Prinzip als Floppy-Disk-Speicher betreiben läßt, jedoch mit einer um ein Vielfaches höheren Zugriffsgeschwindigkeit. Genau wie bei einem Floppy-Disk- Speicher wird die Spur-Zuordnungsnummer oder Spuradresse und die Sektor-Zuordnungsnummer oder -adresse der Speichersteuerschaltung zum Einschreiben oder Auslesen von 128 Datenbytes zugeführt, was beispielsweise der Datenkapazität eines Speichersektors entspricht.

Damit ergibt sich als erheblicher Vorteil, daß alle Systemprogramme für Floppy-Disk-Speicher auch für das Halbleiter-Speichersystem verwendbar sind. Damit wird auch deutlich, warum der Erfindungsgegenstand auch als "Quasi-Floppy-Disk-Speicher" bezeichnet werden könnte.

Als Hauptvorteil der Erfindung sei nochmals betont, daß bereits existierende bekannte Betriebsprogramme für Floppy-Disk-Einheiten auch in Verbindung mit der RAM-Halbleiterspeicheranordnung verwendbar sind, als besonderer Vorteil jedoch eine erheblich gesteigerte Zugriffsgeschwindigkeit erreicht wird.


Anspruch[de]
  1. 1. Halbleiterspeicheranordnung mit wahlfreiem Zugriff (RAM- Halbleiterspeicheranordnung) mit mehreren RAM-Chips für ein Mikrocomputersystem, gekennzeichnet durch eine Adressieranordnung (11-21) zum Adressieren der RAM-Chips mit Spur- und Sektoradressen entsprechend denen, wie sie zum Adressieren einer Floppy-Disk verwendet werden.
  2. 2. Halbleiterspeicheranordnung nach Anspruch 1, gekennzeichnet durch
    1. - einen Halbleiterspeicher (DRAM 20) mit mehreren RAM-Chips und mindestens einem Daten- und einem Adreßbusanschluß (2, 4),
    2. - ein Spurzuordnungsregister (12), das an den Datenbus anzuschließen ist,
    3. - ein Sektorzuordnungsregister (13), das ebenfalls an den Datenbus anzuschließen ist,
    4. - einen Zeitsteuerkreis (15), der mit dem Halbleiterspeicher (DRAM 20) verbunden ist,
    5. - einen Adreßzähler (16), der in Abhängigkeit von durch den Zeitsteuerkreis (15) gelieferten Zeittaktsignalen die jeweilige Adresse für einen Speichersektor liefert,
    6. - und einen Adreßdaten-Multiplexer (17) zur zeitunterteilten Sortierung der Ausgangssignale des Spurzuordnungsregisters (12), des Sektorzuordnungsregisters (13) und des Adreßzählers (16) und zum Bilden einer zusammengesetzten, dem Halbleiterspeicher (DRAM 20) zuzuführenden Adresse.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com