Warning: fopen(111data/log202005242112.log): failed to open stream: No space left on device in /home/pde321/public_html/header.php on line 107

Warning: flock() expects parameter 1 to be resource, boolean given in /home/pde321/public_html/header.php on line 108

Warning: fclose() expects parameter 1 to be resource, boolean given in /home/pde321/public_html/header.php on line 113
Testschaltung für logische Schaltungen - Dokument DE3911840C2
 
PatentDe  


Dokumentenidentifikation DE3911840C2 25.04.1991
Titel Testschaltung für logische Schaltungen
Anmelder Mitsubishi Denki K.K., Tokio/Tokyo, JP
Erfinder Nakagawa, Shin-ichi;
Terane, Hideyuki, Itami, Hyogo, JP
Vertreter Betten, J., Dipl.-Ing.; Resch, M., Dipl.-Phys., Pat.-Anwälte, 8000 München
DE-Anmeldedatum 11.04.1989
DE-Aktenzeichen 3911840
Offenlegungstag 15.03.1990
Veröffentlichungstag der Patenterteilung 25.04.1991
Veröffentlichungstag im Patentblatt 25.04.1991
IPC-Hauptklasse G01R 31/318

Beschreibung[de]

Die Erfindung betrifft eine Testschaltung für logische Schaltungen nach dem Oberbegriff des Anspruchs 1.

Zum besseren Verständnis des Ausgangspunktes der Erfindung wird bereits an dieser Stelle auf die Zeichnungen Bezug genommen. Fig. 1 zeigt das Blockschaltdiagramm einer herkömmlichen Halbleiterschaltung, beispielsweise in einem Ein-Chip-Mikrocomputer oder dergleichen, mit logischen Schaltungen, denen Daten von einem mit einer Interfaceschaltung verbundenen Register über einen internen Bus eingegeben werden und in denen die sich bei den logischen Operationen ergebenden Daten im Register gespeichert werden.

Mit dem Bezugszeichen 1 ist eine Eingangsklemme für einen Befehlscode gekennzeichnet, der der Befehlscode 101 unter Steuerung einer CPU oder dergleichen (nicht dargestellt) eingegeben wird.

Ein Befehlsdecoder, der den an der Eingangsklemme 1 eingegebenen Befehlscode decodiert, ist mit dem Bezugszeichen 2 gekennzeichnet. Das von dem Befehlsdecoder 2 decodierte Ergebnis wird einer Registersteuerschaltung 3 und einer Interfacesteuerschaltung 4 als Steuersignal 102 eingegeben.

Die Registersteuerschaltung 3 gibt entsprechend dem vom Befehlsdecoder 2 abgegebenen Steuersignal 102 ein Steuersignal 103 zur Steuerung der Datenübertragung zwischen einem Register 5 und einem internen Bus 8 ab, was später beschrieben wird.

Die Interfacesteuerschaltung 4 gibt entsprechend dem vom Befehlsdecoder 2 abgegebenen Steuersignal 102 ein Steuersignal 104 ab, das eine Interfaceschaltung 6 steuert, was später beschrieben wird.

Das Register 5 ist mit dem internen Bus 8 verbunden. Es wird von dem von der Registersteuerschaltung 3 abgegebenen Steuersignal 103 gesteuert und gibt die im Register 5 gespeicherten Daten an den internen Bus 8 ab und speichert die vom internen Bus 8 eingegebenen Daten ab. Mit dem Register 5 ist auch eine interne logische Schaltung 20, wie etwa eine ALU (arithmetisch-logische Einheit) verbunden.

Die interne logische Schaltung 20 holt die im Register 5 gespeicherten Daten, führt eine vorgeschriebene logische Operation durch und speichert das Ergebnis wieder im Register 5.

Die Interfaceschaltung 6 ist mit dem internen Bus 8 verbunden und wird durch das von der Interfacesteuerschaltung 4 abgegebene Steuersignal 104 gesteuert. Die Interfaceschaltung 6 gibt die einer externen Klemme 7 eingegebenen Daten an den internen Bus 8 ab und holt die Daten von dem internen Bus 8, um sie an die externe Klemme 7 abzugeben.

Die Betriebsweise einer Halbleiterschaltung mit derartigen herkömmlichen logischen Schaltungen ist wie folgt.

Wenn der Befehlscode 101 der Eingangsklemme 1 eingegeben wird, so wird der Befehlscode durch den Befehlsdecoder 2 decodiert, der das Steuersignal 102 abgibt.

Es wird nun angenommen, daß der Befehlscode 101 ein Datenübertragungs-Befehlscode ist, d. h. ein Befehlscode, der die Daten von der externen Klemme 7 der Interfaceschaltung 6 über den internen Bus 8 im Register 5 speichert oder die Daten vom Register 5 über den internen Bus 8 und die Interfaceschaltung 6 an die externe Klemme 7 abgibt.

Da das Steuersignal 102 der Registersteuerschaltung 3 und der Interfacesteuerschaltung 4 eingegeben wird, gibt die Registersteuerschaltung 3 entsprechend dem Steuersignal 102 das Steuersignal 103 an das Register 5 und die Interfacesteuerschaltung 4 entsprechend dem Steuersignal 102 das Steuersignal 104 an die Interfaceschaltung 6 ab.

Wenn der der Eingangsklemme 1 eingegebene Befehlscode 101 ein Befehl zur Ausgabe der Daten vom Register 5 an die externe Klemme 7 ist, so werden die Daten entsprechend dem von der Registersteuerschaltung 3 abgegebenen Steuersignal 103 an den internen Bus 8 abgegeben und die Interfaceschaltung 6 holt die Daten vom internen Bus 8 und gibt sie an die externe Klemme 7 ab, entsprechend dem von der Interfacesteuerschaltung 4 abgegebenen Steuersignal 104. In ähnlicher Weise holt, wenn der der Eingangsklemme 1 eingegebene Befehlscode ein Befehl zur Speicherung von Daten von der externen Klemme 7 im Register 5 ist, die Interfaceschaltung 6 die Daten von der externen Klemme 7 und gibt sie an den internen Bus 8 ab, entsprechend dem von der Interfacesteuerschaltung 4 abgegebenen Steuersignal 104, und das Register 5 holt und speichert die Daten vom internen Bus 8, entsprechend dem von der Registersteuerschaltung 3 abgegebenen Steuersignal 103. Die im Register 5 gespeicherten Daten werden an die interne logische Schaltung 20 abgegeben.

Da bei der herkömmlichen Halbleiterschaltung die logische Schaltung den oben beschriebenen Aufbau hat, ist es zur Prüfung, beispielsweise der Betriebsweise der internen logischen Schaltung 20 oder ob die Betriebsfunktion normal ist, erforderlich, ein vorgeschriebenes Programm in der CPU oder dergleichen (nicht dargestellt) ablaufen zu lassen, um Daten von der externen Klemme 7 der Interfaceschaltung 6 zur internen logischen Schaltung 20 zu übertragen und das Operationsergebnis von der internen logischen Schaltung 20 wieder zur externen Klemme 7 der Interfaceschaltung 6 abzugeben.

Dies bedeutet, daß der Befehlscode zur Datenübertragung jedesmal der Eingangsklemme 1 eingegeben wird, um die Datenübertragung von der Interfaceschaltung 6 zum Register 5 und vom Register 5 zur Interfaceschaltung 6 durchzuführen.

In diesem Zusammenhang wurden die in den japanischen Offenlegungsschriften JP 59-208476 A, JP 61-168051 A und JP 62-132182 A beschriebenen Schaltungen vorgeschlagen.

In der japanischen Offenlegungsschrift JP 59-208476 A ist eine Testschaltung zur Erzeugung eines Testbetriebssignals beschrieben, die, beim Empfang eingegebener serieller Daten, ein Testmustersignal von einer vorbestimmten Eingangsklemme direkt an die interne logische Schaltung abgibt und/oder ein Signal von einer internen logischen Schaltung an eine vorbestimmte Ausgangsklemme abgibt. Mit dieser Testschaltung soll der Testeffekt verbessert werden, ohne die Zahl der externen Klemmen zu erhöhen. Bei dieser Erfindung werden die eingegebenen seriellen Daten auf einen gegenüber dem üblichen Signalpegel höheren Signalpegel gebracht, um die Zahl der externen Klemmen nicht zu erhöhen.

Die in der japanischen Offenlegungsschrift JP 59-208476 A beschriebene Testschaltung erfordert verschiedene Bauteile, wie etwa eine Pegeldetektorschaltung zur Feststellung eines Pegels der eingegebenen seriellen Daten, ein Schieberegister, um sie darin zu halten, und einen Decoder. Da die Testschaltung zur Verwendung auf der Herstellerseite in die Halbleiterschaltung eingebaut ist, verbraucht sie für den Benutzer gerade eine tatsächlich vorhandene Kapazität der Halbleiterschaltung. Da die Testschaltung auch zu kompliziert ist und zu viele Bauteile aufweist, ist sie nicht zu empfehlen.

Die in der japanischen Offenlegungsschrift JP 61-168051 A beschriebene Erfindung bezieht sich auf eine Testschaltung eines RAMs eines Ein-Chip-Mikrocomputers. Zur Prüfung, ob das Operationsergebnis der logischen Schaltungen, wie etwa der ALU usw. normal ist, muß daher auf eine spezielle Adresse des RAMs an einem geeigneten Zeitpunkt zugegriffen werden, um die Daten herauszuholen.

Die in der japanischen Offenlegungsschrift JP 62-132182 A beschriebene Erfindung bezieht sich auf eine Testschaltung einer hochintegrierten Schaltung, die in eine Vielzahl von Blöcken aufgeteilt ist, so daß diese jeweils separat geprüft werden können. Diese Testschaltung ist daher nicht zur Prüfung geeignet, ob das Operationsergebnis einer speziellen logischen Schaltung richtig ist.

Die Aufgabe der Erfindung besteht darin, eine Testschaltung für logische Schaltungen zu schaffen, mit der schnell und mit einer einfachen Operation geprüft werden kann, ob verschiedene logische Schaltungen in einer Halbleiterschaltung, wie etwa einem Ein-Chip-Mikrocomputer oder dergleichen, normal arbeiten.

Diese Aufgabe wird durch eine Testschaltung mit den im Patentanspruch 1 angegebenen Merkmalen gelöst. Die Testschaltung für logische Schaltungen ist so aufgebaut, daß ein Register, das die von den logischen Schaltungen zu verarbeitenden Daten und die Operationsergebnisse speichert, und eine Interfaceschaltung, die über einen internen Bus mit dem Register verbunden ist, von externen Klemmen gesteuert werden, die von den logischen Schaltungen zu verarbeitenden Daten von der Interfaceschaltung direkt im Register zur weiteren Verarbeitung gespeichert werden und das im Register gespeicherte Operationsergebnis direkt von der Interfaceschaltung nach außen abgegeben wird. Da bei einer solchen Konfiguration die von den logischen Schaltungen zu verarbeitenden Daten von der Interfaceschaltung zum Register und das im Register gespeicherte Operationsergebnis zur Interfaceschaltung übertragen werden kann, ohne daß ein Datenübertragungsbefehl ausgeführt werden muß, kann die Prüfung leicht durchgeführt werden.

Im folgenden wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild einer herkömmlichen Halbleiterschaltung mit logischen Schaltungen und

Fig. 2 ein Blockschaltbild einer Halbleiterschaltung mit erfindungsgemäßer Testschaltung für logische Schaltungen.

Fig. 2 zeigt ein Blockschaltbild des Aufbaus einer Halbleiterschaltung mit einer erfindungsgemäßen Testschaltung für logische Schaltungen.

In Fig. 2 ist mit dem Bezugszeichen 1 eine Eingangsklemme für den Befehlscode gekennzeichnet, der der Befehlscode 101 und der Steuerung einer CPU oder dergleichen (nicht dargestellt) eingegeben wird.

Mit dem Bezugszeichen 2 ist ein Befehlsdecoder gekennzeichnet, mit dem der an der Eingangsklemme 1 eingegebene Befehlscode 101 decodiert wird. Das vom Befehlsdecoder 2 decodierte Ergebnis wird als Steuersignal 102 an eine Registersteuerschaltung 3 und eine Interfacesteuerschaltung 4 abgegeben.

Entsprechend dem vom Befehlsdecoder 2 abgegebenen Steuersignal 102 gibt die Registersteuerschaltung 3 ein Steuersignal 103 zur Steuerung der Datenübertragung zwischen einem Register 5 und einem internen Bus 8 ab, was nachfolgend beschrieben wird. Das Steuersignal 103 bildet das eine Eingangssignal eines Multiplexers 9 mit zwei Eingängen, was später beschrieben wird.

Entsprechend dem vom Befehlsdecoder 2 abgegebenen Steuersignal 102 gibt die Interfacesteuerschaltung 4 ein Steuersignal 104 zur Steuerung einer Interfaceschaltung 6 ab.

Das Register 5 ist mit dem internen Bus 8 verbunden und wird von dem, von der Registersteuerschaltung 3 abgegebenen Steuersignal 103 gesteuert. Das Register 5 gibt die im Register 5 gespeicherten Daten an den internen Bus 8 ab und speichert die vom internen Bus 8 eingegebenen Daten ab. Mit dem Register 5 ist eine, von der erfindungsgemäßen Testschaltung zu prüfende interne logische Schaltung 20, wie etwa eine ALU oder dergleichen verbunden.

Die interne logische Schaltung 20 holt die im Register 5 gespeicherten Daten, führt eine vorbestimmte logische Operation durch und speichert das Ergebnis wieder im Register 5.

Die Interfaceschaltung 6 ist mit dem internen Bus 8 verbunden und wird durch das von der Interfacesteuerschaltung 4 abgegebene Steuersignal 104 gesteuert. Die Interfaceschaltung 6 gibt die an der externen Klemme 7 eingegebenen Daten an den internen Bus 8 ab und holt die Daten vom internen Bus 8 und gibt sie an die externe Klemme 7 ab.

Das von der Registersteuerschaltung 3 abgegebene Steuersignal 103 bildet das eine Eingangssignal des Multiplexers 9 mit zwei Eingängen. Das andere Eingangssignal bildet ein Test-Registersteuersignal 108, das von einer Testschaltung 10 abgegeben wird, wie es später beschrieben wird. Außerdem wird ein Signal, das das Ausgangssignal 110 des Multiplexers 9 entweder als Steuersignal 103 oder als Test-Registersteuersignal 108 auswählt, von der Testschaltung 10 als Steuersignal-Schaltsignal 105 abgegeben. Das Ausgangssignal 110 des Multiplexers 9, nämlich entweder das Steuersignal 103 oder das Test-Registersteuersignal 108 werden dem Register 5 als Registersteuersignal 110 zugeführt.

Die Testschaltung 10 weist eine erste externe Eingangsklemme 12 auf, der ein erstes Signal zum Umschalten der Betriebsart oder einer ganzen Schaltung entweder in einen üblichen Betriebszustand oder einen Testbetriebszustand, nämlich ein Betriebsart-Schaltsignal eingegeben wird. Die Testschaltung 10 weist außerdem zweite externe Eingangsklemmen 11a, 11b, 11c, 11d usw. auf, denen das Steuersignal (zweites Signal) im Betriebszustand für den Multiplexer 9 und die Interfaceschaltung 6 eingegeben werden. Ausgangssignale der Testschaltung 10, zusätzlich zu dem vorerwähnten Test-Registersteuersignal 108 und dem Steuersignal-Schaltsignal 105 für die Registersteuerschaltung 3, sind ein Test-Interfaceschaltung-Steuersignal 109 und ein Steuersignal-Schaltsignal 106 für die Interfaceschaltung 6, aufgrund dessen die Interfaceschaltung 6 entweder von dem Steuersignal 104 von der Interfacesteuerschaltung 4 oder dem Test-Interfacesteuersignal 109 gesteuert wird.

Im nachfolgenden wird die Betriebsweise der Halbleiterschaltung mit der erfindungsgemäßen Testschaltung 10 für logische Schaltungen beschrieben.

Wenn ein Signal mit niedrigem Pegel der ersten externen Eingangsklemme 12 der Testschaltung 10 zugeführt wird, wird eine übliche Operation durchgeführt. Dies bedeutet, daß sich, wenn das Signal mit niedrigem Pegel der ersten externen Eingangsklemme 12 eingegeben wird, sowohl das Steuersignal-Schaltsignal 105 für die Registersteuerschaltung 3 als auch das Steuersignal-Schaltsignal 106 für die Interfaceschaltung 6 auf niedrigem Pegel befinden und das von der Registersteuerschaltung 3 abgegebene Steuersignal dem Register 5 und das von der Interfacesteuerschaltung 4 abgegebene Steuersignal 104 der Interfaceschaltung 6 zugeführt wird.

In diesem Fall ist die Betriebsweise ähnlich wie beim Stand der Technik.

Wenn der Befehlscode 101 der Eingangsklemme 1 eingegeben wird, wird er vom Befehlsdecoder 2 decodiert und das Steuersignal 102 wird vom Befehlsdecoder 2 abgegeben. Es wird nun angenommen, daß der Befehlscode 101 ein Datenübertragungs-Befehlscode ist, bei dem die Daten von der externen Klemme 7 der Interfaceschaltung 6 über den internen Bus 8 im Register 5 gespeichert oder die Daten vom Register 5 über den internen Bus 8 und die Interfaceschaltung 6 an der externen Klemme 7 abgegeben werden.

Da das Steuersignal 102 der Registersteuerschaltung 3 und der Interfacesteuerschaltung 4 zugeführt wird, gibt die Registersteuerschaltung 3 entsprechend dem Steuersignal 2 das Steuersignal 103 an das Register 5 und die Interfacesteuerschaltung 4 entsprechend dem Steuersignal 102 das Steuersignal 104 an die Interfaceschaltung 6 ab.

Wenn der der Eingangsklemme 1 zugeführte Befehlscode 101 ein Befehl zur Ausgabe der Daten vom Register 5 zur externen Klemme 7 ist, so gibt das Register 5 die Daten entsprechend dem von der Registersteuerschaltung 3 abgegebenen Steuersignal 103 an den internen Bus 8 ab, während die Interfaceschaltung 6 die Daten vom internen Bus 8 holt und sie an die externe Klemme 7 abgibt, entsprechend dem von der Interfacesteuerschaltung 4 abgegebenen Steuersignal 104. Wenn der der Eingangsklemme 1 eingegebene Befehlscode ein Befehl zur Speicherung der Daten von der externen Klemme 7 im Register 5 ist, so holt die Interfaceschaltung 6 entsprechend dem von der Interfacesteuerschaltung 4 abgegebenen Steuersignal 104 die Daten von der externen Klemme 7 und gibt sie an den internen Bus 8 ab, während das Register 5 entsprechend dem von der Registersteuerschaltung 3 abgegebenen Steuersignal 103 die Daten vom internen Bus 8 holt und sie im Register speichert. Die im Register 5 gespeicherten Daten werden an die interne logische Schaltung 20 abgegeben.

Wenn ein Signal mit hohem Pegel (erstes Signal) der ersten externen Eingangsklemme 12 der Testschaltung 10 zugeführt wird, so wird der Betriebszustand erhalten. Dies bedeutet, daß dann, wenn ein Signal mit hohem Pegel der ersten externen Eingangsklemme 12 zugeführt wird, sowohl das Steuersignal-Schaltsignal 105 für die Registersteuerschaltung 3 als auch das Steuersignal-Schaltsignal 106 für die Interfaceschaltung 6 auf hohen Pegel gebracht werden, das von der Testschaltung 10 abgegebene Test-Registersteuersignal 108 dem Register 5 und das von der Testschaltung 10 abgegebene Test-Interfacesteuersignal 109 der Interfaceschaltung 6 zugeführt wird.

Wenn die Daten (das zweite Signal), die den Befehl kennzeichnen, wonach Daten von der externen Klemme 7 der Interfaceschaltung 6 über den internen Bus 8 im Register 5 gespeichert werden sollen, den zweiten externen Eingangsklemmen 11a, 11b, 11c, 11d der Testschaltung 10 unter dieser Bedingung eingegeben werden, so gibt die Testschaltung 10 das Test-Registersteuersignal 108 und das Test-Interfacesteuersignal 109 entsprechend den den zweiten externen Eingangsklemmen 11a, 11b, 11c und 11d eingegebenen Daten ab.

Entsprechend den von der Testschaltung 10 abgegebenen Test- Interfacesteuersignalen 109 holt die Interfaceschaltung 6 die Daten von der externen Klemme 7 und gibt sie an den internen Bus 8 ab. Entsprechend dem von der Testschaltung 10 abgegebenen Test-Registersteuersignal 108 holt das Register 5 die bereits von der Interfaceschaltung 6 an den internen Bus 8 abgegebenen Daten ab und speichert sie im Register 5. Die im Register 5 gespeicherten Daten werden an die interne logische Schaltung 20 abgegeben, in der eine vorbestimmte logische Operation durchgeführt wird. Die Ergebnisdaten der von der internen logischen Schaltung 20 durchgeführten Operation werden wieder im Register 5 gespeichert.

Wenn die Daten (das zweite Signal), die den Befehl kennzeichnen, wonach die in der oben beschriebenen Weise im Register 5 gespeicherten Ergebnisdaten von der internen logischen Schaltung 20 über den internen Bus 8 von der Interfaceschaltung 6 abgegeben werden sollen, den zweiten externen Eingangsklemmen 11a, 11b, 11c und 11d der Testschaltung 10 zugeführt werden, so gibt die Testschaltung 10 das Test-Registersteuersignal 108 und das Test-Interfacesteuersignal 109 ab, entsprechend den Daten, die den zweiten externen Eingangsklemmen 11a, 11b, 11c und 11d zugeführt werden.

Entsprechend dem von der Testschaltung 10 abgegebenen Test- Registersteuersignal 108 gibt das Register 5 die im Register 5 gespeicherten Daten oder die Ergebnisdaten der, mit dem Register 5 verbundenen logischen Schaltung 20 durchgeführten Operation an den internen Bus 8 ab. Entsprechend dem von der Testschaltung 10 abgegebenen Test-Interfacesteuersignal 109 holt die Interfaceschaltung 6 die vom Register 5 bereits an den internen Bus 8 abgegebenen Daten vom internen Bus 8 und gibt sie an die externe Klemme 7 ab.

Damit werden verschiedene Verarbeitungen, nämlich das Eingeben von Daten von der externen Klemme 7 der Interfaceschaltung 6 zur Speicherung im Register 5, das Speichern der Ergebnisdaten der von der internen logischen Schaltung 20 durchgeführten Operation wieder im Register 5 und das Übertragen der Daten zur Interfaceschaltung 6, um die Daten an der externen Klemme 7 abzugeben, direkt unter Steuerung der Testschaltung 10 durchgeführt, ohne daß der Befehlscode des Datenübertragungsbefehls der Eingangsklemme 1 zugeführt wird, so daß durch Prüfung der von der externen Klemme 7 abgegebenen Daten schnell und in einem relativ einfachen Vorgang geprüft werden kann, ob die logischen Schaltungen normal arbeiten.

Wie aus der obigen Beschreibung ersichtlich ist, ist es mit der Erfindung möglich, schnell und einfach zu prüfen, ob die in der Halbleiterschaltung enthaltenen logischen Schaltungen normal arbeiten.


Anspruch[de]
  1. 1. Testschaltung für logische Schaltungen in einer Halbleiterschaltung mit einer Interfaceschaltung zur Eingabe von Daten von außen und zur Ausgabe von Daten nach außen, einer Steuerschaltung für die Interfaceschaltung, die ein Steuersignal zur Steuerung der Interfaceschaltung abgibt, einem, mit der Interfaceschaltung verbundenen internen Bus, einem mit dem internen Bus verbundenen Register, einer Registersteuerschaltung, die ein Steuersignal zur Steuerung der Eingabedaten an das Register und der Ausgabedaten vom Register abgibt, und einer logischen Schaltung, die logische Operationen bezüglich der im Register gespeicherten Daten durchführt, und das Ergebnis der logischen Operation im Register speichert, dadurch gekennzeichnet,

    daß die Testschaltung (10) erste (12) und zweite (11a, 11b, 11c, 11d) externe Eingangsklemmen aufweist und so aufgebaut ist,

    daß sie ein Signal abgibt, das die Steuersignale von der Interfacesteuerschaltung (4) zur Interfaceschaltung (6) und von der Registersteuerschaltung (3) zum Register (5) aufhebt, wenn ein erstes Signal von der ersten externen Eingangsklemme (12) eingegeben wird, und

    Steuersignale (105, 108) für das Register (5) und Steuersignale (106, 109) für die Interfaceschaltung (6) abgibt, wenn ein zweites Signal den zweiten externen Eingangsklemmen (11a, 11b, 11c, 11d) eingegeben wird,

    wodurch die Daten von der Interfaceschaltung (6) zum Register (5) übertragen und dort gespeichert und die im Register (5) gespeicherten Daten von der Interfaceschaltung (6) nach außen abgegeben werden.
  2. 2. Testschaltung für logische Schaltungen nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterschaltung ein Ein-Chip-Mikrocomputer ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com