PatentDe  


Dokumentenidentifikation DE4126767A1 14.05.1992
Titel Schnelle Zeitgeberschaltung
Anmelder Teradyne Inc., Boston, Mass., US
Erfinder Brown, Benjamin Joseph, Westlake Village, Calif., US;
Reichert, Peter Addison, Newbury Park, Calif., US
Vertreter von Bezold, D., Dr.rer.nat.; Schütz, P., Dipl.-Ing.; Heusler, W., Dipl.-Ing., Pat.-Anwälte, 8000 München
DE-Anmeldedatum 13.08.1991
DE-Aktenzeichen 4126767
Offenlegungstag 14.05.1992
Veröffentlichungstag im Patentblatt 14.05.1992
IPC-Hauptklasse G01R 31/318
Zusammenfassung Eine schnelle Zeitgeberschaltung (10) enthält eine Mustergeneratorschaltung (12) mit einem eine schnelle Adresse erzeugenden schnellen Mustergenerator (30) und einer Teilerschaltung (32), welche die schnelle Adresse in eine Mehrzahl langsamerer Adressenmuster teilt. Eine örtliche Generatorschaltung (16) enthält eine Mehrzahl von signalerzeugenden Schaltungen (50, 52), die mit der langsameren Frequenz der langsameren Adressenmuster arbeiten und niedrigerfrequentere Signale erzeugen, und eine schnelle Formatierungsschaltung (66), welche die langsameren Adressenmuster verwendet, um ein hochfrequentes Signal zu erzeugen. Eine Mehrzahl von Verteilungswegen (40, 42) liefern die langsameren Adressenmuster an die örtliche Generatorschaltung (16).

Beschreibung[de]

Die Erfindung bezieht sich auf Zeitgeberschaltungen.

Es ist bekannt, zur Erzeugung von Prüfmustern für die Nutzung in automatischen Prüfgeräten einen schnellen Mustergenerator vorzusehen, der Adressenfolgen erzeugt, die an eine Vielzahl örtlicher Generatorschaltungen gesendet werden. Jede örtliche Generatorschaltung enthält einen schnellen örtlichen Speicher, zwei Zeitgeber, zwei entsprechende Interpolatoren, eine schnelle Formatierungseinrichtung und einen schnellen Fehlerprozessor. Die Zeitgeber und die Interpolatoren arbeiten in einer verschachtelten Weise, wobei die eine Gruppe von Zeitgeber und Interpolator Informationen aller geraden Perioden empfängt und erzeugt und die andere Gruppe Informationen aller ungeraden Perioden empfängt und erzeugt.

Gemäß der vorliegenden Erfindung wird zur Erzeugung von Prüfmustern eine Anordnung vorgesehen, die folgendes aufweist: eine Mustergeneratorschaltung mit einem schnellen Mustergenerator, der eine schnelle Adresse erzeugt, und einer Teilerschaltung, welche die schnelle Adresse in eine Vielzahl langsamerer Adressenmuster teilt; eine örtliche Generatorschaltung mit einer Vielzahl von Signalgeberschaltungen, die mit der niedrigeren Frequenz der langsameren Adressenmuster arbeiten und niedrigerfrequente Signale liefern, und mit einer schnellen Formatierungsschaltung, welche die niedrigerfrequenten Muster verwendet, um ein hochfrequentes Signal zu liefern; eine Vielzahl von Verteilungswegen, welche die langsameren Adressenmuster an die örtliche Generatorschaltung liefern. Es wurde gefunden, daß man mit dieser Anordnung zu einer Zeitgeberschaltung kommt, in welcher die Verteilung von Signalen an die örtliche Generatorschaltung mit niedrigeren Frequenzen erfolgen kann.

In bevorzugten Ausführungsformen liefert die Teilerschaltung periodisch die langsameren Adressenmuster, werden die langsameren Adressenmuster in einer durch das schnelle Adressenmuster bestimmten Folge geliefert und/oder enthält die örtliche Generatorschaltung eine Vielzahl von Signalgeberschaltungen, die mit der langsameren Frequenz arbeiten und niedrigerfrequente Signale an eine schnelle Formatierungseinrichtung liefern, welche das hochfrequente Signal liefert. Des weiteren kann in vorteilhaften Ausführungsformen jede Signalgeberschaltung folgendes enthalten: einen Zeitgeber, der so ausgebildet ist, daß er Informationen empfängt, die in Beziehung zu den langsameren Adressenmustern stehen, und Zeitgeberinformationen liefert; eine Interpolatorschaltung, die so ausgebildet ist, daß sie die Zeitgeberinformation empfängt und das niedrigerfrequente Signal liefert, wobei die Zeitgeberinformation unter Verwendung eines von der Interpolatorschaltung erzeugten Taktsignals an die Interpolatorschaltung geliefert werden kann.

Ein weiterer Aspekt der Erfindung ist eine Interpolatorschaltung, die folgendes aufweist: eine Registerschaltung, die zum Empfangen und Halten eingangsseitiger Zeitsteuerdaten ausgebildet ist; eine Impulsschluckerschaltung, die so ausgebildet ist, daß sie die Zeitsteuerdaten um ein vom Zeitgeber gegebenes Maß verzögert; eine Sägezahnschaltung, die das Ausgangssignal des Impulsschluckers empfängt und daraufhin ein Sägezahn-Ausgangssignal liefert; eine Vergleichsschaltung, welche die eingangsseitigen Zeitsteuerdaten und das Sägezahn-Ausgangssignal empfängt und Ausgangsdaten liefert, wenn das Sägezahn-Ausgangssignal gleich den eingangsseitigen Zeitsteuerdaten ist. Es wurde gefunden, daß eine derart ausgebildete Interpolatorschaltung Ausgangsdaten liefert, die auf der Grundlage der eingangsseitigen Zeitsteuerdaten präzise zeitgesteuert sind.

In vorteilhaften Ausführungsformen haben die eingangsseitigen Zeitsteuerdaten eine bestimmte Art von Logikwert und die Ausgangsdaten eine andere Art von Logikwert, und die Interpolatorschaltung enthält eine Eichschaltung, die ein Ausgangssignal liefert, anhand dessen sich bestimmen läßt, ob die Interpolatorschaltung einwandfrei arbeitet.

Ein wiederum anderer Aspekt der Erfindung ist eine Schaltung zur Erzeugung von Periodeninformation mit einer Mehrzahl von Periodenoszillatoren, deren jeder einen Speicher, eine Summierungsschaltung und eine Flankenwählschaltung enthält. Jeder Speicher empfängt Periodenadressen und erzeugt entsprechende Periodenwerte, und jede Summierungsschaltung empfängt einen Periodenwert vom Speicher desjenigen Oszillators, in welchem er sich befindet, und mindestens einen weiteren Periodenwert von einem Speicher eines anderen der Oszillatoren. Jede Flankenwählschaltung erzeugt ein Signal, das eine Flanke eines Referenztaktsignals identifiziert, die sich um eine ganze Anzahl von Flanken entfernt von einer zuvor identifizierten Flanke befindet, wobei diese ganze Zahl aus dem die höchstwertigen Bits enthaltenden Teil des Summierungsausgangs bestimmt wird. Es wurde gefunden, daß eine derart ausgelegte Periodenoszillatorschaltung in Verbindung mit einem schnellen automatischen Prüfsystem verwendet werden kann, das mehrere langsamere parallele Datenwege aufweist, wobei die Periodenoszillatorschaltung keine teuren, schnellen integrierten Schaltungen zu enthalten braucht, die kundenspezifisch hergestellt werden müßten.

In vorteilhaften Ausführungsformen besteht die Periodenoszillatorschaltung aus zwei Oszillatoren. Jede Flankenwählschaltung enthält einen Zähler, der den höchstwertigen Teil des Summierungsausgangs empfängt, um eine entsprechende Anzahl von Taktperioden zu zählen und auf der Grundlage dieser Zählung das Signal zu erzeugen, welches eine Taktflanke identifiziert. Jeder Oszillator enthält eine Restwertschaltung, die ein Restwertsignal erzeugt, das charakteristisch für eine Restzeit ab der vom Zähler identifizierten Taktflanke ist, wobei diese Restzeit aus einer Summierung eines die niedrigstwertigen Bits umfassenden Teils des Summierungsausgangs und eines vorhergehenden Restwertsignals bestimmt wird. Jeder Oszillator enthält einen Pipeline-Pipeline-Synchronisierer, der Periodenwerte empfängt und die Periodenwerte nach dem Durchrückprinzip (FIFO-Prinzip) an die Summierungsschaltung liefert, und zwar zu Zeiten, die bestimmt werden durch die vom eigenen Zähler des Oszillators gewählten Taktflanken. Der Pipeline-Pipeline-Synchronisierer empfängt die Periodenwerte zu Zeiten, die bestimmt werden durch die vom Zähler eines anderen Oszillators gewählten Taktflanken.

Ein Aspekt der vorliegenden Erfindung ist auch eine Zeitgeberschaltung, die einen Zeitgeber und einen Formatierer enthält. Der Zeitgeber empfängt ein Periodensignal, das Referenzzeitpunkte identifiziert, die der Zeitgeber verwendet, um die Durchführung bestimmter Aktionen zeitlich zu steuern, und ein Datensignal, das die Natur der Aktionen kennzeichnet. Der Zeitgeber wählt entweder einen ersten Eichwert aus, der das Maß einer ab den Referenzpunkten gemessenen Zeitverzögerung darstellt, die benötigt wird, um die Zeitversatzcharakteristik einer ersten Aktion zu kompensieren, oder einen zweiten Eichwert, der das Maß einer Zeitverzögerung darstellt, die benötigt wird, um die Versatzcharakteristik einer zweiten Aktion zu kompensieren, wobei der Zeitgeber die jeweils getroffene Wahl auf den Wert des Datensignals gründet und ein Zeitgeber-Ausgangssignal erzeugt, das Zeitpunkte identifiziert, die den Referenzpunkten entsprechen, jedoch um den gewählten Eichwert verzögert sind. Der Formatierer empfängt das Zeitgeber-Ausgangssignal und führt die Aktionen zu den im Zeitgeber-Ausgangssignal identifizierten Zeitpunkten durch. Es wurde gefunden, daß der Zeitgeber in einer solchen Schaltungsanordnung bequem und einfach feststellen kann, welcher Eichwert zu benutzen ist.

In vorteilhaften Ausführungsformen enthält das Periodensignal ein Flankenwählsignal, das eine Flanke eines Taktsignals identifiziert, und ein Restwertsignal, das eine Restzeit ab der identifizierten Taktflanke repräsentiert. Der Zeitgeber empfängt ein Zeitsteuersignal, das repräsentativ ist für eine Zeitverzögerung ab den vom Periodensignal identifizierten Referenzpunkten. Der Zeitgeber addiert in digitaler Weise den Eichwert mit dem Zeitwert und dem Restwert. Die durch das Zeitgeber- Ausgangssignal identifizierten Zeitpunkte werden gegenüber den Referenzpunkten nicht nur um die Eichverzögerungszeit, sondern auch um die durch das Zeitsignal dargestellte Zeitverzögerung verzögert.

Zur weiteren Erläuterung der Erfindung werden nachstehend der Aufbau und die Arbeitsweise einer bevorzugten Ausführungsform anhand von Zeichnungen beschrieben.

Fig. 1 ist ein Blockschaltbild eines schnellen Zeitgebersystems gemäß der Erfindung;

Fig. 2 ist ein Blockschaltbild einer Verteilerschaltung des in Fig. 1 dargestellten Zeitgebersystems;

Fig. 3 ist ein Blockschaltbild von Zeitgeber- und Interpolatorschaltungen des Zeitgebersystems nach Fig. 1;

Fig. 4 ist ein Blockschaltbild der in Fig. 3 dargestellten Interpolatorschaltung;

Fig. 5 ist ein Blockschaltbild einer bekannten Periodenoszillatorschaltung;

Fig. 6 ist ein Zeitdiagramm für die Periodenoszillatorschaltung nach Fig. 5;

Fig. 7 ist ein Blockschaltbild der Periodenoszillatorschaltung des in Fig. 1 gezeigten Zeitgebersystems;

Fig. 8 ist ein Zeitdiagramm für die in Fig. 7 dargestellte Periodenoszillatorschaltung.

Aufbau

Das in Fig. 1 dargestellte schnelle Zeitgebersystem 10 enthält eine Mustergeneratorschaltung 12, eine Verteilerschaltung 14 und eine Vielzahl von Kanalkarten 15, deren jede acht örtliche Generatorschaltungen 16(0)-16(7) enthält (für die allgemein die Bezugszahl 16 benutzt wird). Jede örtliche Generatorschaltung 16 liefert ein Bit an einem Eingangsknoten 20 für eine zu prüfende Einrichtung (Prüfling) 21.

Die Mustergeneratorschaltung 12 enthält einen herkömmlich ausgebildeten Mustergenerator 30, der Adressenmuster mit einer Frequenz von 122,0703125 MHz (im folgenden einfach als Frequenz von 120 MHz bezeichnet) liefert, und eine Frequenzteilerschaltung 32, welche die vom Mustergenerator 30 erzeugten hochfrequenten Muster empfängt und an Ausgängen A und B ein Paar niedrigerfrequenter Adressenmuster liefert, deren Frequenz die Hälfte (d. h. 61,03515625 MHz, im folgenden einfach als Frequenz von 60 MHz bezeichnet) der Frequenz der vom Mustergenerator 30 erzeugten hochfrequenten Adressenmuster ist. Die Mustergeneratorschaltung 12 enthält außerdem einen zentralen Periodenoszillator 34, der ein Paar von Mehrbit-Periodenanfangssignalen (BOC) und ein Paar von Periodenrestsignalen (PERIODENREST) über die Verteilerschaltung 14 an die örtlichen Generatorschaltungen 16 liefert.

Die Frequenzteilerschaltung 32 wird durch zwei Betriebsmodus-Wähleingänge MODE SEL 1 und MODE SEL 2 gesteuert. Der Eingang MODE SEL 1 kann auf einen ersten Wert gesetzt werden, um die Frequenzteilerschaltung 32 zu veranlassen, die Adressenmuster in der oben beschriebenen Weise in zwei verschiedene Muster zu teilen, oder auf einen zweiten Wert, um die Frequenzteilerschaltung 32 zu veranlassen, einfach an beiden Ausgängen A und B die Muster mit gleicher Frequenz zu liefern, wie sie vom Mustergenerator 30 erzeugt werden. Wenn der Eingang MODE SEL 1 auf den ersten Wert gesetzt ist, kann die Mustergeneratorschaltung 12 in Verbindung mit Kanalkarten 15 verwendet werden, die örtliche Doppelweg-Generatorschaltungen 16 enthalten, wie in Fig. 1 gezeigt. Wenn der Eingang MODE SEL 1 auf den zweiten Wert gesetzt ist, kann dieselbe Mustergeneratorschaltung 12, als Teil eines langsameren Systems, in Verbindung mit weniger teuren Kanalkarten verwendet werden, die örtliche Generatorschaltungen mit jeweils nur einem Weg enthalten, der mit dem Ausgang A der Frequenzteilerschaltung 32 verbunden ist.

Der Wähleingang MODE SEL 2 kann auf einen ersten Wert gesetzt werden, um die Frequenzteilerschaltung 32 zu veranlassen, ein einziges schnelles Eingangssignal von einem einzigen Mustergenerator 30 zu empfangen, wie in Fig. 1 gezeigt, oder auf einen zweiten Wert, um die Frequenzteilerschaltung 32 zu veranlassen, zwei getrennte langsamere Eingangssignale über zwei getrennte Wege zu empfangen, die durch zwei langsamere Mustergeneratoren realisiert werden (in der Fig. 1 aus Gründen der Einfachheit nicht dargestellt). Wenn MODE SEL 2 auf diesen zweiten Wert gesetzt ist, muß der Steuereingang MODE SEL 1 ebenfalls auf seinen zweiten Wert gesetzt werden, so daß die Frequenzteilerschaltung 32 an den Ausgängen A und B ohne jede Teilung der Adressenmuster jeweils eines der beiden Signale liefert, die von den beiden Mustergeneratoren empfangen werden. Ist MODE SEL 2 auf seinen zweiten Wert gesetzt, liefert das Zeitgebersystem 10 an jedem Knoteneingang 20 des Prüflings 21 eine Wellenform, deren Charakteristiken entweder durch die über den A-Weg gelieferten Signale oder die über den B-Weg gelieferten Signale bestimmt werden, je nach dem Wählbefehl eines Mustergenerator-Wählsignals PAT GEN SEL, das jeder örtlichen Generatorschaltung 16 in einer gegebenen Kanalkarte 15 angelegt wird.

Die Verteilerschaltung 14 enthält ein Paar von Signalverteilungswegen 40, 42. Jeder Signalverteilungsweg 40, 42 enthält einen Mehrbit-Parallelbus, der gleichzeitig die niedrigerfrequenten Adressen sowie die BOC-Signale und die PERIODENREST-Signale an die Vielzahl der örtlichen Generatorschaltungen 16 liefert.

Jeder örtliche Signalgenerator 16 enthält ein Paar signalerzeugender Schaltungen 50, 52. Die signalerzeugende Schaltung 50 enthält einen örtlichen Speicher 54, der Informationen vom Verteilungsweg 40 über einen Multiplexer 122 empfängt und Informationen zu einem Zeitgeber 56 liefert, der diese Informationen empfängt und ein Zeitgeber-Ausgangssignal an eine Interpolatorschaltung 58 liefert. In ähnlicher Weise enthält die signalerzeugende Schaltung 52 einen örtlichen Speicher 60, der Informationen vom Verteilungsweg 42 empfängt, und einen Zeitgeber 62, der Informationen vom örtlichen Speicher 60 empfängt, und eine Interpolatorschaltung 64, die Informationen vom Zeitgeber 62 empfängt. Obwohl aus Gründen der Einfachheit in jeder signalerzeugenden Schaltung nur ein Zeitgeber und ein Interpolator dargestellt sind, gibt es dort typischerweise mehrere Zeitgeber und Interpolatoren; in einer bevorzugten Ausführungsform sind in jeder signalerzeugenden Schaltung sechs Zeitgeber und Interpolatoren vorhanden.

Die Interpolatorschaltungen 58 und 64 liefern Signale an eine schnelle Formatierungseinrichtung (Formatierer) 66. Der Formatierer 66 ist ein herkömmlicher Hochgeschwindigkeits-Formatierer in emittergekoppelter Logik (ECL), der Zeitsteuerimpulse und Daten empfängt und eine Wellenform liefert, die zu einer bestimmten Zeit hohen oder niedrigen Wert zeigt, sowie eine Wellenform, die zu einer bestimmten Zeit eine Treiber- oder Dreizustandsbedingung zeigt. Ein Treiber 68 empfängt das den niedrigen oder hohen Pegel zeigende Signal, kompensiert irgendwelche Dreizustands- Bedingungen und liefert ein Ausgangssignal zum Knoten 20, das die richtigen Spannungswerte für den jeweiligen Prüfling hat.

Mit dem Knoten 20 ist außerdem ein doppelter Detektor 70 verbunden, der ein Ausgangssignal zum schnellen Formatierer 66 liefert. Der doppelte Detektor 70 enthält einen Vergleicher, der ein vom Prüfling empfangenes Signal mit einem hohen Wert vergleicht, und einen Vergleicher, der das Signal mit einem niedrigen Wert vergleicht. Der schnelle Formatierer 66 ist außerdem mit zwei Fehlerprozessoren 72, 74 verbunden.

Ein Multiplexer 122 empfängt Informationen von den beiden Verteilungswegen 40 und 42 und liefert Ausgangsinformationen aus dem einen oder dem anderen Weg, je nach dem Zustand des Eingangssignals PAT GEN SEL, das jedem Multiplexer 122 eines jeden der örtlichen Generatoren 16 auf einer gegebenen Kanalkarte 15 angelegt wird. Verschiedenen Kanalkarten werden verschiedene Eingangssignale PAT GEN SEL angelegt. Das Signal PAT GEN SEL wird verwendet in Verbindung mit dem Wähleingangssignal MODE SEL 2 der Frequenzteilerschaltung 32, das diese Schaltung veranlaßt, Adressenmuster von den beiden Mustergeneratoren zu empfangen, und in Verbindung mit dem Signal MODE SEL 1, das die Frequenzteilerschaltung 32 veranlaßt, ohne jede Teilung Adressenmuster aus dem einen Mustergenerator über den Verteilungsweg 40 und Adressenmuster aus einem anderen Mustergenerator über den Verteilungsweg 42 zu liefern. Das Signal MODE SEL 1 verhindert, daß der Zeitgeber 62 irgendwelche Zeitsteuerimpulse abgibt, und veranlaßt den Formatierer 66, jede Information zu ignorieren, die von der signalerzeugenden Schaltung 52 her empfangen wird. Somit wählt das Signal PAT GEN SEL in Verbindung mit MODE SEL 1 und MODE SEL 2 aus, ob die Charakteristiken der von einer gegebenen Kanalkarte 15 abgegebenen Ausgangswellenformen durch die über den Verteilweg 40 gelieferten Informationen oder durch die über den Verteilungsweg 42 gelieferten Informationen bestimmt werden.

Gemäß der Fig. 2 enthält jeder Verteilweg 40, 42 der Verteilerschaltung 14 zwei Adressen- und Zeitsteuer- Auffächerschaltungen 80, 82, deren jede vier parallele Wege schafft. Jeder Parallweg des Weges 40 ist über ein Montageverbindungskabel, das eine Hochfrequenzleitung bildet, mit einer Kanalbus-Auffächerschaltung 84 verbunden. Jeder parallele Weg des Weges 42 ist über ein als Hochfrequenzleitung wirkendes Montageverbindungskabel mit einer Kanalbus-Auffächerschaltung 86 verbunden. Es sind somit insgesamt acht Kanalbus-Auffächerschaltungen vorhanden. Jedes Paar von Kanalbus-Auffächerschaltungen 84, 86 ist über Rückflächen-Leiterzüge mit sechzehn Kanalkarten verbunden. Jede Kanalkarte 15 enthält acht Kanäle, von denen jeder eine örtliche Generatorschaltung 16 enthält. Somit verteilt die Verteilerschaltung 14 Signale an 512 örtliche Generatorschaltungen, das System 10 liefert also 512 Verbindungen zu einem Prüfling.

In der Fig. 3 ist die Verbindung zwischen einem Zeitgeber 56 und einer Interpolatorschaltung 58 gezeigt. Der Zeitgeber 56 enthält eine interne Steuerlogik 90, die durch ein niedrigfrequentes (60 MHz-)Taktsignal CLK mit CMOS- Pegeln getaktet wird, und eine Durchrückschaltung (FIFO- Schaltung) 92, deren Eingang durch das Signal CLK getaktet und deren Ausgang durch ein niedrigfrequentes Signal CLK OUT getaktet wird. Das Taktsignal CLK OUT wird von der Interpolatorschaltung 58 erzeugt. Die FIFO-Schaltung 92 empfängt von der Steuerlogik 90 Eingangssignale DATA, TG REST und MATCH (letzteres bedeutet ein Passen) und liefert als Ausgangssignale des Zeitgebers 56 Signale DATA, TG REST und MATCH. Es sei bemerkt, daß TG REST ein Signal ist, welches sich von den PERIODENREST-Signalen unterscheidet. Die Interpolatorschaltung 58 wird durch ein hochfrequentes (240-MHZ-)Taktsignal CLK×4 getaktet, sie empfängt vom Zeitgenerator 56 das 1-Bit-Signal DATA, das 10-Bit-Signal TG REST und das 1-Bit-Signal MATCH sowie ein analoges Interpolator-Eicheingangssignal (FS CAL), das extern erzeugt wird, und ein Justier-Aktivierungssignal (ADJ EN). Die Interpolatorschaltung 58 benutzt die mit CMOS-Pegeln erscheinenden Signale DATA, TG REST und MATCH, um ein präzise verzögertes ECL-Ausgangsimpulssignal (TG OUT) zu liefern, ferner ein Bit des digitalen Datensignals (DATA OUT), das um etwa das gleiche Maß wie der präzise zeitgesteuerte Ausgangsimpuls verzögert ist und ECL-Pegel hat, sowie ein analoges Prüfausgangssignal (DAC OUT).

Gemäß der Fig. 4 ist die Interpolatorschaltung 58 als bipolare integrierte Schaltung hergestellt und enthält eine Registerschaltung 100, eine Aktivierungsschaltung 102, eine Impulsschluckerschaltung 104, eine Teilerschaltung 106, eine Verzögerungsschaltung 108, eine Eichschaltung 110, eine Synchronisierschaltung 112, eine Sägezahnschaltung 114, eine Vergleichsschaltung 116 und eine Ausgangsschaltung 118.

Die Registerschaltung 100 enthält drei Flipflops FF1, FF2 und FF3. Das Flipflop FF1 empfängt das mit CMOS-Pegeln erscheinende Signal DATA IN vom Zeitgeber 56 und liefert ein mit ECL-Pegeln erscheinendes Signal DATA QA an eine Latch-Schaltung LATCH 1. Das Flipflop FF2 empfängt acht Bits des mit CMOS-Pegeln erscheinenden Signals TG REST (Bits 0-7) vom Zeitgeber 56 und liefert ein aus acht Bits mit ECL-Pegel bestehendes Signal TGR QA an eine Latchschaltung LATCH 2. Das Flipflop FF3 empfängt die restlichen beiden Bits des Signals TG REST (Bits 8, 9) vom Zeitgeber 56 und legt ein 2-Bit-Signal TGR QA an den Impulsschlucker 104.

Die Aktivierungsschaltung 102 enthält Flipflops FF4 und FF5. Das Flipflop FF4 empfängt das mit CMOS-Pegeln erscheinende Eingangssignal TG MATCH und liefert ein mit ECL-Pegeln erscheinendes Signal TGMQ an das Flipflop FF5, welches das Aktivierungssignal ENB liefert.

Die Impulsschluckerschaltung 104 enthält einen 2 : 4-Decoder DEC1, der das 2-Bit-Signal TGR QA vom Flipflop FF3 der Registerschaltung 100 und das Signal ENB vom Flipflop FF5 der Aktivierunggsschaltung 102 empfängt. Der Decoder DEC1 liefert vier Ausgangssignale PS0, PS1, PS2 und PS3. Das Signal PS3 wird an ein D-Flipflop FF8 gelegt, dessen Ausgangssignal Q3 an ein ODER-Glied OR1 geliefert wird. Das Glied OR1 empfängt außerdem das Signal PS2 und liefert ein Eingangssignal D2 an ein D-Flipflop FF9, dessen Ausgangssignal an ein ODER-Glied OR2 gelegt wird. Das Glied OR2 empfängt außerdem das Signal PS1 und liefert ein Eingangssignal D1 zu einem D-Flipflop FF10, dessen Ausgangssignal an ein ODER-Glied OR3 gelegt wird. Das Glied OR3 empfängt ferner das Signal PS0 und liefert ein Eingangssignal D0 an ein D-Flipflop FF11. Das Flipflop FF11 liefert ein Eingangssignal für ein D-Flipflop FF12, sowie für den Takteingang eines Flipflops FF6 und eines Flipflops FF7 der Synchronisierschaltung 112. Der Ausgang des Flipflops FF12 wird an ein differentiales ODER/NOR-Glied ORNOR1 sowie an den Takteingang eines Flipflops FF14 der Synchronisierschaltung 112 gelegt.

Das Glied ORNOR1 liefert ein aktives hohes Signal und ein aktives niedriges Signal an ein vollständig differentiales D-Flipflop FF13. Dieses Flipflop FF13 liefert Differentialsignale TRIG und TRIG* an die Sägezahnschaltung 114. Das Signal TRIG wird außerdem an den anderen Eingang des Gliedes ORNOR1 gelegt, und zum Zwecke der Gleichbelastung wird das Signal TRIG* an einen Eingang eines ODER- Gliedes OR4 gelegt. Der Ausgang der Sägezahnschaltung 114 ist mit dem negativen Eingang eines Vergleichers COMP1 der Vergleichsschaltung 116 verbunden.

Die Teilerschaltung 106 enthält Flipflops FF15 und FF16 und ein Exklusiv-ODER-Glied XOR1. FF15 und FF16 sind als D-Flipflops konfiguriert und werden taktgesteuert durch das Signal CLK×4, das mittels eines Puffers BUF2 gepuffert wird. Der Q-Ausgang von FF15 wird an das Glied XOR1 gelegt, dem auch das Q-Ausgangssignal des Flipflops FF16 zugeführt wird. Das Q&min;-Ausgangssignal von FF16 wird durch einen Pegelverschieber 120 verschoben, um das Signal CLK OUT* zu erzeugen, das auf den Zeitgeber 56 rückgekoppelt wird. Das Q-Ausgangssignal des Flipflops FF16 wird durch ein Flipflop FF17 der Verzögerungsschaltung 108 geschleust, um das Taktsignal CLKA für die Flipflops FF1 bis FF4 der Registerschaltung 100 zu liefern.

Die Eichschaltung 110 enthält eine Latch-Schaltung LATCH 3, welche eingangsseitig das 8-Bit-Signal TGR REST (Bits 0-7) und das Justier-Aktivierungssignal ADJ EN empfängt und ein 8-Bit-Ausgangssignal ADJ an einen 8-Bit-Digital/Analog- Wandler DAC2 liefert, der ein analoges Ausgangssignal FS CAL abgibt. Das Signal FS CAL ist ein Ausgangssignal der Interpolatorschaltung 58 und wird außerdem an einen Verstärkungssteuereingang GAIN ADJ eines Digital/Analog- Wandlers DAC1 gelegt. Der Wandler DAC2 hat außerdem einen Komplementausgang IOUT1, der mit einem 2 : 1-Analogmultiplexer MUX1 verbunden ist.

Die Synchronisierschaltung 112 enthält ein D-Flipflop FF6, welches das Signal DATA QB von der Latch-Schaltung LATCH 1 empfängt, und ein D-Flipflop FF7, welches das 8-Bit-Signal TGR QB von der Latch-Schaltung LATCH 2 empfängt. Das Flipflop FF6 liefert ein Eingangssignal DATA QC an ein D-Flipflop FF14, das ein Ausgangssignal DATA QD liefert. Das Flipflop FF7 liefert ein 8-Bit-Ausgangssignal TGR QC an die Vergleichsschaltung 116.

Die Vergleichsschaltung 116 enthält einen 8-Bit- Digital/Analog-Wandler DAC1, der das 8-Bit-Ausgangssignal TGR QC vom Flipflop FF7 der Synchronisierschaltung 112 empfängt. Der Wandler DAC1 liefert einen Ausgangsstrom IOUT an einen Strom/Spannungs-Wandler AR1 und einen komplementären Ausgangsstrom IOUT* an den 2 : 1-Analogmultiplexer MUX1. IOUT ist mit dem positiven Eingang des Vergleichers COMP1 verbunden. COMP1 liefert ein differentiales Ausgangssignal, das an einen monostabilen Multivibrator ONESH1 der Ausgangsschaltung 118 und an den Rücksetzeingang des Flipflops FF13 gelegt wird.

Die Ausgangsschaltung 118 enthält den Multiplexer MUX1, der das analoge Signal DAC OUT liefert, eine Verzögerungsleitung DELAY1, die das Signal ECL DATA OUT liefert, und den monostabilen Multivibrator ONESH1, der die differentialen Ausgangssignale ECL TG OUT und TG OUT* liefert.

Bevor die in der Zeitgeberschaltung nach Fig. 1 enthaltene Periodenoszillatorschaltung beschrieben wird, ist es hilfreich, zunächst eine bekannte Periodenoszillatorschaltung zu beschreiben, die zur Verwendung in einem Zeitgebersystem ohne mehrfache parallele Datenwege ausgelegt ist. Gemäß der Fig. 5 empfängt in einer solchen Periodenoszillatorschaltung 200 ein RAM-Speicher 202, der für 256 mal 18 Bit ausgelegt ist, eine 8-Bit-Periodenadresse und liefert einen 18-Bit-Periodenwert. Ein Addierer 204 empfängt den 18-Bit-Periodenwert als ein Eingangssignal und empfängt als weiteres Eingangssignal die neun niedrigstwertigen Bits des Ausgangssignals eines Registers 206, das seinerseits das Ausgangssignal des Addierers 204 empfängt. Die neun höchstwertigen Bits des Ausgangssignals des Registers 206, die eine Auflösung von 16,384 Nanosekunden (Periode des Taktgebers 208) haben, stellen einen digitalen Teil des Periodenwertes dar. Die neun niedrigstwertigen Bits des Ausgangssignals des Registers 206, die eine Auflösung von 32 Pikosekunden (16,384 Pikosekunden/29) haben, stellen einen analogen Teil des Periodenwertes dar.

Ein Rückwärtszähler 210 für den Periodenanfang (BOC) empfängt die neun höchstwertigen Bits des Ausgangssignals des Registers 206 und erzeugt ein 9-Bit-Ausgangssignal, das einen Countdown der Anzahl der ansteigenden Flanken des Taktgebers 208 darstellt, festgelegt durch die neun Eingangsbits. Ein Koinzidenzdetektor 212 empfängt das Ausgangssignal des Periodenanfangs-Rückwärtszählers 210 und liefert ein Ausgangssignal, das nur dann hoch ist, wenn der Ausgang des Periodenanfangs-Rückwärtszählers 210 eine 1 oder eine 0 anzeigt. Das Ausgangssignal des Koinzidenzdetektors 212 wird als Voreinstellungs-Eingangssignal am Periodenanfangs-Rückwärtszähler 210 empfangen. Der Periodenanfangs-Rückwärtszähler lädt die neun Eingangsbits vom Register 206 immer dann auf sich, wenn der Ausgang des Taktgebers 208 während eines hohen Zustandes des Voreinstell-Eingangs hoch wird, und der Ausgang des Zählers liefert dann ab dem geladenen Wert den Countdown der ansteigenden Flanken des Taktgebers 208.

Das Ausgangssignal des Koinzidenzdetektors 212 wird von einem Flipflop 214 empfangen, das durch die ansteigenden Flanken des Taktgebers 208 getaktet wird und als Ausgangssignal das Periodenanfangs-Signal (BOC-Signal) erzeugt. Das Ausgangssignal des Koinzidenzdetektors 212 wird auch von einem monostabilen Multivibrator 216 empfangen, der vom Ausgangssignal des Taktgebers 208 getaktet wird. Das Ausgangssignal des monostabilen Multivibrators 216 wird immer dann hoch, wenn der Ausgang des Taktgebers 208 bei gleichzeitig hohem Zustand des Ausgangs des Koinzidenzdetektors 212 hoch wird. Der Ausgang des monostabilen Multivibrators 216 bleibt für etwa 8 Nanosekunden (die Hälfte der Periode des Taktgebers 208) hoch. Der Ausgang des monostabilen Multivibrators 216 taktet das Register 206 und auch das Register 218, welches die neun niedrigstwertigen Bits des Ausgangssignals des Registers 206 empfängt, ferner das Register 220, welches das Ausgangssignal des Registers 218 empfängt und als Ausgangssignal das PERIODENREST-Signal erzeugt. Der Ausgang des monostabilen Multivibrators 216 taktet auch einen Mustergenerator, der die 8-Bit-Periodenadressen erzeugt, welche der RAM-Speicher 202 empfängt.

Wie in der Fig. 6 veranschaulicht, zeigt das Periodenanfangs-Signal BOC an, welche ansteigende Flanke des Taktgebers als Bezugsmarke für den Beginn einer Periode für den Prüfling verwendet werden soll. Die durch das Zeitdiagramm gelegten vertikalen Linien stellen die gewählten Taktflanken dar. Eine Periode beginnt bei jeder ansteigenden Flanke des Taktsignals, die während eines hohen Zustandes des Signals BOC erscheint, wobei die Periode um eine Restzeit verzögert ist, die durch das PERIODENREST-Signal dargestellt wird. Ein Zeitgeber empfängt sowohl das Signal BOC als auch das PERIODENREST- Signal, und eine mit dem Zeitgeber verbundene Interpolationsschaltung erzeugt als eine Ausgangsgröße das Signal TG OUT, welches zur Vereinfachung so dargestellt ist, daß es am Beginn einer jeden Periode hoch wird. Der Zeitpunkt, bei welchem das Signal TG OUT hoch wird, kann in Wirklichkeit um ein in den Zeitgeber programmiertes Zeitmaß verzögert sein, wobei sich das Zeitmaß mit jeder Periode ändert. Bei einer alternativen Ausführungsform kann jeder eines Paars von Zeitgebern sowohl das Signal BOC als auch das PERIODENREST-Signal empfangen und in verschachtelter Weise arbeiten, wobei jeder der Zeitgeber mit jeweils einer von zwei Interpolationsschaltungen verbunden ist, deren eine die Information aller geraden Perioden und deren andere die Information aller ungeraden Perioden erzeugt. Die Periodengrenzen der dem Prüfling angelegten Wellenform können mit der 32-Picosekunden-Auflösung des PERIODENREST-Signals programmiert werden. Es sei bemerkt, daß vor dem Beginn eines jeden Bursts der Periodenoszillator sogenannte Säumnisperioden von 32,768 Nanosekunden (zwei Taktperioden) ausführt. Diese Säumnisperioden beeinträchtigen der Prüfling nicht.

Gemäß der Fig. 7, in welcher Teile, die analog zu Teilen der Fig. 5 sind, mit den gleichen Bezugszahlen wie dort und zusätzlich einem nachgestellten Buchstaben A bzw. B bezeichnet sind, ist ein erfindungsgemäßer Oszillator 34 so ausgebildet, daß er in Verbindung mit dem schnellen Zeitgebersystem der Fig. 1 verwendet werden kann, das mehrfache langsamere parallele Datenwege aufweist. Bei dem Oszillator 34 brauchen keine teuren, schnellen und kundenspezifisch hergestellten integrierten Schaltungen verwendet zu werden, weil der Oszillator selbst in zwei langsamere Periodenoszillatoren A und B aufgeteilt ist. Der Periodenoszillator A erzeugt Signale BOC A und PERIODENREST A für die Perioden 0, 2, 4, 6, usw. eines jeden Burst von Periodendaten, während der Periodenoszillator B Signale BOC B und PERIODENREST B für die Perioden 1, 3, 5, 7, usw. eines jeden Bursts erzeugt. Die Signale BOC und PERIODENREST, welche den Beginn der Periode 2 definieren, werden durch die Summe des Periodenwertes der Perioden 0 und 1 definiert; die Signale BOC und PERIODENREST, welche den Beginn der Periode 3 definieren, werden durch die Summe der Periodenwerte der Perioden 1 und 2 bestimmt, usw.

Die Periodenoszillatoren weisen RAM-Speicher 202A und 202B auf, die identische Periodenwert-Daten enthalten. Der RAM- Speicher 202A wird durch Periodenadressen adressiert, die vom A-Ausgang der Frequenzteilerschaltung 32 (Fig. 1) geliefert werden. Der RAM-Speicher 202B wird durch Periodenadressen adressiert, die vom B-Ausgang der Frequenzteilerschaltung 32 geliefert werden.

Ein Addierer 222A oder 222B innerhalb jedes Oszillators muß einen Periodenwert vom RAM-Speicher des betreffenden Oszillators empfangen und muß vom RAM-Speicher des jeweils anderen Oszillators den nächsten Periodenwert der Reihe von Periodenwerten im gerade behandelten Burst empfangen. Es sei jedoch bemerkt, daß die A- und B-Periodenoszillatoren durch verschiedene Taktsignale von einem jeweils zugeordneten monostabilen Multivibrator 216A bzw. 216B getaktet werden und daß diese Taktsignale manchmal gleichzeitig auftreten können. Trotzdem stellen Pipeline-Pipeline- Synchronisierschaltungen 24A und 24B, die im Durchrück- oder FIFO-Betrieb arbeiten, in Verbindung mit Registern 226A, 228A, 230A, 226B, 228B und 230B sicher, daß an den Addierern 222A und 222B stets die richtigen Eingangssignale vorhanden sind. Die Pipeline-Pipeline-Synchronisierschaltung 224B taktet Periodenwerte ein, wenn das Ausgangssignal des monostabilen Multivibrators 216A hoch wird, und taktet Periodenwerte aus, wenn das Ausgangssignal des monostabilen Multivibrators 216B unmittelbar nach dem nächsten Hochwerden des monostabilen Multivibrators 216A hoch wird. In manchen Fällen kann die Pipeline-Pipeline-Synchronisierschaltung 224B Periodenwerte austakten, wenn der Ausgang des monostabilen Multivibrators 216B gleichzeitig mit dem nächsten Hochwerden des monostabilen Multivibrators 216A hoch wird, solange der Periodenwert drei Perioden nach seiner Eintaktung ausgetaktet wird. Im Effekt verzögert daher die Pipeline-Pipeline-Synchronisierschaltung 224B den Periodenwert vom A-Periodenoszillator um eine Periode weniger als dem Zeitmaß, um welches die Register 226B, 228B und 230B den Periodenwert vom B-Oszillator verzögern.

In ähnlicher Weise taktet die Pipeline-Pipeline-Synchronisierschaltung 224A Periodenwerte ein, wenn der Ausgang des monostabilen Multivibrators 216B hoch wird, und taktet Periodenwerte aus, wenn der Ausgang des monostabilen Multivibrators 216A unmittelbar nach dem nächsten Hochwerden des monostabilen Multivibrators 216B hoch wird. In manchen Fällen kann die Pipeline-Pipeline-Synchronisierschaltung 224A Periodenwerte austakten, wenn der Ausgang des monostabilen Multivibrators 216A gleichzeitig mit dem nächsten Hochwerten des monostabilen Multivibrators 216B hoch wird, solange der Periodenwert drei Perioden nach seiner Eintaktung ausgetaktet wird. Die Pipeline-Pipeline- Synchronisierschaltung 224A und 224B befähigen die A- und B-Oszillatoren, Summen im Fluge auszurechnen, ohne daß es erforderlich ist, die Summen in den RAM-Speichern 202A und 202B vorzuspeichern. Deswegen kann der Oszillator 34 in automatischen Prüfsystemen verwendet werden, worin die Musterfolge und somit die Periodenwertfolge aufgrund der Ansprache des Prüflings variieren kann.

Die Pipeline-Pipeline-Synchronisierschaltungen 224A und 224B empfangen ein Betriebsart-Wählsignal, das dazu verwendet werden kann, die Werte an den Ausgängen der Pipeline-Pipeline-Synchronisierschaltungen auf Null zu zwingen, damit die A- und B-Periodenoszillatoren als zwei unabhängige Oszillatoren arbeiten können. Jeder der A- und B-Periodenoszillatoren arbeitet, wenn er als unabhängiger Oszillator betrieben wird, mit einer Maximalfrequenz, die halb so hoch wie die Maximalfrequenz des Betriebs der Gesamtoszillatorschaltung ist, wenn sie als einziger Oszillator arbeitet. Das Betriebsart-Wählsignal wird in Verbindung mit dem an die Frequenzteilerschaltung 32 (Fig. 1) gelegten Wählsignal MODE SEL 1 verwendet, um zu erlauben, daß die Mustergeneratorschaltung 12 (Fig. 1) in Verbindung mit Kanalkarten benutzt werden kann, welche nur einwegige örtliche Generatorschaltungen haben, die mit dem A-Ausgang der Frequenzteilerschaltung 32 und mit den Ausgängen BOC A und REST A der Oszillatorschaltung 34 verbunden sind. Alternativ wird das Betriebsarten- Wählsignal in Verbindung mit dem an die Frequenzteilerschaltung 32 gelegten Wählsignal MODE SEL 2 benutzt, um zu erlauben, daß das gesamte schnelle Zeitgebersystem mit zwei Mustergeneratoren arbeiten und an jeden Eingangsknoten des Prüflings eine Wellenform legen kann, die entweder aus den über den A-Weg gelieferten Signalen oder aus den über den B-Weg gelieferten Signalen resultiert, je nachdem, was Mustergenerator-Wähleingänge an jedem örtlichen Generator bestimmen.

Zwischen den Addierern 222A und 204A befindet sich ein Register 232A, und zwischen den Addierern 222B und 204B befindet sich ein Register 232B. Diese Register gestatten die Verwendung von Addierern, die halb so schnell arbeiten, wie es notwendig wäre, wenn die Register fehlen würden.

Zwei Multiplexer 234A und 234B empfangen Periodenwerte von den RAM-Speichern 202A bzw. 202B und empfangen Periodenwerte von Null und Säumnis-Periodenwerte von 16,384 Nanosekunden (eine Taktperiode). Die Multiplexer 234A und 234B werden adressiert durch Rang-Aktivierungssignale RE A und RE B vom Mustergenerator und durch Signale NULLZWANG A und NULLZWANG B von einer Säumnisschaltung 236. Die Ausgänge der Multiplexer 234A und 234B sind mit jeweils einem zugeordneten Register 226A bzw. 226B und mit einer jeweiligen Pipeline-Pipeline-Synchronisierschaltung 224B bzw. 224A verbunden. Die Säumnisschaltung 236 liefert außerdem ein Eingangssignal an die Addierer 204A und 204B, welches die Ausgänge der Addierer auf Null zwingt, und ein Eingangssignal an Koinzidenzdetektoren 212A und 212B, welches die Ausgänge der Koinzidenzdetektoren auf hohen Zustand zwingt. Vor jedem Burst von Periodenwerten während des Betriebs des automatischen Prüfsystems bewirkt die Säumnisschaltung 236 die Rücksetzung und Synchronisierung der A- und B-Oszillatoren über die Multiplexer 234A und 234B, wie weiter unten beschrieben.

Die übrigen Teile des A- und des B-Oszillators sind analog zu den Teilen, die im Schaltbild der Fig. 5 gezeigt sind.

Gemäß der Fig. 8 zeigen die Periodenanfangssignale BOC A und BOC B an, welche ansteigenden Flanken des Taktgebers als Bezugsmarke für den Beginn der geraden bzw. der ungeraden Perioden für den Prüfling verwendet werden sollen. Es sei bemerkt, daß dasjenige Taktsignal, das als Bezugsmarke für den Beginn der Periode 3 dient, auch als Bezugsmarke für den Beginn der Periode 4 dient. Innerhalb einer gegebenen örtlichen Generatorschaltung 16 (Fig. 1) empfängt einer der Zeitgeber sowohl das Signal BOC A als auch das Signal PERIODENREST A, und eine zugeordnete Interpolationsschaltung erzeugt als Ausgangssignal das Signal TG OUT A, das aus Gründen der Einfachheit so dargestellt ist, daß es am Beginn einer jeden A-Periode hoch wird. Ein anderer Zeitgenerator empfängt sowohl das Signal BOC B als auch das Signal PERIODENREST B, und eine zugeordnete Interpolationsschaltung erzeugt als ein Ausgangssignal das Signal TG OUT B. Die an den Prüfling gelegte Wellenform hängt davon ab, zu welchen Zeitpunkten entweder das Signal TG OUT A oder das Signal TG OUT B hoch wird. Es sei bemerkt, daß vor dem Beginn eines jeden Bursts jeder der Periodenoszillatoren Säumnisperioden von 32,768 Nanosekunden (zwei Taktperioden) ausführt. Infolgedessen führt die Oszillatorschaltung als Ganzes Säumnisperioden von 16,384 Nanosekunden aus. Diese Säumnisperioden beeinträchtigen den Prüfling nicht.

Arbeitsweise

In der Anordnung nach Fig. 1 erzeugt der Mustergenerator 30 Adressenmuster mit einer Frequenz von 120 MHz. Diese Information wird zur Frequenzteilerschaltung 32 geliefert, die das 120-MHz-Adressenmuster empfängt und zwei mit halber Geschwindigkeit (d. h. 60 MHz) auftretende, also "halbschnelle" Adressenmuster auf die Signalverteilerwege 40 bzw. 42 der Verteilerschaltung 14 gibt. Die halbschnellen Adressenmuster werden von der Frequenzteilerschaltung 32 zyklisch abwechselnd in die Signalverteilungswege 40, 42 geliefert, die Frequenzteilerschaltung 42 wirkt also als Alternator. Weil das Muster vor seiner Übertragung an die örtlichen Generatorschaltungen 16 frequenzgeteilt wird, brauchen die Signalverteilungswege 40, 42 nur dazu ausgelegt zu sein, um Signale mit einer Frequenz von 60 MHz anstatt von 120 MHz zu übertragen.

Das schnelle Zeitgebersystem 10 liefert in Wirklichkeit ein 100-MHz-Signal am Knoten 20; der Mustergenerator 30 liefert ein 120-MHz-Signal, um die Totzeit der Interpolatorschaltungen 58, 64 (d. h. diejenige Zeit, welche die Interpolatorschaltung 58 zur Bildung einer neuen Flanke benötigt) zu kompensieren, plus "Anstieg"- und "Abfall"-Eichwerte. Die Interpolatorschaltungen 58, 64 können alle 16,34 ns neu losgehen, somit gestattet die Zeitgeberschaltung 10 eine maximale Differenz von 3,616 ns zwischen Anstieg- und Abfall-Eichwerten, bei ihrer Auslegung als 100-MHz-Zeitgeberschaltung.

Beim Einschalten der Leistung und unmittelbar vor dem Beginn eines jeden Musterburst wird das System 10 neu synchronisiert. Genauer gesagt ist die Frequenzteilerschaltung 32 so ausgelegt, daß bei Leistungseinschaltung und auch bei ihrer Neusynchronisierung das erste von ihr gelieferte Signal an dem mit A bezeichneten Ausgang erscheint und über den Signalweg 40 gesendet wird. Für einen Prüfling kann es zwischen 10 und 200 Musterbursts geben, für die das System neu synchronisiert wird. Die Periodenoszillatorschaltung 34 wird in einer weiten unten beschriebenen Weise zur selben Zeit neu synchronisiert, zu der auch der Rest des Systems neu synchronisiert wird.

Die Verteilerschaltung 14 liefert die von der Frequenzteilerschaltung 32 erzeugten beiden halbschnellen Adressenmuster an 512 Kanäle. Jeder Kanal enthält eine örtliche Generatorschaltung 16, wie sie in Fig. 1 gezeigt ist.

Gemäß den Fig. 1 und 3 empfängt der örtliche Speicher 54 das halbschnelle Adressenmuster und liefert unter Benutzung von eigenen internen Nachschlagetabellen Daten zum Zeitgeber 56. Diese Daten enthalten einen Zeitwert (TIMING) und einen Datenwert (DATA). Der Zeitgeber 56 empfängt außerdem eines der beiden Periodenanfangssignale (BOC) und eines der beiden PERIODENREST-Signale vom zentralen Periodenoszillator 34. Jeder Zeitgeber erzeugt, unter Verwendung der Signale BOC, PERIODENREST, TIMING und DATA in der internen Logik- und Steuerschaltung 90, die Signale TG REST und MATCH, die zur Interpolatorschaltung 58 gesendet werden sollen. Die Signale TG REST und MATCH sind analog den Signalen PERIODENREST und BOC, nur daß TG REST und MATCH Zeitpunkte definieren, die gegenüber den Periodenanfängen um Zeitmaße verzögert sind, welche durch den Zeitwert TIMING dargestellt werden, und daß sie weiter um einen oder zwei Eichwerte verzögert sind. Die interne Logik- und Steuerschaltung 90 gründet die Wahl der Eichwerte auf den Wert des Signals DATA.

Für einen gegebenen Zeitgeber repräsentieren die Signale TG REST und MATCH entweder 1) die Zeitpunkte, auf welche der Formatierer 66 Übergänge in der auf den Prüfling gegebenen Wellenformen legt, 2) die Zeitpunkte, zu denen der Formatierer 66 dem Treiber 68 anzeigt, ob das Anlegen der Wellenform an den Prüfling beginnen oder enden soll, 3) die Zeitpunkte, zu denen die Ausgänge des doppelten Detektors 70 verriegelt werden, oder 4) die Zeitpunkte, zu denen die Multiplexierung der Anschlüsse (Stifte) stattfinden soll. Der Wert des Signals DATA sagt in entsprechender Weise aus, entweder 1) ob ein Übergang in der Wellenform zum hohen oder niedrigen Zustand der Wellenform führt, 2) ob der Formatierer 66 dem Treiber 68 entweder das Beginnen oder die Beendigung des Anlegens der Wellenform an den Prüfling aufgeben soll, oder 3) ob ein Signal vom Prüfling als hohes oder niedriges Signal zu erwarten ist. Im vierten Fall wird das Signal DATA nicht verwendet.

Wenn das Signal DATA aussagt, ob ein Übergang in der Wellenform zum hohen oder niedrigen Zustand der Wellenform führt, dann muß die interne Logik- und Steuerschaltung des Zeitgebers 56 zwischen einem "Anstieg"- und einem "Abfall"- Eichwert wählen. Der "Anstieg"-Eichwert entspricht einer Zeitdauer, die benötigt wird, um den auf einen ansteigenden Übergang zurückzuführenden Versatz in der an den Prüfling gelegten Wellenform zu kompensieren, und ein "Abfall"- Eichwert entspricht einer Zeitdauer, die benötigt wird, um den auf einen abfallenden Übergang zurückzuführenden Versatz in der Wellenform zu kompensieren. Die interne Logik- und Steuerschaltung trifft die Wahl zwischen "Anstieg"- und "Abfall"-Eichwert unter Beobachtung des Datenwertes (DATA). Wenn DATA anzeigt, daß ein Übergang in der Wellenform, falls er stattfindet, zum hohen Wert in der Wellenform führt, dann kann angenommen werden, daß der Übergang den auf einen ansteigenden Übergang zurückzuführenden Versatz verursacht. Wenn DATA anzeigt, daß ein Übergang in der Wellenform, falls er stattfindet, zum niedrigen Wert der Wellenform führt, dann kann in ähnlicher Weise angenommen werden, daß der betreffende Übergang den auf einen abfallenden Übergang zurückzuführenden Versatz verursacht. Somit kann die interne Logik- und Steuerschaltung durch Beobachtung des Wertes von DATA leicht und bequem feststellen, welcher Eichwert zu benutzen ist. Falls die Wellenform bereits auf dem hohen Wert (oder dem niedrigen Wert) ist und das Signal DATA anzeigt, daß ein "Übergang" bei einem bestimmten Zeitpunkt das Verbleiben der Wellenform auf dem hohen Wert (bzw. dem niedrigen Wert) bewirkt, dann gibt es in Wirklichkeit keinen Übergang. Der Eichwert wird in digitaler Weise mit dem Zeitwert und dem Periodenrestwert addiert, und zwar mittels einer innerhalb der internen Logik- und Steuerschaltung 90 befindlichen Summierungsschaltung, wie es in der US-Patentanmeldung Nr. 07/0 12 815 beschrieben ist, die am 9. Februar 1987 unter dem Titel "Timing Generator" von George William Conner eingereicht wurde, auf Teradyne, Inc. überschrieben wurde, nun zurückgezogen und in ihrer Gesamtheit in die vorliegende Anmeldung übernommen ist.

Wenn andererseits das Signal DATA die Aussage repräsentiert, ob der Formatierer dem Treiber 68 das Beginnen oder die Beendigung des Anlegens der Wellenform an den Prüfling aufgeben soll, dann muß in ähnlicher Weise die interne Logik- und Steuerschaltung 90 des Zeitgebers 56 zwischen einem "Ein"-Eichwert und einem "Aus"-Eichwert wählen. Der "Ein"-Eichwert entspricht einer Zeitdauer, die benötigt wird, um denjenigen Versatz in der an den Prüfling gelegten Wellenform zu kompensieren, der zurückzuführen ist auf den Beginn des Anlegens der Wellenform vom Formatierer 66 an den Treiber 68. Der "Aus"-Eichwert entspricht einer Zeitdauer, die benötigt wird, um denjenigen Versatz in der Wellenform zu kompensieren, der auf die Beendigung des Anlegens der Wellenform vom Formatierer 66 an den Treiber zurückzuführen ist. Wenn das Signal DATA eine Aussage repräsentiert, ob ein Signal vom Prüfling als hohes oder als niedriges Signal zu erwarten ist, dann muß die interne Logik- und Steuerschaltung 90 des Zeitgebers 56 zwischen einem "Hoch"-Eichwert und einem "Niedrig"-Eichwert wählen. Ein "Hoch"-Eichwert entspricht einer Zeitdauer, die benötigt wird, um denjenigen Versatz in der Wellenform zu kompensieren, der dadurch verursacht wird, daß das vom Prüfling her empfangene Signal als hohes Signal erwartet wird. Ein "Niedrig"-Eichwert entspricht einer Zeitdauer, die benötigt wird, um denjenigen Versatz in der Wellenform zu kompensieren, der dadurch verursacht wird, daß das vom Prüfling her empfangene Signal als niedriges Signal erwartet wird.

Das Register 92 wird dazu verwendet, die Signale DATA, TG REST und MATCH mit der Interpolatorschaltung 58 zu synchronisieren, weil diese Signale im Register 92 unter Verwendung des ebenfalls von der Logik 90 benutzten Signals CLK gespeichert werden und dem Interpolator 58 unter Verwendung des Signals CLK OUT zugeführt werden, das vom Interpolator 58 erzeugt wird. Die Interpolatorschaltung 58 erzeugt das Signal CLK OUT durch Frequenzteilung des 240- MHz-Signals CLK×4 durch vier; dieses frequenzgeteilte Signal wird auch benutzt, um intern Teile der Interpolatorschaltung 58 zu takten. Gemäß der Fig. 4 arbeitet die Teilerschaltung 106 in Verbindung mit der Verzögerungsschaltung 108 als freilaufender Taktgeber für die Interpolatorschaltung 58. Die Verzögerungsschaltung 108 liefert ein Taktsignal, das um eine Periode (ungefähr 4 ns) verzögert ist, an die interne Schaltungsanordnung der Interpolatorschaltung 58.

Im Betrieb ist, solange TG MATCH niedrig ist, ist die Interpolatorschaltung 58 in Ruhe, weil ein niedriges TG MATCH bewirkt, daß das Signal ENB der Aktivierungsschaltung 102 niedrig ist. Wenn ENB niedrig ist, sind alle Ausgangswerte von DEC1 niedrig, und die Latch-Schaltungen LATCH 1 und LATCH 2 bleiben in ihrem vorherigen Zustand.

Wird TG MATCH hoch, dann funktioniert die Aktivierungsschaltung 102 als monostabiler Multivibrator und liefert einen Impuls von 4,096 ns. Genauer gesagt, wenn TG MATCH hoch wird, geht TGMQ beim nächsten Taktimpuls vom Flipflop FF17 auf hohen Pegel. Bei hohem TGMQ bewirkt der nächste Taktimpuls vom Puffer BUF2, der mit dem Vierfachen der Frequenz des Taktsignals vom Flipflop FF17 taktet, daß ENB hoch wird. Geht ENB hoch, dann werden LATCH 1, LATCH 2 und DEC1 aktiviert, und FF4 wird zurückgesetzt, was TMGQ niedrig werden läßt, so daß ENB bei der nächsten Taktperiode niedrig wird. Im aktivierten Zustand von LATCH 1, LATCH 2 und DEC1 werden Daten von den Flipflops FF1, FF2 und FF3 an LATCH 1 bzw. LATCH 2 bzw. DEC1 übertragen. Diese Daten bleiben, bis TG MATCH wieder hoch wird.

Wenn das Aktivierungssignal ENB hoch wird, empfängt die Impulsschluckerschaltung 104 die beiden höchstwertigen Bits des Signals TG REST. Genauer gesagt bilden diese Bits die Eingangssignale für DEC1. DEC1 liefert ein hohes Ausgangssignal auf einer der Leitungen PS0 bis PS3, abhängig vom Wert der Signale TGR8 QA und TGR9 QA. Die Impulsschluckerschaltung 104 bringt eine Verzögerung von 0 bis 12,288 ns, was zur Folge hat, daß die Sägezahnschaltung 114 einen Sägezahn nur zwischen 0 und 4,080 ns anstatt zwischen 0 und 16,368 ns zu erzeugen braucht. Genauer gesagt, wenn sowohl TGR8 QA als auch TGR9 QA niedrig ist, dann ist PS0 hoch, und PS1 bis PS3 sind niedrig. Somit braucht ein hoher Pegel nur durch zwei Flipflops (FF11 und FF12) geschleust zu werden, bevor er das Glied ORNOR1 erreicht. Wenn umgekehrt beide Signale TGR8 QA und TGR9 QA hoch sind, dann ist PS3 hoch und PS0 bis PS2 sind niedrig. Somit wird ein hoher Pegel durch fünf Flipflops (FF8 bis FF12) getaktet, bevor er das Glied ORNOR1 erreicht. Die zusätzlichen drei Flipflops bringen eine zusätzliche Verzögerung von 12 ns.

Wenn am Ausgang von FF11 der Impulsschluckerschaltung 104 ein hoher Pegel geliefert wird, dann werden die Flipflops FF6 und FF7 der Synchronisierschaltung 112 getaktet; somit gelangt das Ausgangssignal DATA QC zum Flipflop FF14, und die acht niedrigstwertigen Bits des Signals TG REST gelangen zum Digital/Analog-Wandler DAC1. Der Wandler DAC1 liefert ein analoges Ausgangssignal, das in eine Spannung umgewandelt wird und an den "+"-Eingang des Vergleichers COMP1 gelegt wird. Dieser Eingang bleibt konstant, bis FF7 das nächstemal getaktet wird.

Wenn am Ausgang des Flipflops FF12 der Impulsschluckerschaltung 104 ein hoher Pegel geliefert wird, dann wird das Flipflop FF14 der Synchronisierschaltung 112 getaktet, und das vollständig differentiale Flipflop FF13 wird mit einem hohen Pegel beliefert. Das Ausgangssignal von FF14 wird durch das Verzögerungselement DELAY 1 auf im wesentlichen das gleiche verzögert wie TG OUT und TG OUT*. Bei der nächsten Flanke vom Puffer BUF2 liefert FF13 eine Flanke, welche die Sägezahnschaltung INT1 veranlaßt, den Sägezahn zu beginnen. Dieses Sägezahnsignal setzt sich fort, bis es gleich der Spannung vom Strom/Spannungs-Wandler AR1 ist. Zu diesem Zeitpunkt liefert der Vergleicher COMP1 eine Differentialsignalflanke, welche den monostabilen Multivibrator ONESH1 veranlaßt, einen genau zeitgesteuerten Differentialsignalimpuls zu liefern.

Zusätzlich zur Lieferung der Signale TG OUT und DATA OUT kann die Interpolatorschaltung 58 unter Verwendung einer internen Eichschaltung 110 geeicht werden. Genauer gesagt, wenn der Justier-Aktivierungseingang ADJ EN hoch ist, wird die Latch-Schaltung LATCH 3 aktiviert, und die acht niedrigstwertigen Bits des Signals TG REST werden an den Wandler DAC2 geliefert. Der Wandler DAC2 benutzt diese Information, um die Verstärkung des Wandlers DAC1 zu justieren. Die Verstärkung von DAC1 kann auch durch das Signal FS CAL justiert werden, was eine externe Verstärkungsjustierung erlaubt. Das Signal ADJ EN veranlaßt auch den Multiplexer MUX1, das Komplement-Ausgangssignal IOUT des Wandlers DAC1 als analoges Ausgangssignal DAC OUT zu liefern. Somit kann das Ausgangssignal von DAC1 gemessen werden, wenn ihm ein bekanntes Signal zugeführt wird.

Gemäß den Fig. 7 und 8 stellt sich die Säumnisschaltung 236 im Periodenoszillator 34 vor jedem Periodeninformations-Burst zurück und synchronisiert die A- und B- Periodenoszillatoren. Die Säumnisschaltung legt Periodenwerte von Null an beide Oszillatoren, indem sie die Multiplexer 234A und 234B mit NULLZWANG A und NULLZWANG B adressiert, was bewirkt, daß die Multiplexer am Ausgang Periodenwerte von Null liefern. Da die Koinzidenzdetektoren 212A und 212B so angeordnet sind, daß die von ihnen gelieferten Signale nur dann hoch sind, wenn der Ausgang des Periodenanfangs-Rückwärtszählers 210 eine Eins oder eine Null liefert, läßt sich zeigen, daß die Signale BOC A und BOC B so lange hochgetrieben werden, wie der Periodenwert gleich Null ist. Infolgedessen werden die beiden A- und B-Oszillatoren bei jeder Taktperiode getaktet, sobald der Periodenwert von Null durch die Pipelines getaktet worden ist. Zum gleichen Zeitpunkt, wo die Säumnisschaltung 236 die Multiplexer 234A und 234B adressiert, um sie dazu zu bringen, Periodenwerte von Null an die Periodenoszillatoren zu legen, zwingt die Säumnisschaltung 236 auch die Ausgänge der Addierer 204A und 204B auf Null, so daß die PERIODENREST-Rückkopplungsschleife gelöscht wird, und zwingt die Koinzidenzdetektoren 212A und 212B auf hohen Pegel, wodurch BOC A und BOC B auf hohen Pegel gezwungen werden. Die Ausgänge der Addierer werden auf Null gehalten, und die Ausgänge der Koinzidenzdetektoren werden für eine genügend lange Zeitdauer auf Null gehalten, damit der Periodenwert von Null durch die Pipelines laufen kann. Sobald der Periodenwert von Null durch die Pipelines gelaufen ist, werden die Addierer nicht mehr auf Null gezwungen, und die Ausgänge der Koinzidenzdetektoren werden nicht länger auf hohen Pegel gezwungen.

Die Säumnisschaltung 236 ändert dann den Zustand des Signals NULLZWANG B, was den Multiplexer 234B veranlaßt, eine Säumnisperiode gleich einer Taktperiode auszugeben. Bei dieser Taktperiode liefert der Multiplexer 234A noch einen Periodenwert von Null. Bei der nächsten Taktperiode ändert die Säumnisschaltung 236 den Zustand des Signals NULLZWANG A. Bei dieser Taktperiode und bei jeder nachfolgenden Taktperiode bis zum Beginn des Burst adressiert also die Säumnisschaltung 236 beide Multiplexer 234A und 234B in einer solchen Weise, daß sie beide die Säumnisperiode ausgeben.

Es läßt sich zeigen, daß der erste von Null verschiedene Periodenwert, den der Periodenanfangs-Rückwärtszähler 210A empfängt, der Säumnisperiodenwert ist, während der erste von Null verschiedene Periodenwert, den der Periodenanfangs-Rückwärtszähler 210B empfängt, der zweifache Wert der Säumnisperiode ist. Die Periodenanfangs-Rückwärtszähler 210A und 210B empfangen diese ersten Nichtnull-Periodenwerte bei der derselben Taktperiode. Bei allen folgenden Perioden der A- und B-Oszillatoren vor dem Beginn des Bursts empfängt jeder der Periodenanfangs-Rückwärtszähler 210A und 210B einen Periodenwert gleich dem Doppelten der Säumnisperiode, und die A- und B-Oszillatoren werden bei abwechselnden Taktperioden getaktet. Es ist notwendig, die erste Säumnisperiode an den B-Oszillator anstatt an den A-Oszillator zu legen, denn wenn man die erste Säumnisperiode an den A-Oszillator legen würde, dann würde der restliche Teil des schnellen Datenverteilungssystems, der so ausgelegt ist, daß er das erste gleichzeitige Auftreten von BOC A und BOC B nach der Rücksetzung als markierend für eine A-Periode und die nächste B-Periode interpretiert, das Ausgangssignal der Oszillatorschaltung so interpretieren, als enthielte es zwei B-Perioden in einer Reihe.

Wenn ein Burst beginnt, wird ein A-Rangaktivierungssignal (RE A) an den Multiplexer 234A gelegt, und gleichzeitig wird die erste Periodenadresse an den RAM-Speicher 202A gelegt, wenn der Mustergenerator durch das Ausgangssignal des monostabilen Multivibrators 216A getaktet wird. Dann wird ein B-Rangaktivierungssignal (RE B) an den Multiplexer 234B gelegt, und gleichzeitig wird die nächste Periodenadresse an den RAM-Speicher 202B gelegt, wenn der Mustergenerator durch das Ausgangssignal des monostabilen Multivibrators 216B getaktet wird. Die Rangaktivierungssignale veranlassen die Multiplexer, die von den RAM- Speichern 202A bzw. 202B empfangenen Periodenwerte abzugeben.

Gemäß der Fig. 8 liefert, sobald ein Burst beginnt, eine der Interpolatorschaltungen innerhalb einer gegebenen örtlichen Generatorschaltung als Ausgangssignal das Signal TG OUT A, das am Beginn einer jeden geraden Periode hoch wird. Eine andere Interpolationsschaltung liefert als Ausgangssignal das Signal TG OUT B. Die dem Prüfling angelegte Wellenform hängt von den Zeitpunkten ab, zu denen entweder das Signal TG OUT A oder das Signal TG OUT B hoch wird.

Andere Ausführungsformen

Neben der vorstehend beschriebenen Ausführungsform liegen auch andere Ausführungsformen im Bereich der Patentansprüche.

Beispielsweise kann die Interpolatorschaltung 58 in anderen Systemen verwendet werden, in denen genau zeitgesteuerte Ausgangsdaten gewünscht sind. In einem solchen System kann die Interpolatorschaltung 58 dadurch zurückgesetzt werden, daß auf den beiden Leitungen für ADJ EN und TG REST 8 ein hoher Pegel geliefert wird. Ein hoher Pegel auf diesen beiden Leitungen veranlaßt das UND-Glied AND1, einen hohen Pegel an die Rücksetzeingänge der Flipflops FF15, FF16 und FF17 zu liefern, womit die Taktsignale, welche die gesamte Schaltung takten, zurückgesetzt werden.

Auch kann z. B. das Zeitgebersystem 10 ein Signal liefern, das schneller als 100 MHz ist, indem die Maximaldifferenz zwischen dem "Anstieg"- und dem "Abfall"-Eichwert reduziert wird.

Als weiteres Beispiel ist zu erwähnen, daß das System 10 jede beliebige Anzahl von Signalverteilungswegen enthalten kann. In einem solchen System teilt die Frequenzteilerschaltung das schnelle Muster in so viele langsamere Muster, wie benötigt. Das System 10 kann also so ausgebildet werden, daß es speziellen Bedürfnissen einzelner Kunden entspricht. Wenn z. B. ein Kunde ein extrem schnelles System benötigt, dann werden mehr Signalverteilungswege vorgesehen; wünscht ein Kunde hingegen ein billigeres System, dann wird die Anzahl der Signalverteilungswege reduziert.


Anspruch[de]
  1. 1. Anordnung zum Erzeugen von Mustern, gekennzeichnet durch:

    eine Mustergeneratorschaltung, die einen schnellen Adressenmustergenerator (30), der zur Lieferung schneller Adressenmuster mit einer hohen Frequenz ausgebildet ist, und eine Teilerschaltung (Frequenzteilerschaltung 32) enthält, die zum Empfang der schnellen Adressenmuster und zur Lieferung einer Mehrzahl von langsameren Adressenmustern mit einer niedrigeren Frequenz ausgebildet ist;

    eine örtliche Generatorschaltung (16), die zum Empfang der langsameren Adressenmuster und zur Lieferung eines hochfrequenten Signals ausgebildet ist, und

    eine Vielzahl von Verteilungswegen (14 mit 40, 42), die zur Lieferung der langsameren Adressenmuster an die örtliche Generatorschaltung (16) ausgebildet ist.
  2. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Teilerschaltung die langsameren Adressenmuster zyklisch liefert.
  3. 3. Anordnung nach Anspruch 2, dadurch gekennzeichnet,

    daß die langsameren Adressenmuster in einer Folge geliefert werden und

    daß die Folge durch das schnelle Adressenmuster bestimmt wird.
  4. 4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Teilerschaltung zwei langsamere Adressenmuster mit jeweils einer Frequenz liefert, die halb so hoch wie die Frequenz des schnelleren Adressenmusters ist.
  5. 5. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Teilerschaltung vier langsamere Adressenmuster mit jeweils einer Frequenz liefert, die ein Viertel der Frequenz des schnelleren Adressenmusters ist.
  6. 6. Anordnung nach Anspruch 1, gekennzeichnet durch eine solche Ausbildung der Teilerschaltung, daß sie auf den Empfang eines Rücksetzsignals hin ein bestimmtes langsameres Adressenmuster liefert.
  7. 7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß das Rücksetzsignal empfangen wird, wenn die Anordnung anfänglich eingeschaltet wird.
  8. 8. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß das Rücksetzsignal am Beginn eines Bursts der schnellen Adressenmuster empfangen wird.
  9. 9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß eine Vielzahl von Bursts schneller Adressenmuster für einen von der Anordnung zu prüfenden Prüfling geliefert wird.
  10. 10. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß für den Prüfling zwischen 10 und 200 Bursts schneller Adressenmuster geliefert werden.
  11. 11. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die örtliche Generatorschaltung (16) folgendes enthält:

    eine Mehrzahl von Signalerzeugungsschaltungen (50, 52) , die für einen Betrieb mit der niedrigeren Frequenz ausgelegt sind, um die niedrigerfrequenten Signale zu liefern, und

    eine schnelle Formatierungsschaltung (66), die zum Empfang der niedrigerfrequenten Signale und zur Lieferung des hochfrequenten Signals ausgelegt ist.
  12. 12. Anordnung nach Anspruch 11, dadurch gekennzeichnet, daß jede Signalerzeugungsschaltung (50, 52) folgendes enthält:

    einen Zeitgeber (56 bzw. 62), der Informationen empfängt, die in Beziehung zu den langsameren Adressenmustern stehen, und, basierend auf diesen Informationen, Zeitgeberinformation liefert und

    eine Interpolatorschaltung (58 bzw. 64), welche die Zeitgeberinformation empfängt und das niedrigerfrequente Signal erzeugt.
  13. 13. Anordnung nach Anspruch 12, dadurch gekennzeichnet, daß die Zeitgeberinformation unter Verwendung eines Taktsignals, das von der Interpolatorschaltung erzeugt wird, an die Interpolatorschaltung geliefert wird.
  14. 14. Anordnung nach Anspruch 12, dadurch gekennzeichnet, daß die Zeitgeberinformation ein Paßt-Signal (MATCH-Signal) und ein Rest-Signal enthält, wobei das Paßt-Signal von der Interpolatorschaltung verwendet wird, um zu bestimmen, wann die Erzeugung des niedrigerfrequenten Signals beginnen soll, und wobei das Rest-Signal dazu verwendet wird, zu bestimmen, wann das niedrigerfrequente Signal geliefert werden soll.
  15. 15. Anordnung nach Anspruch 12, dadurch gekennzeichnet, daß jede Signalerzeugungsschaltung ferner einen örtlichen Speicher (54 bzw. 60) enthält, der die langsameren Adressenmuster empfängt und die in Beziehung zu den langsameren Adressenmustern stehenden Informationen liefert.
  16. 16. Anordnung nach Anspruch 1, dadurch gekennzeichnet,

    daß die Teilerschaltung ein erstes Betriebsmodus- Wählsignal empfängt, das zwischen einer Mehrzahl von Betriebsarten der Teilerschaltung auswählt;

    daß die Teilerschaltung in einer ersten der Mehrzahl von Betriebsarten die schnellen Adressenmuster empfängt und die Mehrzahl langsamerer Adressenmuster mit der niedrigeren Frequenz liefert, und

    daß die Teilerschaltung in einer zweiten der Mehrzahl von Betriebsarten die schnellen Adressenmuster empfängt und die schnellen Adressenmuster als Ausgangssignal liefert.
  17. 17. Anordnung nach Anspruch 1, dadurch gekennzeichnet,

    daß die Teilerschaltung ein zweites Betriebsmodus- Wählsignal empfängt, das zwischen einer Mehrzahl von Betriebsarten der Teilerschaltung auswählt;

    daß die Teilerschaltung in einer ersten der Mehrzahl von Betriebsarten die schnellen Adressenmuster vom schnellen Adressenmustergenerator über einen einzigen Weg empfängt;

    daß die Teilerschaltung in einer zweiten der Mehrzahl von Betriebsarten die schnellen Adressenmuster über einen ersten Weg vom schnellen Adressenmustergenerator empfängt, die schnellen Adressenmuster an einen ersten Ausgang liefert, eine zweite Gruppe von schnellen Adressenmustern über einen zweiten Weg von einem zweiten schnellen Adressenmustergenerator empfängt und die zweite Gruppe von schnellen Adressenmustern an einem zweiten Ausgang liefert.
  18. 18. Interpolatorschaltung zur Erzeugung genau zeitgesteuerter Ausgangsdaten auf der Grundlage eingangsseitiger Zeitsteuerdaten, gekennzeichnet durch:

    eine Registerschaltung (100) zum Empfangen und Halten der eingangsseitigen Zeitsteuerdaten;

    eine Impulsschluckerschaltung (104) zur Verzögerung der Zeitsteuerdaten um ein Maß, das durch die Zeitsteuerdaten bestimmt ist, um ein Impulsschlucker-Ausgangssignal nach dieser Verzögerung zu liefern;

    eine Sägezahnschaltung (114) zum Empfang des Impulsschlucker-Ausgangssignals und zur Lieferung eines Sägezahn-Ausgangssignals, das auf den Empfang des Impulsschlucker-Ausgangssignals hin ausgelöst wird;

    eine Vergleichsschaltung (116), welche die eingangsseitigen Zeitsteuerdaten und das Sägezahn-Ausgangssignal empfängt und Ausgangsdaten liefert, wenn das Sägezahn- Ausgangssignal gleich den eingangsseitigen Zeitsteuerdaten ist.
  19. 19. Interpolatorschaltung nach Anspruch 18, dadurch gekennzeichnet,

    daß die eingangsseitigen Zeitsteuerdaten ein Mehrbit- Wort enthalten, das höherwertige und niedrigerwertige Bits enthält, und

    daß die Impulsschluckerschaltung die höherwertigen Bits zur Bestimmung des Maßes der Verzögerung verwendet.
  20. 20. Interpolatorschaltung nach Anspruch 18, dadurch gekennzeichnet,

    daß die Vergleichsschaltung einen Digital/Analog- Wandler enthält, der die eingangsseitigen Zeitsteuerdaten empfängt und sie in analoge Zeitsteuerdaten umwandelt;

    daß die analogen Zeitsteuerdaten mit dem Sägezahn- Ausgangssignal verglichen werden.
  21. 21. Interpolatorschaltung nach Anspruch 18, dadurch gekennzeichnet, daß die eingangsseitigen Zeitsteuerdaten Logikpegel einer ersten Art haben und daß die Ausgangsdaten Logikpegel einer anderen Art haben.
  22. 22. Interpolatorschaltung nach Anspruch 21, dadurch gekennzeichnet, daß die erste Art von Logikpegeln CMOS- Pegel sind und daß die andere Art von Logikpegeln ECL-Pegel sind.
  23. 23. Interpolatorschaltung nach Anspruch 18, gekennzeichnet durch eine Eichschaltung (110) , welche die eingangsseitigen Zeitsteuerdaten empfängt und Eich- Ausgangssignale liefert, die zum Eichen der Interpolatorschaltung verwendet werden.
  24. 24. Interpolatorschaltung nach Anspruch 23, dadurch gekennzeichnet, daß sie auch durch ein externes Eichsignal eichbar ist.
  25. 25. Schaltungsanordnung, die zur Verwendung in Verbindung mit einem ein Taktsignal erzeugenden Referenztaktgeber ausgelegt ist, um Periodeninformation zu erzeugen, dadurch gekennzeichnet,

    daß sie eine Mehrzahl von Periodenoszillatoren (A- Periodenoszillator, B-Periodenoszillator in Fig. 7) enthält, deren jeder folgendes aufweist:

    eine Summierungsschaltung (222A bzw. 222B), die eine Vielzahl von Periodenwerten, welche eine entsprechende Vielzahl benachbarter Zeitperioden darstellen, empfängt und die Periodenwerte summiert, um ein Summierungs- Ausgangssignal zu erzeugen, und

    eine Flankenwählschaltung (210A bzw. 210B), die zumindest einen die höchstwertigen Bits umfassenden Teil des Summierungs-Ausgangssignals empfängt und ein Signal erzeugt, das eine Flanke des Taktsignals (Ausgang von 208) identifiziert, welche um eine ganze Anzahl von Flanken gegenüber derjenigen Flanke entfernt liegt, die zuvor von der Flankenwählschaltung identifiziert worden ist, wobei die besagte ganze Zahl aus mindestens dem höchstwertigen Teil des Summierungs-Ausgangssignals bestimmt wird,

    daß die Mehrzahl der Periodenoszillatoren derart angeordnet ist, daß jeder Periodenwert einer Periodenwertfolge, die eine entsprechende Folge benachbarter Zeitperioden darstellt, von der Summierungsschaltung eines jeden der Periodenoszillatoren empfangen wird, wobei jedoch die Summierungsschaltungen jeweils verschiedener Periodenoszillatoren jeden Periodenwert in der besagten Periodenwertfolge mit sich voneinander unterscheidenden Kombinationen anderer Periodenwerte der Periodenwertfolge summieren.
  26. 26. Schaltungsanordnung nach Anspruch 25, dadurch gekennzeichnet, daß die Flankenwählschaltung einen Zähler (210A bzw. 210B) aufweist, der mindestens den die höchstwertigen Bits umfassenden Teil des Summierungs- Ausgangssignals empfängt, um eine diesem Teil des Summierungs-Ausgangssignals entsprechende Anzahl von Taktperioden des Referenztaktgebers (208) abzuzählen und daraufhin das Signal zu erzeugen, das die besagte Flanke des Taktsignals identifiziert.
  27. 27. Schaltungsanordnung nach Anspruch 25, dadurch gekennzeichnet, daß jeder der Mehrzahl der Periodenoszillatoren ferner eine Restwertschaltung aufweist, um ein Restwertsignal zu erzeugen, das repräsentativ für eine ab der von der Flankenwählschaltung identifizierten Flanke des Taktsignals gemessenen Restzeit ist, die bestimmt wird aus einer Summierung eines die niedrigstwertigen Bits umfassenden Teils des Summierungs-Ausgangssignals mit einem von der Restwertschaltung zuvor erzeugten Restwertsignal.
  28. 28. Schaltungsanordnung nach Anspruch 27, dadurch gekennzeichnet, daß jeder der Mehrzahl von Periodenoszillatoren ferner ein Register aufweist, welches das Summierungs-Ausgangssignal empfängt und ein Ausgangssignal erzeugt, das von der Restwertschaltung empfangen wird.
  29. 29. Schaltungsanordnung nach Anspruch 25, dadurch gekennzeichnet, daß zwei Periodenoszillatoren vorhanden sind.
  30. 30. Schaltungsanordnung nach Anspruch 25, dadurch gekennzeichnet, daß jeder der Mehrzahl der Periodenoszillatoren mindestens einen Pipeline-Pipeline-Synchronisierer enthält, um Periodenwerte zu empfangen und sie nach dem FIFO-Prinzip (Durchrückprinzip) an die Summierungsschaltung zu Zeitpunkten zu liefern, die durch die von der Flankenwählschaltung gewählten Flanken des Taktsignals bestimmt sind, wobei der Pipeline-Pipeline-Synchronisierer die Periodenwerte zu Zeiten empfängt, die durch diejenigen Flanken des Taktsignals bestimmt sind, welche von einer Flankenwählschaltung eines anderen der Mehrzahl der Periodenoszillatoren gewählt werden.
  31. 31. Schaltungsanordnung nach Anspruch 30, dadurch gekennzeichnet, daß der Pipeline-Pipeline-Synchronisierer eines jeden der Mehrzahl der Periodenoszillatoren ein Betriebsart-Wählsignal empfängt, das ihn zur Abgabe von Periodenwerten Null an die Summierungsschaltung zwingt, wenn das Betriebsart-Wählsignal eine unabhängige Betriebsart wählt, in welcher einer der Mehrzahl der Periodenoszillatoren unabhängig von jedem anderen der Mehrzahl der Periodenoszillatoren arbeitet.
  32. 32. Schaltungsanordnung nach Anspruch 25, dadurch gekennzeichnet, daß sie ferner eine Säumnisschaltung zur Rücksetzung der Mehrzahl der Periodenoszillatoren aufweist, die so angeordnet ist, daß sie die Summierungsschaltungen der Mehrzahl der Periodenoszillatoren für den Empfang einer Vielzahl von Säumniswerten anstatt der Vielzahl von Periodenwerten aktiviert, und die bewirkt, daß die Säumniswerte von der Summierungsschaltung in einer derartigen Reihenfolge und Weise empfangen werden, daß jede der Flankenwählschaltungen der Mehrzahl der Periodenoszillatoren ein Signal erzeugt, welches eine Flanke des Taktsignals identifiziert, die nicht von einem Signal identifiziert wird, welches von irgendeiner anderen Flankenwählschaltung in irgendeinem anderen der Mehrzahl der Periodenoszillatoren identifiziert wird.
  33. 33. Schaltungsanordnung nach Anspruch 32, dadurch gekennzeichnet, daß alle der Vielzahl von Säumniswerten ein jeweils selber Säumniswert sind.
  34. 34. Schaltungsanordnung nach Anspruch 33, dadurch gekennzeichnet,

    daß die Säumnisschaltung die Mehrzahl der Periodenoszillatoren zurücksetzt, indem sie einen Periodenwert von Null an jeden der Mehrzahl der Periodenoszillatoren legt und dann den Säumniswert an die Summierungsschaltung eines jeden der Mehrzahl der Periodenoszillatoren legt, und

    daß die Summierungsschaltungen während einer Betriebsperiode eines jeden Periodenoszillators den Säumniswert an verschiedenen Zahlen von Eingängen einer jeden Summierungsschaltung empfangen und während folgender Betriebsperioden den Säumniswert an jedem Eingang empfangen.
  35. 35. Schaltungsanordnung, die zur Verwendung in Verbindung mit einem ein Taktsignal erzeugenden Referenztaktgeber ausgelegt ist, um Periodeninformation zu erzeugen, dadurch gekennzeichnet, daß sie eine Mehrzahl von Periodenoszillatoren (A-Periodenoszillator und B-Periodenoszillator in Fig. 7) enthält, deren jeder folgendes aufweist:

    einen Speicher (202A bzw. 202B) zum Empfang von Periodenadressen und zur Lieferung einer entsprechenden Vielzahl von Periodenwerten;

    eine Summierungsschaltung (222A bzw. 222B), die ein Summierungs-Ausgangssignal durch Summierung empfangener Periodenwerte erzeugt, von denen einer aus dem besagten Speicher und mindestens ein anderer aus dem Speicher eines anderen der Mehrzahl der Periodenoszillatoren empfangen wird und die eine entsprechende Vielzahl benachbarter Zeitperioden darstellen, und

    eine Flankenwählschaltung (210A bzw. 210B), die mindestens einen die höchstwertigen Bits umfassenden Teil des Summierungs-Ausgangssignals empfängt und ein Signal erzeugt, das eine Flanke des Taktsignals identifiziert, die um eine ganze Anzahl von Flanken gegenüber derjenigen Flanke entfernt liegt, welche zuvor von der Flankenwählschaltung identifiziert wurde, wobei die besagte ganze Zahl aus mindestens dem die höchstwertigen Bits umfassenden Teil des Summierungs-Ausgangssignals bestimmt wird.
  36. 36. Schaltungsanordnung nach Anspruch 35, gekennzeichnet durch eine derartige Anordnung der Mehrzahl der Periodenoszillatoren, daß jeder Periodenwert einer Periodenwertfolge, die eine entsprechende Folge benachbarter Zeitperioden darstellt, von jeder Summierungsschaltung eines jeden der Mehrzahl der Periodenoszillatoren empfangen wird, wobei jedoch die Summierungsschaltungen verschiedener Periodenoszillatoren jeden Periodenwert der besagten Periodenwertfolge mit sich voneinander unterscheidenden Kombinationen anderer Periodenwerte der Periodenwertfolge summiert.
  37. 37. Schaltungsanordnung nach Anspruch 35, dadurch gekennzeichnet, daß die Flankenwählschaltung (210A bzw. 210B) einen Zähler aufweist, der mindestens den die höchstwertigen Bits umfassenden Teil des Summierungs- Ausgangssignals empfängt, um von den Taktperioden des Referenztaktgebers (208) eine Anzahl zu zählen, die dem besagten Teil des Summierungs-Ausgangssignals entspricht, und um das die besagte Flanke des Taktsignals identifizierende Signal zu erzeugen, wenn er die besagte Anzahl gezählt hat.
  38. 38. Schaltungsanordnung nach Anspruch 35, dadurch gekennzeichnet, daß jeder der Mehrzahl der Periodenoszillatoren ferner eine Restwertschaltung zur Erzeugung eines Restwertsignals aufweist, das repräsentativ für eine ab der von der Flankenwählschaltung identifizierten Flanke des Taktsignals gemessene Restzeit ist, die bestimmt wird aus einer Summierung eines niedrigstwertige Bits umfassenden Teils des Summierungs-Ausgangssignals und eines von der Restwertschaltung zuvor erzeugten Restwertsignals.
  39. 39. Schaltungsanordnung nach Anspruch 38, dadurch gekennzeichnet, daß jeder der Mehrzahl der Periodenoszillatoren ferner ein Register aufweist, das zum Empfang des Summierungs-Ausgangssignals angeschlossen ist und ein Ausgangssignal erzeugt, das von der Restwertschaltung empfangen wird.
  40. 40. Schaltungsanordnung nach Anspruch 35, dadurch gekennzeichnet, daß zwei Periodenoszillatoren vorhanden sind.
  41. 41. Schaltungsanordnung nach Anspruch 35, dadurch gekennzeichnet, daß jeder der Mehrzahl der Periodenoszillatoren mindestens einen Pipeline-Pipeline-Synchronisierer aufweist, der mindestens einen andereren der Periodenwerte aus dem Speicher des besagten anderen der Vielzahl von Periodenoszillatoren empfängt und mindestens einen anderen der Periodenwerte nach dem FIFO-Prinzip zu einem Zeitpunkt an die Summierungsschaltung legt, der bestimmt ist durch eine von der Flankenwählschaltung ausgewählte Flanke des Taktsignals, wobei der Zeitpunkt, zu dem der Pipeline- Pipeline-Synchronisierer den mindestens einen anderen Periodenwert empfängt, bestimmt ist durch eine Flanke des Taktsignals, die durch eine Flankenwählschaltung des anderen der Mehrzahl der Periodenoszillatoren ausgewählt wird.
  42. 42. Schaltungsanordnung nach Anspruch 41, dadurch gekennzeichnet, daß der Pipeline-Pipeline-Synchronisierer eines jeden der Mehrzahl der Periodenoszillatoren ein Betriebsart-Wählsignal empfängt, das ihn zur Lieferung von Periodenwerten Null an die Summierungsschaltung zwingt, wenn es eine unabhängige Betriebsart wählt, in welcher einer der Mehrzahl der Periodenoszillatoren unabhängig von jedem anderen der Mehrzahl der Periodenoszillatoren arbeitet.
  43. 43. Schaltungsanordnung nach Anspruch 35, dadurch gekennzeichnet, daß zur Rücksetzung der Vielzahl der Periodenoszillatoren eine Säumnisschaltung (236) vorgesehen ist, die jede Summierungsschaltung der Mehrzahl der Periodenoszillatoren zum Empfang eines Säumniswertes anstatt eines Periodenwertes aktiviert und die Summierungsschaltungen veranlaßt, die Säumniswerte in einer solchen Reihenfolge und Weise zu empfangen, daß jede der Flankenwählschaltungen der Mehrzahl der Oszillatoren ein Signal erzeugt, welches eine Flanke des Taktsignals identifiziert, die nicht von einer anderen Flankenwählschaltung irgendeines anderen der Mehrzahl der Periodenoszillatoren identifiziert wird.
  44. 44. Schaltungsanordnung nach Anspruch 43, dadurch gekennzeichnet, daß alle Säumniswerte derselbe Säumniswert sind.
  45. 45. Schaltungsanordnung nach Anspruch 44, dadurch gekennzeichnet,

    daß die Säumnisschaltung die Mehrzahl der Periodenoszillatoren zurücksetzt, indem sie einen Periodenwert Null an die Summierungsschaltung eines jeden der Mehrzahl der Oszillatoren legt und dann den Säumniswert an die Summierungsschaltung eines jeden der Mehrzahl der Periodenoszillatoren legt, und

    daß die Summierungsschaltungen den Säumniswert während einer Betriebsperiode der Periodenoszillatoren an verschiedenen Anzahlen von Eingängen einer jeden Summierungsschaltung empfangen und während nachfolgender Betriebsperioden den Säumniswert an jedem Eingang empfangen.
  46. 46. Anordnung zum Erzeugen von Mustern, gekennzeichnet durch:

    einen schnellen Mustergenerator (30) zur Lieferung von Periodenadressen mit einer hohen Frequenz;

    eine Teilerschaltung (32) zum Empfang der schnellen Periodenadressen und zur Lieferung einer Vielzahl langsamerer Periodenadressen mit einer niedrigeren Frequenz;

    eine Schaltung (Fig. 7) zur Erzeugung von Periodeninformation, die zur Verwendung in Verbindung mit einem ein Taktsignal erzeugenden Referenztaktgeber (208) ausgelegt ist und eine Mehrzahl von Periodenoszillatoren (A-, B- Periodenoszillator) enthält, deren jeder folgendes aufweist:

    einen Speicher (202A bzw. 202B) zum Empfang langsamerer Adressen von der Teilerschaltung und zur Erzeugung einer entsprechenden Vielzahl von Periodenwerten;

    eine Summierungsschaltung (222A bzw. 222B) zum Empfang einer Vielzahl von Periodenwerten, die eine entsprechende Vielzahl benachbarter Zeitperioden darstellen und von denen einer aus dem Speicher und mindestens ein anderer aus einem Speicher eines anderen der Mehrzahl der Periodenoszillatoren empfangen wird, und zur Summierung der besagten Periodenwerte für die Erzeugung eines Summierungs-Ausgangssignals, und

    eine Flankenwählschaltung (210) zum Empfang mindestens eines die höchstwertigen Bits enthaltenden Teil des Summierungsausgangssignals und zur Erzeugung eines Signals, das eine Flanke des Taktsignals identifiziert, die um eine ganze Anzahl von Flanken gegenüber der zuvor von der Flankenwählschaltung identifizierten Flanke entfernt liegt, wobei diese ganze Zahl bestimmt ist aus mindestens dem besagten höchstwertigen Teil des Summierungs-Ausgangssignals.
  47. 47. Anordnung nach Anspruch 26, dadurch gekennzeichnet, daß die Vielzahl der Periodenoszillatoren derart angeordnet ist, daß jede Summierungsschaltung eines jeden der Mehrzahl der Periodenoszillatoren eine Folge von Periodenwerten empfängt, die eine entsprechende Folge benachbarter Zeitperioden darstellen, wobei jedoch verschiedene Summierungsschaltungen der Mehrzahl der Periodenoszillatoren jeden Periodenwert in der besagten Periodenwertfolge mit sich voneinander unterscheidenden Kombinationen anderer Periodenwerte in der Periodenwertfolge summieren.
  48. 48. Anordnung nach Anspruch 46, dadurch gekennzeichnet, daß die Teilerschaltung die langsameren Periodenadressen zyklisch liefert.
  49. 49. Anordnung nach Anspruch 48, dadurch gekennzeichnet,

    daß die Teilerschaltung die langsameren Periodenadressen in einer Folge liefert, und

    daß die besagte Folge durch die schnellen Periodenadressen bestimmt wird.
  50. 50. Anordnung nach Anspruch 49, dadurch gekennzeichnet, daß die Teilerschaltung zwei langsamere Folgen von Periodenadressen liefert.
  51. 51. Anordnung nach Anspruch 46, dadurch gekennzeichnet, daß die Flankenwählschaltung einen Zähler aufweist, der mindestens den die höchstwertigen Bits umfassenden Teil des Summierungs-Ausgangssignals empfängt, um von den Taktperioden des Referenztaktgebers eine Anzahl zu zählen, die diesem Teil des Summierungs-Ausgangssignals entspricht, und der das die besagte Flanke des Taktsignals identifizierende Signal erzeugt, wenn er die erwähnte Anzahl von Taktimpulsen gezählt hat.
  52. 52. Schaltungsanordnung nach Anspruch 46, dadurch gekennzeichnet, daß jeder der Mehrzahl der Periodenoszillatoren ferner eine Restwertschaltung zur Erzeugung eines Restwertsignals aufweist, das eine Restzeit darstellt, die ab der von der Flankenwählschaltung identifizierten Flanke des Taktsignals gemessen wird und bestimmt ist durch eine Summierung des besagten höchstwertigen Teils des Summierungs-Ausgangssignals und eines von der Restwertschaltung zuvor erzeugten Restwertsignals.
  53. 53. Schaltungsanordnung nach Anspruch 52, dadurch gekennzeichnet, daß jeder der Mehrzahl der Periodenoszillatoren ferner ein Register aufweist, welches das Summierungs-Ausgangssignal empfängt und ein Ausgangssignal erzeugt, das von der Restwertschaltung empfangen wird.
  54. 54. Schaltungsanordnung nach Anspruch 46, dadurch gekennzeichnet, daß zwei Periodenoszillatoren vorhanden sind.
  55. 55. Schaltungsanordnung nach Anspruch 46, dadurch gekennzeichnet, daß jeder der Mehrzahl der Periodenoszillatoren mindestens einen Pipeline-Pipeline-Synchronisierer enthält, der mindestens einen anderen der Periodenwerte aus dem Speicher eines anderen der Mehrzahl der Periodenoszillatoren empfängt und diesen mindestens einen anderen Periodenwert nach dem FIFO-Prinzip zu einem Zeitpunkt an die Summierungsschaltung legt, der bestimmt ist durch eine von der Flankenwählschaltung identifizierte Flanke des Taktsignals, wobei der Zeitpunkt des Empfangs des mindestens einen anderen Periodenwertes am Pipeline- Pipeline-Synchroniserer bestimmt ist durch eine Flanke des Taktsignals, die von einer Flankenwählschaltung des besagten anderen der Mehrzahl der Periodenoszillatoren gewählt wird.
  56. 56. Schaltungsanordnung nach Anspruch 55, dadurch gekennzeichnet, daß der Pipeline-Pipeline-Synchronisierer eines jeden der Mehrzahl der Periodenoszillatoren ein Betriebsart-Wählsignal emfängt, das ihn zum Anlegen von Periodenwerten Null an die Summierungsschaltung zwingt, wenn es eine unabhängige Betriebsart auswählt, in welcher einer der Mehrzahl der Periodenoszillatoren unabhängig von jedem anderen der Mehrzahl der Periodenoszillatoren arbeitet.
  57. 57. Schaltungsanordnung nach Anspruch 46, dadurch gekennzeichnet, daß sie zur Rücksetzung der Mehrzahl der Periodenoszillatoren eine Säumnisschaltung (236) enthält, die jede Summierungsschaltung der Mehrzahl der Periodenoszillatoren zum Empfang eines Säumniswertes anstatt eines Periodenwertes aktiviert und die Summierungsschaltung veranlaßt, die Säumniswerte in einer solchen Reihenfolge und Weise zu empfangen, daß jede der Flankenwählschaltungen der Mehrzahl der Periodenoszillatoren ein Signal erzeugt, welches eine Flanke des Taktsignals identifiziert, die nicht durch ein Signal identifiziert wird, welches von irgendeiner anderen Flankenwählschaltung irgendeines anderen der Mehrzahl der Periodenoszillatoren erzeugt wird.
  58. 58. Schaltungsanordnung nach Anspruch 57, dadurch gekennzeichnet, daß alle Säumniswerte ein selber Säumniswert sind.
  59. 59. Schaltungsanordnung nach Anspruch 58, dadurch gekennzeichnet,

    daß die Säumnisschaltung die Mehrzahl der Periodenoszillatoren zurücksetzt, indem sie einen Periodenwert Null an die Summierungsschaltung eines jeden der Mehrzahl der Oszillatoren legt und dann den Säumniswert an die Summierungsschaltung eines jeden der Mehrzahl der Periodenoszillatoren legt, und

    daß die Summierungsschaltungen die Säumniswerte während einer Betriebsperiode der Periodenoszillatoren an verschiedenen Anzahlen von Eingängen einer jeden Summierungsschaltung empfangen und während nachfolgender Betriebsperioden den Säumniswert an jedem Eingang empfangen.
  60. 60. Schaltungsanordnung nach Anspruch 46, dadurch gekennzeichnet, daß sie eine Vielzahl von Zeitgeber- und Interpolatorschaltungen enthält, deren jede das von der Flankenwählschaltung eines jeweils zugeordneten Exemplars der Mehrzahl der Periodenoszillatoren erzeugte Signal empfängt, um eine Zeitsteuerflanke zu einem Zeitpunkt zu erzeugen, der mindestens zum Teil durch das von der besagten Flankenwählschaltung erzeugte Signal bestimmt ist.
  61. 61. Schaltungsanordnung nach Anspruch 60, dadurch gekennzeichnet,

    daß jeder der Mehrzahl der Periodenoszillatoren ferner eine Restwertschaltung enthält, um ein Restwertsignal zu erzeugen, das eine Restzeit darstellt, die ab der von der Flankenwählschaltung identifizierten Flanke des Taktsignals gemessen wird und die bestimmt wird aus einer Summierung mindestens des die höchstwertigen Bits umfassenden Teils des Summierungs-Ausgangssignals und eines von der Restwertschaltung zuvor erzeugten Restwertsignals, und

    daß jede der Vielzahl von Zeitgeber- und Interpolatorschaltungen die besagte Zeitsteuerflanke um die Restzeit verzögert, die durch das von der Restwertschaltung erzeugte Restwertsignal dargestellt wird.
  62. 62. Schaltungsanordnung nach Anspruch 60, dadurch gekennzeichnet, daß die Vielzahl von Zeitgeber- und Interpolatorschaltungen so angeordnet ist, daß jede der von jeder dieser Schaltungen erzeugten Zeitsteuerflanken an eine zu prüfende Einrichtung gelegt wird.
  63. 63. Zeitsteuerschaltung, gekennzeichnet durch:

    einen Zeitgeber, der zum Empfang eines Periodensignals und eines Datensignals und zur Auswahl eines Eichwertes aus einer Vielzahl von Eichwerten ausgelegt ist, wobei das Periodensignal Referenzzeitpunkte identifiziert, die der Zeitgeber verwenden soll, um Zeitpunkte für von der Zeitsteuerschaltung durchzuführende Aktionen zu identifizieren, wobei das Datensignal die Natur dieser Aktionen kennzeichnet und wobei ein erster der Vielzahl der Eichwerte ein Zeitverzögerungsmaß gegenüber den Bezugszeitpunkten darstellt, welches zur Kompensation der Zeitversatzcharakteristik einer ersten der Aktionen erforderlich ist, und wobei ein zweiter der Vielzahl der Eichwerte ein Zeitverzögerungsmaß gegenüber den Referenzzeitpunkten darstellt, das zur Kompensation der Zeitversatzcharakteristik einer zweiten der Aktionen erforderlich ist, und wobei der Zeitgeber die Wahl des besagten einen der Eichwerte auf einen Wert des Datensignals gründet und wobei ein vom Zeitgeber erzeugtes Zeitgeber-Ausgangssignal Zeitpunkte identifiziert, die den Referenzzeitpunkten entsprechen, jedoch diesen Zeitpunkten gegenüber um mindestens einen der Vielzahl der Eichwerte verzögert sind, und

    eine Schaltungsanordnung zum Empfang des Zeitgeber- Ausgangssignals und des Datensignals und zur Durchführung der besagten Aktionen zu Zeitpunkten, die im Zeitgeber- Ausgangssignal identifiziert sind.
  64. 64. Zeitsteuerschaltung nach Anspruch 63, dadurch gekennzeichnet,

    daß das Periodensignal Referenzzeitpunkte identifiziert, die der Zeitgeber verwenden soll, um Zeitpunkte zu identifizieren, zu denen Übergänge in einer Wellenform stattfinden sollen,

    daß das Datensignal einen Wert darstellt, den die Wellenform nach einem gegebenen Übergang haben soll;

    daß der erste der Vielzahl von Eichwerten ein Zeitverzögerungsmaß gegenüber den Referenzzeitpunkten darstellt, das notwendig ist, um den auf einen ansteigenden Übergang zurückzuführenden Zeitversatz in der Wellenform zu kompensieren;

    daß der zweite der Vielzahl von Eichwerten ein Zeitverzögerungsmaß gegenüber den Bezugszeitpunkten darstellt, das erforderlich ist, um den auf einen abfallenden Übergang zurückzuführenden Zeitversatz in der Wellenform zu kompensieren;

    daß die das Zeitgeber-Ausgangssignal empfangende Schaltungsanordnung einen Formatierer aufweist, der die besagte Wellenform erzeugt;

    daß die Wellenform Übergänge zu Zeitpunkten hat, die durch das Zeitgeber-Ausgangssignal identifiziert werden;

    daß die Wellenform nach jedem der Übergänge einen durch das Datensignal dargestellten Wert hat.
  65. 65. Zeitsteuerschaltung nach Anspruch 63, dadurch gekennzeichnet,

    daß das Periodensignal Referenzzeitpunkte identifiziert, die der Zeitgeber verwenden soll, um Zeitpunkte zu identifizieren, zu denen eine Wellenform an eine zu prüfende Einrichtung gelegt und von der zu prüfenden Einrichtung fortgenommen werden soll;

    daß das Datensignal die Aussage enthält, ob die Wellenform an die zu prüfende Einrichtung gelegt oder von der zu prüfenden Einrichtung fortgenommen werden soll;

    daß der erste Eichwert ein Zeitverzögerungsmaß gegenüber den Referenzzeitpunkten darstellt, das erforderlich ist, um den auf das Anlegen der Wellenform an die zu prüfende Einrichtung zurückzuführenden Zeitversatz in der Wellenform zu kompensieren;

    daß der zweite Eichwert ein Zeitverzögerungsmaß gegenüber den Referenzzeitpunkten darstellt, das erforderlich ist, um den auf das Fortnehmen der Wellenform von der zu prüfenden Einrichtung zurückzuführenden Zeitversatz in der Wellenform zu kompensieren, und

    daß die das Zeitgeber-Ausgangssignal empfangende Schaltungsanordnung einen Formatierer enthält, der das Anlegen bzw. das Fortnehmen der Wellenform an der zu prüfenden Einrichtung zu den vom Zeitgeber-Ausgangssignal identifizierten Zeitpunkten und entsprechend der vom Datensignal übertragenen Information vornimmt.
  66. 66. Zeitsteuerschaltung nach Anspruch 63, dadurch gekennzeichnet, daß das Periodensignal ein Flankenwählsignal enthält, welches eine Flanke eines von einem Referenztaktgeber erzeugten Taktsignals identifiziert.
  67. 67. Zeitsteuerschaltung nach Anspruch 66, dadurch gekennzeichnet,

    daß das Periodensignal ferner ein Restwertsignal enthält, das eine Restzeit ab der vom Flankenwählsignal identifizierten Flanke des Taktsignals darstellt, und

    daß die vom Periodensignal identifizierten Referenzzeitpunkte Zeitpunkte sind, die gegenüber der vom Flankenwählsignal identifizierten Flanke des Taktsignals um die besagte Restzeit verzögert sind.
  68. 68. Zeitsteuerschaltung nach Anspruch 67, dadurch gekennzeichnet, daß der Zeitgeber den Eichwert in digitaler Weise mit einem durch das Restwertsignal dargestellten Restwert addiert.
  69. 69. Zeitgeberschaltung nach Anspruch 63, dadurch gekennzeichnet,

    daß der Zeitgeber ein Zeitsignal empfängt, welches repräsentativ für ein weiteres Verzögerungsmaß gegenüber den vom Periodensignal identifizierten Referenzzeitpunkten ist, und

    daß die vom Zeitgeber-Ausgangssignal identifizierten Zeitpunkte gegenüber den Referenzzeitpunkten zusätzlich um das weitere Zeitverzögerungsmaß verzögert werden.
  70. 70. Zeitsteuerschaltung nach Anspruch 69, dadurch gekennzeichnet, daß der Zeitgeber den Eichwert in digitaler Weise mit einem durch das Zeitsignal repräsentierten Zeitwert addiert.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com