PatentDe  


Dokumentenidentifikation DE3839156C2 28.10.1993
Titel Schaltungsanordnung zum Ansteuern einer Reihenschaltung eines bipolaren Transistors und eines MOS-Feldeffekttransistors
Anmelder Licentia Patent-Verwaltungs-GmbH, 60596 Frankfurt, DE
Erfinder Junge, Günter, Dipl.-Ing., 1000 Berlin, DE
DE-Anmeldedatum 17.11.1988
DE-Aktenzeichen 3839156
Offenlegungstag 23.05.1990
Veröffentlichungstag der Patenterteilung 28.10.1993
Veröffentlichungstag im Patentblatt 28.10.1993
IPC-Hauptklasse H03K 17/56
IPC-Nebenklasse H03K 17/04   H03K 17/08   

Beschreibung[de]

Die Erfindung bezieht sich auf eine Schaltungsanordnung gemäß dem Oberbegriff des Anspruchs 1. Eine derartige Schaltungsanordnung ist durch das MOS Power Applications Handbook von R. Severus, J. Armijos, Siliconix Incorporated 1984 (JSBN 0-930 519-00-0) Seiten 6-130 bis 6-133, insbesondere Seite 6-131 wie auch durch die DE 37 00 071 A1 insbesondere Fig. 3 und durch die US-PS 45 47 686, insbesondere Fig. 1 bekannt.

Üblicherweise (siehe zum Beispiel Seite 6-137 des zuvor genannten MOS Power Applications Handbook) werden die beiden MOS-Feldeffekttransistoren (MOS- FETs) zwischen ihrem Gate-Anschluß und dem Source-Anschluß mit einem ohmschen (Gate-)Widerstand und parallel zu diesem mit zwei gegeneinandergeschalteten Zenerdioden beschaltet. Diese Z-Dioden begrenzen beim Ein- und Ausschalten der MOS-FETs die am Gate auftretende Spannung, und schützen es somit vor Überspannungen.

Bei der eingangs angegebenen Schaltungsanordnung, bei der aus Gründen des Schaltungsaufwands für beide MOS-FETs die Gate-Steuerspannung aus einer Steuerquelle, nämlich der Ansteuerschaltung, geliefert wird, tritt das Problem auf, daß der Treiber-MOS-FET beim Einschalten der Anordnung mit einer zu geringen Spannung angesteuert wird. Diese gegenüber der Spannung zur vollständigen Ansteuerung verringerte Gate-Steuerspannung (also z. B. statt 12 V nur 7 V) hat ihre Ursache in einer dynamischen Gegenspannung, die im vom Laststrom durchflossenen Abschnitt der Gatesteuerstrecke zwischen dem Basisanschluß des bipolaren Transistors und dem Source-Anschluß des mit ihm in Reihe liegenden MOS-FETs auftritt.

Durch die ungenügende Ansteuerung des Treiber-MOS-FETs schaltet der bipolare Transistor langsamer ein als bei konventioneller Ansteuerung mit anfänglicher Basisstrom-Überhöhung oder bei konventionellen Darlington-Transistoren. Dadurch treten bei der Schaltungsanordnung höhere Einschaltverluste auf, und die mögliche Schaltfrequenz wird beschränkt.

Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art anzugeben, bei der auch für den Treiber-MOS-FET die von ihm benötigte volle Steuerspannung zur Verfügung gestellt wird.

Diese Aufgabe wird gemäß der Erfindung durch die im Anspruch 1 gekennzeichneten Merkmale gelöst.

Vorteilhafterweise wird durch den eingefügten Kondensator trotz der an der (ersten) Zenerdiode anliegenden Gegenspannung für den Einschaltvorgang die zum Erreichen der vollen Gate-Steuerspannung benötigte Spannungsdifferenz bereitgestellt.

Zwar ist es bereits bekannt (etz, Band 108 (1987) Seiten 544 bis 547, insbesondere Seite 545), einen sogenannten "speed-up"-Kondensator im Steuerkreis, z. B. von GTO-Thyristoren vorzusehen, jedoch dient dieser Kondensator einer Gate-Stromüberhöhung beim Einschalten, und er besitzt auch gegenüber dem bei der Schaltungsanordnung nach der Erfindung vorgesehenen Kondensator die entgegengesetzte Polarität.

Außerdem ist durch die JP 60-74 718 A. In: Patents Abstracts of Japan, Sect. E. Vol. 9 (1985), Nr. 212 (E-339) ein MOS-Transistor bekannt, dessen Gate- Source-Strecke mit gegeneinander geschalteten Z-Dioden parallel zu einem Widerstand beschaltet ist, und dessen Basisanschluß mit einem Kondensator verbunden ist. Diese Schaltungsanordnung dient der Optimierung des Gleichspannungsabfalls an der Schaltstrecke.

Durch das verbesserte Einschaltverhalten der Schaltungsanordnung nach der Erfindung sind höhere Schaltfrequenzen erzielbar, während der zusätzliche Schaltungsaufwand gegenüber den Schaltungsanordnungen nach dem Stand der Technik gering ist.

Eine vorteilhafte Ausgestaltung der Schaltungsanordnung nach der Erfindung ist im Unteranspruch gekennzeichnet.

Die Erfindung soll im folgenden anhand eines in der Zeichnungsfigur als Prinzipschaltbild dargestellten Ausführungsbeispiels erläutert werden.

Gemäß der Zeichnungsfigur bilden ein bipolarer Transistor T2 und ein MOS-FET T3 eine Reihenschaltung, die im eingeschalteten Zustand von einem Strom iS durchflossen ist, wobei ein Teilstrom iT 1 über einen Treiber-MOS-FET T1 fließt, während der restliche Teilstrom iT 2 in den Kollektoranschluß C des bipolaren Transistors T2 fließt.

Der Basisanschluß B des bipolaren Transistors T2 ist mit dem Emitter- Anschluß E über einen ohmschen Widerstand R2 verbunden, wodurch vermieden wird, daß während des Abschaltens die Basis-Emitter-Strecke des Transistors T2 mit unzulässig hoher Sperrspannung beansprucht wird.

Beim Treiber-MOS-FET T1 ist der Drain-Anschluß mit D1, der Source-Anschluß mit S1 und der Gate-Anschluß mit G1 bezeichnet. In gleicher Weise ist beim mit dem bipolaren Transistor T2 in Reihe liegenden MOS-FET T3 der Drain-Anschluß mit D3, der Source-Anschluß mit S3 und der Gate- Anschluß mit G3 bezeichnet.

Zwischen den Basis-Anschluß B des bipolaren Transistors T2 und den Source-Anschluß S3 des mit dem Transistor T2 in Reihe liegenden MOS- FETs T3 ist eine erste Z-Diode D5 geschaltet.

Die Gate-Anschlüsse G1 bzw. G3 der beiden MOS-FETs T1 bzw. T3 sind jeweils mit den Source-Anschlüssen S1 bzw. S3 durch einen ohmschen Widerstand R1 bzw. R3 verbunden. Parallel zu diesen ohmschen Widerständen R1 bzw. R3 liegen jeweils zwei gegeneinandergeschaltete zweite, dritte Z-Dioden D1, D2 bzw. D3, D4.

Die beiden MOS-FETs T1 bzw. T3 werden von einer gemeinsamen Ansteuerschaltung V angesteuert.

Diese besteht aus zwei Gleichspannungsquellen E1 und E2, die zwei Steuerspannungen UH 1 bzw. UH 2 bereitstellen. Der negative Pol der Gleichspannungsquelle E1 und der positive Pol der Gleichspannungsquelle E2 sind zu einem Anschluß S&min; der Steuerschaltung V verbunden. Der andere Anschluß der Ansteuerschaltung V ist mit G&min; bezeichnet. Mit ihm wird zum Einschalten der Transistoren T1 bis T3 der positive Pol der Gleichspannungsquelle E1 durch Schließen eines Schalters H1 verbunden. Für die Abschalt- und Sperrphase der Transistoren T1 bis T3 wird der negative Pol der Gleichspannungsquelle E2 über einen Schalter H2 an den Anschluß G&min; gelegt. Die Gate-Ansteuerspannung zwischen den Anschlüssen G&min; und S&min; ist mit U&min;GS bezeichnet. In der Zeichnungsfigur ist die Polarität dieser Spannung U&min;GS für die Sperr- und Abschaltphase der Transistoren T1 bis T3 eingezeichnet.

Der Anschluß S&min; der Ansteuerschaltung V ist an den Source-Anschluß S3 des MOS-FETs T3 gelegt. Der Anschluß G&min; ist über einen ersten ohmschen Widerstand R5 an den Gate-Anschluß G3 des MOS-FETs T3 und über einen zweiten ohmschen Widerstand R4 sowie einen durch einen hochohmigen Widerstand R7 überbrückten Kondensator C1 an den Gate-Anschluß G1 des Treiber-MOS-FETs T1 angeschlossen.

Dem zweiten ohmschen Widerstand R4 ist eine in Richtung auf das Gate des Treiber-MOS-FETs T1 gepolte Überbrückungsdiode D6 in Serie mit einem weiteren ohmschen Widerstand R6 parallelgeschaltet.

Beim Einschalten der beiden MOS-FETs T1, T3 aus der gemeinsamen Steuerquelle mit der Spannung U&min;GS entsprechend der von der Gleichspannungsquelle E1 gelieferten positiven Ansteuerspannung UH1 steht die Spannung U&min;GS anfänglich nur zu einem Teil für die Ansteuerung des Treiber MOS-FETs T1 zur Verfügung. Infolge des Stromanstiegs im Hauptkreis der Transistoren T2 und T3 entsteht wegen unvermeidlicher Leitungsinduktivitäten, vor allem zwischen dem Emitter-Anschluß E des Transistors T2 und dem Drain-Anschluß D3 des MOS-FETs T3, und wegen der Schaltträgheit der Steuerstrecke zwischen dem Basis-Anschluß B des Transistors T2 und dem Source-Anschluß S3 des MOS-FETs T3 eine gegen die Steuerspannung gerichtete Gegenspannung. Aus diesem Grunde ist der durch den hochohmigen Widerstand R7 überbrückte Kondensator C1 gemäß der Erfindung vorgesehen:

Während der Sperrphase der Schaltungsanordnung liegt die in ihrer Polarität gezeigte negative Steuerspannung am Ausgang G&min;-S&min; der Ansteuerschaltung V an (Schalter H2 geschlossen, Spannung UH 2 der Gleichspannungsquelle E2 wirksam). Die dritte Z-Diode D2 im Steuerkreis des Treiber-MOS-FETs T1 ist nun so bemessen, daß nur ein Teil der negativen Steuerspannung (Ausräumspannung) zwischen dem Gate-Anschluß G1 und dem Source-Anschluß S1 am Treiber-MOS-FET T1 anliegt. Den Rest nimmt der Kondensator C1 auf, der in der gezeigten Polarität aufgeladen wird.

Beim Einschalten der Schaltungsanordnung (Schließen des Schalters H1, Spannung UH 1 der Gleichspannungsquelle E1 wirksam) setzt sich diese Kondensatorspannung noch auf die Steuerspannung U&min;GS drauf, so daß bei richtiger Spannungsbemessung der dritten Z-Diode D2 die beim Einschaltvorgang wirksame Gegenspannung kompensiert wird. Damit steht dem Treiber-MOS-FET T1 eine ausreichend hohe Gate-Steuerspannung zur Verfügung, die ein schnelles Umschalten des MOS-FETs T1 in den Leitend-Zustand ermöglicht und die Schaltungsanordnung insgesamt ebenfalls schneller und verlustärmer einschaltet.

Die Z-Diode D1 verhindert, daß die positive Gate-Spannung für den Treiber-MOS-FET T1 im stationären Durchlaßzustand der Schaltungsanordnung einen kritischen Wert übersteigt.

Im Zuge der Erfindung kann durch das Überbrücken des zweiten ohmschen Widerstands R4 durch die Reihenschaltung des weiteren ohmschen Widerstands R6 mit der Überbrückungsdiode D6 die Impedanz im Einschaltsteuerkreis für den Treiber MOS-FET T1 verringert werden. Wegen des geringeren Spannungsabfalls verbessert sich somit die Einschaltgeschwindigkeit zusätzlich. Die Ein- und Abschaltzeiten des Treiber MOS-FETs T3 können mit dieser Schaltungskombination voneinander unabhängig auf die gewünschten Werte eingestellt werden.


Anspruch[de]
  1. 1. Schaltungsanordnung zum Ansteuern einer Reihenschaltung aus einem bipolaren Transistor, dessen Kollektor-Basis-Strecke mit einem Treiber-MOS-Feldeffekttransistor beschaltet ist, und einem MOS-Feldeffekttransistor, dessen Source-Anschluß über eine erste Z-Diode mit dem Basisanschluß des bipolaren Transistors verbunden ist, mit einem gemeinsamen von einer Ansteuerschaltung gelieferten Steuersignal für die Gate-Anschlüsse der beiden MOS-Feldeffekttransistoren, dadurch gekennzeichnet, daß bei einer Beschaltung der Gate-Source-Strecke (GF1/S1) des Treiber-MOS-Feldeffekttransistors (T1) mit gegeneinandergeschalteten zweiten und dritten Z-Dioden (D1, D2) parallel zu einem ohmschen Widerstand (R1) ein durch einen hochohmigen Widerstand (R7) überbrückter Kondensator (C1) in der Zuleitung von der Ansteuerschaltung (V) zum Gate-Anschluß (G1) des Treiber- MOS-Feldeffekttransistors (T1) angeordnet ist.
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß einem zwischen dem Kondensator (C1) und der Ansteuerschaltung (V) angeordneten ohmschen Widerstand (R4) eine in Richtung auf den Kondensator (C1) gepolte Überbrückungsdiode (D6) in Reihe mit einem weiteren ohmschen Widerstand (R6) parallelgeschaltet ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com