PatentDe  


Dokumentenidentifikation DE4223881A1 05.01.1994
Titel Bidirektionale digitale Treiberstufe mit zur Implementierung einer taktgesteuerten Schieberegisterprüfarchitektur (Boundary Scan) dienenden Schieberegisterzellen
Anmelder Siemens AG, 80333 München, DE
Erfinder Ritter, Hartmut, 8524 Neunkirchen, DE;
Lehner, Ernst, 8000 München, DE
DE-Anmeldedatum 30.06.1992
DE-Aktenzeichen 4223881
Offenlegungstag 05.01.1994
Veröffentlichungstag im Patentblatt 05.01.1994
IPC-Hauptklasse G01R 31/318
Zusammenfassung Eine bidirektionale Treiberstufe für eine auf einem elektronischen Baustein integrierte "Boundary Scan"-Schieberegisterprüfarchitektur weist wenigstens zwei Schieberegisterzellen (ASC1, ASC2) auf, von denen eine erste bzw. zweite Schaltmittel zur Erstellung eines einer Signaturbildung bzw. Testmustererzeugung dienenden rückgekoppelten Schieberegisters aufweist. Beide Schieberegisterzellen sind mit Konfigurationsschaltmitteln so verbindbar, daß in einem ersten bzw. zweiten Prüfmodus einer bausteininternen bzw. bausteinexternen Schaltungsanordnung Testmuster zugeleitet werden oder aus von der bausteininternen bzw. bausteinexternen Schaltungsanordnung erhaltenen Testantworten eine Signatur gebildet wird.

Beschreibung[de]

Die Erfindung betrifft eine bidirektionale digitale Treiberstufe nach dem Oberbegriff des Patentanspruchs 1.

Solche Treiberstufen sind bereits aus dem Handbuch der Firma Xilinx, 1990, "Technical Data XC4000 Logic Cell Array Family", Seiten 17 bis 19, bekannt.

Der hohe Komplexitätsgrad von integrierten Schaltungssystemen und die erreichte Miniaturisierung im Bereich der Verbindungs- und Aufbautechniken elektronischer Baugruppen tragen dazu bei, daß zunehmend ein Prüfverfahren an Bedeutung gewinnt, das eine im Baustein integrierte Prüfschaltung nutzt und als "Boundary Scan"-Verfahren bekannt ist. Bei dieser Prüfschaltung ist zwischen die Bausteinanschlüsse und den Anschlüssen einer auf dem Baustein befindlichen Schaltungsanordnung jeweils eine Art Registerzelle eingefügt, die mit benachbarten Registerzellen auf dem Baustein zu einem Schieberegister zusammengeschaltet werden kann und die serielle Einstellung und Beobachtung aller Bausteinanschlüsse ermöglicht. Über eine normierte Schnittstelle kann dieses Schieberegister auf dem Baustein gesteuert und die Schieberegister von mehreren Bausteinen auf einer Baugruppe können z. B. zu einer Ringstruktur verbunden werden.

Immer häufiger werden insbesondere anwendungsspezifische Bausteine, sogenannte ASICS, die bei Systementwicklungen als Bindeglied zwischen Standardbausteinen eingesetzt werden, mit einem "Boundary Scan" ausgestattet, um eine möglichst hohe Anzahl von elektronischen Bausteinen einer Baugruppe und deren Verbindungsleitungen mittels des "Boundary Scan"-Prüfverfahrens prüfen zu können.

Grundlagenkenntnisse zum "Boundary Scan"-Prüfverfahren und dem dafür erforderlichen Aufbau einer bausteininternen Prüfschaltung sind z. B. aus der Zeitschrift "ELECTRONIC 9" 28.04.1989, "Der JTAG-Boundary-Scan" von J. Maierhofer und B. Müller, oder aus "Selbsttest digitaler Schaltungen", 1990, Oldenburg Verlag, von M. Gerner, B. Müller und G. Sandweg, ISBN 3-486-21765-8, zu entnehmen.

Über prüftechnikspezifische Bausteinanschlüsse kann die "Boundary Scan"-Prüfeinrichtung eines Bausteins entsprechend dem IEEE-Standard 1149.1 auf unterschiedliche Betriebsweisen eingestellt werden.

In einem sogenannten internen Testmodus (INTEST) wird die eigentliche, auf dem Baustein befindliche Schaltung, also gewissermaßen der Bausteinkern, getestet. Dieser Testmodus ist speziell für den Fertigungs- und Systemtest vorgesehen. Hierbei werden Testmuster über die "Boundary Scan"-Ringstruktur zu den den Schaltungseingängen zugeordneten Schieberegisterzellen transportiert. Anschließend wird mit diesen Testmustern der Bausteinkern stimuliert. Die zugehörigen Testantworten werden von Bausteinausgängen zugeordneten Registerzellen des "Boundary Scan"-Schieberegisters übernommen und seriell ausgeschoben.

Im sogenannten externen Testmodus (EXTEST) lassen sich die Verbindungsleitungen zwischen den Bausteinen testen. Dazu werden über einen seriellen Schiebeeingang Testmuster in die "Boundary Scan"-Ringstruktur eingeschoben. Die dazugehörigen Testantworten lassen sich anschließend über einen seriellen Schiebeausgang über die "Boundary Scan"-Ringstruktur wieder ausschieben. Da Fertigungsfehler bei Baugruppen überwiegend Leiterbahnen betreffen und die Bausteine bereits vorgetestet sind, ist dieser standardmäßig enthaltene Modus wohl der wichtigste Anwendungsfall.

Im Hinblick auf eine Funktionsprüfung der Schaltung mit Pseudo-RANDOM-Testmustern bieten die nach dem IEEE-Standard 1149.1 vorgeschriebenen "Boundary Scan"-Funktionen nur die Möglichkeit, derartige Pseudo-RANDOM-Testmuster im internen Testmodus (INTEST) zeitaufwendig einzuschieben.

Die Anzahl von Standardbausteintypen, die mit einer "Boundary Scan"-Prüfschaltung versehen sind, ist bisher noch relativ gering. Im allgemeinen sind deshalb auf Baugruppen mit durch eine "Boundary Scan"-Architektur versehenen Bausteinen derzeit auch noch konventionelle Bausteine angeordnet (z. B. Speicherbausteine), so daß die gesamte Baugruppe nicht ausschließlich mit dem "Boundary Scan"-Verfahren geprüft werden kann und in der Regel noch ein konventionelles Prüfverfahren zusätzlich erforderlich wird.

Die Erfindung geht von der zugrundeliegenden Aufgabe aus, eine bekannte "Boundary Scan"-Prüfschaltung so zu modifizieren und zu ergänzen, daß die auf dem Baustein befindliche Schaltung zeiteffizient mit Pseudo-RANDOM-Testmustern geprüft werden kann und daß von dem betreffenden Baustein aus eine Prüfung anderer, auf der gleichen Baugruppe befindlicher Bausteine, die keine "Boundary Scan"-Prüfarchitektur aufweisen, durchführbar wird oder zumindest unterstützt werden kann. Die Aufgabe der vorliegenden Erfindung besteht jedoch konkret darin, eine bidirektionale digitale Treiberstufe nach dem eingangs genannten Stand der Technik entsprechend der zugrundeliegenden Aufgabe weiterzubilden.

Gelöst wird diese Aufgabe ausgehend von den Merkmalen des Oberbegriffs des Patentanspruchs 1 erfindungsgemäß durch die Merkmale des kennzeichnenden Teils des Patentanspruchs 1.

Der zur Erfindung führende Gedanke beruht darauf, die in einer "Boundary Scan"-Prüfschaltung in ihrem Funktionsumfang standardisierten (IEEE-Standard 1149.1) Schieberegisterzellen so zu ergänzen, daß sie zusätzlich zu den im Standard vorgegebenen Betriebsmodi wenigstens in einen weiteren Betriebsmodus geschaltet werden können, in dem eine Sequenz von Schieberegisterzellen ein rückgekoppeltes Schieberegister bilden, das zur Erzeugung von pseudozufälligen Testmustern oder zur Auswertung von Testantworten (Signaturbildung) dient.

Die Erzeugung von Testmustern bzw. die Signaturbildung mit Hilfe von rückgekoppelten Schieberegistern ist für sich aus der bereits eingangs genannten Literaturstelle "Selbsttest digitaler Schaltungen", Seiten 91 bis 173, bekannt.

Eine erfindungsgemäß ausgebildete bidirektionale digitale Treiberstufe kann außer den im "Boundary Scan"-Standard vorgeschriebenen Betriebsmodi in einen ersten und einen zweiten Bitmusterprüfmodus geschaltet werden. Aufgrund der Bidirektionalität der Treiberstufe kann diese im ersten Bitmusterprüfmodus gleichermaßen zur Erzeugung von Testmustern oder zur Signaturbildung dienen, wobei die erzeugten Testmuster der auf dem Baustein befindlichen Schaltung zugeführt werden und die Signaturbildung aus Testmustern erfolgt, die von dieser Schaltung abgegeben werden.

Im zweiten Bitmusterprüfmodus dient die Treiberstufe wiederum gleichermaßen zur Testmustergenerierung oder Testantwortauswertung, wobei dann bei diesem Betriebsmodus die erzeugten Testmuster an die Bausteinanschlüsse abgegeben werden und die Signaturbildung aus von bausteinextern zugeführten Testmustern erfolgt.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Eine bidirektionale Treiberstufe nach Anspruch 2 läßt sich noch in einen dritten Bitmusterprüfmodus schalten, bei dem die erzeugten Testmuster unmittelbar zur Testantwortauswertung gelangen. Mit diesem Betriebsmodus läßt sich die Funktion der "Boundary Scan"-Prüfschaltung, insbesondere die der Bitmustererzeugung und der Testantwortauswertung, mit einem Selbsttest überprüfen.

Durch eine Bereitstellung von zur Einspeisung von Rückkopplungspfaden dienenden Verknüpfungselementen kann die bidirektionale Treiberstufe als ein modulares Schaltungselement betrachtet werden, das als Standardzelle bei der Erstellung einer "Boundary Scan"-Prüfschaltung mit Bitmusterprüfmodi verwendet werden kann, wobei die Standardzelle lediglich mit benachbarten Treiberzellen entsprechend eines für eine Rückkopplung gewählten Polynoms zu verdrahten ist.

Aufgrund der universellen Eigenschaften, die eine nach der Erfindung ausgebildete bidirektionale digitale Treiberstufe aufweist - eine bidirektionale Treiberstufe läßt sich selbstverständlich auch als unidirektionale Treiberstufe verwenden -, eignet sie sich insbesondere als Standardzelle für eine Schaltungsbibliothek und insbesondere für programmierbare Logikbausteine (PLD = Programmable Logic Devices) z. B. der Kategorie FPGA (Field Programmable Gate Array), auf denen eine "Boundary Scan"-Prüfschaltung standardmäßig vorgesehen sein soll.

Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand der Zeichnung näher erläutert. Dabei zeigen

Fig. 1 ein schematisches Blockschaltbild einer bekannten bidirektionalen digitalen Treiberstufe,

Fig. 2 ein Schaltbild für eine nach dem Standard ausgebildete bekannte Schieberegisterzelle,

Fig. 3a eine Blockdarstellung eines elektronischen Bausteins mit einer "Boundary Scan"-Prüfschaltung zum Bitmustertest interner Speicherelemente,

Fig. 3b eine Blockdarstellung eines elektronischen Bausteins mit einer "Boundary Scan"-Prüfschaltung zum Bitmustertest externer Speicherelemente,

Fig. 4 eine Schaltungsanordnung für eine nach der Erfindung ausgebildete bidirektionale digitale Treiberstufe,

Fig. 5 eine Wertetabelle für die Steuersignale der bidirektionalen digitalen Treiberstufe nach Fig. 4 in Abhängigkeit des jeweiligen Betriebsmodus,

Fig. 6 eine schematische Darstellung für den Fluß der Bitmuster bei den vorgesehenen Bitmusterbetriebsmodi,

Fig. 7 eine Konfigurationstabelle zur Verdrahtung der EXCLUSIV-ODER-Gatter für die zur Signaturbildung dienenden ersten Schieberegisterzellen, und

Fig. 8 eine Konfigurationstabelle zur Verbindung der EXCLUSIV-ODER-Gatter und AND-Gatter in den zur Testmustererzeugung dienenden zweiten Schieberegisterzellen.

In Fig. 1 ist ein schematisches Blockschaltbild für eine bekannte bidirektionale digitale Treiberstufe dargestellt. Diese Treiberstufe besteht aus drei Schieberegisterzellen BSC, von denen eine erste zur Verbindung eines Bausteinanschlusses BA in Richtung eines Schaltungseingangs SE dient. Eine zweite Schieberegisterzelle BSC verbindet einen Schaltungsausgang SA über ein abschaltbares Treiberelement TE mit dem Bausteinanschluß BA. Eine dritte Schieberegisterzelle verbindet einen Steuerausgang SAT einer Schaltung mit dem Steuereingang des abschaltbaren Treiberelements TE. Über einen Schieberegisterpfad sind die drei Schieberegisterzellen BSC miteinander verbunden. Jede der Schieberegisterzellen BSC hat einen für sich bekannten schaltungstechnischen Aufbau.

In Fig. 2 ist dieser Aufbau anhand eines Schaltbildes dargestellt. Zur Verbindung eines Schaltungseingangs/-ausgangs SE, SA, SAT mit einem Bausteinanschluß BA bzw. dem Steuereingang des Treiberelements TE weisen die Schieberegisterzellen BSC jeweils einen Signalpfad SIP auf, der vom Eingang E über einen Eingangswähler MUX1 zum Ausgang A führt. Zur Verbindung mit benachbarten Schieberegisterzellen BSC dient ein Schiebepfad SCP, der von einem Eingangswähler MUX2 mit nachgeschalteter taktgesteuerter Kippstufe FF1 gebildet wird. Beide Eingangswähler MUX1, MUX2 haben jeweils einen alternativen Eingang AE. Der Signalpfad SIP ist eingangsseitig E an den alternativen Eingang AE des im Schiebepfad SCP befindlichen Eingangswählers MUX2 angeschlossen. Der den Ausgang TDO des Schiebepfades SCP bildende Ausgang der taktgesteuerten Kippstufe FF1 ist über eine weitere taktgesteuerte Kippstufe LD2 an den alternativen Eingang AE des im Signalpfad SIP befindlichen Eingangswählers MUX1 angeschlossen.

Fig. 3 zeigt in einer schematischen Darstellung einen elektronischen Baustein EB mit "Boundary Scan"-Prüfschaltung und eine auf den elektronischen Baustein EB befindliche digitale Schaltung DS, die einen Speicherbereich, z. B. einen RAM, aufweist. Für die Datenein- und -ausgabe ist der Speicher RAM mit getrennten Schaltungsein- und -ausgängen SE, SA versehen, die paarweise über eine bidirektionale Treiberstufe mit einem Bausteinanschluß BA verbunden sind. Zur Prüfung des auf dem elektronischen Baustein EB befindlichen Speichers ist in einem ersten Bitmusterprüfmodus der "Boundary Scan"-Prüfschaltung vorgesehen, daß die "Boundary Scan"-Schieberegisterzellen in den bidirektionalen Treiberstufen zu rückgekoppelten Schieberegistern verknüpft werden, die zur Erzeugung von Pseudo- RANDOM-Testmustern ausgebildet sind und diese den Schaltungseingängen SE des Speichers RAM zuleiten. Die in dem Speicher hinterlegten Testmuster werden anschließend über die Schaltungsausgänge SA ausgelesen und aus den ausgelesenen Testmustern wird eine Signatur gebildet, die über die Funktion des Speichers Aufschluß gibt. Die Signaturbildung wird ebenfalls von den zu rückgekoppelten Schieberegistern miteinander verknüpften bidirektionalen Treiberstufen bewerkstelligt. Zur Testmustererzeugung können linear rückgekoppelte Schieberegister LFSR (Linear Feedback Shift Register) oder nicht linear rückgekoppelte Schieberegister NFSR (Non-Linear Feedback Shift Register) dienen. Zur Signaturbildung eignet sich ein als MISR (Multiple Input Signature Register) ausgestaltetes rückgekoppeltes Schieberegister.

In Fig. 3b ist ebenfalls in schematischer Weise ein elektronischer Baustein EB mit einer "Boundary Scan"-Prüfschaltung dargestellt, wobei bei dieser Darstellung ein zweiter Bitmusterprüfmodus der "Boundary Scan"-Prüfschaltung verdeutlicht werden soll, bei dem die Schieberegisterzellen bidirektionaler Treiberstufen zu rückgekoppelten Schieberegistern verbunden sind und Bitmuster erzeugt werden, die an die Bausteinanschlüsse BA abgegeben werden und aus Testmustern die den Bausteinanschlüssen BA von extern zugeführt werden, eine Signatur gebildet wird.

Da sich die vorliegende Erfindung auf eine gleichermaßen für einen Betriebsmodus nach Fig. 3a und Fig. 3b zu verwendende bidirektionale Treiberstufe bezieht, erscheint es im weiteren nicht erforderlich, auf die zur Implementierung der Betriebsmodi in der zentralen Steuerung der "Boundary Scan"-Prüfschaltung erforderlichen Maßnahmen näher einzugehen. Für den Fall, daß sich der Fachmann ein Bild über die innerhalb der Prüfschaltungssteuerung erforderlichen Maßnahmen machen möchte, wird auf die Anmeldung mit dem Titel "Elektronischer Baustein mit einer taktgesteuerten Schieberegisterprüfarchitektur (Boundary Scan)", interne Aktennummer GR 91 E 8080, mit demselben Zeitrang wie die vorliegende Anmeldung verwiesen.

In Fig. 4 ist ein Schaltbild für eine nach der Erfindung ausgebildete bidirektional Treiberstufe dargestellt. Die Schaltungsanordnung für die bidirektionale Treiberstufe setzt sich im Prinzip, wie die in Fig. 1 dargestellte bekannte bidirektionale Treiberstufe, aus drei Schieberegisterzellen BSC zusammen, die jedoch gegenüber der bekannten bidirektionalen Treiberstufe mit Schaltmitteln und logischen Gattern ergänzt sind. In der Fig. sind die drei jeweils ergänzten Schieberegisterzellen durch waagerechte unterbrochene Linien gegeneinander abgegrenzt.

Im weiteren werden, sofern nicht ausdrücklich auf eine andere Bedeutung hingewiesen ist, diese ergänzten Schieberegisterzellen als Schieberegisterzellen ASC1, ASC2, ASCT bezeichnet. Die in der Fig. innerhalb der bidirektionalen Treiberstufe an oberster Stelle dargestellte erste Schieberegisterzelle ASC1 weist eine bekannte Schieberegisterzelle BSC nach Fig. 2 auf, der vor den Schiebepfadeingang ein Eingangswähler MUX3 geschaltet ist. Der Eingangswähler MUX3 ist mit einem Standardeingang versehen, der den Schiebepfadeingang TDI der bidirektionalen Treiberstufe bildet. Einem alternativen Eingang AE des Eingangswählers MUX3 ist ein erstes EXCLUSIV-ODER-Gatter EX1 vorgeschaltet, das an einem Eingang mit dem Ausgang eines zweiten EXCLUSIV-ODER-Gatters EX2 und am anderen Eingang mit dem Ausgang eines weiteren Eingangswählers MUX4 verbunden ist. Die Eingänge des zweiten EXCLUSIV-ODER-Gatters EX2 sind mit C1 (i) und C2 (i) bezeichnet und können anhand der in Fig. 7 dargelegten Konfigurationstabelle zur Bildung eines als MISR ausgebildeten rückgekoppelten Schieberegisters angeschlossen werden. Der weitere Eingangswähler MUX4 ist mit einem ersten Eingang an den Schaltungseingang SE und mit einem zweiten Eingang an den Schaltungsausgang SA angeschlossen.

Die erste Schieberegisterzelle ASC1 weist weiterhin einen Eingangswähler MUX5 auf, der zwischen dem Ausgang der zweiten taktgesteuerten Kippstufe LD2 und dem im Signalpfad SIP befindlichen Eingangswähler MUX1 eingefügt ist. Dieser Eingangswähler MUX5 ist mit seinem alternativen Eingang AE an den Signalpfadausgang A der zweiten Schieberegisterzelle ASC2 angeschlossen.

Diese in der Figur unterhalb der ersten Schieberegisterzelle ASC1 dargestellte zweite Schieberegisterzelle ASC2 beruht ebenfalls auf einer bekannten Schieberegisterzelle BSC nach Fig. 2. Die Schieberegisterzelle ASC2 ist auch durch einen im Schiebepfad SCP eingangsseitig eingefügten Eingangswähler MUX3 ergänzt. Dieser Eingangswähler MUX3 ist mit seinem Standardeingang mit dem Schiebepfadausgang der ersten Schieberegisterzelle verbunden und stellt einen Ausgang REGIN (i) zur Verfügung. An den alternativen Eingang AE des Eingangswählers MUX3 ist ein EXCLUSIV-ODER- Gatter EX1 angeschlossen, das Eingänge C3 (i) und C4 (i) für Rückkopplungspfade zur Verfügung stellt, die nach der Konfigurationstabelle von Fig. 8 mit anderen Schieberegisterzellen zur Bildung eines N/LFSR verbunden werden können, das der Testmustererzeugung dient. Für den Fall, daß ein nichtlinear rückgekoppeltes Schieberegister NFSR erstellt werden soll, ist ein UND-Gatter AND vorgesehen, das mit einem Eingang an den negierten Ausgang der taktgesteuerten Kippstufe FF1 angeschlossen ist. Das UND- Gatter AND stellt einen Eingang C5 (i) und einen Ausgang AND (i) zur Verfügung, die gemäß der Konfigurationstabelle nach Fig. 8 zur Erstellung eines nicht linear rückgekoppelten Schieberegisters verbunden werden können.

Die bidirektionale Treiberstufe weist eine dritte Schieberegisterzelle ASCT auf, die zur Ansteuerung des Treiberelements TE vorgesehen ist und aus einer bekannten Schieberegisterzelle BSC besteht, der lediglich im Schiebepfad SCP eingangsseitig ein Eingangswähler MUX3 vorgeschaltet ist.

Um bei der Bildung von rückgekoppelten Schieberegistern einen definierten Ausgangszustand einstellen zu können, sind die taktgesteuerten Kippstufen FF1 in den Schieberegisterzellen ASC1 und ASC2 rücksetzbar ausgebildet. In der dritten Schieberegisterzelle ASCT ist die weitere taktgesteuerte Kippstufe LD2 setzbar ausgebildet. Die weiteren taktgesteuerten Kippstufen LD2 haben überdies die Funktionsweise eines "Latch".

Zur Steuerung der Eingangswähler MUX1 . . . MUX5 dienen Steuersignale S0 . . . S4, die in Abhängigkeit des gewünschten Betriebsmodus, wie aus der Konfigurationstabelle nach Fig. 5 zu entnehmen ist, umgeschaltet werden. Die Zuordnung von Schaltsignalen zu den Eingangswählern ist in der Figur durch senkrechte gepunktete Linien symbolisiert.

In Fig. 5 ist eine Konfigurationstabelle dargestellt, anhand der ersichtlich ist, wie die Schaltsignale S0 . . . S4 in Abhängigkeit des gewünschten Betriebsmodus einzustellen sind. Bei den Betriebsmodi BYPASS, SAMPLE/PRELOAD, EXTEST und INTEST handelt es sich um standardmäßig vorgegebene Betriebsmodi. Die an letzter Stelle genannten Betriebsmodi EXMTEST, INMTEST UND SELFTEST sind Betriebsmodi, in denen Schieberegisterzellen zu rückgekoppelten Schieberegister zum Zwecke eines Bitmustertests verbunden sind.

In Fig. 6 ist zur Verdeutlichung der möglichen Verbindungswege für jeden der Bitmustertests der relevante Signalpfad (in der Figur durch eine dickere Linie angedeutet) dargestellt. In einem ersten Bitmusterprüfmodus, INMTEST genannt, werden mit Hilfe des zweiten Schieberegisters ASC2 Testmuster erzeugt und über den Signalpfad der ersten Schieberegisterzelle ASC1 an die interne Schaltung weitergeleitet. Andererseits kann die erste Schieberegisterzelle ASC1 zur Signaturbildung dienen, wobei aus einer internen Schaltung über den Signalpfad des zweiten Schieberegisters ASC2 die Testmuster der ersten Schieberegisterzelle ASC1 zugeführt werden.

In einem zweiten, als EXMTEST bezeichneten Bitmustertest werden in der zweiten Schieberegisterzelle ASC2 Testmuster generiert und über das durchgeschaltete Treiberelement an einen Bausteinanschluß abgegeben. Andererseits können Testmuster vom Bausteinanschluß unmittelbar an die erste Schieberegisterzelle ASC1 gelangen, die der Signaturbildung dient.

In einem dritten, als SELFTEST bezeichneten Bitmustertest werden Bitmuster, die in der zweiten Schieberegisterzelle ASC2 erzeugt werden, unmittelbar zur Signaturbildung der ersten Schieberegisterzelle ASC1 zugeführt.

In Fig. 7 ist eine Konfigurationstabelle dargestellt, anhand der die Eingänge C1 (i) und C2 (i) der ersten Schieberegisterzelle ASC1 einer bidirektionalen Treiberstufe zur Bildung eines MISR (Multiple Input Signature Register) in Verbindung mit anderen ersten Schieberegisterzellen ASC1 zu verbinden sind.

In Fig. 8 ist eine Konfigurationstabelle dargestellt, anhand der die zur Bildung eines LFSR oder NFSR erforderlichen Verbindungen für die Eingänge C3 (i), C4 (i) und C5 (i) mit anderen zweiten Schieberegisterzellen ASC2 angegeben sind.


Anspruch[de]
  1. 1. Bidirektionale digitale Treiberstufe mit zur Implementierung einer taktgesteuerten Schieberegisterprüfarchitektur (Boundary Scan) dienenden Schieberegisterzellen zur Verbindung je eines Schaltungsaus- und -eingangs einer auf einem elektronischen Baustein befindlichen Schaltung mit einem Bausteinanschluß, wobei die Schieberegisterzellen jeweils einen Signal- und einen Schiebepfad (SIP, SCP) mit zugehörigem Eingangswähler (MUX1, MUX2) aufweisen, und von den Schieberegisterzellen eine als Eingangszelle dienende erste Schieberegisterzelle zur Verbindung des Bausteinanschlusses (BA) in Richtung zum Schaltungseingang und eine als Ausgangszelle dienende zweite Schieberegisterzelle zur Verbindung des Schaltungsausgangs über ein abschaltbares Treiberelement (TE) in Richtung zum Bausteinanschluß (BA) vorgesehen ist, dadurch gekennzeichnet, daß die erste Schieberegisterzelle (ASC1) Schaltmittel zur Bildung eines, einer Signaturbildung dienenden rückgekoppelten Schieberegisters in Verbindung mit Schieberegisterzellen benachbarter Treiberstufen aufweist, daß die zweite Schieberegisterzelle (ASC2) Schaltmittel zur Bildung eines einer Testmustererzeugung dienenden rückgekoppelten Schieberegisters in Verbindung mit Schieberegisterzellen benachbarter Treiberstufen aufweist, daß die erste und zweite Schieberegisterzelle (ASC1, ASC2) mit Konfigurationsschaltmittel derart verbindbar sind, daß in einem ersten Bitmusterprüfmodus die zweite Schieberegisterzelle (ASC2) für eine Zuleitung von Testmustern in die Schaltung ausgangsseitig mit dem Schaltungseingang (SE) verbunden ist und die erste Schieberegisterzelle (ASC1) für eine Signaturbildung aus von der Schaltung gelieferten Testmustern, eingangsseitig mit dem Schaltungsausgang (SA) verbunden ist, und daß in einem zweiten Bitmusterprüfmodus die zweite Schieberegisterzelle (ASC2) für die Zuführung von Testmustern zu bausteinexternen Schaltungen ausgangsseitig über das durchgeschaltete Treiberelement (TE) mit dem Bausteinanschluß (BA) verbunden ist und die erste Schieberegisterzelle zur Signaturbildung aus, dem Baustein von extern zugeführten Testmustern, eingangsseitig mit dem Bausteinanschluß (BA) verbunden ist.
  2. 2. Bidirektionale Treiberstufe nach Anspruch 1, dadurch gekennzeichnet, daß die erste und zweite Schieberegisterzelle (ASC1, ASC2) durch die Konfigurationsschaltmittel derart verbindbar sind, daß in einem dritten Bitmusterprüfmodus zur Überprüfung des Testmustergenerators und der Signaturbildung die erste Schieberegisterzelle (ASC1) der zweiten Schieberegisterzelle (ASC2) nachgeschaltet ist.
  3. 3. Bidirektionale Treiberstufe nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schaltmittel zur Bildung eines rückgekoppelten Schieberegisters bei der ersten und zweiten Schieberegisterzelle jeweils aus einem im Schiebepfad (SCP) vorgeschalteten Eingangswähler (MUX3) mit einem alternativen Eingang (AE) bestehen, der an den Ausgang eines zur Einspeisung eines Rückkopplungspfades vorgesehenen EXCLUSIV- ODER-Elementes angeschlossen ist.
  4. 4. Bidirektionale Treiberstufe nach Anspruch 3, dadurch gekennzeichnet, daß das EXCLUSIV-ODER-Element bei der zweiten Schieberegisterzelle (ASC2) aus einem EXCLUSIV-ODER-Gatter (EX1) und bei der ersten Schieberegisterzelle (ASC1) aus zwei in Serie geschalteten EXCLUSIV-ODER-Gattern (EX1, EX2) besteht, daß die Konfigurationsschaltmittel einen der ersten Schieberegisterzelle (ASC1) zugeordneten Eingangswähler (MUX4) aufweisen, der ausgangsseitig an einen Eingang der in Serie geschalteten EXCLUSIV-ODER-Gatter (EX1, EX2) angeschlossen ist und mit jeweils einem Eingang an den Schaltungsein- und Schaltungsausgang (SE, SA) angeschlossen ist, und daß die Konfigurationsschaltmittel einen der ersten Schieberegisterzelle (ASC1) zugeordneten weiteren Eingangswähler (MUX5) aufweisen, der dem Alternativeingang (AE) des im Signalpfad (SIP) der ersten Schieberegisterzelle (ASC1) befindlichen Eingangswählers (MUX1) vorgeschaltet ist und einen Alternativeingang (AE) aufweist, der mit dem Signalpfadausgang (SA) der zweiten Schieberegisterzelle (ASC2) verbunden ist.
  5. 5. Bidirektionale Treiberstufe nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zur Verbindung eines Steuerausgangs (SAT) der Schaltung mit einem Steuereingang des Treiberelements (TE) eine dritte Schieberegisterzelle (ASCT) mit einem dem Schiebepfad (SCP) vorgeschalteten Eingangswähler (MUX3) vorgesehen ist.
  6. 6. Bidirektionale Treiberstufe nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Schieberegisterzelle (ASC2) ein mit ihrem Schiebepfadausgang verbundenes logisches Verknüpfungselement (AND) zur Bildung eines nichtlinear rückgekoppelten Schieberegisters aufweist.
  7. 7. Bidirektionale Treiberstufe nach einem der vorhergehenden Ansprüche, als Ein- und/oder Ausgangsstufe für elektronische Bausteine, bei denen vorhandene Schaltelemente mittels programmierbarer Verdrahtung verbindbar sind.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com