PatentDe  


Dokumentenidentifikation DE19612163A1 02.10.1996
Titel Verfahren zum Analysieren von Defekten in einer Halbleitervorrichtung
Anmelder Hyundai Electronics Industries Co., Ltd., Ichon, Kyoungki, KR
Erfinder Lee, Nam Il, Ichon, Kyoungki, KR
Vertreter Grünecker, Kinkeldey, Stockmair & Schwanhäusser, Anwaltssozietät, 80538 München
DE-Anmeldedatum 27.03.1996
DE-Aktenzeichen 19612163
Offenlegungstag 02.10.1996
Veröffentlichungstag im Patentblatt 02.10.1996
IPC-Hauptklasse G01R 31/303
Zusammenfassung Um festzustellen, ob während des Herstellungsverfahrens erzeugte Defekte zu elektrischen Fehlern während des Betriebs einer Vorrichtung führen, und um festzustellen, in welchem Verfahrensschritt die Defekte, die die elektrischen Fehler verursachen, erzeugt werden, wird ein Verfahren zur Analyse von Defekten in einer Halbleitervorrichtung zur Verfügung gestellt, welches folgende Schritte umfaßt: Messen der Position der physikalischen Defekte, die bei jedem Verfahrensschritt erzeugt werden; Umwandeln der Positionen der physikalischen Defekte in logische Zeilen/Spalten-Adreßdaten; und Vergleichen der logischen Zeilen/Spalten-Adreßdaten, die aus den Positionen der physikalischen Defekte durch Umwandlung erhalten wurden, mit elektrischen Fehlerdaten, die nach dem Beenden aller Verfahrensschritte gemessen werden.

Beschreibung[de]

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Analysieren von Defekten in einer Halbleitervorrichtung und genauer auf ein Verfahren zum einfachen Analysieren der Ursache des Ausfalls einer Vorrichtung und des Verarbeitungsschritts, der den Ausfall der Vorrichtung verursacht, indem sie einen Vergleich zwischen den Defekten, die zum Zeitpunkt der Herstellung der Vorrichtung erzeugt werden, und der elektrischen Ausfallinformation nach der elektrischen Messung nach dem Beenden aller Verarbeitungsschritte durchführt.

Im allgemeinen werden Defektdaten, die von einer Meßausrüstung zum Feststellen von Verarbeitungsdefekten festgestellt werden, in zwei Gruppen eingeteilt. Die erste Gruppe von Defektdaten, die die Defektuntersuchungsausrüstung feststellt, während der Verarbeitungsvorgang für eine Vorrichtung vonstatten geht, drückt die physikalische Position des Defekts und seine Größe aus, und die zweite Gruppe von Defektdaten, die sich auf elektrische Defekte bezieht, die die elektrische Untersuchungsausrüstung nach dem Beenden aller Herstellungsschritte feststellt, drückt ihre Position durch ihre logischen Zeilen/Spalten-Adressen aus.

Auch wenn beide Arten der oben erwähnten Daten Defekte aufzeigen, die durch das Herstellungsverfahren der Vorrichtung erzeugt werden, können diese Daten nicht ausgetauscht werden, da es unmöglich ist, die erste Gruppe von Defektdaten mit der zweiten Gruppe von Defektdaten zu vergleichen. Folglich existieren bei dem herkömmlichen Detektionsverfahren, das zwei Datentypen verwendet, die nicht ausgetauscht werden können, die Probleme, daß unnötigerweise doppelte Defektanalysen durch die beiden Arten von Defektdaten durchgeführt werden, daß es schwierig ist, zu wissen, ob die zum Zeitpunkt der Herstellung erzeugten Defekte die elektrischen Fehler verursachen, und daß es die Notwendigkeit der Rückwärts-Prozeßanalyse gibt, um zu überprüfen, in welchem Verfahrensschritt welche Defekte, die die elektrischen Fehler bewirken, erzeugt wurden.

Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Verfügung zu stellen, um zu überprüfen, ob während des Ablaufs des Herstellungsverfahrens erzeugte Defekte zu elektrischen Fehlern während des Betriebs der Vorrichtungen führen.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zur Verfügung zu stellen, um zu überprüfen, bei welchen Verfahrensschritten die Defekte erzeugt werden, die elektrische Fehler bewirken.

Die obigen und weitere Aufgaben werden durch das in den beigefügten Patentansprüchen definierte Analyseverfahren gelöst.

Insbesondere wird entsprechend einem Gesichtspunkt der vorliegenden Erfindung ein Verfahren zur Analyse von Defekten in einer Halbleitervorrichtung zur Verfügung gestellt, welches folgende Schritte umfaßt: Messen der Position der physikalischen Defekte, die bei jedem Verfahrensschritt erzeugt werden; Umwandeln der Positionen der physikalischen Defekte in logische Zeilen/Spalten-Adreßdaten; und Vergleichen der logischen Zeilen/Spalten-Adreßdaten, die aus den Positionen der physikalischen Defekte durch Umwandlung erhalten wurden, mit elektrischen Fehlerdaten, die nach dem Beenden aller Verfahrensschritte gemessen werden.

Weitere Aufgaben und Gesichtspunkte der vorliegenden Erfindung werden deutlich aus der nachfolgenden Beschreibung ihrer Ausführungsbeispiele zusammen mit den beigefügten Zeichnungen.

Fig. 1 ist ein Flußdiagramm, das die Koordinatentransformation nach der vorliegenden Erfindung zeigt.

Fig. 2 ist ein Layout eines 16M DRAM nach der vorliegenden Erfindung.

Fig. 3 ist eine Photographie, die in einer Vorrichtung erzeugte Defekte zeigt und die von einem Rasterelektronenmikroskop (SEM) erzeugt wurde.

Im folgenden wird ein Ausführungsbeispiel der vorliegenden Erfindung im Detail unter Bezugnahme auf die Fig. 1 bis 3 beschrieben.

Zunächst wandelt die vorliegende Erfindung die Verarbeitungsdefektdaten (die erste Gruppe von Defektdaten), die bei den Herstellungsverfahren erzeugt werden, und die elektrisch festgestellten Daten (die zweite Gruppe von Defektdaten), die nicht direkt mit den Verarbeitungsdefektdaten verglichen werden können, in denselben Datentyp um, um die obigen beiden Datengruppen vergleichen zu können, so daß die Beziehung zwischen den Verarbeitungsdefektdaten und den elektrisch festgestellten Defektdaten überprüft werden kann. Also werden die beiden Datengruppen nach der Umwandlung der Verarbeitungsdefektdaten in Zeilen/Spalten-Adreßwerte miteinander verglichen. Durch die obige Datenumwandlung kann ein Prüfer feststellen, ob die Verarbeitungsdefektdaten die elektrischen Fehler bewirkt, die entstehen, wenn alle Verfahrensschritte vollständig beendet sind, und in welchem Verfahrensschritt die Verfahrensdefektdaten, die zu den elektrischen Fehlern führen, erzeugt wurden.

Fig. 1 zeigt, wie die physikalischen Koordinatenwerte (die Verarbeitungsdefekte) in elektrisch untersuchte Datenwerte umgewandelt werden, die zum Zeitpunkt der Herstellung der Vorrichtung durch die Defektmeßausrüstung (hiernach als KLA-Ausrüstung bezeichnet) gemessen werden.

Wie in Fig. 1 gezeigt, werden die Defektpositionswerte in Zeilen/Spalten-Adreß- Werte umgewandelt, indem unter Verwendung der KLA-Defektdaten und der Layout-Information der Vorrichtung überprüft wird, in welchem Zellenblock sich die Defekte befinden und mit welcher Zeile/Spalte sie verbunden sind. Hiernach folgt eine detaillierte Beschreibung.

KLA-Defektdaten

Wie in Tabelle 1 gezeigt, werden die KLA-Defektdaten als eine physikalische Position (LOC-X, LOC-Y) und eine Größe (SIZE-X, SIZE-Y) von einem Bezugspunkt in einem kartesischen Koordinatensystem aus ausgedrückt. Tabelle 1

Layout-Information

Als Beispiel soll die Layout-Information eines 16M DRAM, wie er in Fig. 2 gezeigt ist, ausgedrückt werden, und Tabelle 2 zeigt den Inhalt der Layout-Information. Tabelle 2



Die Datenwerte der Tabelle 2 werden als beliebige Zeichen ausgedrückt.

Die Zeilen/Spalten-Adreßwerte der Vorrichtung nehmen von dem Bezugspunkt jedes Zellenblocks aus zu, und die Koordinatenwerte dieser Bezugspunkte (A, B, C und D in Fig. 2) werden als (Ax, Ay), (Bx, By), (Cx, Cy), (Dx, Dy) in der Layout-Information ausgedrückt.

Wie in Fig. 2 gezeigt, ist im Falle eines 16M DRAM die Anordnung wie folgt

16M Block = 4M Block × 4

4M Block = 256k Block × 16

256k Block = 16k Block × 16

Wie unter den Punkten b, c und d der Tabelle 2 gezeigt, wird Information über die Größe jedes Blocks, des Raums zwischen den Blöcken und der Größe der Einheitszelle, die in der Layout-Information, die unter Punkt e der Tabelle 2 gezeigt ist, gegeben ist, benötigt.

Position der Defekte

Die folgende Tabelle 3 zeigt die Reihenfolge zum Nachschauen der Positionen der Defekte, die von der KLA-Ausrüstung festgestellt wurden, entsprechend der Reihenfolge der Punkte a, b und c. Tabelle 3



Unter a wird unter Verwendung der KLA-Defektdaten (LOC_X, LOC_Y), die die Positionen der Defekte ausdrücken, und der Koordinatenwerte (Ax, Ay), (Bx, By), (Cx, Cy), (Dx, Dy) des Zellenbezugspunkts (A, B, C, D) berechnet, in welchem der vier 4M Blöcke die Defekte existieren.

Unter b wird berechnet, in welchem der sechszehn 256k Blöcke die Defekte existieren.

Unter c wird berechnet, in welchem der sechszehn 16k Blöcke die Defekte existieren.

Koordinatentransformation

Nach dem Berechnen, in welchem der Zellenblöcke die Verarbeitungsdefekte existieren, werden die Positionen der Defekte unter Verwendung der nachfolgenden Tabelle 4 in Zeilen/Spalten-Adreßwerte ausschließlich der Redundanz-Zeilen/Spalten (KR/KC) umgewandelt, so daß die Positionen der Defekte denen der Zellen entsprechen. Tabelle 4



Da die Koordinatentransformation unter Verwendung der Tabelle 4 die Position der Defekte in Zeilen/Spalten-Adreßwerte umwandelt, die von demselben Typ wie die elektrisch untersuchten Daten sind, kann die Defektinformation mit der Layoutinformation verglichen werden. Es ist also möglich, festzustellen, ob die Verarbeitungsdefekts elektrische Fehler verursachen. Es ist auch möglich, die korrekte Position eines Defekts und den Prozeßschritt, in dem der Defekt erzeugt wird, festzustellen und den Typ des Fehlers durch die elektrische Überprüfung zu überprüfen, so daß es möglich ist, andere Defekte um den festgestellten Defekt herum zu erfassen.

Tabelle 5 zeigt die Positionen der Defekte, die entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung in zwei Typen, zum Beispiel Defekt A und Defekt B unterteilt sind. Tabelle 5



Zu diesem Zeitpunkt, nach Beendigung des Herstellungsverfahrens, werden die Ergebnisse der elektrischen Untersuchungsdaten in der folgenden Tabelle 6 gezeigt: Tabelle 6



*DQ1 und DQ3 sind I/O-Anschlüsse, und die Zeilen/Spalten-Adreßwerte werden in hexadezimaler Notation angegeben.

Tabelle 7 zeigt die umgewandelten Daten, wenn die Verarbeitungsdefektdaten unter Verwendung der Koordinatentransformation der Tabelle 4 in Zeilen/Spalten-Adreßwerte umgewandelt worden sind. Tabelle 7



Durch Vergleich der elektrisch festgestellten Daten mit den Verarbeitungsdefektdaten, die in hexadezimale Notation umgewandelt worden sind, kann ein Prüfer feststellen, ob die Fehler, die Defekte A&min; und B&min;, aus der elektrischen Untersuchung, durch die Verarbeitungsdefekte A beziehungsweise B verursacht worden sind. Folglich kann der Prüfer feststellen, ob der Defekt A einen Querfehler bewirkt, da er in allen Verfahrensschritten von ISO-PR bis MI-E gefunden wird. Auch kann der Prüfer überprüfen, ob der Defekt B einen Bit-Fehler verursacht.

Fig. 3 ist eine Photographie, die von einem Rasterelektronenmikroskop aufgenommen wurde, die einen in einer Vorrichtung erzeugten Fehler B zeigt. Sie zeigt, daß die Analyse durch die Koordinatentransformation nach der vorliegenden Erfindung und die Analyse durch Rückwärts-Prozeßanalyse übereinstimmen.

Wie aus der obigen Beschreibung ersichtlich, hat die vorliegende Erfindung Einflüsse auf die Überprüfung der Positionen von elektrischen Fehlern, auf die Überprüfung der Typen von Defekten, ohne den Herstellungsvorgang zu unterbrechen, und auf die Verbesserung der Ausbeute durch eine schnelle und korrekte Fehleranalyse.

Auch wenn ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung zu illustrativen Zwecken offengelegt wurde, ist dem Fachmann klar, daß verschiedene Modifikationen, Ersetzungen und Hinzufügungen möglich sind, ohne vom Umfang und Wesen der Erfindung, wie sie in den beigefügten Patentansprüchen definiert ist, abzuweichen.


Anspruch[de]
  1. 1. Verfahren zur Analyse von Defekten in einer Halbleitervorrichtung, welches folgende Schritte umfaßt:

    Messen der Position der physikalischen Defekte, die bei jedem Verfahrensschritt erzeugt werden;

    Umwandeln der Positionen der physikalischen Defekte in logische Zeilen/Spalten- Adreßdaten; und

    Vergleichen der logischen Zeilen/Spalten-Adreßdaten, die aus den Positionen der physikalischen Defekte durch Umwandlung erhalten wurden, mit elektrischen Fehlerdaten, die nach dem Beenden aller Verfahrensschritte gemessen werden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt des Umwandelns der Positionen der physikalischen Defekte in logische Zeilen/Spalten-Adreßdaten die Layoutinformation der Vorrichtung verwendet.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com