PatentDe  


Dokumentenidentifikation DE69218552T2 13.11.1997
EP-Veröffentlichungsnummer 0544338
Titel MOS-Operationsverstärkerschaltungsanordnung
Anmelder Oki Electric Industry Co., Ltd., Tokio/Tokyo, JP
Erfinder Okamoto, Seiji, c/o Oki Electric Ind. Co., Ltd., Minato-ku, Tokyo, JP
Vertreter Betten & Resch, 80469 München
DE-Aktenzeichen 69218552
Vertragsstaaten DE, FR, NL
Sprache des Dokument En
EP-Anmeldetag 27.11.1992
EP-Aktenzeichen 921203527
EP-Offenlegungsdatum 02.06.1993
EP date of grant 26.03.1997
Veröffentlichungstag im Patentblatt 13.11.1997
IPC-Hauptklasse H03F 3/30
IPC-Nebenklasse H03F 3/45   

Beschreibung[de]
HINTERGRUND DER ERFINDUNG 1) Gebiet der Erfindung

Die vorliegende Erfindung betrifft eine Operationsverstärkerschaltung und insbesondere eine Operationsverstärkerschaltung, die geeigneterweise für eine integrierte MOS-Schaltung verwendet wird.

2) Beschreibung des Stands der Technik

MOS-Operationsverstärker werden zum Addieren und Subtrahieren von analogen Signalen usw. viel verwendet. Beispielsweise ist aus einer Schrift des Stands der Technik "MOS Operational Amplifiers Design a Tutorial Overview", IEEE Journal of Solid-State Circuits, Bd. SC-17, Nr.6, Dezember 1982, S.969- 981, eine herkömmliche MOS-Operationsverstärkerschaltung bekannt. Eine typische MOS-Operationsverstärkerschaltung besteht aus einer Differenzverstärkerschaltung, einer Pegel-Verschiebeschaltung und einer Ausgangsschaltung.

Diese Operationsverstärkerschaltung dient als ein AB-Operationsverstärker, der einen hohen Strom an eine mit seinem Ausgangsanschluß verbundene Last anlegt, wenn an ihn ein Signal angelegt wird, aber einen durch die Ausgangsstufe fließenden Strom verringert, wenn kein Signal angelegt wird.

Die herkömmliche MOS-Operationsverstärkerschaltung liefert jedoch manchmal ein Ausgangssignal, das eine Verzerrung in einer Übergangszone aufweist, in der einer der beiden in Reihe geschalteten, die Ausgangsstufe bildenden MOSFETs aus seinem ausgeschalteten Zustand eingeschaltet wird, da dieser MOSFET in der Regel eingeschaltet ist.

Des weiteren ist erforderlich, daß die herkömmliche MOS-Operationsverstärkerschaltung einen hohen Strom an einen kleinen Ausgangs-Lastwiderstand anlegt, um ein Ausgangssignal mit dem Spannungsniveau einer Spannungsquelle zu erzeugen. Dementsprechend ergibt sich das Problem, daß eine Großintegration (LSI) mit hoher Dichte schwierig ist, da das Verhältnis W/L der die Ausgangsstufe bildenden MOSFETs groß sein sollte (wobei W die Gate-Breite und L die Gate- Länge ist).

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist eine Aufgabe der vorliegenden Erfindung, eine Operationsverstärker schaltung zu schaffen, die ein Ausgangssignal mit geringerer Verzerrung ausgeben kann.

Eine weitere Aufgabe der vorliegen Erfindung besteht darin, eine für eine integrierte Schaltung geeignete Operationsverstärkerschaltung zu schaffen.

Ferner ist es eine Aufgabe der vorliegenden Erfindung, einen Operationsverstärkerschaltung zu schaffen, die weniger Strom verbraucht.

Um die oben genannten Aufgaben zu erfüllen, liefert die vorliegende Erfindung eine Operationsverstärkerschaltung gemäß dem beigefügten unabhängigen Anspruch 1.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Schaltdiagramm, das ein Ausführungsbeispiel einer erfindungsgemäßen Operationsverstärkerschaltung zeigt; und

Fig. 2 ist eine Ansicht, in der Signale an den Knoten der erfindungsgemäßen Operationsverstärkerschaltung dargestellt sind.

DETAILLIERTE BESCHREIBUNG DES BEVORZUGTEN AUSFÜRHUNGSBEISPIELS

Es wird auf Fig. 1 Bezug genommen, welche ein Schaltbild einer Ausführungsform der erfindungsgemäßen Operationsverstärkerschaltung darstellt. Die Operationsverstärkerschaltung besteht vorzugsweise aus einem komplementären Metalloxihalbleiter (CMOS). Die Operationsverstärkerschaltung umfaßt: eine Differenzverstärkerschaltung 50 zum Verstärken einer Eingangsspannung, die an einen Normalphasen-Eingangsanschluß 51 angelegt wird, entsprechend einer Spannungsdifferenz zwischen dem Normalphasen-Eingangsanschluß 51 und einem Gegenphasen-Eingangsanschluß 52, wobei die so verstärkte Spannung dann an einen Knoten N1 angelegt wird; eine Pegel-Verschiebeschaltung 60 zum Verschieben des Pegels der an den Knoten N1 angelegten Spannung, wobei die so verschobene Spannung dann an einen Knoten N2 angelegt wird; eine erste Verstärkerschaltung 70 zum Verstärken der an den Knoten N2 angelegten Spannung, wobei die verstärkte Spannung dann an einen Knoten N3 angelegt wird; eine zweite Verstärkerschaltung 80 zum Verstärken der an den Knoten N1 angelegten Spannung, wobei die verstärkte Spannung dann an einen Knoten N4 angelegt wird; eine mit einem Ausgangsanschluß verbundene Ausgangsschaltung 90 zum Anlegen einer Ausgangsspannung an den Ausgangsanschluß entsprechend den an die Knoten N3, N4 angelegten Spannungen, sowie eine erste und eine zweite Phasen-Kompensationsschaltung zur Verhinderung von Oszillationen.

Die erste Phasen-Kompensationsschaltung besteht aus einer ersten Source- Folgerschaltung 100 und einem Kondensator 103 und steuert die Spannung am Knoten N1 entsprechend der Spannung am Knoten N3 (durch Rückkopplung). Die erste Source-Folgerschaltung 100 ist mittels des Kondensators 103 zwischen die Knoten N1 und N3 geschaltet und umfaßt einen NMOS-Transistor 101 und einen NMOS-Transistor 102.

Der NMOS-Transistor 101 weist ein Gate auf, das mit dem Knoten N3 verbunden ist, einen Drain, der mit einem positiven Spannungsquellenanschluß 120 verbunden ist, sowie eine Source, die mit einem Drainanschluß des NMOS-Transistors 102 verbunden ist. Des weiteren ist das Substrat des NMOS-Transistors 101 mit dem Drainanschluß des NMOS-Transistors 102 verbunden. Der NMOS-Transistor 102 weist ein Gate auf, das mit einem Vorspannungsanschluß 124 verbunden ist, eine Source, die mit einem negativen Spannungsquellenanschluß 122 verbunden ist, sowie einen Drain, der mit der Source des NMOS-Transistors 101 verbunden ist.

Des weiteren ist der Kondensator 103 mit dem Knoten N1 und der Source des NMOS-Transistors 101 verbunden.

Die zweite Phasen-Kompensationsschaltung 110 umfaßt eine zweite Source- Folgerschaltung 110 und einen Kondensator 113 und steuert die Spannung am Knoten N1 enstsprechend der Spannung am Knoten N4.

Die zweite Phasen-Kompensationsschaltung 110 ist über den Kondensator 113 zwischen die Knoten N1, N4 geschaltet und umfaßt die PMOS-Transistoren 111,112.

Der PMOS-Transistor 111 weist ein Gate auf, das mit einem Vorspannungsanschluß 126 verbunden ist, an den eine Vorspannung Vb2 angelegt wird, eine Source, die mit dem positiven Spannungsquellenanschluß 120 verbunden ist, sowie einen Drain, der mit einer Source des PMOS-Transistors 112 verbunden ist. Der PMOS-Transistor 112 weist ein Gate auf, das mit dem Knoten N4 verbunden ist, einen Drain, der mit dem negativen Spannungsquellenanschluß 122 verbunden ist, sowie eine Soruce, der mit dem Drain des PMOS-Transistors 111 verbunden ist.

Des weiteren ist der Kondensator 113 mit dem Knoten N1 und der Source des PMOS-Transistors 112 verbunden.

Die Differenzverstärkerschaltung so ist zwischen den positiven Spannungsquellenanschluß 120, an den eine positive Quellenspannung (+V) angelegt ist, und den negativen Spannungsquellenanschluß 122, an den eine negative Quellenspannung (-V) angelegt ist, geschaltet und umfaßt die Eingangs-NMOS- Transistoren 53, 54, einen NMOS-Transistor 55, der eine Niederstromquelle bildet, und die PMOS-Transistoren 56, 57, die eine Last bilden. Der NMOS-Transistor 53 weist ein Gate auf, das mit dem Normalphasen-Eingangsanschluß 51 verbunden ist, einen Drain, der mit einem Drainanschluß des PMOS-Transistors 56 verbunden ist, sowie eine Source, die mit einem Drainanschluß des NMOS-Transistors 55 verbunden ist. Der NMOS-Transistor 54 weist ein Gate auf, das mit einem Gegenphasen-Eingangsanschluß 52 verbunden ist, einen Drain, der mit einem Drain des PMOS-Transistors 57 verbunden ist, sowie eine Source, die mit einem Drain des NMOS-Transistors 55 verbunden ist. Der NMOS-Transistor 55 weist ein Gate auf, das mit dem Vorspannungsanschluß 124 verbunden ist, an den eine Vorspannung Vb1 angelegt ist, einen Drain, der sowohl mit der Source des NMOS-Transistors 53 als auch mit der Source des NMOS-Transistors 54 verbunden ist, sowie eine Source, die mit dem negativen Spannungsquellenanschluß 122 verbunden ist. Die Sourceanschlüsse der PMOS-Transistoren 56, 57 sind beide mit dem positiven Spannungsquellenanschluß 120 verbunden, und die Gateanschlüsse sind beide mit dem Drain des NMOS-Transistors 53 verbunden.

Die Pegel-Verschiebeschaltung 60 ist mit der Differenzverstärkerschaltung 50 verbunden und umfaßt die NMOS-Transistoren 61, 62. Der NMOS-Transistor 61 weist ein Gate auf, das mit dem Knoten N1 verbunden ist, einen Drain, der mit dem positiven Spannungsquellenanschluß 120 verbunden ist, sowie eine Source, die mit dem Knoten N2 verbunden ist. Des weiteren ist das Substrat des NMOS- Transistors 61 mit dem Knoten N2 verbunden. Der NMOS-Transistor 62 weist ein Gate auf, das mit dem Vorspannungsanschluß 124 verbunden ist, eine Source, die mit dem negativen Spannungsquellenanschluß 122 verbunden ist, sowie einen Drain, der mit dem Knoten N2 verbunden ist.

Die erste Verstärkerschaltung 70 ist mit der Pegel-Verschiebeschaltung 60 verbunden und umfaßt einen PMOS-Transistor 71 und einen NMOS-Transistor 72. Der PMOS-Transistor 71 weist eine Source auf, die mit dem positiven Spannungsquellenanschluß 120 verbunden ist, sowie einen Drain und eine Source, die mit dem Knoten N3 verbunden sind. Des weiteren dient der PMOS-Transistor 71 als Last. Der NMOS-Transistor 72 weist ein Gate auf, das mit dem Knoten N2 verbunden ist, eine Source, die mit dem negativen Stromquellenanschluß 122 verbunden ist, sowie einen Drain, der mit dem Knoten N3 verbunden ist.

Die zweite Verstärkerschaltung 80 ist mit der Differenzverstärkerschaltung 50 verbunden und umfaßt einen PMOS-Transistor 81 und einen NMOS-Transistor 82. Der PMOS-Transistor 81 weist eine Source auf, die mit dem positiven Spannungsquellenanschluß 120 verbunden ist sowie einen Drain, der mit dem Knoten N4 verbunden ist. Der NMOS-Transistor 82 weist ein Gate und einen Drain auf, die mit dem Knoten N4 verbunden sind, sowie eine Source, die mit dem negativen Spannungsquellenanschluß 122 verbunden ist. Der NMOS-Transistor 82 dient als Last.

Die Ausgangsschaltung 90 weist einen PMOS-Transistor 91 und einen NMOS-Transistor 92 auf. Der PMOS-Transistor 91 weist ein Gate auf, das mit dem Knoten N3 verbunden ist, eine Source, die mit dem positiven Spannungsquellenanschluß 120 verbunden ist, sowie einen Drain, der mit dem Ausgangsanschluß 93 verbunden ist. Der NMOS-Transistor 92 weist ein Gate auf, das mit dem Knoten N4 verbunden ist, eine Source, die mit dem negativen Spannungsquellenanschluß 122 verbunden ist, sowie einen Drain, der mit dem Ausgangsanschluß 93 verbunden ist.

Es wird darauf hingewiesen, daß der PMOS-Transistor 91 eine Schwellenspannung aufweist, die gleich der des PMOS-Tranisistors 71 ist. Des weiteren weist der NMOS-Transistor 82 eine Schwellenspannung auf, die gleich der des NMOS-Transistors 92 ist.

Als nächstes wird die Arbeitsweise der erfindungsgemäßen, in Fig. 1 gezeigten Operationsverstärkerschaltung erklärt.

(a) Arbeitsweise beim Anlegen der Spannung an die mit dem Ausgangsanschluß verbundene Last:

Es wird nun auf Fig. 2 Bezug genommen, eine Darstellung, die die Beziehung zwischen den Signalen an den Knoten der erfindungsgemäßen Operationsverstärkerschaltung und dem Spannungsniveau veranschaulicht, wobei auf der Ordinate das Spannungsniveau und auf der Abszisse der Signalverlauf an den Knoten aufgetragen ist.

Der Signalverlauf an jedem Knoten ist mit einer Zeit t0 als Bezugszeit gezeigt. Es wird angenommen, daß das Niveau eines an den Gegenphasen-Eingangs anschluß 52 angelegten Signals sich auf einem Eingangssignal-Mittelwert befindet.

Ein Eingangssignal mit einem positiven Spannungsniveau bezüglich des Gegenphasen-Eingangsanschlusses 52 (mittleres Spannungsniveau des Eingangssingals) wird an den Normalphasen-Eingangsanschluß 51 angelegt. Das Eingangssignal wird verstärkt und an den Knoten N1 über die Differenzverstärkerschaltung 50 angelegt und ist phasengleich mit dem Eingangssignal.

Das an den Knoten N1 angelegte Eingangsssignal wird in positive Richtung verschoben um einen Betrag, der einer Spannungsänderung am Knoten N1 entspricht, und wird an den Knoten N2 von der Pegel-Verschiebeschaltung 60 angelegt. Es ist zu beachten, daß die Pegel-Verschiebeschaltung 60 eine Spannungsverstärkung von 1 aufweist und dementsprechend das an den Knoten N1 angelegte Eingangssignal dadurch nicht verstärkt wird.

Das an den Knoten N2 angelegte und im Pegel verschobene Eingangssignal wird von der ersten Verstärkerschaltung 70 mit einer Gegenphase um einen Betrag verstärkt, der einer Spannungsänderung am Knoten N2 entspricht, und wird dann über den Knoten N3 an das Gate des PMOS-Transistors 91 angelegt. Dann erhöht sich die Gate-Source-Spannung des PMOS-Transistors 91, so daß der PMOS- Transistor 91 aktiviert ist. Folglich wird eine Spannung aus der Spannungsquelle an den mit dem Ausgangsanschluß 93 verbundene Last angelegt.

Des weiteren wird nach der Aktivierung des PMOS-Transistors 91 die Spannung am Knoten N3 durch die erste Source-Folgerschaitung 100 impedanzgewandelt und dann an den Knoten N1 über den Kondensator 103 rückgekoppelt Es ist daher möglich, mit Sicherheit ein Oszillieren der Operationsverstärkerschaltung zu verhindern.

Inzwischen wird das an den Knoten N1 angelegte Eingangssignal mit der Gegenphase um einen Betrag verstärkt, der einer am Knoten N1 erzeugten Spannungsänderung entspricht, und an das Gate des NMOS-Transistors 92 über den Knoten N4 von der zweiten Verstärkerschaltung 80 angelegt. Dann wird die Gate Source-Spannung des NMOS-Transistors 92 niedriger, so daß die Spannung am Drain des NMOS-Transistors 92 sinkt. Nachdem jedoch der NMOS-Transistor 82 vorhanden ist, wird die Spannung am Knoten N4 auf der dem NMOS-Transistor 82 inherenten Schwellenspannung gehalten. Dementsprechend wird der NMOS- Transistor 92, der die gleiche Charakteristik wie der NMOS-Transistor 82 aufweist, nicht völlig ausgeschaltet.

(b) Arbeitsweise beim Aufnehmen von Spannung von der mit dem Ausgangsanschluß verbundenen Last:

Ein Eingangssignal, das ein negatives Spannungsniveau bezüglich des Gegenphasen-Eingangsanschlusses 52 aufweist, wird an den Normalphasen- Eingangsanschluß 51 durch die Differenzverstärkerschaltung 50 angelegt. Dieses Eingangssignal wird verstärkt und an den Knoten N1 angelegt und ist phasengleich mit dem Eingangssignal.

Das an den Knoten N1 angelegte Eingangssignal wird von der zweiten Verstärkerschaltung 80 um einen Betrag gegenphasig verstärkt, der einer am Knoten N1 erzeugten Spannungsänderung entspricht, und wird dann an das Gate des NMOS-Transistors 92 über den Knoten N4 angelegt. Dementsprechend wird der NMOS-Transistor 92 aktiviert - im Gegensatz zu den obigen Ausführungen. Es ist daher möglich, eine Spannung aus der mit dem Ausgangsanschluß 93 verbundenen Last aufzunehmen.

Nachdem des weiteren die Spannung am Knoten N3 zunimmt, wird, im Gegensatz zu den obigen Ausführungen, der PMOS-Transistor 91 ausgeschaltet. Nachdem jedoch der PMOS-Transistor 71 vorhanden ist, wird die Spannung am Knoten N3 auf der dem PMOS-Transistor 71 inherenten Schwellenspannung gehalten. Dementsprechend wird der PMOS-Transistor 91, der die gleiche Charakteristik wie der PMOS-Transistor 71 aufweist, nicht völlig ausgeschaltet.

Des weiteren wird nach der Aktivierung des NMOS-Transistors 91 die Spannung am Knoten N4 von der zweiten Source-Folgerschaltung 110 impedanzgewandelt und dann über den Kondensator 113 an den Knoten N1 rückgekoppelt Es ist daher möglich, mit Sicherheit ein Oszillieren der Operationsverstärkerschaltung zu verhindern.

Wie oben erwähnt wird gemäß der vorliegenden Erfindung die an den Ausgangsanschluß 93 angelegte Spannung gleichmäßig von der positiven Richtung in die negative Richtung oder von der negativen Richtung in die positive Richtung verschoben, nachdem die Spannungen, mit denen der PMOS-Transistor 91 und der NMOS-Transistor 92, die die Ausgangsschaltung 90 bilden, nicht ganz ausgeschaltet werden, an die Gateanschlüsse der Transistoren 91, 92 angelegt werden, und so eine Verzerrung (Überkreuz-Verzerrung) in dem vom Ausgangsanschluß 93 erzeugten Signal, reduziert werden kann.

Es kann des weiteren gemäß der vorliegenden Erfindung eine hohe Spannung an die mit dem Ausgangsanschluß 93 verbundene Last angelegt werden, obwohl das Verhältnis W/L des die Ausgangsschaltung bildenden MOS-Transistors vergößert wird. Dementsprechend kann die Operationsverstärkerschaltung einen großen Integrationsgrad aufweisen. Des weiteren ist es möglich, den Spannungsverbrauch dann, wenn kein Signal eingegeben wird, zu verringern.


Anspruch[de]

1. Operationsverstärkerschaltung bestehend aus MOSFETs mit: einem ersten Spannungsversorgungsanschluß (120) mit einem ersten Spannungspegel (V&spplus;);

einem zweiten Spannungsversorgungsanschluß (122) mit einem zweiten Spannungspegel (V&supmin;);

einem ersten Knoten (N1), einem zweiten Knoten (N2), einem dritten Knoten (N3) und einem vierten Knoten (N4);

einem ersten Eingangsanschluß (51) und einem zweiten Eingangsanschluß (52);

einem Ausgangsanschluß (93);

einer Differenzverstärkerschaltung (50), die mit dem ersten und dem zweiten Spannungsversorgungsanschluß (120, 122), dem ersten und dem zweiten Eingangsanschluß (51, 52) und dem ersten Knoten (N1) verbunden ist, um an den Knoten (N1) ein erstes Signal mit einem Spannungspegel auszugeben, der proportional zur Differenz zwischen dem an den ersten Eingangsanschluß (51) angelegten Spannungspegel und dem an den zweiten Eingangsanschluß (52) angelegten Spannungspegel ist;

einer Pegel-Verschiebeschaltung (60), die mit dem ersten und dem zweiten Spannungsversorgungsanschluß (120, 122) und dem ersten und dem zweiten Knoten (N1, N2) verbunden ist, um an den zweiten Knoten ein zweites Signal auszugeben, das durch das Verschieben des Spannungspegels des ersten Signals erhalten wird;

einer ersten Verstärkerschaltung (70), die mit dem ersten und dem zweiten Spannungsversorgungsanschluß (120, 122) und dem zweiten und dem dritten Knoten (N2, N3) verbunden ist, um das zweite Signal zu verstärken und ein drittes Signal, das dem verstärkten zweiten Signal entspricht, an den dritten Knoten (N3) auszugeben, wobei die erste Verstärkerschaltung (70) einen ersten MOSFET (71) eines ersten Leitungstyps umfaßt mit einer Source, die mit der ersten Spannungsversorgungsanschluß (120) verbunden ist, einem Gate und einem Drain, die gemeinsam mit dem dritten Knoten (N3) verbunden sind;

einer zweite Verstärkerschaltung (80), die mit dem ersten und dem zweiten Spannungsversorgungsanschluß (120, 122) und dem ersten und dem vierten Knoten (N1, N4) verbunden ist, um das erste Signal zu verstärken und ein viertes Signal, das dem verstärkten ersten Signal entspricht, an den vierten Knoten (N4) auszugeben, wobei die zweite Verstärkerschaltung (80) einen zweiten MOSFET (82) eines zweiten Leitungstyps umfaßt mit einer Source, die mit dem zweiten Spannungsversorgungsanschluß (122) verbunden ist, einem Gate und einem Drain, die gemeinsam mit dem vierten Knoten (N4) verbunden sind;

einer Ausgangsschaltung (90), die mit dem ersten und dem zweiten Spannungsversorgungsanschluß (120, 122), dem dritten und dem vierten Knoten (N3, N4) und dem Ausgangsanschluß (93) verbunden ist und folgendes umfaßt: einen dritten MOSFET (91) des ersten Leitungstyps mit einer Source, die mit dem ersten Spannungsversorgungsanschluß (120) verbunden ist, einem Gate, das mit dem dritten Knoten (N3) verbunden ist, und einem Drain, der mit dem Ausgangsanschluß (93) verbunden ist, sowie einen vierten MOSFET (92) des zweiten Leitungstyps mit einer Source, die mit dem zweiten Spannungsversorgungsanschluß (122) verbunden ist, einem Gate, das mit dem vierten Knoten verbunden ist, und einem Drain, der mit dem Ausgangsanschluß (93) verbunden ist, zur Ausgabe eines fünften Signals an den Ausgangsanschluß (93) in Reaktion auf das dritte bzw. vierte Signal, wobei der dritte und der vierte MOSFET (91, 92) so angepaßt sind, daß sie vollständig oder unvollständig leitend gemacht werden abhängig von den jeweiligen Spannungspegeln des dritten und vierten Signals, wobei der erste MOSFET (71) einen Schwellenspannungspegel aufweist, der gleich einem Schwellenspannungspegel des dritten MOSFET (91) ist, und wobei der zweite MOSFET (82) einen Schwellenspannungspegel aufweist, der gleich einem Schwellenspannungspegel des vierten MOSFET (92) ist.

2. Operationsverstärkerschaltung nach Anspruch 1, wobei der erste und der vierte MOSFET (71, 92) des ersten Leitungstyps NMOS-Transistoren sind und der zweite und der dritte MOSFET (82, 91) des zweiten Leitungstyps PMOS-Transistoren sind.

3. Operationsverstärkerschaltung nach Anspruch 1 oder 2, wobei die Pegel- Verschiebeschaltung (60) einen fünften NMOSFET (61) mit einem Drain, der mit dem ersten Knoten (N1) verbunden ist, und einer Source, die mit dem zweiten Knoten (N2) verbunden ist, sowie einen sechsten NMOSFET (62) mit einem Drain, der mit dem zweiten Knoten (N2) verbunden ist, und Source, die mit dem zweiten Spannungversorgungsanschluß (122) verbunden ist, und einem Gate, das mit einem Vorspannungsanschluß (124), an den eine vordefinierte Spannung angelegt ist, verbunden ist, umfaßt.

4. Operationsverstärkerschaltung nach einem der vorgenannten Ansprüche, wobei die erste Verstärkerschaltung (70) des weiteren einen siebten NMOSFET (72) umfaßt mit einem Drain, der mit dem dritten Knoten (N3) verbunden ist, einer Source, die mit dem zweiten Spannungsversorgungsanschluß (122) verbunden ist, und einem Gate, das mit dem zweiten Knoten (N2) verbunden ist.

5. Operationsverstärkerschaltung nach einem der vorgenannten Ansprüche, wobei die zweite Verstärkerschaltung (80) des weiteren einen achten PMOSFET (80) umfaßt mit einem Drain, der mit dem vierten Knoten (N4) verbunden ist, einer Source, die mit dem ersten Spannungsversorgungsanschluß (120) verbunden ist, und einem Gate, das mit dem zweiten Knoten (N2) verbunden ist.

6. Operationsverstärkerschaltung nach einem der vorgenannten Ansprüche, wobei das dritte Signal einen Spannungspegel aufweist, der im Bereich zwischen dem zweiten Spannungspegel (V&supmin;) und dem Schwellenspannungspegel des ersten MOSFET (71) liegt.

7. Operationsverstärkerschaltung nach einem der vorgenannten Ansprüche, wobei das vierte Signal einen Spannungspegel aufweist, der im Bereich zwischen dem ersten Spannungspegel (V&spplus;) und dem Schwellenspannungspegel des zweiten MOSFET (82) liegt.

8. Operationsverstärkerschaltung nach einem der vorgenannten Ansprüche, wobei die Operationsverstärkerschaltung des weiteren folgendes umfaßt:

eine erste Rückkopplungsschaltung (100, 103), die zwischen den ersten Knoten (N1) und den dritten Knoten (N3) geschaltet ist, um den Spannungspegel des dritten Knotens (N3) an den ersten Knoten (N1) zurückzu koppeln; und eine zweite Rückkopplungsschaltung (110, 113), die zwischen den ersten Knoten (N1) und den vierten Knoten (N4) geschaltet ist, um den Spannungspegel des vierten Knotens (N4) an den ersten Knoten (N1) zurückzukoppeln.







IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com