PatentDe  


Dokumentenidentifikation DE19627197C1 26.03.1998
Titel Vorrichtung zur Spannungsvervielfachung mit geringer Abhängigkeit der Ausgangsspannung von der Versorgungsspannung
Anmelder Siemens AG, 80333 München, DE
Erfinder Lauterbach, Christl, 85635 Höhenkirchen-Siegertsbrunn, DE;
Bloch, Martin, Dipl.-Ing., 82194 Gröbenzell, DE
DE-Anmeldedatum 05.07.1996
DE-Aktenzeichen 19627197
Veröffentlichungstag der Patenterteilung 26.03.1998
Veröffentlichungstag im Patentblatt 26.03.1998
IPC-Hauptklasse H02M 3/07
Zusammenfassung Der Anmeldungsgegenstand betrifft eine Vorrichtung zur Spannungsvervielfachung, wie sie beispielsweise zum Programmieren von Flash-EEPROMs benötigt wird. Der Anmeldungsgegenstand hat den Vorteil, daß auch bei integrierten Schaltungen, bei denen starke Schwankungen der Versorgungsspannung zugelassen werden sollen, eine verhältnismäßig einfache und gute Regelung der Ausgangsspannung erfolgen kann.

Beschreibung[de]

Zur Programmierung nichtflüchtiger Speicher, wie zum Beispiel Flash-EEPROMs, wird eine durch sogenannte Spannungspumpen erzeugte "Hochspannung" bis ungefähr 30 V verwendet, wobei diese Spannungspumpen nach dem Prinzip der kapazitiven Spannungsvervielfachung arbeiten und pro Pumpstufe eine MOS-Diode und einen Kondensator aufweisen. Bei integrierten Schaltungen, bei denen starke Schwankungen der Versorgungsspannung zugelassen werden sollen, werden geregelte Spannungspumpen eingesetzt, die eine weitgehend konstante interne Nennspannung gewährleisten. Diese Ladungs- bzw. Spannungspumpen müssen so ausgelegt werden, daß auch mit geringen Versorgungsspannungen, wie beispielsweise 2,5 Volt, noch die intern benötigte Nennspannung, von beispielsweise 5 Volt, erreicht wird. Dies führt jedoch dazu, daß bei hohen Versorgungsspannungen von ca. 5 oder 6 Volt in kurzer Zeit vergleichsweise sehr hohe Spannungen von 20 oder 30 Volt erreicht werden, was zu erheblichen Regelungsproblemen führt.

Aus der Veröffentlichung von A. Umezawa et al, "A 5-V-Only Operation 0,6 µm Flash EEPROM with Row Decoder Scheme in Triple-Well Structure", IEEE Journal of Solid State Circuits, Vol. 27, No. 11 (1992) S. 1540-1545, ist eine Vorrichtung zur Spannungsvervielfachung mit Hochvolt-PMOS-Transistoren und zusätzlichen Boost-Transistoren gemäß Oberbegriff des Anspruchs 1 bekannt. Diese Vorrichtung eignet sich jedoch nicht für integrierte Schaltungen, bei denen starke Schwankungen in der Versorgungsspannung zugelassen werden sollen.

Aus der europäischen Anmeldeschrift 0 350 462 A2 ist eine Regelung der Ausgangsspannung eines Spannungsvervielfachers bekannt, bei dem die Taktsignale von einem Ringoszillator stammen, dessen Frequenz von der Ausgangsspannung abhängt.

Aus der europäischen Anmeldeschrift 0 135 889 A2 ist eine Schaltung zur Spannungsvervielfachung bekannt, bei der die Substrate der p-Kanal-Transistoren fest mit Versorgungsspannung und die Substrate der n-Kanal-Transistoren fest mit Bezugspotential verbunden sind.

Die Aufgabe der Erfindung liegt nun darin, eine Vorrichtung zur Spannungsvervielfältigung anzugeben, die eine geringe Abhängigkeit der Ausgangsspannung von der Pumpspannung beziehungsweise Versorgungsspannung aufweist und für einen möglichst breiten Versorgungsspannungsbereich geeignet ist.

Diese Aufgabe wird erfindungsgemäß durch die Merkmale des Patentanspruchs 1 gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den Unteransprüchen.

Die Erfindung wird nachfolgend anhand der Zeichnung näher erläutert. Dabei zeigt

Fig. 1 ein Schaltbild einer erfindungsgemäßen Vorrichtung und

Fig. 2 ein Diagramm zur Darstellung der Ausgangsspannung in Abhängigkeit der Pumpspannung in den Fällen einer bekannten Spannungsvervielfachervorrichtung und der erfindungsgemäßen Vorrichtung.

In Fig. 1 ist beispielhaft eine vierstufige erfindungsgemäße Vorrichtung zur Erzeugung einer Ausgangsspannung Vpmp dargestellt, wobei eine erste Stufe einen MOS-Transistor X1 und einen NMOS-Transistor Y1 sowie einen Kondensator 11 und einen Kondensator 12, eine zweite Stufe NMOS-Transistoren X2, Y2 sowie Kondensatoren 21, 22, eine dritte Stufe NMOS-Transistoren X3, Y3 sowie Kondensatoren 31, 32 und eine vierte Stufe NMOS-Transistoren X4, Y4 sowie Kondensatoren 41 und 42 aufweist. Eine Eingangsspannung Vin der erfindungsgemäßen Vorrichtung ist einem Anschluß des Transistors X1 zugeführt, wobei dieser Anschluß mit dem Anschluß des Transistors Y1 verbunden ist und den Eingang der ersten Stufe darstellt. Das Gate des Transistors X1 ist mit einem anderen Anschluß des Transistors Y1 und über den Kondensator 11 mit einem Takte ingang F4 verbunden. Ein Ausgang der ersten Stufe ist mit dem Gate des Transistors Y1 und einem zweiten Anschluß des Transistors X1 sowie über den Kondensator 12 mit einem Taktsignal F1 verbunden. Ein Eingang der zweiten Stufe ist mit dem Ausgang der ersten Stufe verbunden und der Ausgang der zweiten Stufe ist mit dem Eingang der dritten Stufe verbunden. Der Aufbau der zweiten Stufe entspricht dem Aufbau der ersten Stufe wobei allerdings der Kondensator 21 nicht wie der Kondensator 11 mit dem Taktsignal F4, sondern mit dem Taktsignaleingang F2 und der Kondensator 22 nicht wie der Kondensator 12 mit dem Taktsignaleingang F1, sondern mit dem Taktsignaleingang F3 verbunden ist. Die Stufen 3 und 4 entsprechen in ihrem Aufbau und in ihrer Versorgung mit dem Taktsignal den ersten beiden Stufen und sind der zweiten Stufe nachgeschaltet. Am Ausgang der vierten Stufe ist eine in Durchflußrichtung geschaltete Diode D vorgesehen, an deren Kathodenanschluß die Ausgangsspannung Vpmp anliegt.

Die Boost-Transistoren Y1 . . . Y4 steigern zwar die Effizienz der Spannungspumpe, sind jedoch für die Erfindung nicht unbedingt erforderlich.

Aus der Versorgungsspannung Vdd, die hier beispielsweise zwischen 2,5 V und 5,5 V schwanken kann, werden die Pumptakte F1 und F3 und die Boost-Takte F2 und F4 beispielsweise durch einen Oszillator und eine nachfolgende Triggerlogik erzeugt. Die Taktspannungen F1 . . . F4 schwanken dabei im selben Bereich wie die Versorgungsspannung. Mit Hilfe einer Reglereinheit, beispielsweise einer Proportional/Differential-Reglereinheit PD, werden die Taktsignale bzw. -spannungen F1 . . . F4 derart gebildet, daß sich bei einer entsprechenden Eingangsspannung Vin die gewünschte Ausgangsspannung Vpmp auch ohne spezielle Beschaltung der Substratanschlüsse einstellt, sofern ein für die Spannungen geeigneter Regler vorliegt.

Als Reglereinheit kann auch ein einfacher P-Regler oder ein effizienterer aber komplizierterer PTD-Regler verwendet werden.

Darüber hinaus enthält die erfindungsgemäße Vorrichtung einen geregelten Spannungsteiler, der p-Kanal-Transistoren M1, M2 und M3 aufweist, wobei diese Transistoren M1 . . . M3 in Reihe geschaltet sind und die beiden Transistoren M2 und M3 als strombegrenzende Dioden beschaltet sind. Anstelle der strombegrenzenden Dioden sind auch andere strombegrenzende Elemente, wie beispielsweise ein oder mehrere Widerstände, denkbar. Ein erster Anschluß des Transistors M1 ist mit der Ausgangsspannung Vpmp und ein zweiter Anschluß des Transistors M1, dessen Gate mit Vdd beschaltet ist, mit einem ersten Anschluß des Transistors M2 verbunden, wobei der Verbindungsknoten eine Wannenspannung Vw liefert, die allen Substratanschlüssen der Transistoren X1 . . . X4 sowie Y1 . . . Y4 zugeführt wird. Ein zweiter Anschluß und ein Gateanschluß des Transistors M2, ist mit einem Substratanschluß und einem ersten Anschluß des Transistors M3 verbunden. Ein zweiter Anschluß und ein Gateanschluß des Transistors M3 ist mit Bezugspotential gnd verbunden.

Bei der vorliegenden Erfindung wird der vorhandene Substratsteuereffekt der Hochvolt-CMOS-Transistoren gezielt dazu benutzt, die Spannungspumpen bei kleinen Versorgungsspannungen Vdd effizienter zu machen und sie bei hohen Versorgungsspannungen Vdd so zu verschlechtern, daß eine Regelung wesentlich vereinfacht wird. Die Regelung ist einfacher, weil, wie in Fig. 2 gezeigt, der zu regelnde Spannungshub von Vpmp, bei einem Spannungshub von Vdd von hier 2,5 V bis 5,5 V, von 12,6 V auf nur 4,5 V reduziert wird.

Zu diesem Zweck müssen bei der geboosteten Ladungspumpe die Boostamplituden auf ca. 1 Volt reduziert werden, damit der Substratsteuereffekt zum Tragen kommt. Der Spannungsteiler der Transistoren M1 . . . M3 bewirkt über die Entkopplung der Versorgungsspannung Vdd über das Gate des Transistors M1 eine niedrige Wannenvorspannung Vw an den Substratanschlüssen der Transistoren X1 . . . X4 und ggf. Y1 . . . Y4 bei einer hohen Versorgungsspannung Vdd, was einem niedrigen Substratsteuerfaktor entspricht.

Bei einer Versorgungsspannung Vdd von beispielsweise 2,5 Volt beträgt die Wannenvorspannung Vw beispielsweise ca. 4,3 Volt und erreicht ab einem Versorgungsspannungswert von ca. 4,7 Volt einen Wert von etwa konstant 0,7 Volt. Bei Versorgungsspannungen Vdd von kleiner gleich 3,1 Volt fließt jeweils ein Leckstrom durch die in Vorwärtsrichtung gepolte Diode zwischen Source- und p-Wanne der Transistoren X1 . . . X4 und ggf. Y1 . . . Y4, wodurch die Wannenvorspannung Vw reduziert wird. Für den linear geregelten Bereich des Spannungsteilers aus den Transistoren M1 . . . M3, also für Versorgungsspannungen zwischen 3,1 Volt und 4,7 Volt, wird eine Empfindlichkeit der Pumpspannung auf die Ausgangsspannung von 0,9 Volt/1 Volt, gegenüber 4,4 Volt/1 Volt für eine Anordnung ohne den Spannungsteiler aus den Transistoren M1 . . . M3 erzielt. Diese geringere Abhängigkeit der Pumpenausgangsspannung von der Versorgungsspannung Vdd führt zu einer erheblichen Vereinfachung der Regelung.

In Fig. 2 ist ein Diagramm dargestellt, bei dem die Ausgangsspannung Vpmp über die Amplitude der Boost/Pumppulse F1 . . . F4 für die erfindungsgemaße Vorrichtung in einem Graph 1 und für eine entsprechende Vorrichtung ohne den Spannungsteiler aus den Transistoren M1 . . . M3 als Graph 2 dargestellt ist. Die Pumpspannungsamplitude der Pulse F1 und F3 entspricht dabei der Versorgungsspannung Vdd und das in Fig. 1 gezeigte Diagramm spiegelt folglich qualitativ auch die geringere Abhängigkeit der Pumpspannung Vpmp von der Versorgungsspannung Vdd im Falle der erfindungsgemäßen Vorrichtung wieder. Die Boostpulse weisen vorzugsweise eine Amplitude von 1 V auf.


Anspruch[de]
  1. 1. Vorrichtung zur Spannungsvervielfachung,

    bei der mindestens zwei Pumptransistoren (X1 . . . X4) als Reihenschaltung beschaltet sind, wobei ein erster Pumptransistor (X1) direkt mit einem Eingang (Vin) und letzter Pumptransistor (X4) direkt oder indirekt mit einem Ausgang (Vpmp) der Vorrichtung verbunden sind,

    bei der die Gates der ungeradzahligen Pumptransistoren (X1, X3) über erste Kapazitäten (11, 31) mit einem ersten Taktsignal (F4) und die geradzahligen Pumptransistoren (X2, X4) über weitere erste Kapazitäten (21, 41) mit einem zweiten Taktsignal (F2) beaufschlagt sind,

    bei der ungeradzahlige Verbindungsknoten (zwischen X1 und X2 bzw. X3 und X4) über zweite Kapazitäten (12, 32) mit einem dritten Taktsignal (F1) und geradzahlige Verbindungsknoten (zwischen X2 und X3 bzw. X4 und Vpmp oder D) der Reihenschaltung über weitere zweite Kapazitäten (22, 42) mit einem vierten Taktsignal (F3) beaufschlagt sind,

    dadurch gekennzeichnet,

    daß der Ausgang (Vpmp) der Vorrichtung mit einem Regler (PD) verbunden ist, der das erste, zweite, dritte und vierte Taktsignal (F1 . . . F4) aus- und einschaltet,

    und daß ein Spannungsteiler vorgesehen ist, der eine Teilspannung (Vw) der am Ausgang anliegenden Spannung (Vpmp) allen Substratanschlüssen der mindestens zwei Pumptransistoren (X1 . . . X4) zuführt.
  2. 2. Vorrichtung nach Anspruch 1, bei der das Gate eines jeweiligen Pumptransistors über einen jeweiligen Boost-Transistor (Y1 . . . Y4) mit dem jeweiligen Verbindungsknoten zum vorausgehenden Pumptransistor und das Gate des jeweiligen Boost-Transistors mit dem jeweiligen Verbindungsknoten zum nächsten Pumptransistor oder dem Eingang (Vin) der Vorrichtung verbunden sind und bei dem alle Substratanschlüsse der Boost-Transistoren (Y1 . . . Y4) und der Pumptransistoren (X1 . . . X4) mit der durch den Spannungsteiler gebildeten Teilspannung (Vw) versorgt sind.
  3. 3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Spannungsteiler aus einer Reihenschaltung von einem p-Kanal-MOS-Transistor (M1) und einem strombegrenzenden Element (M2, M3) gebildet ist, bei dem die Teilspannung (Vw) an einem Verbindungsknoten zwischen dem p-Kanal-MOS-Transistor (M1) und dem strombegrenzenden Element (M2, M3) anliegt, das mit Bezugspotential (gnd) verbunden ist, wobei ein vom Verbindungsknoten verschiedener Anschluß des ersten MOS-Transistors (M1) mit dem Ausgang der Vorrichtung (Vpmp) und der Gateanschluß des p-Kanal-MOS-Transistors (M1) mit der Versorgungsspannung (Vdd) verbunden ist.
  4. 4. Vorrichtung nach einem der Ansprüche 1 bis 3, bei der zwei weiteren MOS-Transistoren (M2, M3) als Dioden geschaltet sind und das strombegrenzende Element bilden.
  5. 5. Vorrichtung nach einem der vorhergehenden Ansprüche, bei dem die Reglereinrichtung (PD) zum An-und Ausschalten der Pump- und Boost-Takte (F1 . . . F4) einen Proportional/Differential-Regler aufweist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com