Warning: fopen(111data/log202004012310.log): failed to open stream: No space left on device in /home/pde321/public_html/header.php on line 107

Warning: flock() expects parameter 1 to be resource, boolean given in /home/pde321/public_html/header.php on line 108

Warning: fclose() expects parameter 1 to be resource, boolean given in /home/pde321/public_html/header.php on line 113
Elektronischer einpoliger Umschalter - Dokument DE19909521A1
 
PatentDe  


Dokumentenidentifikation DE19909521A1 09.09.1999
Titel Elektronischer einpoliger Umschalter
Anmelder The Whitaker Corp., Wilmington, Del., US
Erfinder Weigand, Christopher D., Woburn, Mass., US
Vertreter Klunker, Schmitt-Nilson, Hirsch, 80797 München
DE-Anmeldedatum 04.03.1999
DE-Aktenzeichen 19909521
Offenlegungstag 09.09.1999
Veröffentlichungstag im Patentblatt 09.09.1999
IPC-Hauptklasse H03K 17/693
IPC-Nebenklasse H04B 1/44   
Zusammenfassung Ein elektronischer einpoliger Umschalter (1) besitzt in einem ersten Schaltungszweig (4) zwischen einem gemeinsamen Anschluß (2) und einem ersten Anschluß (3) einen Serien-FET (9), in einem zweiten Schaltungszweig (6) zwischen dem gemeinsamen Anschluß (2) und einem zweiten Anschluß (5) einen Nebenschluß-FET (10), wobei letzterer von dem gemeinsamen Anschluß (2) um 90 Grad oder 1/4 Wellenlänge beabstandet ist. Eine Vorspannungsquelle legt eine Hochziehspannung an die Sources der jeweiligen FETs (9, 10) und an den gemeinsamen Anschluß (2), um diesen mit dem zweiten Anschluß (5) zu verbinden. Eine Steuerspannungsquelle (18) liefert eine erste Steuerspannung entgegengesetzten logischen Zustands an die Gates. Die Verarmungstyp-FETs leiten bei einer Summenspannung von Null aus Vorspannung und Steuerspannung und leiten auch, wenn die Gleichspannung unterbrochen ist, um eine Verbindung des gemeinsamen Anschlusses (2) mit dem ersten Anschluß (3) zu bilden.

Beschreibung[de]

Die Erfindung betrifft einen elektronischen einpoligen Umschalter. Ein bekannter Schalter ist mit PIN-Dioden ausgebildet, die zwischen leitenden und nicht-leitenden Zuständen umschalten. Jede PIN-Diode kann in den nicht-leitenden Zustand mit Hilfe einer in Sperrichtung gepolten Vorspannung (Sperrspannung) geschaltet werden, oder aber - in Abwesenheit einer Sperrspannung - durch einen massiven, dicken Aufbau, welcher die Schaltzeiten für die PIN-Diode erhöht und die elektrische Trennung begrenzt. Jede PIN-Diode hat eine charakteristisch langsame Schaltgeschwindigkeit und erfordert beträchtliche Gleichleistung.

Die Erfindung betrifft einen elektronischen einpoligen Umschalter, der wenig Gleichleistung erfordert und ohne signifikante zeitliche Verzögerung in einen Standardzustand zurückkehrt, wenn die Zufuhr von Gleichleistung zu dem Schalter unterbrochen wird. Die Erfindung betrifft weiterhin einen einpoligen Umschalter, der Feldeffekttransistoren (FETs) vom Verarmungstyp aufweist. Gemäß einer Ausführungsform steuern die FETs die schaltende Verbindung eines gemeinsamen HF-Anschlusses mit entweder einem ersten HF-Anschluß oder einem zweiten HF-Anschluß, und die FETs schalten den gemeinsamen HF-Anschluß ohne signifikante Zeitverzögerung an einen gewünschten HF-Anschluß, wenn die dem Schalter zugeführte Gleichleistung unterbrochen wird.

Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. Es zeigen:

Fig. 1 ein schematisches Diagramm eines elektronischen einpoligen Umschalters; und

Fig. 2 ein schematisches Diagramm einer Vorspannungsquelle für den in Fig. 1 gezeigten Schalter.

Gemäß Fig. 1 enthält ein elektronischer einpoliger Umschalter 1 einen gemeinsamen Anschluß 2, der umschaltbar ist zwischen einem ersten Anschluß 3 an einem ersten Schaltungszweig 4 einerseits und einem zweiten Anschluß 5 an einem zweiten Schaltungszweig 6 andererseits. Der erste und der zweite Schaltungszweig 5 und 6 sind an einen gemeinsamen Schaltungsknoten 7 des gemeinsamen Anschlusses 12 angeschlossen. Jeder Anschluß 2, 3 und 5 ist ein HF-Anschluß mit einem in Serie angeschlossenen Gleichstrom-Sperrkondensator 8. Typischerweise kann das an den gemeinsamen Anschluß 2 angelegte HF-Signal an den ersten Anschluß 3 und den zweiten Anschluß 5 gegeben werden, wobei es zwischen den beiden Anschlüssen umgeschaltet wird.

In dem ersten Schaltungszweig 4 verbindet mindestens ein Serien-FET 9 den gemeinsamen Schaltungsknoten 7 mit dem ersten Anschluß 3. Wenn jeder Serien-FET 9 sich im leitenden Zustand befindet, ist eine Verbindung zwischen dem gemeinsamen Anschluß 2 und dem ersten Anschluß 3 hergestellt.

In dem zweiten Schaltungszweig 6 ist der zweite Anschluß 5 mit mindestens einem Nebenschluß-FET 10 auf elektrisches Masse- oder Erdpotential 11 gelegt, und zwar über einen Gleichstrom-Sperrkondensator 8. Jeder Nebenschluß-FET 10 ist von dem gemeinsamen Verbindungsknoten des gemeinsamen Anschlusses durch ein Schaltelement 12 um 90 Grad oder 1/4 Wellenlänge getrennt, beispielsweise mit Hilfe eines frequenzmäßig abgestimmten konzentrierten Elements (Lumped Element) oder durch eine 1/4-Mikrostreifen-Verzögerungsleitung. Wenn jeder in Serie geschaltete FET 9 leitet, erscheint der erste Schaltungszweig 3 für jeden um 1/4 Wellenlängen entfernten Nebenschluß-FET 10 als offener Schaltkreis, was den zweiten Schaltungszweig 6 in einen Trennzustand bringt.

Der Einsatz von zwei Serien-FETs 9 in dem ersten Schaltungszweig 4, die voneinander um 90 Grad oder 1/4 Wellenlänge getrennt sind, erhöht die Trennung auf das Doppelte der Trennung eines einzelnen FET plus 6 dB. Folglich ist in dem ersten Schaltungszweig 4 ein zweiter Serien-FET 9 dargestellt. Ein Schaltkreiselement 13, beispielsweise ein in der Frequenz abgestimmtes konzentriertes Element oder eine 1/4-Wellenlängen-Mikrostreifen-MMIC-Verzögerungsleitung trennt die beiden Serien-FETs 9 voneinander.

In dem zweiten Schaltungszweig 6 sind zwei Nebenschluß-FETs 10 dargestellt, die voneinander um 90 Grad oder 1/4 Wellenlänge getrennt sind, was die Trennung auf das Doppelte der Trennung eines einzelnen FET + 6dB erhöht. Ein zusätzliches Schaltkreiselement 13, beispielsweise in der Frequenz abgestimmte, konzentrierte Elemente oder 1/4-Wellenlängen-Mikrostreifen-MMIC-Verzögerungsleitungen, trennen die beiden Serien-FET 9 voneinander.

Anhand der Fig. 2 soll im folgenden eine Quelle 14 für die Gleichvorspannung Vbias beschrieben werden. Die Vorspannungsquelle 14 enthält z. B. eine Versorgungsspannungsquelle oder eine Batterie, die eine Spannung Vbias = +5 V liefert. Für einen Schalter mit GaAs-Halbleiterstruktur kann die Spannung größer oder kleiner als 5 V sein, solange die Spannung zum Treiben des GaAs-Schalters ausreicht und kompartibel mit den Vorspannungs-Anforderungen des Treibers ist. Die Vorspannungsquelle 14 besitzt eine Gleichstromkopplung 15 von der +5 V-Vorspannungsquelle zur Masse 11, um das +5 V-Vorspannungs-Potential ohne signifikante Verzögerung rasch gegen Masse 11 zu entladen.

Um den gemeinsamen Anschluß 2 mit dem zweiten Anschluß 5 zu verbinden, legt die Vorspannungsquelle 14 eine erste Hochziehspannung, hier als Vorspannung Vbias = +5 V bezeichnet, an die Hochziehwiderstände der FET-Sources 16 der betreffenden FETs 9 und 10 und an den gemeinsamen Anschluß 2 bei 17.

Die jeweiligen FETs 9 und 10 sind Verarmungstyp-FETs, die nur dann leiten, wenn ihre GS-Übergänge nicht vorgespannt sind, eine Spannung von Null haben. Es wird also die Spannung an dem Gate-Source-Übergang an jedem FET 9 und 10 VGS = -5 V, und die FETs 9 und 10 werden abgeschnürt, was jeden der auf Masse geführten Nebenschlüsse von dem zweiten Schaltungszweig 6 abtrennt, so daß der gemeinsame Anschluß 2 mit dem zweiten Anschluß 5 verbunden wird. Der erste Anschluß 3 wird von dem gemeinsamen Anschluß 2 getrennt, bedingt durch das Sperren-oder Abschalten jedes der Serien-FETs 10 in dem ersten Schaltungszweig 4.

Aus Fig. 1 ist weiter ersichtlich, daß das Umschalten der Verbindung von dem gemeinsamen Anschluß 2 auf den ersten Anschluß 3 folgendermaßen abläuft: eine Quelle 18 für eine Gleich-Steuerspannung VSteuer liefert eine zweite Vorspannung, hier als VSteuer = +5 V bezeichnet, durch die die Spannung an der Gate-Source-Strecke der FETs 0 V wird. Legt man z. B. VSteuer = +5 V an die eine Seite der GS-Übergänge, während die Vorspannung Vbias = +5 V an die andere Seite der GS-Übergänge gelegt wird, so steht an dem Gate-Source-Übergang keine Spannung an. Da die FETs 9 und 10 Verarmungstyp-FETs sind, leiten sie bei einer Summe von Null aus der Vorspannung Vbias und der Steuerspannung VSteuer, so daß der gemeinsame Anschluß 2 auf den ersten Anschluß 3 geschaltet wird.

Der erste Schaltungszweig 4 soll leiten, wenn die Gleichspannungsversorgung unterbrochen wird. Beispielsweise können die FETs 9 und 10 leiten, wenn die Gleichspannungsversorgung für die Quellen 14 und 18 der ersten Vorspannung Vbias bzw. der ersten Steuerspannung VSteuer unterbrochen wird, damit eine Verbindung von dem gemeinsamen Anschluß 2 zu dem zweiten Anschluß 5 umgeschaltet wird auf eine Verbindung des gemeinsamen Anschlusses 2 mit dem ersten Anschluß 3. Bei der Unterbrechung der Gleichspannungsversorgung ist der zweite Schaltungszweig 6 des einpoligen Umschalters 1 nicht-leitend.

Die Verwendung der FETs 9 und 10 als Schaltelemente bedeutet, daß der Vorstrom des Schalters 1 eine Größenordnung von einigen mA (Milliampere) aufweist, so daß man mit einer kleinen Batterie für die Gleichspannungsversorgung auskommt. Obschon in der Zeichnung Einzelgate-FETs dargestellt sind, um bei niedriger HF-Leistung zu arbeiten, können, wenn Betrieb bei einer höheren HF-Leistung erwünscht ist, Doppelgate-FETs oder Dreifachgate-FETs vorgesehen werden, um den Betrieb bei einer höheren HF-Leistung zu ermöglichen.

Die Verarmungstyp-FETs 9 und 10 weisen eine Schaltzeit von annähernd 25 ns (Nanosekunden) auf, insbesondere wenn die FETs als GaAs-Elemente ausgebildet sind. Zum Vergleich: eine PIN-Diode kann mit Hilfe einer in Sperrichtung gepolten Vorspannung in den nicht-leitenden Zustand umschalten, oder - bei nicht vorhandener Sperrspannung - aufgrund eines massiven, dicken Aufbaus, der die Schaltzeiten der PIN-Diode erhöht, wodurch die elektrische Abtrennung beschränkt wird. Ein PIN-Dioden-Schalter arbeitet bei relativ hohen Anforderungen an die Gleichleistung und eignet sich nicht für solche Anwendungen, bei denen eine geringe Gleichstrom-Verlustleistung gefordert wird.

Durch die Verwendung von Verarmungstyp-FETs befindet sich jeder FET 9 und 10 in einem Zustand niedrigen Widerstands, ist also leitend oder eingeschaltet, wenn keine Gleichspannung angelegt wird. Jeder in Reihe geschalteter FET 10 ist bei Fehlen von Gleichspannung eingeschaltet, genauso wie wenn eine Vorspannung VGS = 0,0 V an dem GS-Übergang jedes FET 10 vorhanden ist. Jeder in Reihe geschaltete FET 9 verbindet das HF-Signal an dem gemeinsamen Anschluß 2 mit dem Ausgangsanschluß 3, wenn an dem GS-Übergang jedes FET 9 und 10 eine Spannung VGS = 0,0 V vorhanden ist. Der zweite Schaltungszweig 6 des Schalters 1 ist nicht-leitend, da jeder als Nebenschluß geschaltete FET 10 bei Abstimmung auf die interessierende Frequenz von dem Verbindungsknoten 7 des gemeinsamen Anschlusses 2 um 1/4 Wellenlänge oder 90 Grad entfernt ist.

Die Spannung VGS = 0,0 V erhält man, wenn die Vorspannung Vbias = +5 V und die Steuerspannung VSteuer = +5 V ist.

Im Standardzustand des Schalters 1 verbindet der Schalter den gemeinsamen Anschluß 2 mit dem ersten Anschluß 3, wenn die Vorspannung Vbias = 0,0 V aufgrund einer Unterbrechung der Gleichspannungsversorgung ist, und auch die Steuerspannung VSteuer = 0,0 V ist. Die Quelle 14 für die Vorspannung besitzt von der +5 V-Vorspannungsquelle gegen Masse 11 eine Gleichstromableitung, so daß bei Unterbrechung der Versorgungsspannung das Vorspannungspotential von + 5 V rasch gegen Masse oder elektrisches Erdpotential entladen wird. Eine Spannung von VGS = 0,0 V ist dann an dem GS-Übergang jedes FET 9 und 10 vorhanden.

Wenn der Wunsch besteht, den gemeinsamen Anschluß 2 mit dem zweiten Anschluß 5 zu verbinden, wird die Steuerspannung an der Quelle 18 auf 0,0 V eingestellt, so daß VSteuer = 0,0 V ist, während die Vorspannung Vbias = +5 V beträgt. Die Spannung an jedem GS-Übergang der FETs 9 und 10 wird dadurch VGS = -5 V, und es erfolgt eine Abschnürung des Stroms in den FETs 9 und 10, wodurch ein Nebenschluß von dem zweiten Schaltungszweig 6 beseitigt wird und der gemeinsame Anschluß 2 mit dem zweiten Anschluß 5 verbunden wird. Der erste Anschluß 3 wird von dem gemeinsamen Anschluß 2 abgetrennt, da jeder der Serien-FETs 10 in dem ersten Schaltungszweig 4 sperrt.


Anspruch[de]
  1. 1. Elektronischer einpoliger Umschalter (1), umfassend:

    einen gemeinsamen Anschluß (2), der umschaltbar ist zwischen einem ersten Anschluß (3) in einem ersten Schaltungszweig (4) und einem Anschluß (5) in einem zweiten Schaltungszweig (6),

    einen Serienschalter (9) in dem ersten Schaltungszweig (4) zwischen dem gemeinsamen Anschluß (2) und dem ersten Anschluß (3),

    einen Nebenschluß-Schalter (10) in dem zweiten Schaltungszweig (6) zwischen dem gemeinsamen Anschluß (2) und dem zweiten Anschluß (5), wobei der Nebenschlußschalter mit Masse verbunden ist, der Nebenschluß- und der Serienschalter um 90 Grad oder 1/4 Wellenlänge gegenüber dem gemeinsamen Anschluß beabstandet sind,

    dadurch gekennzeichnet, daß die Schalter (9, 10) als Feldeffekttransistoren (FETs) ausgebildet sind,

    daß eine Vorspannungsquelle (14) eine Hochziehspannung an die Gates der FETs und den gemeinsamen Anschluß (2) legt, um eine Verbindung des gemeinsamen Anschlusses (2) mit dem zweiten Anschluß (3) zu schaffen,

    daß eine Steuerspannungsquelle (18) eine zweite, als Steuerspannung bezeichnete Vorspannung entgegengesetzter Polarität an die erwähnten Gates legt,

    daß die FETs bei einer Summe von Null der Vorspannung und der Steuerspannung leiten, um dabei die Verbindung des gemeinsamen Anschlusses (2) mit dem ersten Anschluß (3) zu schalten, und

    daß die FETs (9, 10) leiten, wenn die Gleichspannung der Vorspannungsquelle und der Steuerspannungsquelle unterbrochen wird, damit die Verbindung des gemeinsamen Anschlusses (2) mit dem ersten Anschluß (3) hergestellt wird.
  2. 2. Schalter nach Anspruch 1, dadurch gekennzeichnet, daß der gemeinsame Anschluß (2) und der erste und der zweite Anschluß (3, 5) jeweils mit Gleichstrom-Sperrkondensatoren (8) ausgestattet sind.
  3. 3. Schalter nach Anspruch 1 oder 2, bei dem eine 1/4-Wellenlängen-Mikrostreifenleitung den Nebenschluß-FET (10) um 90 Grad oder 1/4 Wellenlänge gegenüber dem gemeinsamen Anschluß (2) beabstandet.
  4. 4. Schalter nach einem der Ansprüche 1 bis 3, bei dem ein konzentriertes Element (Lumped Element) den Nebenschluß-FET (10) um 90 Grad oder 1/4 Wellenlänge gegenüber dem gemeinsamen Anschluß (2) beabstandet.
  5. 5. Schalter nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß Mehrfach-Nebenschluß-FETs (10) in dem zweiten Schaltungszweig (6) zwischen dem zweiten Anschluß (5) und dem erstgenannten Nebenschluß-FET vorgesehen sind, wobei die Nebenschluß-FETs voneinander um 90 Grad oder 1/4 Wellenlänge beabstandet sind.
  6. 6. Schalter nach einem der vorhergehenden Ansprüche, gekennzeichnet durch Mehrfach-Nebenschluß-FETs (10) in dem zweiten Schaltungszweig (6) mit gegenseitigem Abstand von 90 Grad oder 1/4 Wellenlänge.
  7. 7. Schalter nach einem der vorhergehenden Ansprüche, gekennzeichnet durch Mehrfach-Serien-FETs in dem ersten Schaltungszweig (4), voneinander um 90 Grad oder 1/4 Wellenlänge beabstandet, und Mehrfach-Nebenschluß-FETs (10) in dem zweiten Schaltungszweig (6) mit einem gegenseitigen Abstand von 90 Grad oder 1/4 Wellenlänge.
  8. 8. Schalter nach einem der vorhergehenden Ansprüche, umfassend:

    einen oder mehrere Serien-FET (9) in dem ersten Schaltungszweig (4) zwischen dem gemeinsamen Anschluß (2) und dem ersten Anschluß (3), und

    einen oder mehreren Nebenschluß-FETs (10) in dem zweiten Schaltungszweig (6) zwischen dem gemeinsamen Anschluß (2) und dem zweiten Anschluß (5).
  9. 9. Schalter nach einem der vorhergehenden Ansprüche, bei dem die FETs (9, 10) Verarmungstyp-FETs sind.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

  Patente PDF

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com