PatentDe  


Dokumentenidentifikation DE19912467A1 21.10.1999
Titel Editiervorrichtung und Erzeugungsverfahren zur Definition der physikalischen Umsetzung
Anmelder Advantest Corp., Tokio/Tokyo, JP
Erfinder Yoshinaga, Masayuki, Tokio/Tokyo, JP
Vertreter Betten & Resch, 80469 München
DE-Anmeldedatum 19.03.1999
DE-Aktenzeichen 19912467
Offenlegungstag 21.10.1999
Veröffentlichungstag im Patentblatt 21.10.1999
IPC-Hauptklasse G11C 29/00
IPC-Nebenklasse G11C 8/00   G01R 31/3183   
Zusammenfassung Diese Beschreibung offenbart die Editiervorrichtung und das Erzeugungsverfahren zur Definition der physikalischen Umsetzung zum Erzeugen einer Definition der physikalischen Umsetzung, um aus einer physikalischen Adresse in einem Halbleiterspeicher eine logische Adresse zu erhalten. Nach dem Einstellen der Adressenparameter, die sich auf den Inhalt zum Einstellen der physikalischen Adresse und der logischen Adresse beziehen, werden mehrere Elemente eingestellt, deren Struktureinheit eine Speicherzelle des Halbleiterspeichers oder mehrere zueinander benachbarte Speicherzellen sind. Außerdem wird für jedes dieser Elemente eine logische Adresse spezifiziert. Infolgedessen wird eine aus den mehreren Elementen bestehende Anordnung erzeugt.

Beschreibung[de]
Hintergrund der Erfindung

Die vorliegende Erfindung bezieht sich auf eine Editiervorrichtung und auf ein Erzeugungsverfahren zur Definition der physikalischen Umsetzung zum Erzeugen einer Definition der physikalischen Umsetzung zum Umsetzen einer physikalischen Adresse einer Speicherzelle in einem Halbleiterspeicher in eine logische Adresse und in eine E/A-Nummer.

Ein Halbleiterspeicher-Testsystem ist ein System zum Untersuchen eines Ausfalls einer jeder Speicherzelle in einem (im folgenden einfach Speicher genannten) Halbleiterspeicher durch Lesen von Daten aus jeder Speicherzelle oder durch Schreiben von Daten in jede Speicherzelle. Im allgemeinen enthält ein Halbleiterspeicher-Testsystem, wie es Fig. 43 zeigt, einen Taktgenerator 110, einen Mustergenerator 112, einen Signalformgeber 114, einen Logikkomparator 116 sowie einen Ausfallspeicher 118. Nach der Signalformgebung durch den Signalformgeber 114 werden eine Adresse und Daten, die durch den Mustergenerator 112 erzeugt werden, in den Speicher im Test (MUT) eingegeben. Der Logikkomparator 116 vergleicht die von dem MUT gelesenen Daten mit einem von dem Mustergenerator 112ausgegebenen erwarteten Wert und beurteilt, ob der Test bestanden oder nicht bestanden wurde. Der Ausfallspeicher 118 sichert die Ausfallinformationen jeder Adresse von einem von dem Logikkomparator 116 ausgegebenen Ausfallsignal sowie ein von dem Mustergenerator 112 ausgegebenes Adressensignal. Eine Reihe dieser Operationen werden mit einem von dem Taktgenerator 110 in jede Einheit eingegebenen Systemtakt synchronisiert.

Auf diese Weise werden die auf das Bestehen oder Nichtbestehen einer jeder Speicherzelle des MUT bezogenen Daten in dem in dem Halbleiterspeicher-Testsystem enthaltenen Ausfallspeicher 118 gesichert. Außerdem wird eine Ausfalluntersuchung des Speichers durch das Sammeln der Daten und durch das Prüfen des Inhalts der Daten durch ein Host-System und dergleichen ausgeführt.

Die physikalische Anordnung der tatsächlichen Speicherzellen kann übrigens häufig von den in den Speicher eingegebenen Adresseninformationen (der logischen Adresse) verschieden sein. Somit ist selbst beim Lesen der in dem obenbeschriebenen Ausfallspeicher 118 gesicherten Ausfallinformationen nicht bekannt, welche Speicherzelle fehlerhaft ist.

Eine Abbildung, die eine Speicheradresse zeigt, bei der ein Ausfall erfaßt wird, heißt eine "Ausfall-Bitmap". Eine Ausfall-Bitmap wird in eine logische Ausfall-Bitmap und in eine physikalische Ausfall-Bitmap unterteilt. Die logische Ausfall-Bitmap ist eine vierdimensionale Ausfall-Bitmap, bei der die logischen Adressen X, Y und Z sowie eine E/A-Nummer als Koordinaten verwendet werden, wobei sie im Fall der Nichtverwendung der logischen Adresse Z zu einer dreidimensionalen Abbildung wird. Diese logische Ausfall-Bitmap kann auf der Grundlage der von dem obenbeschriebenen Ausfallspeicher 118 gelesenen Ausfallinformationen erhalten werden. Die physikalische Ausfall-Bitmap ist eine zweidimensionale Ausfall-Bitmap, bei der die physikalischen Adressen X und Y als Koordinaten verwendet werden, wobei sie beim Bestätigen der physikalischen Anordnung einer fehlerhaften Speicherzelle des Speichers verwendet wird. Da die Ausfalluntersuchung des Speichers üblicherweise unter Verwendung dieser physikalischen Ausfall-Bitmap ausgeführt wird, ergibt sich die Notwendigkeit, eine durch den Ausfallspeicher 118 erhaltene logische Ausfall-Bitmap in eine physikalische Ausfall-Bitmap umzusetzen.

Im allgemeinen wird die Umsetzung einer logischen Ausfall-Bitmap in eine physikalische Ausfall-Bitmap als "physikalische Umsetzung" bezeichnet. In einem umfassenden Sinn wird das Erhalten einer zweidimensionalen Ausfall-Bitmap unter Verwendung einer logischen Ausfall- Bitmap und einer Definition der physikalischen Umsetzung als eine physikalische Umsetzung bezeichnet. Definition der physikalischen Umsetzung bedeutet hier Informationen zum Ausführen der physikalischen Umsetzung, wobei die Informationen Informationen zum schnellen Erhalten logischer Adressen sowie einer E/A-Nummer aus einer physikalischen Adresse umfassen.

Die obenbeschriebene Definition der physikalischen Umsetzung wird unter Verwendung einer Editiervorrichtung zur Definition der physikalischen Umsetzung ausgeführt. Im folgenden wird ein Erzeugungsverfahren zur Definition der physikalischen Umsetzung unter Verwendung einer herkömmlichen Editiervorrichtung zur Definition der physikalischen Umsetzung beschrieben.

(1) Einstellen der Adressenparameter

Zunächst werden verschiedene Adressenparameter eingestellt. Konkret werden die folgenden Parameter eingestellt:

  • - die Größe der horizontalen logischen Adresse: HL,
  • - die Größe der vertikalen logischen Adresse: VL,
  • - die E/A-Größe EA,
  • - die Größe der horizontalen physikalischen Adresse: HP,
  • - die Größe der vertikalen physikalischen Adresse: VP,
  • - die Achsen der Adresse.

Hier werden die jeweiligen Werte in der Weise eingestellt, daß die Formel HL × VL × EA = HP × VP gelten kann. Zum Beispiel werden HL = 32, VL = 16, EA = 4, HP = 64 und VP = 32 eingestellt, während die X-Achse in der horizontalen Richtung und die Y-Achse in der vertikalen Richtung eingestellt wird.

(2) Erzeugung einer Einheitsanordnung

Als nächstes wird eine Einheitsanordnung erzeugt. Diese Einheitsanordnung besitzt drei Arten von Informationen, d. h. eine Breite, eine Höhe und eine Lage eines Ursprungs. Obgleich mehrere Einheiten mit voneinander verschiedenen Größen zulässig sind, sind die Einheitsentwürfe über eine kleinste Grundeinheitsanordnung hinaus ganzzahlige Vielfache der Größe der Grundeinheitsanordnung.

Die Fig. 44A und 44B sind Diagramme, die konkrete Beispiele der Einheitsanordnung zeigen. Bezüglich einer in Fig. 44A gezeigten Einheitsanordnung "a" ist die Breite auf 24, die Höhe auf 4 und ein Ursprung auf oben rechts eingestellt. Außerdem ist bezüglich einer in Fig. 44B gezeigten Einheitsanordnung "b" die Breite auf 8, die Höhe auf 4 und der Ursprung auf oben links eingestellt.

(3) Erzeugung einer Blockanordnung

Als nächstes wird eine Blockanordnung erzeugt. Die Blockanordnung ist eine Anordnung, in der mehrere Einheiten in einem Gittermuster angeordnet sind und in der jeder Einheit eine Einheitsanordnung und eine E/A-Nummer zugewiesen wird. Solange die Höhe oder die Breite jeder Zeile oder jeder Spalte gleich sind, brauchen die Größen der in einem Block enthaltenen Einheiten nicht gleich zu sein.

Die Fig. 45A und 45B sind Diagramme, die konkrete Beispiele der Blockanordnung zeigen. Eine in Fig. 45A gezeigte Blockanordnung A ist auf 2 Spalten und 4 Zeilen eingestellt und wird durch Kombinieren der in Fig. 44A gezeigten Einheitsanordnung "a" mit der in Fig. 44B gezeigten Einheitsanordnung "b" in der horizontalen Richtung und durch abwechselndes Kombinieren von Einheitsanordnungen mit den E/A-Nummern 0 und 1 in der vertikalen Richtung gebildet. Somit ist die Breite der Blockanordnung A auf 32 und die Höhe auf 16 eingestellt. Ähnlich ist die Breite einer in Fig. 45B gezeigten Blockanordnung B auf 2 Spalten und 4 Zeilen eingestellt und wird durch Kombinieren der in Fig. 44A gezeigten Einheitsanordnung "a" mit der in Fig. 44B gezeigten Einheitsanordnung "b" in der horizontalen Richtung und durch abwechselndes Kombinieren der Einheitsanordnungen mit den E/A-Nummern 2 und 3 in der vertikalen Richtung gebildet. Somit ist die Breite der Blockanordnung B auf 32 und die Höhe auf 16 eingestellt.

(4) Erzeugung einer Hauptanordnung

Als nächstes wird eine Hauptanordnung erzeugt. Die Hauptanordnung ist eine Anordnung, bei der mehrere Blöcke in einem Gittermuster angeordnet sind und bei der jedem Block eine Blockanordnung und eine laufende Nummer zugewiesen wird. Da für die laufende Nummer eine Reihenfolge sinnvoll ist, sind wiederholte Nummern unzulässig. Die den Blöcken zugewiesenen Blockanordnungen sollten in der horizontalen Richtung bzw. ebenfalls in der vertikalen Richtung die gleiche jeweilige Anzahl von Einheiten haben und sollten außerdem in der horizontalen Richtung bzw. ebenfalls in der vertikalen Richtung die gleiche jeweilige Anzahl von Speicherzellen haben.

Fig. 46 ist ein Diagramm, das ein konkretes Beispiel einer Hauptanordnung zeigt. In der in Fig. 46 gezeigten Hauptanordnung sind die jeweiligen Blocknummern in der horizontalen und in der vertikalen Richtung auf 2 eingestellt, wobei die Hauptanordnung aus einer Kombination der Blockanordnungen A und B mit den Blockanordnungen B und A besteht. Außerdem ist für die Blockanordnung A oben links die laufende Nummer "1", für die Blockanordnung A unten rechts die laufende Nummer "4", für die Blockanordnung B oben rechts die laufende Nummer "7" und für die Blockanordnung B unten links die laufende Nummer "9" eingestellt.

(5) Einstellen der Prioritätsrichtung bei der Adressenzuweisung

Nachfolgend wird entweder die horizontale Richtung oder die vertikale Richtung als die Prioritätsrichtung bei der Adressenzuweisung eingestellt.

Nach dem Abschluß des Definitionsvorgangs durch die obigen Operationen (1) bis (5) werden die logischen Adressen X und Y automatisch gemäß den folgenden Vorschriften zugewiesen:

  • - Der Ursprung einer physikalischen Adresse sollte sich immer oben links befinden.
  • - Falls die horizontale Richtung die X-Richtung und die vertikale Richtung die Y-Richtung ist, sollte auch in einer physikalischen und in einer logischen Adresse die horizontale Richtung die X-Richtung und die vertikale Richtung die Y-Richtung sein. Falls im Gegenteil die horizontale Richtung die Y-Richtung und die vertikale Richtung die X-Richtung ist, sollte auch in einer physikalischen und in einer logischen Adresse die horizontale Richtung die Y-Richtung und die vertikale Richtung die X- Richtung sein.
  • - Eine logische Adresse sollte nacheinander von einer niedrigen Adresse her zugewiesen werden.
  • - Falls die Prioritätsrichtung bei der Adressenzuweisung die horizontale Richtung ist, sollte die Zuweisung einer logischen Adresse bevorzugt in der horizontalen Richtung erfolgen. Falls die Prioritätsrichtung bei der Adressenzuweisung im Gegenteil die vertikale Richtung ist, sollte die Zuweisung einer logischen Adresse bevorzugt in der vertikalen Richtung erfolgen.
  • - Wenn eine Adresse in der Prioritätsrichtung den Maximalwert in der Richtung erreicht, sollte die Adresse in der Prioritätsrichtung zu 0 werden, während eine Adresse in der Nichtprioritätsrichtung einen Wert erhalten sollte, der sich durch Addieren von eins zur zuletzt zugewiesenen Adresse ergibt.
  • - Eine logische Adresse sollte nacheinander von dem Block mit der kleinsten laufenden Nummer her zugewiesen werden.
  • - Die logische Adresse sollte von einer oben links in einem Block befindlichen Einheit zugewiesen werden.
  • - Falls die Prioritätsrichtung bei der Adressenzuweisung die horizontale Richtung ist, werden den Einheiten in einem Block die logischen Adressen in der Reihenfolge der Priorität der horizontalen Richtung zugewiesen. Falls die Prioritätsrichtung bei der Adressenzuweisung im Gegenteil die vertikale Richtung ist, werden den Einheiten in einem Block die logischen Adressen in der Reihenfolge der Priorität der vertikalen Richtung zugewiesen.
  • - Die Adressen in einer Einheit sollten vom Ursprung der Einheit her nacheinander zugewiesen werden.

Fig. 47 ist ein erläuterndes Diagramm, das ein Verfahren zur Darstellung der in einer Einheit zugewiesenen logischen Adressen zeigt. In dem in Fig. 47 gezeigten Beispiel ist bei dem oben rechts eingestellten Ursprung eine logische Adresse in der horizontalen Richtung X in dem Bereich von 0-23 eingestellt, während eine logische Adresse in der vertikalen Richtung Y in dem Bereich von 0-3 eingestellt ist. Außerdem ist die dieser Einheit entsprechende E/A-Nummer auf 0 eingestellt.

Fig. 48 ist ein Diagramm, das ein konkretes Beispiel für das Zuweisen logischer Adressen in einer Hauptanordnung gemäß den obenbeschriebenen Vorschriften zeigt. Dies zeigt ein Beispiel der Verwendung der in den Fig. 46 gezeigten Hauptanordnung, der in den Fig. 45A und 45B gezeigten Blockanordnungen und der in den Fig. 44A und 44B gezeigten Einheitsanordnungen sowie des Definierens der horizontalen Richtung als die Prioritätsrichtung bei der Adressenzuweisung.

Falls die logischen Adressen unter Verwendung der obenbeschriebenen herkömmlichen Editiervorrichtung zur Definition der physikalischen Umsetzung zugewiesen werden, tritt übrigens das folgende Problem auf:

  • (1) Ein Anwender kann nicht die Reihenfolge der Adressenzuweisung in einer Blockanordnung einstellen. Zum Beispiel erhalten in der Blockanordnung mit einer laufenden Nummer "1" in der in Fig. 48 gezeigten Hauptanordnung (der Blockanordnung oben links) zwei in der ersten Zeile angeordnete Einheitsanordnungen nachfolgend logische Adressen von der nächsten Einheit bis nach oben links, d. h. bis zum Ursprung. Somit ist es im Gegenteil unmöglich, von einer Einheit oben rechts nacheinander eine logische Adresse zuzuweisen. Außerdem ist es beim Vorhandensein von vier Einheiten unmöglich, den Mitteleinheiten logische Adressen zuzuordnen, nachdem beiden Seiten der Einheiten logische Adressen zugewiesen und die Mitteleinheiten übersprungen wurden.

    Um die Zuweisung dementsprechender logischer Adressen auszuführen, müssen infolgedessen reichlich kleine Blöcke erzeugt werden und muß die Reihenfolge der logischen Adressen beim Konstruieren jeweiliger laufender Nummern ausgetauscht werden. Somit wird das Zuweisen der logischen Adressen kompliziert.
  • (2) Eine Blockdefinition, bei der die logischen Adressen in einem Block nicht aufeinander folgen, kann nicht ausgeführt werden.

    Da die Zuweisung, wie z. B. in Fig. 49 gezeigt ist, in der Weise ausgeführt wird, daß die logischen Adressen in einem Block aufeinander folgen können, können die logischen Adressen nicht in der Weise zugewiesen werden, daß die logischen Adressen in zwei Blöcken als Ganzes aufeinanderfolgend werden. Um die Zuweisung der dementsprechenden logischen Adressen auszuführen, müssen reichlich kleine Blöcke einschließlich einer Einheit oder mehrerer Einheiten mit aufeinanderfolgenden logischen Adressen erzeugt werden, wobei die Reihenfolge der logischen Adressen mit den konstruierten jeweiligen laufenden Nummern ausgetauscht werden muß. Somit wird das Zuweisen der logischen Adressen kompliziert.
  • (3) Die Blockgröße sollte gleich sein. Zum Beispiel kann die in Fig. 50 gezeigte Hauptanordnung nicht erzeugt werden.
  • (4) Eine Definition der physikalischen Umsetzung, in der nicht alle logischen Adressen enthalten sind, kann nicht erzeugt werden. Da die physikalische Umsetzung kompliziert ist und eine lange Verarbeitungszeit erfordert, sind die einem Teil der Speicherzellen im Speicher entsprechenden logischen Adressen, falls die physikalische Umsetzung für den Teil der Speicherzellen ausgeführt wird, im allgemeinen möglicherweise nicht aufeinanderfolgend. Falls z. B. versucht wird, die in Fig. 51 gezeigte Hauptanordnung zu erzeugen, sind die logischen Adressen in der horizontalen Richtung 50-6F nicht enthalten, was daher den obenbeschriebenen Vorschriften widerspricht. Somit kann keine einer solchen Hauptanordnung entsprechende Definition der physikalischen Umsetzung erzeugt werden.
  • (5) In dem Moment, in dem die Größe der in einem Block enthaltenen Einheiten nicht gleichförmig ist, ist eine Zuweisungsvorschrift nicht angemessen. Fig. 52 ist ein Diagramm, das einen Zustand des Zuweisens logischer Adressen zeigt, wenn die Prioritätsrichtung bei der Adressenzuweisung in der in Fig. 48 gezeigten Hauptanordnung in die vertikale Richtung geändert wird. Unter der Voraussetzung, daß die Adressenzuweisung gemäß der in Fig. 46 gezeigten laufenden Nummer ausgeführt wird, wird zunächst dem oben links angeordneten Block eine logische Adresse zugewiesen. Unter Beachtung der der E/A-Nummer "0" entsprechenden folgenden Einheiten werden die logischen Adressen in dieser Reihenfolge den Einheiten "a", "b", "c" und "d" zugewiesen. Wenn auf diese Weise vier Einheiten logische Adressen zugewiesen werden, erreichen die logischen Adressen in der vertikalen Richtung 15H, was der Höhe des Blocks entspricht. Beim nächsten Zuweisen einer logischen Adresse wird somit, nachdem zu dem letzten Wert der logischen Adresse in der horizontalen Richtung 1 addiert wurde, eine Adresse in der vertikalen Richtung von dem Anfangswert zugewiesen. Somit werden die logischen Adressen gemäß der laufenden Nummer bis zu einer in dem Block unten rechts enthaltenen Einheit "e" zugewiesen. Falls die logische Adresse in der horizontalen Richtung jedoch durch Addieren von 1 zum letzten Wert "7" zu gemacht 8 wird, wird diese logische Adresse gleich der der Einheit "a" zugeordneten logischen Adresse, so daß somit ein Fehler auftritt. Da eine Kombination von Einheiten mit irregulären Größen zulässig ist, kann die widersprüchliche Zuweisung der logischen Adressen auf diese Weise ausgeführt werden.
  • (6) Obgleich eine laufende Nummer eingestellt werden muß, die vor dem Zuweisen der logischen Adressen die Reihenfolge jedes Blocks definiert, ist es schwer, diese laufende Nummer angemessen einzustellen. Ein unerfahrener Anwender benötigt somit für das Einstellen der laufenden Nummer eine lange Zeit, wobei er das Zuweisen der logischen Adressen durch das Austauschen der laufenden Nummern häufig wiederholen muß, womit die Komplexität wächst. Insbesondere, da unlängst eine große Speicherkapazität auf den Markt gebracht wurde, besteht auch die Tendenz eines deutlichen Anwachsens der Anzahl der Blöcke in einer Hauptanordnung. Da ein Anwender somit eine lange Zeit für den Vorgang des Einstellens der laufenden Nummer benötigt, verliert er das Interesse am Erzeugen der Definition der physikalischen Umsetzung.
  • (7) Da der Ursprung der physikalischen Adresse oben links festgelegt ist, muß die laufende Nummer jedes Blocks durch Verringern der Größe jedes Blocks konstruiert werden.

Auf diese Weise gibt es Probleme, daß die Arbeitseffizienz beim Erzeugen der Definition der physikalischen Umsetzung unter Verwendung des herkömmlichen Verfahrens infolge der vielen Beschränkungen sinkt. Somit ist ein Verfahren wünschenswert, das wenigen Beschränkungen unterliegt und die Arbeitseffizienz erhöhen kann.

ZUSAMMENFASSUNG DER ERFINDUNG

Die vorliegende Erfindung wird angesichts dieser Punkte geschaffen und dient der Schaffung einer Editiervorrichtung und eines Erzeugungsverfahrens zur Definition der physikalischen Umsetzung, die wenigen Beschränkungen unterliegen und die Arbeitseffizienz erhöhen können.

Eine Editiervorrichtung zur Definition der physikalischen Umsetzung gemäß einer zweckmäßigen Ausführung der vorliegenden Erfindung erzeugt eine Anordnung über das folgende Verfahren. Demgemäß spezifiziert eine Adressenparameter- Einstelleinrichtung die Adressenparameter einschließlich der Informationen in bezug auf die Einstellung des Inhalts der physikalischen Adressen und der logischen Adressen eines Halbleiterspeichers. Außerdem stellt die Anordnungseinrichtung mehrere Elemente ein, deren Struktureinheit eine Speicherzelle oder mehrere Speicherzellen sind, und spezifiziert für jedes dieser Elemente eine logische Adresse. Somit kann die Definition der physikalischen Umsetzung, die die Beziehung zwischen der physikalischen Adresse und der logischen Adresse definiert, durch direktes Spezifizieren der logischen Adresse jedes in der Anordnung enthaltenen Elements erzeugt werden. Somit braucht nicht wie bei einer herkömmlichen Vorrichtung das komplizierte Einstellen wie etwa das Einstellen einer laufenden Nummer, die die Reihenfolge der Zuweisung der logischen Adressen spezifiziert, ausgeführt zu werden. Somit bestehen nur wenige Beschränkungen, womit die Arbeitseffizienz zum Zeitpunkt des Erzeugens der Definition der physikalischen Umsetzung erhöht werden kann.

Außerdem ist es zweckmäßig, die obenbeschriebenen Anordnungen in einer hierarchischen Struktur zu konstruieren und jedes in der niedrigsten Anordnung enthaltene Element einer Speicherzelle in dem Halbleiterspeicher entsprechen zu lassen. Da üblicherweise die Entsprechung einer physikalischen Adresse des Halbleiterspeichers zu einer logischen Adresse in vielen Fällen wiederholt wird, wobei ein vorgegebener Bereich zu einer Einheit wird. Somit wird die Regularität daher dadurch klar, daß die Anordnungen in einer hierarchischen Struktur erzeugt werden, bei denen dieser vorgegebene Bereich zu einer Einheit gemacht wird. Da somit das Spezifizieren jedes Bits in einer logischen Adresse erleichtert wird, kann die Arbeitseffizienz weiter erhöht werden. Insbesondere, falls die logischen Adressen mehrerer in der gleichen Hierarchie enthaltener Anordnungen die gleiche Regularität besitzen, kann, anstatt jede einzelne Anordnung einzeln zu erzeugen, eine weitere Anordnung durch Invertieren vorgegebener Bits in einer logischen Adresse einer bestimmten Anordnung erzeugt werden. Somit kann die Arbeitsbelastung verringert werden.

Außerdem ist es zweckmäßig, daß die obenbeschriebene Anordnungserzeugungseinrichtung eine Funktion zum Spezifizieren der Anzahl der Elemente in einer Anordnung und eine Funktion zum Spezifizieren jedes Bits einer logischen Adresse eines ausgewählten Elements besitzt. Dies liegt daran, daß der Vorgang des Erzeugens der Definition der physikalischen Umsetzung, da eine optimale Anzahl von Elementen auf der Grundlage der Regularität der logischen Adressen spezifiziert werden kann, durch Spezifizieren der optimalen Anzahl von Elementen jedes Halbleiterspeichers ausgeführt werden kann. Da jedes Bit einer logischen Adresse spezifiziert werden kann, kann außerdem optional die Reihenfolge der logischen Adressen und dergleichen spezifiziert werden, wobei somit weiter die logischen Adressen frei eingestellt werden können.

Außerdem ist es zweckmäßig, über die Logikanordnungs- Erzeugungseinrichtung Anordnungen gemäß vorgegebenen Vorschriften zum Entscheiden der Definition der physikalischen Umsetzung zu erzeugen. Durch das Ausführen des Vorgangs des gleichmäßigen Erzeugens von Anordnungen gemäß den vorgegebenen Vorschriften kann die Arbeitseffizienz erhöht werden und können zur Zeit des Ausführens der nachfolgenden physikalischen Umsetzung auftretende Fehler und dergleichen reduziert werden.

KURZBESCHREIBUNG DER ZEICHNUNG

Fig. 1 ist ein Blockschaltplan, der die Konstruktion einer Editiervorrichtung zur Definition der physikalischen Umsetzung in Verbindung mit dieser Ausführung zeigt;

Fig. 2 ist ein Blockschaltplan, der die Beziehung zwischen der Editiervorrichtung zur Definition der physikalischen Umsetzung in Verbindung mit dieser Ausführung und einer externen Ablage zeigt;

Fig. 3A bis 3H sind Graphen, die den konkreten Inhalt von Adressenparametern zeigen, die jeweils die Achsen und einen Ursprung einer physikalischen Adresse spezifizieren;

Fig. 4 ist ein Ablaufplan, der das Betriebsverfahren zum Erzeugen der Anordnung durch einen Anordnungsgenerator zeigt;

Fig. 5 ist ein Diagramm, das einen Anfangszustand einer Anordnung zeigt;

Fig. 6A bis 6C sind Diagramme, die die Beziehung zwischen der jeweiligen Anzahl der Elemente in der horizontalen und in der vertikalen Richtung zeigen;

Fig. 7 ist ein Diagramm, das eine Anordnung auf der höchsten Ebene der Definition der physikalischen Umsetzung zeigt;

Fig. 8 ist ein Diagramm, das eine Anordnung in dem in Fig. 7 gezeigten Bereich A zeigt;

Fig. 9 ist ein Diagramm, das eine Anordnung in dem in Fig. 7 gezeigten Bereich B zeigt;

Fig. 10 ist ein Diagramm, das eine Anordnung in dem in Fig. 7 gezeigten Bereich C zeigt;

Fig. 11 ist ein Diagramm, das eine Anordnung in dem in Fig. 7 gezeigten Bereich D zeigt;

Fig. 12 ist ein Diagramm, das eine Anordnung in dem in den Fig. 8 und 9 gezeigten Bereich E zeigt;

Fig. 13 ist ein Diagramm, das eine Anordnung in dem in den Fig. 8 und 9 gezeigten Bereich F zeigt;

Fig. 14 ist ein Diagramm, das eine Anordnung in dem in den Fig. 10 und 11 gezeigten Bereich G zeigt;

Fig. 15 ist ein Diagramm, das eine Anordnung in dem in den Fig. 10 und 11 gezeigten Bereich H zeigt;

Fig. 16 ist ein Diagramm, das die unter Verwendung von Fig. 7 bis 15 gezeigte Definition der physikalischen Umsetzung in einer anderen Darstellung zeigt;

Fig. 17 ist ein erläuterndes Diagramm eines Gitterbereichs, der eine minimale Einheit der in Fig. 16 gezeigten physikalischen Definition der physikalischen Umsetzung ist;

Fig. 18 ist ein Ablaufplan, der ein konkretes Betriebsverfahren zum Erzeugen der in Fig. 16 gezeigten Definition der physikalischen Umsetzung zeigt;

Fig. 19 ist ein Ablaufplan, der das genaue Betriebsverfahrens zum Erzeugen einer Anordnung zeigt;

Fig. 20 ist ein Diagramm, das einen Anfangszustand einer dem Bereich E entsprechenden Anordnung zeigt;

die Fig. 21A bis 21F sind Diagramme, die ein Verfahren zum Spezifizieren einer logischen Adresse jedes Elements in dem Bereich E zeigen;

Fig. 22 ist ein Diagramm, das einen Anfangszustand einer dem Bereich A entsprechenden Anordnung zeigt;

Fig. 23A bis 23F sind Diagramme, die ein Verfahren zum Spezifizieren einer logischen Adresse jedes Elements in dem Bereich A zeigen;

Fig. 24 ist ein Diagramm, das einen Anfangszustand einer Anordnung auf der höchsten Ebene zeigt;

Fig. 25A bis 25F sind Diagramme, die ein Verfahren zum Spezifizieren einer logischen Adresse jedes in der Anordnung auf der höchsten Ebene enthaltenen Elements zeigen;

Fig. 26 ist ein Blockschaltplan, der die Konstruktion einer einem modifizierten Beispiel entsprechenden Editiervorrichtung zur Definition der physikalischen Umsetzung zeigt;

Fig. 27 ist ein Ablaufplan, der ein Betriebsverfahren zum Erzeugen der Definition der physikalischen Umsetzung durch die in Fig. 26 gezeigte Editiervorrichtung zur Definition der physikalischen Umsetzung zeigt;

Fig. 28A bis 28D sind Diagramme, die konkrete Beispiele von Einheitsanordnungen zeigen;

Fig. 29 ist ein Ablaufplan, der das Betriebsverfahren zum Erzeugen einer Blockanordnung zeigt;

Fig. 30 ist ein Ablaufplan, der das Betriebsverfahren zum Erzeugen einer Hauptanordnung zeigt;

Fig. 31 ist ein Diagramm, das ein konkretes Beispiel einer Blockanordnung zeigt;

Fig. 32 ist ein Diagramm, das ein konkretes Beispiel einer Blockanordnung zeigt;

Fig. 33 ist ein Diagramm, das ein konkretes Beispiel einer Blockanordnung in einem Anfangszustand zeigt;

Fig. 34 enthält Diagramme, die ein konkretes Beispiel einer Blockanordnung während der Erzeugung zeigen;

Fig. 35 enthält Diagramme, die ein konkretes Beispiel einer Blockanordnung während der Erzeugung zeigen;

Fig. 36 enthält Diagramme, die ein konkretes Beispiel einer Blockanordnung während der Erzeugung zeigen;

Fig. 37 enthält Diagramme, die ein konkretes Beispiel einer Blockanordnung während der Erzeugung zeigen;

Fig. 38 enthält Diagramme, die ein konkretes Beispiel einer Blockanordnung während der Erzeugung zeigen;

Fig. 39 ist ein Ablaufplan, der das Betriebsverfahren zum Erzeugen einer Hauptanordnung während der Erzeugung zeigt;

Fig. 40 enthält Diagramme, die ein konkretes Beispiel einer Hauptanordnung während der Erzeugung zeigen;

Fig. 41 enthält Diagramme, die ein konkretes Beispiel einer Hauptanordnung während der Erzeugung zeigen;

Fig. 42 enthält Diagramme, die ein konkretes Beispiel einer Hauptanordnung während der Erzeugung zeigen;

Fig. 43 ist ein Blockschaltplan, der die Konstruktion eines Halbleiterspeicher-Testsystems zeigt;

Fig. 44A und 44B sind Diagramme, die konkrete Beispiele herkömmlicher Einheitsanordnungen zeigen;

Fig. 45A und 45B sind Diagramme, die konkrete Beispiele herkömmlicher Blockanordnungen zeigen;

Fig. 46 ist ein Diagramm, das ein konkretes Beispiel einer herkömmlichen Hauptanordnung zeigt;

Fig. 47 ist ein erläuterndes Diagramm, das ein Verfahren zum Darstellen von in einer Einheit zugewiesenen logischen Adressen zeigt;

Fig. 48 ist ein Diagramm, das ein konkretes Beispiel des Zuweisens einer logischen Adresse beim Definieren einer horizontalen Richtung als die Prioritätsrichtung gemäß einer herkömmlichen Zuweisungsvorschrift einer logischen Adresse zeigt;

Fig. 49 ist ein Diagramm, das ein konkretes Beispiel einer Blockanordnung in einem Fall, in dem die logischen Adressen in einem Block nicht aufeinander folgen, zeigt;

Fig. 50 ist ein Diagramm, das ein konkretes Beispiel einer Hauptanordnung von Definitionen der physikalischen Umsetzung mit unregelmäßigen Blockgrößen zeigt;

Fig. 51 ist ein Diagramm, das ein konkretes Beispiel einer Hauptanordnung von Definitionen der physikalischen Umsetzung, die nicht alle logischen Adressen umfassen, zeigt; und

Fig. 52 ist ein Diagramm, das ein konkretes Beispiel des Zuweisens logischer Adressen beim Definieren einer vertikalen Richtung als die Prioritätsrichtung gemäß den herkömmlichen Zuweisungsvorschriften einer logischen Adresse zeigt.

BESCHREIBUNG DER ZWECKMÄSSIGEN AUSFÜHRUNG

Eine Editiervorrichtung zur Definition der physikalischen Umsetzung gemäß einer Ausführung der vorliegenden Erfindung ist dadurch gekennzeichnet, daß die Definition der physikalischen Umsetzung durch direktes Zuweisen einer logischen Adresse ohne Verwendung einer laufenden Nummer erzeugt wird. Im folgenden wird die Editiervorrichtung zur Definition der physikalischen Umsetzung gemäß einer Ausführung der vorliegenden Erfindung mit Bezug auf die Zeichnung ausführlich beschrieben.

(1) Konstruktion der Editiervorrichtung zur Definition der physikalischen Umsetzung

Fig. 1 ist ein Blockschaltplan, der die Konstruktion einer Editiervorrichtung zur Definition der physikalischen Umsetzung in Verbindung mit dieser Ausführung zeigt. Diese Editiervorrichtung zur Definition der physikalischen Umsetzung (im folgenden einfach "Editiervorrichtung" genannt) 100 ist eine Vorrichtung zum Erzeugen der Definition der physikalischen Umsetzung, die erforderlich ist, um aus einer logischen Ausfall- Bitmap, d. h. aus den aus einem Ausfallspeicher 118, der in einem in Fig. 43 gezeigten Halbleiterspeicher-Testsystems enthalten ist, gelesenen Ausfallinformationen, eine physikalische Ausfall-Bitmap zu erhalten. Zum Beispiel wird diese Vorrichtung durch das Aktivieren einer vorgegebenen Software mit einem an ein Halbleiterspeicher- Testsystem angeschlossenen Host-System realisiert.

Die in Fig. 1 gezeigte Editiervorrichtung 100 umfaßt eine Steuereinheit 10, einen Eingabeabschnitt 12, eine Anzeigeeinheit 14, einen Adressenparameter-Einstellabschnitt 20, einen Anordnungsgenerator 22, eine Ablage 24 für die Definition der physikalischen Umsetzung sowie einen E/A-Abschnitt für die externe Ablage 30.

Die Steuereinheit 10 steuert die gesamte Editiervorrichtung 100 sowie die Ein- und Ausgabe von Daten zwischen den jeweiligen Komponenten sowie ein Betriebsverfahren. Der Eingabeabschnitt 12 wird zum Eingeben verschiedener Adressenparameter und verschiedener Betriebsbefehle, die sich auf das Zuweisen einer logischen Adresse beim Erzeugen einer Definition der physikalischen Umsetzung beziehen, verwendet. Dieser Eingabeabschnitt 12 enthält z. B. eine Tastatur und eine Maus als eine Zeigevorrichtung. Die Anzeigeeinheit 14 wird zum Anzeigen eines Erzeugungszustands und eines Erzeugungsergebnisses der Definition der physikalischen Umsetzung verwendet, wobei ein Anwender den Vorgang des Erzeugens der Definition der physikalischen Umsetzung ausführt, wobei er einen Bildschirm dieser Anzeigeeinheit 14 verfolgt.

Außerdem stellt der in Fig. 1 gezeigte Adressenparameter- Einstellabschnitt 20 verschiedene zum Erzeugen der Definition der physikalischen Umsetzung erforderliche Adressenparameter ein. Der Anordnungsgenerator 22 erzeugt eine aus sich in einem Gittermuster anordnenden Speicherzellen oder anderen Anordnungen bestehende Anordnung.

Die Ablage 24 für die Definition der physikalischen Umsetzung enthält eine Adressenparameterablage 26 und eine Anordnungsablage 28. Die Adressenparameterablage 26 speichert verschiedene durch den Adressenparameter-Einstellabschnitt 20 eingestellte Adressenparameter. Außerdem speichert die Anordnungsablage 28 die Informationen, die sich auf eine durch den Anordnungsgenerator 22 erzeugte Anordnung beziehen.

Der E/A-Abschnitt für die externe Ablage 30 speichert die durch die Editiervorrichtung 100 erzeugte Definition der physikalischen Umsetzung in einer externen Ablage wie etwa auf einer Festplatte und liest die in der externen Ablage gespeicherte Definition der physikalischen Umsetzung in die Editiervorrichtung 100 ein.

Fig. 2 ist ein Diagramm, das die Beziehung zwischen der Editiervorrichtung 100 und der externen Ablage sowie außerdem ein Beispiel einer durch Verbinden von Peripheriegeräten erhaltenen Konstruktion zeigt. In Fig. 2 führt ein Halbleiterspeicher-Testsystem 200 eine Ausfalluntersuchung eines (nicht gezeigten) Halbleiterspeichers aus, wobei es eine in Fig. 43 gezeigte Konstruktion besitzt. Die externe Ablage 210 speichert eine aus dem Ausfallspeicher in dem Halbleiterspeicher-Testsystem 200 gelesene logische Ausfall-Bitmap sowie die durch die Editiervorrichtung 100 erzeugte Definition der physikalischen Umsetzung.

Außerdem umfaßt eine Ausfall-Bitmaps-Anzeigeeinheit 220 einen physikalischen Umsetzer 222, eine Ablage 224 für die physikalische Ausfall-Bitmap sowie eine Bitabbildungs-Anzeigeeinheit 226. Außerdem zeigt die Ausfall- Bitmaps-Anzeigeeinheit 220 eine physikalische Ausfall- Bitmap an, die auf der logischen Ausfall-Bitmap und auf der Definition der physikalischen Umsetzung beruht, die in der externen Ablage 210 gespeichert sind. Der physikalische Umsetzer 222 setzt die logische Ausfall-Bitmap auf der Grundlage der Definition der physikalischen Umsetzung in eine physikalische Ausfall-Bitmap um und speichert die physikalische Ausfall-Bitmap in der Ablage 224 für die physikalische Ausfall-Bitmap. Die Bitabbildungs-Anzeigeeinheit 226 zeigt den Inhalt der in der Ablage 224 für die physikalische Ausfall-Bitmap gespeicherten physikalischen Ausfall-Bitmap an.

(2) Betrieb der Editiervorrichtung zur Definition der physikalischen Umsetzung

Als nächstes wird die Operation der Erzeugung der Definition der physikalischen Umsetzung durch die obenbeschriebene Editiervorrichtung 100 beschrieben.

(2-1) Betrieb des Adressenparameter-Einstellabschnitts

Typische durch den Adressenparameter-Einstellabschnitt 20 eingestellte Adressenparameter sind:

  • 1) die Achsen und der Ursprung einer physikalischen Adresse,
  • 2) die Anzahl der Bits einer logischen Adresse.

Bezüglich des Einstellens der Achsen einer physikalischen Adresse gibt es einen Fall, daß die horizontale Richtung die X-Richtung und die vertikale Richtung die Y-Richtung ist, sowie einen Fall, daß die horizontale Richtung die Y-Richtung und die vertikale Richtung die X-Richtung ist. Außerdem wird oben links, oben rechts, unten links oder unten rechts als der Ursprung der physikalischen Adresse spezifiziert. Die Fig. 3A bis 3H sind Graphen, die den konkreten Inhalt von Adressenparametern zum Spezifizieren der Achsen und des Ursprungs einer physikalischen Adresse zeigen. In jedem der Graphen zeigt die durch ein Symbol "▴" spezifizierte Position den Ursprung, während ein Symbol "X" die X-Achse der physikalischen Adresse und ein Symbol "Y" die Y-Achse der physikalischen Adresse zeigt. Als die Adressenparameter in bezug auf die "Achsen und auf den Ursprung der physikalischen Adresse" wird irgendeine der in den Fig. 3A bis 3H gezeigten acht Arten von Kombinationen ausgewählt. Außerdem kann die Spezifikation der Achsen und des Ursprungs in irgendeiner Phase während eines Zeitraums des Erzeugens der Definition der physikalischen Umsetzung ausgeführt werden.

Außerdem werden bezüglich des Einstellens der Anzahl der Bits einer logischen Adresse die Anzahl der Bits einer E/A-Nummer, eine logische Adresse "X", eine logische Adresse "Y" sowie eine logische Adresse "Z" eingestellt. Falls z. B. die jeweilige Anzahl der Bits der E/A-Nummer, die logische Adresse "X", die logische Adresse "Y" und die logische Adresse "Z" auf "4", "10", "8" bzw. "0" eingestellt sind, werden die jeweiligen Wertebereiche zu 0-15, 0-1023, 0-255 und 0. Außerdem wird die jeweilige Anzahl der Bits der E/A-Nummer und jeder logischen Adresse auf "0" eingestellt.

Das obenbeschriebene Einstellen der Anzahl der Bits der logischen Adresse dient dem Entscheiden der oberen Grenze der logischen Adresse und sollte beim Erzeugen der Definition der physikalischen Umsetzung zuerst ausgeführt werden. Außerdem muß die erzeugte Definition der physikalischen Umsetzung nicht alle hier spezifizierten logischen Adressen enthalten. Falls die Anzahl der Bits der E/A-Nummer z. B. auf "4" eingestellt wird, kann als die E/A-Nummer ein Wertebereich innerhalb von 0-15 spezifiziert werden. Jedoch ist es zulässig, nur den Wertebereich von 0-7 oder nur die geraden Zahlen innerhalb von 0-15 zu verwenden.

Die auf diese Weise in Verbindung mit der Position 1) Achsen und Ursprung einer physikalischen Adresse und der Position 2) Anzahl der Bits einer logischen Adresse eingestellten Adressenparameter werden in der Adressenparameterablage 26 in der Ablage 24 für die Definition der physikalischen Umsetzung gespeichert.

(2-2) Betrieb des Anordnungsgenerators

In einer durch den Anordnungsgenerator 22 erzeugten Anordnung sind die folgenden Informationen enthalten:

  • - ein Name zum Identifizieren der Anordnung (der im folgenden der "Anordnungsname" genannt wird),
  • - die Anzahl der Elemente, aus denen die Anordnung in der horizontalen und in der vertikalen Richtung konstruiert ist,
  • - die logische Adresse jedes Elements, aus dem die Anordnung konstruiert ist, und
  • - jeder Anordnungsname, falls jedes der Elemente, aus denen die Anordnung konstruiert ist, eine andere Anordnung ist.

Außerdem besitzt der Anordnungsgenerator 22 zum Erzeugen einer solchen Anordnung die folgenden Funktionen:

  • - eine Funktion zum Spezifizieren der Anzahl der Elemente, aus denen die Anordnung konstruiert ist,
  • - eine Elementauswahlfunktion, die leicht ein auszuwählendes Element auswählen kann,
  • - eine Funktion zum Spezifizieren eines Anordnungsnamens für das ausgewählte Element,
  • - eine Funktion zum Spezifizieren jedes Bits einer logischen Adresse für das ausgewählte Element, und
  • - eine Funktion zum Bestätigen eines für jedes Element spezifizierten Anordnungsnamens und einer für jedes Element spezifizierten logischen Adresse.

Fig. 4 ist ein Ablaufplan, der das Betriebsverfahren zum Erzeugen der Anordnung durch den Anordnungsgenerator 22 zeigt. Um den Anfangszustand der Anordnung vorzubereiten (Schritt 100), spezifiziert der Anordnungsgenerator 22 zunächst die Anzahl der Elemente, aus denen die Anordnung konstruiert wird.

Fig. 5 ist ein Diagramm, das den Anfangszustand der Anordnung zeigt. Wie in Fig. 5 gezeigt ist, wird die Anordnung im Anfangszustand vorbereitet, in dem die a × b Elemente in einem Gittermuster mit der Anzahl der Elemente "a" in der horizontalen Richtung und mit der Anzahl der Elemente "b" in der vertikalen Richtung angeordnet sind. Außerdem zeigen bezüglich der in Fig. 5 gezeigten Anordnung die Zahlen "0" bis "a-1", die den jeweiligen in der horizontalen Richtung angeordneten Elementen entsprechen, die Indexzahlen in der horizontalen Richtung, während die Zahlen "0" bis "b-1", die den jeweiligen in der vertikalen Richtung angeordneten Elementen entsprechen, die Indexzahlen in der vertikalen Richtung zeigen. Es wird angenommen, daß sich die Lage des Ursprungs dieser Indexzahlen oben links befindet und daß das Element (0, 0) z. B. das Element oben links und das Element (a-1, b-1) das Element unten rechts zeigt.

In der obenbeschriebenen Anordnung im Anfangszustand ist eine logische Adresse jedes Elements 0, wobei ein Anordnungsname jedes Elements nicht spezifiziert ist.

Als nächstes spezifiziert der Anordnungsgenerator 22 erforderlichenfalls einen Anordnungsnamen und eine logische Adresse für jedes Element der erzeugten Anordnung (Schritt 101). Außerdem spezifiziert der Anordnungsgenerator 22 einen Anordnungsnamen für die erzeugte Anordnung und speichert die Anordnung in der Anordnungsablage 28 in der Ablage 24 für die Definition der physikalischen Umsetzung (Schritt 102). Eine solche Operation der Erzeugung einer Anordnung wird wiederholt, bis alle Anordnungen erzeugt sind (Schritt 103).

(2-3) Vorschriften zum Entscheiden der Definition der physikalischen Umsetzung

Obgleich die Editiervorrichtung 100 dieser Ausführung, wie oben beschrieben wurde, eine Definition der physikalischen Umsetzung durch Einstellen der Adressenparameter und durch Erzeugen der Definition der physikalischen Umsetzung erzeugen kann, werden zum Zeitpunkt der Erzeugung die folgenden Vorschriften angewendet.

(Vorschrift 1)

Ein Element, dessen Anordnungsname nicht spezifiziert ist, ist eine Speicherzelle.

(Vorschrift 2)

Ein Element, dessen Anordnungsname spezifiziert ist, kann mit Anordnungen entwickelt werden, die durch Anordnungsnamen identifiziert sind. Falls ein nicht existenter Anordnungsname spezifiziert wird, tritt in dem Moment der durch den in Fig. 2 gezeigten physikalischen Umsetzer 222 ausgeführten physikalischen Umsetzung ein Fehler auf.

(Vorschrift 3)

Es ist zulässig, daß eine Anordnung eine hierarchische Struktur (Verschachtelung) in mehreren Ebenen besitzt. Zweckmäßig sind wenigstens zwei Ebenen der Verschachtelung zulässig. Außerdem bewirkt eine rekursive Verschachtelung zum Zeitpunkt der physikalischen Umsetzung einen Fehler. Eine rekursive Verschachtelung, die einen Fehler hervorruft, ist z. B. eine Verschachtelung, bei der für irgendeines der Elemente, aus denen eine Verschachtelung mit einem Anordnungsnamen "a" konstruiert ist, ein Anordnungsname "b" spezifiziert wird, während für irgendeines der Elemente, aus denen eine Verschachtelung mit dem Anordnungsnamen "b" konstruiert ist, der Anordnungsname "a" spezifiziert wird.

(Vorschrift 4)

Wenn ein Element (m, n) in einer Anordnung zu einer Speicherzelle in einer anderen Anordnung entwickelt wird, sollte zwischen einer logischen Adresse jeder Speicherzelle und der für das Element (m, n) spezifizierten logischen Adresse eine Exklusiv-ODER-Operation ausgeführt werden.

(Vorschrift 5)

In bezug auf jedes Element einer Anordnung sollten Elemente mit der gleichen Indexzahl in der horizontalen Richtung die gleiche Anzahl von Speicherzellen in der horizontalen Richtung besitzen. Außerdem sollten Elemente mit der gleichen Indexzahl in der vertikalen Richtung die gleiche Anzahl von Speicherzellen in der vertikalen Richtung besitzen. Wenn diese Bedingungen erfüllt sind, brauchen die jeweiligen Elemente der Anordnung nicht die gleiche Größe zu besitzen, wobei Elemente, deren Anordnungsnamen spezifiziert sind, mit Elementen, deren Anordnungsnamen nicht spezifiziert sind, gemischt werden dürfen.

Die Fig. 6A bis 6C sind Diagramme, die die Beziehung zwischen der jeweiligen Anzahl der Elemente in horizontaler und in vertikaler Richtung zeigen. Wie in Fig. 6A gezeigt ist, haben zwei Elemente (0, 0) und (0, 1), die in der vertikalen Richtung jeweils die Indexzahl 0 besitzen, in der horizontalen Richtung die gleiche Größe. Zwei Elemente (1, 0) und (1, 1,), die in der horizontalen Richtung jeweils eine Indexzahl 1 besitzen, besitzen ähnlich zu den obigen in der horizontalen Richtung die gleiche Größe. Außerdem haben zwei Elemente (0, 0) und (1, 0), die in der vertikalen Richtung jeweils eine Indexzahl 0 besitzen, in der vertikalen Richtung die gleiche Größe. Ähnlich zu dem vorstehenden haben zwei Elemente (0, 1) und (1, 1), die in der vertikalen Richtung jeweils eine Indexzahl 1 besitzen, in der vertikalen Richtung die gleiche Größe. Im Gegensatz dazu haben die in Fig. 6B in der vertikalen Richtung angeordneten Elemente, die jeweils in der horizontalen Richtung eine Indexzahl von 0 bzw. 1 besitzen, in der horizontalen Richtung nicht die gleiche Größe. Außerdem haben in Fig. 6C zwei Elemente, die jeweils in der vertikalen Richtung eine Indexzahl 0 besitzen, in der vertikalen Richtung nicht die gleiche Größe. Da die jeweiligen in der vertikalen Richtung angeordneten Elemente in der horizontalen Richtung nicht die gleiche Größe haben oder da die jeweiligen in der horizontalen Richtung angeordneten Elemente in der vertikalen Richtung nicht die gleiche Größe haben, verletzen die in den Fig. 6B und 6C gezeigten Beispiele auf diese Weise die obenbeschriebene Vorschrift 5.

(Vorschrift 6)

Der Anordnungsname der Anordnung auf der höchsten Ebene ist "Haupt". Falls der Anordnungsname "Haupt" nicht existiert, tritt zum Zeitpunkt der physikalischen Umsetzung ein Fehler auf. Außerdem ist der Anordnungsname "Haupt" ein Beispiel dafür, daß ein anderer der Anordnung auf der höchsten Ebene entsprechender Anordnungsname spezifiziert werden kann.

Das Einstellen der Adressenparameter und das Erzeugen der Anordnungen werden in der Weise ausgeführt, daß diese Vorschriften 1 bis 6 erfüllt sind.

(2-4) Konkretes Beispiel der Definition der physikalischen Umsetzung

Als nächstes wird ein konkretes Beispiel der Definition der physikalischen Umsetzung beschrieben, das eine Aufgabe der Erzeugung wird.

Die Fig. 7 bis 15 sind Diagramme, die das konkrete Beispiel der im folgenden zu erzeugenden Definition der physikalischen Umsetzung zeigen. Außerdem wird angenommen, daß jede Zahl nach x?, y? und d? jedes Bit der durch ? bezeichneten logischen Adressen X, Y und der E/A-Nummer zeigt.

Fig. 7 ist ein Diagramm, das die gesamte Struktur der Definition der physikalischen Umsetzung (der Anordnung auf der höchsten Ebene) zeigt. Wie in Fig. 7 gezeigt ist, besteht die gesamte Definition der physikalischen Umsetzung aus vier Bereichen A, B, C und D. Im Bereich A ist x4 auf 0 und y2 auf 0 eingestellt. Im Bereich B ist x4 auf 1 und y2 auf 0 eingestellt. Im Bereich C ist x4 auf 0 und y2 auf 1 eingestellt. Im Bereich D ist x4 auf 1 und y2 auf 1 eingestellt.

Fig. 8 ist ein Diagramm, das die Struktur des in Fig. 7 gezeigten Bereichs A zeigt. Wie in Fig. 8 gezeigt ist, umfaßt der Bereich A 16 durch Kombinieren von insgesamt 4 Bits, d. h. von d0, d1, x5 und y3, spezifizierte Bereiche, wobei er als Ganzes in zwei Arten von Bereichen E und F eingeteilt wird.

Fig. 9 ist ein Diagramm, das die Struktur des in Fig. 7 gezeigten Bereichs B zeigt. Wie in Fig. 9 gezeigt ist, umfaßt der Bereich B außerdem 16 Bereiche, die durch Kombinieren von insgesamt vier Bits, d. h. d0, d1, x5 und y3 spezifiziert sind, wobei er aus den zwei Arten von Bereichen E und F besteht. Dieser Bereich B kann durch Invertieren von y3 im Bereich A erhalten werden.

Fig. 10 ist ein Diagramm, das die Struktur des in Fig. 7 gezeigten Bereichs C zeigt. Wie in Fig. 10 gezeigt ist, umfaßt der Bereich C 16 Bereiche, die durch Kombinieren von insgesamt 4 Bits, d. h. von d0, d1, x5 und y3, spezifiziert sind, wobei er aus den zwei Arten von Bereichen G und H besteht. Wie später beschrieben wird, können die Bereiche G und H durch Invertieren von y0 und y1 in den Bereichen E und F erhalten werden. Außerdem kann der gesamte Bereich C durch Invertieren von x5, y0, y1, y3 und d1 im Bereich A erhalten werden.

Fig. 11 ist ein Diagramm, das die Struktur des in Fig. 7 gezeigten Bereichs D zeigt. Wie in Fig. 11 gezeigt ist, umfaßt der zum Bereich C ähnliche Bereich D 16 aus den zwei Arten von Bereichen G und H bestehende Bereiche. Außerdem kann der gesamte Bereich D durch Invertieren von x5, y0, y1 und d1 im Bereich A erhalten werden.

Fig. 12 ist ein Diagramm, das die genaue Struktur des in den Fig. 8 und 9 gezeigten Bereichs E zeigt. Wie in Fig. 12 gezeigt ist, umfaßt der Bereich E 64 durch Kombinieren von insgesamt 6 Bits, d. h. von x0-x3, y0 und y1, spezifizierte Speicherzellen.

Fig. 13 ist ein Diagramm, das die genaue Struktur des in den Fig. 8 und 9 gezeigten Bereichs F zeigt. Wie in Fig. 13 gezeigt ist, umfaßt der zum Bereich E ähnliche Bereich F 64 durch Kombinieren von insgesamt 6 Bits, d. h. von x0-x3, y0 und y1, spezifizierte Speicherzellen. Der Bereich F kann durch Invertieren von x0, x1, x2 und x3 im Bereich E erhalten werden.

Fig. 14 ist ein Diagramm, das die genaue Struktur des in den Fig. 10 und 11 gezeigten Bereichs G zeigt. Wie in Fig. 14 gezeigt ist, umfaßt der zum Bereich E ähnliche Bereich G 64 durch Kombinieren von insgesamt 6 Bits, d. h. von x0-x3, y0 und y1, spezifizierte Speicherzellen. Der Bereich G kann durch Invertieren von y0 und y1 im Bereich E erhalten werden.

Fig. 15 ist ein Diagramm, das die genaue Struktur des in den Fig. 10 und 11 gezeigten Bereichs H zeigt. Wie in Fig. 15 gezeigt ist, umfaßt der zum Bereich E ähnliche Bereich H 64 durch Kombinieren von insgesamt 6 Bits, d. h. von x0-x3, y0 und y1, spezifizierte Speicherzellen. Der Bereich H kann durch Invertieren von x0-x3, y0 und y1 im Bereich E erhalten werden.

Fig. 16 ist ein Diagramm, das die Definition der physikalischen Umsetzung zeigt, deren genauer Inhalt in einer anderen Darstellung in den obenbeschriebenen Fig. 7 bis 15 gezeigt ist. In Fig. 16 zeigt jeder in Gitterbereiche unterteilte Kasten eine minimale Einheit, wobei die logischen Adressen X und Y aufeinanderfolgend und die E/A-Nummern die gleichen sind. Wie in Fig. 17 gezeigt ist, sind mit einer minimalen Einheit in der horizontalen Richtung in jedem Kasten eine logische Adresse X mit einem "a" am linken Ende und eine logische Adresse X mit einem "b" am rechten Ende ausgerichtet. Außerdem sind mit einer minimalen Einheit in der vertikalen Richtung eine logische Adresse Y mit einem "c" am oberen Ende und eine logische Adresse Y mit einem "d" am unteren Ende ausgerichtet. Weiter enthält jeder Kasten in der minimalen Einheit eine E/A-Nummer "e".

(2-5) Konkrete Erzeugungsoperation der Definition der physikalischen Umsetzung

Als nächstes ist in Fig. 16 die konkrete Operation des Erzeugens der Definition der physikalischen Umsetzung gezeigt.

Fig. 18 ist ein Ablaufplan, der das Betriebsverfahren zum Erzeugen der in Fig. 16 gezeigten Definition der physikalischen Umsetzung durch die Editiervorrichtung 100 zeigt. Zunächst stellt der Adressenparameter-Einstellabschnitt 20 die folgenden Parameter ein (Schritt 200):

  • 1) die Achsen und den Ursprung der physikalischen Adresse,
  • 2) die Anzahl der Bits einer logischen Adresse.

Konkret wird als die Achsen und der Ursprung der physikalischen Adresse die in Fig. 3B gezeigte Kombination ausgewählt, wobei die jeweilige Anzahl der Bits der logischen Adressen wie folgt eingestellt werden:

  • - die Anzahl der Bits der E/A-Nummer: 2,
  • - die Anzahl der Bits der logischen Adresse X: 6,
  • - die Anzahl der logischen Adresse Y: 4, und
  • - die Anzahl der Bits der logischen Adresse Z: 0.

Wie oben beschrieben wurde, kann es außerdem in irgendeiner Phase während eines Zeitraums des Erzeugens der Definition der physikalischen Umsetzung zum Spezifizieren der Achsen und des Ursprungs der physikalischen Adresse als Adressenparameter ausgeführt werden.

Als nächstes erzeugt der Anordnungsgenerator 22 die Anordnung des in Fig. 12 gezeigten Bereichs E und speichert die Anordnung in der Anordnungsablage 28 in der Ablage 24 für die Definition der physikalischen Umsetzung (Schritt 201).

Fig. 19 ist ein Ablaufplan, der das genaue Betriebsverfahren zum Erzeugen einer Anordnung zeigt. Zunächst spezifiziert der Anordnungsgenerator 22 die Anzahl der Elemente eines zu erzeugenden Bereichs (Schritt 300). Bezüglich des Bereichs E wird die Anzahl der Elemente in der horizontalen Richtung auf 16 eingestellt, während die Anzahl der Elemente in der vertikalen Richtung auf 4 eingestellt wird. Infolge dieser Spezifizierung wird im Anfangszustand eine Anordnung vorbereitet, die 16 × 4 Elemente enthält und in Fig. 20 gezeigt ist. In diesem Anfangszustand ist für alle Elemente kein Anordnungsname spezifiziert, während für die jeweiligen Bits d0, d1, x0-x5 und y0-y3 der logischen Adressen aller Elemente null spezifiziert ist.

Als nächstes spezifiziert der Anordnungsgenerator 22 einen Anordnungsnamen und eine logische Adresse jedes in der Anordnung im Anfangszustand enthaltenen Elements (Schritt 301). Da jedes Element des Bereichs E eine Speicherzelle und keine Anordnung ist, wird die Spezifikation des Anordnungsnamens für jedes Element außerdem nicht im Moment des Erzeugens der Anordnung des Bereichs E ausgeführt. Die Fig. 21A bis 21F sind Diagramme, die ein Verfahren zum Spezifizieren einer logischen Adresse jedes Elements im Bereich E zeigen. In den Fig. 21A bis 21F entsprechen die schraffierten Elemente den ausgewählten Elementen.

Zunächst werden die Elemente mit x0 = 1 ausgewählt, wobei x0 = 1 spezifiziert wird (Fig. 21A). Als nächstes werden die Elemente mit x1 = 1 ausgewählt, wobei x1 = 1 spezifiziert wird (Fig. 21B). Ähnlich werden die Elemente mit x2 = 1 ausgewählt, wobei x2 = 1 spezifiziert wird (Fig. 21C). Es werden die Elemente mit x3 = 1 ausgewählt, wobei x3 = 1 spezifiziert wird (Fig. 21D). Es werden die Elemente mit y0 = 1 ausgewählt, wobei y0 = 1 spezifiziert wird (Fig. 21E). Es werden die Elemente mit y1 = 1 ausgewählt, wobei y1 = 1 spezifiziert wird (Fig. 21F).

Außerdem ist die Spezifizierungsreihenfolge der jeweiligen Bits x0, x1, x2, x3, y0 und y1 der obenbeschriebenen logischen Adressen optional, womit somit irgendeine Reihenfolge zulässig ist. Außerdem sind die jeweiligen nichtspezifizierten Restbits d0, d1, x4, x5, y2 und y3 der logischen Adressen, da sie im Anfangszustand sind, null.

Als nächstes spezifiziert der Anordnungsgenerator 22 für die erzeugte Anordnung einen Anordnungsnamen und speichert die Anordnung in der Anordnungsablage 28 (Schritt 302). Zum Beispiel wird die in bezug auf den Bereich E erzeugte Anordnung "Teilblock" genannt und gespeichert.

Auf diese Weise wird die Anordnung in bezug auf den Bereich E erzeugt und in der Anordnungsablage 28 gespeichert.

Außerdem erzeugt der Anordnungsgenerator 22 eine Anordnung des in Fig. 8 gezeigten Bereichs A und speichert die Anordnung in der Anordnungsablage 28 in der Ablage 24 für die Definition der physikalischen Umsetzung (Schritt 202).

Das grundlegende Erzeugungsverfahren ist das gleiche wie das obenbeschriebene Verfahren zum Erzeugen der Anordnung des Bereichs E, wobei die Anordnung des Bereichs A gemäß dem in Fig. 19 gezeigten Betriebsverfahren erzeugt wird.

Zunächst spezifiziert der Anordnungsgenerator 22 die Anzahl der zu erzeugenden Elemente des Bereichs A (Schritt 300). Bezüglich des Bereichs A wird die Anzahl der Elemente in der horizontalen Richtung ebenso wie die Anzahl der Elemente in der vertikalen Richtung auf 4 eingestellt. Infolge dieser Spezifikation wird im Anfangszustand eine Anordnung vorbereitet, die 4 × 4 Elemente besitzt und in Fig. 22 gezeigt ist.

Als nächstes spezifiziert der Anordnungsgenerator 22 einen Anordnungsnamen und eine logische Adresse jedes im Anfangszustand in der Anordnung enthaltenen Elements (Schritt 301). Die Fig. 23A bis 23F sind Diagramme, die ein Verfahren zum Spezifizieren einer logischen Adresse für jedes Element im Bereich A zeigen.

Zunächst werden alle Elemente ausgewählt und als der Anordnungsname "Teilblock" spezifiziert (Fig. 23A). Als nächstes werden die dem Bereich F entsprechenden Elemente ausgewählt und werden x0 = 1, x1 = 1, x2 = 1 und x3 = 1 spezifiziert (Fig. 23B). Durch Erhalten eines Exklusiv- ODER zwischen den spezifizierten logischen Adressen (x0-x3) und den durch jedes der Elemente der Anordnung "Teilblock" spezifizierten logischen Adressen wird spezifiziert, daß die ausgewählten Elemente hier dem Bereich F entsprechen.

Als nächstes werden die Elemente mit y3 = 1 ausgewählt und wird y3 = 1 spezifiziert (Fig. 23C). Ähnlich werden die Elemente mit d1 = 1 ausgewählt und wird d1 = 1 spezifiziert (Fig. 23D). Es werden die Elemente mit x5 = 1 ausgewählt, und es wird x5 = 1 spezifiziert (Fig. 23E). Es werden die Elemente mit d0 = 1 ausgewählt, und es wird d0 = 1 spezifiziert (Fig. 23F).

Außerdem ist die obenbeschriebene Reihenfolge der Spezifikation der jeweiligen Bits d0, d1, x0-x3, x5 und y3 der logischen Adressen optional, wobei somit irgendeine Reihenfolge zulässig ist. Außerdem sind die nicht spezifizierten jeweiligen restlichen Bits x4, y0, y1 und y2 der logischen Adressen, da sie sich im Anfangszustand befinden, null.

Als nächstes spezifiziert der Anordnungsgenerator 22 einen Anordnungsnamen für die erzeugte Anordnung und speichert die Anordnung in der Anordnungsablage 28 (Schritt 302). Zum Beispiel wird die in bezug auf den Bereich A erzeugte Anordnung "Block" genannt und gespeichert.

Auf diese Weise wird die Anordnung in bezug auf den Bereich A erzeugt und in der Anordnungsablage 28 gespeichert.

Ferner erzeugt der Anordnungsgenerator 22 die in Fig. 7 gezeigte Anordnung auf der höchsten Ebene und speichert die Anordnung in der Anordnungsablage 28 in der Ablage 24 für die Definition der physikalischen Umsetzung (Schritt 203).

Das grundlegende Erzeugungsverfahren ist das gleiche wie die obenbeschriebenen Verfahren zum Erzeugen der Anordnungen der Bereiche E und A, wobei die Anordnung auf der höchsten Ebene gemäß dem in Fig. 19 gezeigten Betriebsverfahren erzeugt wird.

Zunächst spezifiziert der Anordnungsgenerator 22 die Anzahl der zu erzeugenden Elemente der Anordnung auf der höchsten Ebene (Schritt 300). Bezüglich der Anordnung auf der höchsten Ebene wird die Anzahl der Elemente in der horizontalen Richtung auf 2 eingestellt sowie die Anzahl der Elemente in der vertikalen Richtung auf 2 eingestellt. Infolge dieser Spezifizierung wird im Anfangszustand eine Anordnung vorbereitet, die 2 × 2 Elemente besitzt und in Fig. 24 gezeigt ist.

Als nächstes spezifiziert der Anordnungsgenerator 22 einen Anordnungsnamen und eine logische Adresse jedes im Anfangszustand in der Anordnung enthaltenen Elements (Schritt 301). Die Fig. 25A bis 25F sind Diagramme, die ein Verfahren zum Spezifizieren einer logischen Adresse jedes Elements auf der höchsten Ebene zeigen.

Zunächst werden alle Elemente ausgewählt und als der Anordnungsname "Block" spezifiziert (Fig. 25A). Als nächstes werden die dem Bereich B entsprechenden Elemente ausgewählt und wird y3 = 1 spezifiziert (Fig. 25B). Durch Erhalten eines Exklusiv-ODER zwischen der spezifizierten logischen Adresse (y3) und der durch jedes Element der Anordnung "Block" spezifizierten logischen Adresse wird spezifiziert, daß die hier ausgewählten Elemente dem Bereich B entsprechen.

Ähnlich werden die dem Bereich C entsprechenden Elemente ausgewählt, wobei x5 = 1, y0 = 1, y1 = 1, y3 = 1 und dl = 1 spezifiziert werden (Fig. 25C). Durch Erhalten eines Exklusiv-ODER zwischen den spezifizierten logischen Adressen (x5, y0, y1, y3 und d1) und der für jedes Element der Anordnung "Block" spezifizierten logischen Adresse wird spezifiziert, daß die hier ausgewählten Elemente dem Bereich C entsprechen.

Außerdem werden die dem Bereich D entsprechenden Elemente und x5 = 1, y0 = 1, y1 = 1 und d1 = 1 spezifiziert (Fig. 25D). Durch Erhalten eines Exklusiv-ODER zwischen den spezifizierten logischen Adressen (x5, y0, y1 und d1) und der durch jedes Element der Anordnung "Block" spezifizierten logischen Adresse wird spezifiziert, daß die ausgewählten Elemente hier dem Bereich D entsprechen.

Als nächstes werden die Elemente x4 = 1 ausgewählt und wird x4 = 1 spezifiziert (Fig. 25E). Außerdem werden die Elemente y2 = 1 ausgewählt und wird y2 = 1 spezifiziert (Fig. 25F).

Außerdem ist die obenbeschriebene Reihenfolge der Spezifikation der jeweiligen Bits d1, x4, x5 und y0-y3 der logischen Adressen optional, womit somit irgendeine Reihenfolge zulässig ist. Außerdem sind die nicht spezifizierten jeweiligen restlichen Bits d0 und x0-x3 der logischen Adressen, da sie sich im Anfangszustand befinden, null.

Als nächstes spezifiziert der Anordnungsgenerator 22 für die erzeugte Anordnung einen Anordnungsnamen und speichert die Anordnung in der Anordnungsablage 28 (Schritt 302). Die Anordnung auf der höchsten Ebene wird "Haupt" genannt und gespeichert.

Wie oben beschrieben wurde, werden zunächst die Adressenparameter eingestellt (Schritt 200 in Fig. 18). Dann werden auf der Grundlage dieser Adressenparameter drei Arten von Anordnungen mit einer hierarchischen Struktur, d. h. "Teilblock", "Block" und "Haupt" erzeugt (Schritt 201-203 in Fig. 18). Infolgedessen ist die gesamte Definition der physikalischen Umsetzung entschieden.

Auf diese Weise kann die Editiervorrichtung 100 gemäß dieser Ausführung nach dem Einstellen der Adressenparameter durch das Erzeugen von Anordnungen mit einer hierarchischen Struktur in einem oder in mehreren Ebenen die Definition der physikalischen Umsetzung entscheiden. Im Vergleich zu dem Fall, daß die logischen Adressen gemäß der Reihenfolge der jedem Block zugewiesenen laufenden Nummer nacheinander zugewiesen werden, gibt es wenige Beschränkungen, wobei die Arbeitseffizienz somit erhöht werden kann. Außerdem kann im Moment des Erzeugens der Anordnung nach dem Erzeugen irgendeiner Anordnung auf der gleichen Ebene eine weitere Anordnung durch Invertieren der Werte durch das Ausführen einer Exklusiv-ODER-Operation in ein spezifisches Bit einer logischen Adresse dieser Anordnung erhalten werden. Somit kann die Anzahl der zu erzeugenden Anordnungen reduziert und das zum Erzeugen der Definition der physikalischen Umsetzung erforderliche Verarbeitungsvolumen reduziert werden. In einem tatsächlichen Speicher können die logischen Adressen in einem bestimmten Bereich häufig durch das Invertieren eines Teils der Bits der logischen Adressen in andere Bits dargestellt werden. Somit kann die Anzahl der zu erzeugenden Anordnungen durch Ausführen der Exklusiv- ODER-Operation der logischen Adressen reduziert werden.

Insbesondere wird die Definition der physikalischen Umsetzung dieser Ausführung durch das freie Einstellen einer logischen Adresse jedes Elements von Anordnungen mit einer hierarchischen Struktur auf einer Ebene oder auf mehreren Ebenen ohne festes Konzept wie etwa dem einer Hauptanordnung und einer Blockanordnung wie bei der herkömmlichen Definition der physikalischen Umsetzung erzeugt. Somit gibt es nicht diese auf einer Lage eines Ursprungs und einer Reihenfolge der Adressenzuweisung beruhenden Beschränkungen sowie die durch die Verwendung einer laufenden Nummer hervorgerufenen Beschränkungen, wobei das Erzeugen der die Definition der physikalischen Umsetzung weiter frei gemacht wird.

Außerdem wird in der obigen Ausführung die Definition der physikalischen Umsetzung nicht nur durch das Erzeugen dreier Arten von Anordnungen, d. h. des Bereichs auf der höchsten Ebene und der Bereiche A und E, sondern auch durch Invertieren eines Teils der Bits der logischen Adressen in den Bereichen A und E erzeugt. Jedoch kann die Definition der physikalischen Umsetzung durch das Erzeugen von neun Arten von Anordnungen, d. h. des Bereichs auf der höchsten Ebene und der Bereiche A bis H, erzeugt werden. Da in diesem Fall jedes Bit jeder logischen Adresse der Bereiche A bis H direkt spezifiziert wird, braucht in den Bereichen A und E keine Verarbeitung zum Invertieren eines Teils der Bits der logischen Adressen ausgeführt zu werden.

Obgleich zum Erzeugen der Definition der physikalischen Umsetzung in der obigen Ausführung eine Verschachtelung auf zwei Ebenen verwendet wird, kann diese Anzahl der Ebenen außerdem frei eingestellt werden. Obgleich z. B. zum Ausdrücken des Bereichs E die Anordnung auf der niedrigsten Ebene mit 16 × 4 Elementen erzeugt wird, kann der Bereich E dadurch erzeugt werden, daß die Anordnung auf der niedrigsten Ebene mit 4 × 4 Elementen als jedes Element der Ebene spezifiziert wird, die in der Anordnung unmittelbar über der niedrigsten Ebene liegt und 4 × 1 Elementen besitzt. Da sich die Ebenen um eins erhöhen, wird in diesem Fall eine Verschachtelung auf drei Ebenen verwendet.

Außerdem ist die Reihenfolge der Erzeugung der drei obenbeschriebenen Anordnungen, d. h. "Teilblock", "Block" und "Haupt", optional, wobei die Anordnungen somit z. B. in der Reihenfolge "Haupt", "Block" und "Teilblock" erzeugt werden können.

(3) Betrieb der Editiervorrichtung zur Definition der physikalischen Umsetzung (modifiziertes Beispiel)

Bei der Erzeugung der Definition der physikalischen Umsetzung durch die obenbeschriebene Editiervorrichtung 100 kann die Anzahl der Ebenen der Anordnungen übrigens frei eingestellt werden. Außerdem kann optional eingestellt werden, welche Bits der logischen Adressen X, Y und Z und der E/A-Nummer in der Weise erzeugt werden, daß sie auf jeder Ebene logischer Adressen einer Anordnung entsprechen. Zum Zweck der Vereinfachung und Beschleunigung der Verarbeitung der physikalischen Umsetzung können jedoch Beschränkungen auferlegt werden. Die Erzeugung der Definition der physikalischen Umsetzung kann z. B. durch Hinzufügen der folgenden Beschränkungen ausgeführt werden:

(Beschränkung 1) Beschränkung der spezifizierbaren logischen Adressen

Die logische Adresse Z kann nicht definiert werden und wird auf null festgelegt.

(Beschränkung 2) Beschränkung der Anzahl der Verschachtelungsebenen

Die Verschachtelung auf zwei Ebenen sollte immer wie folgt ausgeführt werden.

  • - Die Anordnung auf der höchsten Ebene wird eine Hauptanordnung genannt, erhält aber nicht den Namen "Haupt".
  • - Ein Element, aus dem die Hauptanordnung konstruiert ist, wird ein (dem zweiten Bereich entsprechender) Block genannt.
  • - Eine Anordnung, die als ein Block spezifiziert werden soll, wird aus einer eine Blockanordnung genannten Anordnungsgruppe ausgewählt.
  • - Ein Element, aus dem die Blockanordnung konstruiert ist, wird eine (dem ersten Bereich entsprechende) Einheit genannt.
  • - Eine Anordnung, die als eine Einheit spezifiziert werden soll, wird aus einer eine Einheitsanordnung genannten Anordnungsgruppe ausgewählt.
  • - Die Einheitsanordnung ist eine Anordnung auf der untersten Ebene, wobei sie aus Speicherzellen besteht.

(Beschränkung 3) Beschränkung der Einheitsanordnung
  • - Eine E/A-Nummer kann für jedes Element einer Einheitsanordnung nicht spezifiziert werden, sondern wird auf 0 festgelegt.
  • - In einer Einheitsanordnung sind die logischen Adressen X und Y aufeinanderfolgend.
  • - Einer Definition ist gemeinsam, ob die logischen Adressen X und Y in einer Einheitsanordnung in der horizontalen Richtung oder in der vertikalen Richtung aufeinander folgen. Dies wird durch Spezifizieren der Achsen der logischen Adressen in der Einheit mit dem Adressenparameter-Einstellabschnitt entschieden.
  • - Einer Definition ist die Größe einer Einheitsanordnung gemeinsam, wobei diese Größe durch Spezifizieren der Anzahl der Bits jeder niederwertigen Adresse der logischen Adressen x und Y mit dem Adressenparameter-Einstellabschnitt entschieden wird.

Gemäß den obigen Beschränkungen einer Einheitsanordnung gibt es als Einheitsanordnungen nur vier Arten von Anordnungen mit einem jeweils voneinander verschiedenen Ursprung der logischen Adressen. Somit wird die tatsächliche Erzeugung der Anordnung weggelassen, wobei anstelle des Spezifizierens eines Einheitsanordnungsnamens für jedes Element einer Blockanordnung ein Ursprung spezifiziert wird.

(Beschränkung 4) Beschränkung der Blockanordnung

In einer Blockanordnung kann eine niederwertige Adresse jedes Elements nicht spezifiziert werden, sondern wird auf null festgelegt.

(Beschränkung 5) Beschränkung der Hauptanordnung

In einer Hauptanordnung kann eine E/A-Nummer jedes Elements nicht spezifiziert werden, sondern wird auf null festgelegt. Außerdem kann eine niederwertige Adresse jedes Elements der Hauptanordnung nicht spezifiziert werden, sondern wird auf null festgelegt.

Diese Beschränkungen kommen zu der obenbeschriebenen Editiervorrichtung 100 hinzu, wobei die obenbeschriebenen Vorschriften zum Entscheiden der Definition der physikalischen Umsetzung so angewendet werden, wie sie sind.

Fig. 26 ist ein Blockschaltplan, der die Konstruktion einer Editiervorrichtung zur Definition der physikalischen Umsetzung zeigt, die dem modifizierten Beispiel entspricht. Bei der in Fig. 26 gezeigten Konstruktion der Editiervorrichtung 100A ist der in der Editiervorrichtung 100 nach Fig. 1 enthaltene Anordnungsgenerator 22 durch einen Blockanordnungsgenerator 22A und einen Hauptanordnungsgenerator 22B ersetzt, während die Anordnungsablage 28 durch eine Blockanordnungsablage 28A und eine Hauptanordnungsablage 28B ersetzt ist.

Fig. 27 ist ein Ablaufplan, der das Betriebsverfahren zum Erzeugen der Definition der physikalischen Umsetzung durch die Editiervorrichtung 100A unter den obenbeschriebenen Beschränkungen zeigt. Zunächst stellt der Adressenparameter-Einstellabschnitt 20 die folgenden Parameter als die für die Definition der physikalischen Umsetzung erforderlichen Adressenparameter ein (Schritt 400):

  • - die Achsen und den Ursprung der physikalischen Adresse,
  • - die Achsen der logischen Adressen in der Einheit,
  • - die Anzahl der Bits der höherwertigen Adresse der logischen Adresse X,
  • - die Anzahl der Bits der niederwertigen Adresse der logischen Adresse X,
  • - die Anzahl der Bits der höherwertigen Adresse der logischen Adresse Y,
  • - die Anzahl der Bits der höherwertigen Adresse der logischen Adresse Y, und
  • - die Anzahl der Bits der E/A-Nummer.

Die Anzahl der Bits einer logischen Adresse X wird durch Addieren der Anzahl der Bits einer höherwertigen Adresse einer logischen Adresse X zur Anzahl der Bits einer niederwertigen Adresse erhalten. Ähnlich wird die Anzahl der Bits einer logischen Adresse Y durch Addieren der Anzahl der Bits einer höherwertigen Adresse einer logischen Adresse Y zur Anzahl der Bits einer niederwertigen Adresse erhalten.

Die Größe einer Einheitsanordnung wird gemäß der Anzahl der Bits der jeweiligen niederwertigen Adressen der logischen Adressen X und Y entschieden. Infolgedessen sollte die Breite und Höhe einer Einheitsanordnung die n. Potenz von 2 (n = 0, 1, 2, . . .) sein.

Außerdem entscheiden die Achsen der logischen Adressen in einer Einheit, ob die horizontale oder die vertikale Richtung die Richtung ist, in der die logischen Adressen X und Y aufeinander folgen. Somit werden die Achsen aus zwei Arten von Kombinationen, d. h. aus einer Kombination von X in der horizontalen Richtung und von Y in der vertikalen Richtung und aus einer Kombination von Y in der horizontalen Richtung und von X in der vertikalen Richtung, ausgewählt.

Falls die Adressenparameter z. B. auf die folgenden Zahlen eingestellt werden:

  • - die Achsen der logischen Adresse in der Einheit: die horizontale Richtung ist X und die vertikale Richtung Y,
  • - die Anzahl der Bits der höherwertigen Adresse der logischen Adresse X: 2 Bits,
  • - die Anzahl der Bits der niederwertigen Adresse der logischen Adresse X: 4 Bits,
  • - die Anzahl der Bits der höherwertigen Adresse der logischen Adresse Y: 2 Bits, und
  • - die Anzahl der Bits der niederwertigen Adresse der logischen Adresse Y: 2 Bits,
beträgt die Anzahl der Bits der logischen Adresse X 6 Bits, die aus x0-x5 bestehen, während die Anzahl der Bits der logischen Adresse y 4 Bits beträgt, die aus y0-y3 bestehen. Unter diesen Bits können die Bits x4, x5, y2 und y3 in der höherwertigen Adresse gemäß den obenbeschriebenen Beschränkungen 4 und 5 in einer Blockanordnung und in einer Hauptanordnung frei spezifiziert werden, während die Bits x0-x3, y0 und y1 in der niederwertigen Adresse in diesen Anordnungen nicht spezifiziert werden können. Außerdem wird eine Einheitsanordnung gemäß der obenbeschriebenen Beschränkung 3 eine der vier in den Fig. 28A bis 28D gezeigten vier Anordnungen. Infolgedessen wird der Vorgang des Erzeugens der Einheitsanordnungen weggelassen, wobei im Moment des Erzeugens einer Blockanordnung anstelle eines Einheitsanordnungsnamens die Lage eines Ursprung der logischen Adressen in einer Einheit spezifiziert wird.

Außerdem besteht jede der in den Fig. 28A bis 28D gezeigten Einheitsanordnungen aus 64 Speicherzellen und besitzt eine höherwertige Adresse und eine E/A-Nummer, die einen Wert von null haben.

Abgesehen davon kann die Anzahl der Bits einer niederwertigen Adresse außerdem 0 sein. Falls die niederwertige Adresse einer logischen Adresse in der vertikalen Richtung 0 ist, ist die Anzahl der Speicherzellen einer Einheitsanordnung in der vertikalen Richtung 1 und somit die vertikale Lage des für die Einheit spezifizierten Ursprungs irrelevant. Falls die niederwertige Adresse einer logischen Adresse in der horizontalen Richtung 0 ist, ist die Anzahl der Speicherzellen einer Einheitsanordnung in der horizontalen Richtung 1 und somit die horizontale Lage des für die Einheit spezifizierten Ursprungs irrelevant. Falls sowohl die niederwertigen Adresse der logischen Adresse in der vertikalen als auch die in der horizontalen Richtung 0 ist, ist die Lage des für die Einheit spezifizierten Ursprungs irrelevant, wobei die Einheit selbst eine Speicherzelle darstellt. Dieser Fall gleicht der Verschachtelung auf einer Ebene.

Als nächstes erzeugt der Blockanordnungsgenerator 22A mehrere Blockanordnungen, um sie für die jeweiligen Elemente (Blöcke) in einer Hauptanordnung, d. h. in der Anordnung auf der höchsten Ebene, zu spezifizieren (Schritt 401). Obgleich dieser Vorgang etwa der gleiche wie die Erzeugung der Anordnung ohne Beschränkungen durch die Editiervorrichtung 100 ist, sind die folgenden Bestandteile verschieden:

  • - Anstatt für jedes Element einen Anordnungsnamen zu spezifizieren, wird ein Ursprung der logischen Adressen in einer Einheit spezifiziert.
  • - Eine niederwertige Adresse kann für jedes Element nicht spezifiziert werden.

Wie in Fig. 29 gezeigt ist, erzeugt der Blockanordnungsgenerator 22A somit eine Blockanordnung in der folgenden Reihenfolge. Zunächst spezifiziert der Anordnungsgenerator 22A die Anzahl der Elemente (Einheiten), aus denen eine Blockanordnung konstruiert wird, und bereitet für jede Einheit einen Anfangszustand der Blockanordnung vor (Schritt 500). Als nächstes spezifiziert der Anordnungsgenerator 22A einen Ursprung, die höherwertigen Adressen der logischen Adressen X und Y und eine E/A-Nummer (Schritt 501). Nachdem der Anordnungsgenerator 22A für die Blockanordnung einen Blockanordnungsnamen zum Identifizieren der Blockanordnung spezifiziert hat, speichert er die Anordnung außerdem in der Blockanordnungsablage 28A (Schritt 502).

Nachdem auf diese Weise eine Blockanordnung erzeugt wurde, erzeugt der Hauptanordnungsgenerator 22B schließlich die Anordnung auf der höchsten Ebene (Schritt 402). Obgleich dieser Vorgang fast der gleiche wie die Erzeugung der Anordnung ohne Beschränkungen durch die Editiervorrichtung 100 ist, sind folgende Teile verschieden:

  • - Ein Anordnungsname jedes Elements ist auf die in der Blockanordnungsablage 28A gespeicherten Anordnungsnamen beschränkt.
  • - Eine niederwertige Adresse kann für jedes Element nicht spezifiziert werden, sondern wird auf 0 festgelegt.
  • - Eine E/A-Nummer kann für jedes Element nicht spezifiziert werden, sondern wird auf null festgelegt.
  • - Ein Anordnungsname wird nicht spezifiziert.

Wie in Fig. 30 gezeigt ist, erzeugt der Hauptanordnungsgenerator 22B eine Hauptanordnung somit in der folgenden Reihenfolge. Somit spezifiziert der Hauptanordnungsgenerator 22B die Anzahl der Elemente (Blöcke), aus denen eine Hauptanordnung konstruiert wird, und bereitet einen Anfangszustand der Hauptanordnung vor (Schritt 600). Als nächstes spezifiziert der Generator 22B einen Blockanordnungsnamen und die höherwertigen Adressen der logischen Adressen X und Y (Schritt 601). Außerdem speichert der Generator 22B die Anordnung in der Hauptanordnungsablage 28B (Schritt 602).

Als nächstes wird ein konkretes Beispiel des Erzeugens der Definition der physikalischen Umsetzung gemäß dem in Fig. 27 gezeigten Verfahren beschrieben. Es wird angenommen, daß die schließlich zu erzeugende Definition der physikalischen Umsetzung die in Fig. 16 gezeigte Definition der physikalischen Umsetzung ist.

Zunächst werden bei der obenbeschriebenen Verarbeitung des Einstellens der Adressenparameter im Schritt 400 die folgenden Adressenparameter eingestellt:

  • - die Achsen und der Ursprung der physikalischen Adresse: der Ursprung befindet sich oben rechts, die X-Achse zeigt in die horizontale und die Y-Achse in die vertikale Richtung (die in Fig. 3B gezeigte Kombination),
  • - die Achsen der logischen Adressen in der Einheit: die X-Achse zeigt in die horizontale Richtung und die Y-Achse in die vertikale Richtung,
  • - die Anzahl der Bits der höherwertigen Adresse der logischen Adresse X: 2 Bits,
  • - die Anzahl der Bits der niederwertigen Adresse der logischen Adresse X: 4 Bits,
  • - die Anzahl der Bits der höherwertigen Adresse der logischen Adresse Y: 2 Bits,
  • - die Anzahl der Bits der niederwertigen Adresse der logischen Adresse Y: 2 Bits, und
  • - die Anzahl der Bits der E/A-Nummer: 2 Bits.

Als nächstes werden im Schritt 401 die obenbeschriebenen Blockanordnungen erzeugt. In dieser Editiervorrichtung 100A, die ein modifiziertes Beispiel ist, sollten wenigstens die in den Fig. 31 und 32 gezeigten Blockanordnungen "Block 0" und "Block 1" erzeugt werden. Dies liegt daran, daß die Bitinversion der niederwertigen Adressen und der E/A-Nummer nicht ausgeführt werden kann, da die niederwertigen Adressen und die E/A-Nummer in der Hauptanordnung nicht spezifiziert werden können.

Es wird konkret das Verfahren zum Erzeugen der Blockanordnung "Block 0" gemäß dem in Fig. 29 gezeigten Erzeugungsverfahren einer Blockanordnung beschrieben. Zunächst spezifiziert der Blockanordnungsgenerator 22A die Anzahl, d. h. 4 × 4 Einheiten, aus denen eine Blockanordnung konstruiert wird, und bereitet einen Anfangszustand der in Fig. 33 gezeigten 4 × 4-Blockanordnung vor (Schritt 500). Im Anfangszustand dieser Blockanordnung sind die höherwertigen Adressen und die E/A-Nummern in allen Einheiten auf 0 eingestellt, wobei sich der Ursprung oben links befindet.

Als nächstes spezifiziert der Blockanordnungsgenerator 22A für jede Einheit einen Ursprung, die höherwertigen Adressen der logischen Adressen X und Y und eine E/A-Nummer (Schritt 501). Die Reihenfolge der Spezifikation dieser Parameter ist optional. Zum Beispiel sind in den Fig. 34 bis 38 die Zustände der Blockanordnung in den jeweiligen Schritten in dem Fall gezeigt, daß die Parameter in der Reihenfolge d0, d1, der Ursprung, x5 und y3 spezifiziert werden. Außerdem werden die höherwertigen Adressen x4 und y2, in denen nichts spezifiziert wurde, in jeder Einheit so erzeugt, daß sie ihre Anfangszustände (x4 = 0, y2 = 0) erhalten.

Nachdem der Generator 22A die Blockanordnung "Block 0" genannt hat, speichert er die Anordnung in der Blockanordnungsablage 28A (Schritt 502). Im Vorstehenden ist die Blockanordnung "Block 0" abgeschlossen.

Als nächstes sollte ebenfalls die Blockanordnung "Block 1" erzeugt werden. Die Blockanordnung "Block 1" kann jedoch leicht durch Invertieren aller in der Blockanordnung "Block 0" enthaltenen Bits der niederwertigen Adressen (y0 und y1), x5, y3 und d1 in der vertikalen Richtung erhalten werden. Somit besitzt der Blockanordnungsgenerator 22A zweckmäßig eine Funktion, die eine solche Blockanordnung leicht erzeugen kann.

Außerdem entspricht die Bitoperation des Invertierens aller Bits der niederwertigen Adressen in der horizontalen Richtung der Verarbeitung der Invertierung der horizontalen Lagen eines einer Einheit zugewiesenen Ursprungs. Außerdem entspricht die Bitoperation des Invertierens aller Bits der niederwertigen Adressen in der vertikalen Richtung der Verarbeitung der Invertierung der vertikalen Lagen eines einer Einheit zugeordneten Ursprungs.

Als nächstes wird im Schritt 402 die obenbeschriebene Erzeugung der Hauptanordnung ausgeführt. Zunächst spezifiziert der Hauptanordnungsgenerator 22B die Anzahl, d. h. 2 × 2 Elemente, aus denen eine Hauptanordnung konstruiert wird, und bereitet einen Anfangszustand der 2 × 2-Hauptanordnung vor (Schritt 600). In diesem Anfangszustand der Hauptanordnung ist allen Blöcken ein Blockanordnungsname nicht spezifiziert, wobei die höherwertigen Adressen auf 0 eingestellt werden.

Als nächstes spezifiziert der Hauptanordnungsgenerator 22B einen Blockanordnungsnamen und die höherwertigen Adressen der logischen Adressen X und Y (Schritt 601). Die Reihenfolge der Spezifikation dieser Parameter ist optional. Zum Beispiel sind in den Fig. 39 bis 42 die Zustände der Definition der physikalischen Umsetzung in den jeweiligen Schritten im Fall der Parameter gezeigt, die in der Reihenfolge eines Blockanordnungsnamens, x4, y2 und y3 spezifiziert werden. Außerdem wird jede höherwertige Adresse x5, in der nichts spezifiziert ist, in der Weise erzeugt, daß sie in jedem Block ihren Anfangszustand (x5 = 0) erhält.

Der Blockanordnungsgenerator 22B speichert die auf diese Weise erzeugte Hauptanordnung in der Hauptanordnungsablage 28B (Schritt 602).

Auf diese Weise kann die Arbeitseffizienz durch Erzeugen mehrerer Beschränkungen zur Vereinfachung und Beschleunigung der Verarbeitung der physikalischen Umsetzung weiter erhöht werden. Außerdem bietet das Erzeugen der Definition der physikalischen Umsetzung auf diese Weise folgende konkrete Vorteile:

  • (1) Ein Anwender kann die Reihenfolge der Adressenzuweisung in einer Blockanordnung einstellen. In dieser Ausführung wird die Reihenfolge des Zuweisens der logischen Adressen in der Blockanordnung mit den höherwertigen Adressen der logischen Adressen entschieden. Somit kann die Reihenfolge des Zuweisens der logischen Adressen in der Blockanordnung durch Konstruieren dieser höherwertigen Adressen optional eingestellt werden.
  • (2) Es wird möglich, eine Blockanordnung zu definieren, bei der eine logische Adresse in einem Block nicht aufeinanderfolgend ist. In dieser Ausführung wird die Reihenfolge der logischen Adressen bei der Definition der physikalischen Umsetzung mit der höherwertigen Adresse der logischen Adressen entschieden. Somit brauchen die logischen Adressen in einem Block nicht aufeinanderfolgend zu sein, während, wie in Fig. 49 gezeigt ist, eine solche Definition der physikalischen Umsetzung erzeugt werden kann, daß die logischen Adressen über mehrere Blöcke aufeinanderfolgend werden.
  • (3) Es wird möglich, eine solche Definition der physikalischen Umsetzung zu erzeugen, daß die Größen der Blöcke voneinander verschieden sind. Obgleich in dieser Ausführung die Größen der jeweiligen Einheiten, die mit den niederwertigen Adressen der logischen Adressen entschieden werden, gleichförmig sein müssen, brauchen die Größen der Blöcke nicht gleich zu sein. Wie in Fig. 50 gezeigt ist, kann somit eine solche Definition der physikalischen Umsetzung erzeugt werden, daß die Größen eines Teils der Blöcke voneinander verschieden sind.
  • (4) Es kann eine solche Definition der physikalischen Umsetzung erzeugt werden, daß nicht alle logischen Adressen enthalten sind. Obgleich in dieser Ausführung durch Einstellen der höherwertigen Adressen der logischen Adressen entschieden wird, ob die logischen Adressen über die gesamte Hauptanordnung aufeinanderfolgend sind, kann die höherwertige Adresse auch in der Weise eingestellt werden, daß die höherwertige Adresse nicht aufeinanderfolgend ist. Somit kann die Einstellung auch in der Weise ausgeführt werden, daß die dieser unstetigen höherwertigen Adresse entsprechende logische Adresse (die nicht enthaltene höherwertige Adresse) nicht enthaltenen ist.
  • (5) Da die Größen der jeweiligen Einheiten in der Weise erzeugt werden, daß sie gleichförmig sind, kann das Auftreten eines wie ein herkömmlicher Fall durch falsche Vorschriften zum Zuweisen einer logischen Adresse auftretenden Fehlers, daß die Größen der Einheiten voneinander verschieden sind, vermieden werden.
  • (6) Vor dem Vorgang des Zuweisens der logischen Adressen braucht keine laufende Nummer eingestellt zu werden, wobei somit keine Eignung der Einstellung betrachtet zu werden braucht. In dieser Ausführung wird die Reihenfolge der gesamten logischen Adressen durch direktes Spezifizieren der höherwertigen Adressen der logischen Adressen spezifiziert, wobei die laufenden Nummer keine Verwendung findet. Somit kann eine Definition der physikalischen Umsetzung ohne Verwendung der nur schwer geeignet einzustellenden laufenden Nummer erzeugt werden.
  • (7) Optional kann eine Lage eines Ursprungs einer physikalischen Adresse eingestellt werden. In dieser Ausführung ist die Lage des Ursprungs der physikalischen Adresse in den Adressenparametern enthalten, so daß es optional möglich wird, die Lage einzustellen.

Außerdem wird in dem modifizierten Beispiel dieser Ausführung die Beschränkung hinzugefügt, daß eine E/A-Nummer in einer Hauptanordnung nicht spezifiziert werden kann. Jedoch kann beim Weglassen dieser Beschränkung eine Exklusiv-ODER-Operation zwischen der für eine Einheit in einer Blockanordnung spezifizierten E/A-Nummer und der für einen Block in der Hauptanordnung spezifizierten E/A-Nummer ausgeführt werden.


Anspruch[de]
  1. 1. Editiervorrichtung zur Definition der physikalischen Umsetzung, die eine Definition der physikalischen Umsetzung erzeugt, um aus einer physikalischen Adresse eines Halbleiterspeichers eine logische Adresse zu erhalten, mit:

    einer Adressenparameter-Einstelleinrichtung zum Spezifizieren von Adressenparametern mit Informationen, die sich auf das Einstellen des Inhalts der physikalischen Adresse und der logischen Adresse beziehen;

    einer Adressenparameter-Ablageeinrichtung zum Speichern der durch die Adressenparameter-Einstelleinrichtung spezifizierten Adressenparameter;

    einer Anordnungserzeugungseinrichtung zum Erzeugen einer aus mehreren Elementen bestehenden Anordnung durch Einstellen mehrerer Elemente, deren Struktureinheit eine Speicherzelle eines Halbleiterspeichers ist oder mehrere zueinander benachbarte Speicherzellen sind, und durch Spezifizieren der logischen Adresse für jedes dieser Elemente; und

    einer Anordnungsablageeinrichtung zum Speichern der durch die Anordnungserzeugungseinrichtung erzeugten Anordnung.
  2. 2. Editiervorrichtung zur Definition der physikalischen Umsetzung nach Anspruch 1, bei der die Adressenparameter die Achsen und einen Ursprung der physikalischen Adresse und die jeweilige Anzahl der Bits der logischen Adresse umfassen.
  3. 3. Editiervorrichtung zur Definition der physikalischen Umsetzung nach Anspruch 2, bei der die Achsen der physikalischen Adresse die X-Achse und die Y-Achse der physikalischen Adresse umfassen.
  4. 4. Editiervorrichtung zur Definition der physikalischen Umsetzung nach Anspruch 2, bei der die jeweilige Anzahl der Bits der logischen Adresse eine Anzahl von Bits einer E/A-Nummer, eine Anzahl von Bits einer logischen Adresse X, eine Anzahl von Bits einer logischen Adresse Y und eine Anzahl von Bits einer logischen Adresse Z umfassen.
  5. 5. Editiervorrichtung zur Definition der physikalischen Umsetzung nach Anspruch 1, bei der die durch die Anordnungserzeugungsvorrichtung erzeugte Anordnung eine hierarchische Struktur besitzt, wobei jedes in der Anordnung auf der niedrigsten Ebene enthaltene Element der Speicherzelle des Halbleiterspeichers entspricht.
  6. 6. Editiervorrichtung zur Definition der physikalischen Umsetzung nach Anspruch 5, bei der

    jede Anordnung auf der niedrigsten Ebene die gleiche Größe wie andere Anordnungen besitzt,

    die logische Adresse in der gleichen Richtung wie die logischen Adressen anderer Anordnungen zeigt und den niederwertigen Bits der logischen Adresse entspricht, und

    die Spezifikation der Anordnung auf der niedrigsten Ebene in der Anordnung, die einer Ebene unmittelbar höher als die tiefste Ebene entspricht, durch Spezifizieren einer Lage eines Ursprungs ausgeführt wird.
  7. 7. Editiervorrichtung zur Definition der physikalischen Umsetzung nach Anspruch 2, bei der die Anordnungserzeugungseinrichtung, wenn die Anordnungen auf der gleichen Ebene enthalten sind, eine logische Adresse einer weiteren Anordnung auf der gleichen Ebene dadurch einstellt, daß sie den Inhalt wenigstens eines Teils der Strukturbits einer irgendeiner Anordnung entsprechenden logischen Adresse invertiert.
  8. 8. Editiervorrichtung zur Definition der physikalischen Umsetzung nach Anspruch 1, bei der die Anordnungserzeugungseinrichtung eine Funktion zum Spezifizieren einer Anzahl von Elementen, aus denen die Anordnung konstruiert wird, und eine Funktion zum Spezifizieren der logischen Adresse pro Bit für das ausgewählte Element besitzt.
  9. 9. Editiervorrichtung zum Definieren der physikalischen Umsetzung nach Anspruch 1, bei der die Anordnungserzeugungseinrichtung die Anordnung gemäß einer vorgegebenen Vorschrift zum Entscheiden der Definition der physikalischen Umsetzung erzeugt.
  10. 10. Erzeugungsverfahren zur Definition der physikalischen Umsetzung zum Erzeugen einer Definition der physikalischen Umsetzung, um aus einer physikalischen Adresse eines Halbleiterspeichers eine logische Adresse zu erhalten, mit:

    einem ersten Schritt zum Spezifizieren von Adressenparametern mit Informationen, die sich auf das Einstellen des Inhalts der physikalischen Adresse und der logischen Adresse beziehen; und

    einem zweiten Schritt zum Erzeugen einer aus mehreren Elementen bestehenden Anordnung durch Einstellen der mehreren Elemente, deren Struktureinheit eine Speicherzelle des Halbleiterspeichers ist oder mehrere zueinander benachbarte Speicherzellen sind, und durch Spezifizieren der logischen Adresse für jedes dieser Elemente.
  11. 11. Erzeugungsverfahren zur Definition der physikalischen Umsetzung nach Anspruch 10, bei dem die Adressenparameter die Achsen und einen Ursprung der physikalischen Adresse und die jeweilige Anzahl der Bits der logischen Adresse umfassen.
  12. 12. Erzeugungsverfahren zur Definition der physikalischen Umsetzung nach Anspruch 11, bei dem die Achsen der physikalischen Adresse die X-Achse und die Y-Achse der physikalischen Adresse umfassen.
  13. 13. Erzeugungsverfahren zur Definition der physikalischen Umsetzung nach Anspruch 11, bei dem die jeweilige Anzahl der Bits der logischen Adresse eine Anzahl von Bits einer E/A-Nummer, eine Anzahl von Bits einer logischen Adresse X, eine Anzahl von Bits einer logischen Adresse Y und eine Anzahl von Bits einer logischen Adresse Z umfassen.
  14. 14. Erzeugungsverfahren zur Definition der physikalischen Umsetzung nach Anspruch 10, bei dem

    die Anordnung eine hierarchische Struktur besitzt, und

    jedes in der Anordnung auf der niedrigsten Ebene enthaltene Element der Speicherzelle des Halbleiterspeichers entspricht.
  15. 15. Erzeugungsverfahren zur Definition der physikalischen Umsetzung nach Anspruch 10, bei dem der zweite Schritt folgendes umfaßt:

    einen dritten Schritt zum Definieren einer vorgegebenen Einheit, wobei eine logische Adresse als ein erster Bereich aufeinanderfolgend ist, zum Konstruieren eines zweiten Bereichs durch Anordnen der ersten Bereiche in einem Gittermuster und zum Erzeugen einer niederwertigen Adresse der logischen Adresse in der Weise, daß sie jedem ersten Bereich entspricht;

    einen vierten Schritt zum Einstellen eines Teils des Wertes einer höherwertigen Adresse zusätzlich zu der niederwertigen Adresse; und

    einen fünften Schritt zum Anordnen der zweiten Bereiche mit dem gleichen oder mit einem anderen Inhalt in einem Gittermuster und Einstellen des restlichen Werts der höherwertigen Adresse, und

    wobei das Erzeugungsverfahren eine Definition zur physikalischen Umsetzung erzeugt, um durch Zuweisen der aus der niederwertigen Adresse und aus der höherwertigen Adresse bestehenden logischen Adresse aus der physikalischen Adresse die logische Adresse zu erhalten.
  16. 16. Erzeugungsverfahren zur Definition der physikalischen Umsetzung nach Anspruch 15, bei dem

    der erste Bereich die gleiche Größe wie andere Bereiche besitzt, und

    die logische Adresse in die gleiche Richtung wie die anderer Bereiche weist, und

    die Spezifikation des ersten Bereichs durch Spezifizieren einer Lage eines Ursprungs ausgeführt wird.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

  Patente PDF

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com