PatentDe  


Dokumentenidentifikation DE69611768T2 31.05.2001
EP-Veröffentlichungsnummer 0741366
Titel Multiplizierschaltung
Anmelder Yozan Inc., Tokio/Tokyo, JP;
Sharp Kabushiki Kaisha, Osaka, JP
Erfinder Shou, Guoliang, Setagaya-ku, Tokyo 155, JP;
Motohashi, Kazunori, Setagaya-ku, Tokyo 155, JP;
Luo, Jian, Setagaya-ku, Tokyo 155, JP;
Takatori, Sunao, Setagaya-ku, Tokyo 155, JP;
Yamamoto, Makoto, Setagaya-ku, Tokyo 155, JP
Vertreter Grünecker, Kinkeldey, Stockmair & Schwanhäusser, 80538 München
DE-Aktenzeichen 69611768
Vertragsstaaten DE, FR, GB
Sprache des Dokument EN
EP-Anmeldetag 25.04.1996
EP-Aktenzeichen 961065745
EP-Offenlegungsdatum 06.11.1996
EP date of grant 14.02.2001
Veröffentlichungstag im Patentblatt 31.05.2001
IPC-Hauptklasse G06J 1/00

Beschreibung[de]

Die vorliegende Erfindung betrifft eine Multiplikationsschaltung in Übereinstimmung mit dem Oberbegriff von Anspruch 1.

Eine derartige Multiplikationsschaltung ist in EP 707 274 A1 beschrieben und umfasst eine Vielzahl von Gewichtungsschaltungen. Jede Gewichtungsschaltung umfasst eine Vielzahl von Schalteinrichtungen, eine Gruppe von Kondensatoren, einen Umkehrverstärker und einen Rückkopplungskondensator. Jede Schalteinrichtung verbindet einen Kondensator der Kondensatorgruppe mit entweder einer Eingangsspannung oder einer Erdspannung.

Der Inhaber der vorliegenden Erfindung schlägt in der japanischen Patentveröffentlichung Nummer 06-195483 eine Multiplikationsschaltung zum Multiplizieren einer analogen Eingangsspannung durch einen digitalen Multiplikator vor. In dem Multiplikator wird die Eingangsspannung mit einer kapazitiven Kopplung verbunden, die aus einer Vielzahl von parallelen Kapazitäten besteht, die selektiv durch Schalter mit der Eingangsspannung verbunden werden, um die Eingangsspannung zu gewichten. Auf der Ausgangsseite der kapazitiven Kopplung sind zwei Stufen von Umkehrverstärkungsteilen miteinander verbunden, in denen Rückkopplungskapazitäten mit seriellen MOS-Umkehrern verbunden sind, wobei die linearen Kennlinie der Ausgabe garantiert ist.

Diese Multiplikationsschaltung weist jedoch das Problem auf, dass eine große Kapazität erforderlich ist, wenn ein großer Multiplikator gesetzt wird, und dass die Schaltungsfläche groß wird, weil die Gewichtung nur durch die Kapazitäten der kapazitiven Kopplung durchgeführt wird.

Auch bei einem Computer, der die oben genannte Multiplikationsschaltung verwendet, gibt es den Fall, dass die Koordination des Eingangsbereichs und des Ausgangsbereichs unterbrochen wird, wenn die Operationsroute komplex ist, weshalb der Bereich positiv eingestellt werden sollte. Der vorliegende Anmelder schlägt in der japanischen Patentveröffentlichung Nummer 06-232650 eine Skalierschaltung zum Einstellen des Eingangs- und des Ausgangsbereichs als eine Anwendungsschaltung einer Multiplikationsschaltung vor.

In der vorgeschlagenen Schaltung wird die Eingangsspannung Vin über eine Schaltschaltung SWC1 mit einer kapazitiven Kopplung CP1 verbunden, deren Ausgang wie in Fig. 6 gezeigt in einen Umkehrverstärkungsteil INV1 eingegeben wird. Die Ausgabe von INV1 wird in eine Gruppe CF1 von parallelen Rückkopplungskapazitäten eingegeben, deren Ausgang durch eine Schaltschaltung SWC2 mit der Eingangsseite des INV1 verbunden ist. Die Schaltschaltung SWC1 verbindet die Kapazitäten C11 bis C14 von CP1 mit Vin oder einer Bezugsspannung, und die Schaltschaltung SWC2 verbindet die Kondensatoren C21 bis C24 von CF1 mit dem Eingang von INV1 oder der Bezugsspannung. Wenn in diesem Aufbau die Gesamtkapazität der durch SWC1 mit Vin verbundenen Kapazitäten (im folgenden als "effektive zusammengesetzte Kapazität" bezeichnet) durch Σ C1i wiedergegeben wird und die effektive zusammengesetzte Kapazität von CF1 gleich Σ C2i ist, dann kann die Ausgabe V' von INV1 durch die folgende Formel (1) ausgedrückt werden:

Die Ausgabe von INV1 wird durch die Schaltschaltung SWC3 und die kapazitive Kopplung CP2 (die sich aus C31, C32, C33 und C34 zusammensetzt) mit einem ähnlichen Umkehrverstärkungsteil INV2 verbunden. Der Eingang von INV2 ist über die kapazitive Rückkopplungskapazitätsgruppe CF2 und die Schaltschaltung SWC4 mit dessen Ausgang verbunden. Wenn eine Ausgabe von INV1 durch V' wiedergegeben wird, kann Vout des Ausgangs von INV2 entsprechend wie oben in der Formel (2) ausgedrückt werden.

Die Ausgabehöhe wird durch diese Gewichtungen der Formeln (1) und (2) gesteuert.

Die Offsetspannung wird durch das Setzen von SWC2 bis SWC4 verschoben, so dass die effektiven zusammengesetzten Kapazitäten von CF1, CP2 und CF2 gleich sind, und durch das Setzen von (C11 + C12 + C13 + C14) gleich (C31 + C32 + C33 + C34).

Der Multiplikator der Skalierschaltung wird in Übereinstimmung mit der Kapazität definiert. Es bestand das Problem, dass die Schaltfläche groß wird, weil eine Kapazität durch das Verbinden von einer Vielzahl von Kapazitätseinheiten in LSI gebildet wird, weshalb eine große Anzahl von Kapazitätseinheiten erforderlich ist, um einen großen Multiplikator zu realisieren. Wenn eine Differenz zwischen der Eingangsoffsetspannung und der Bezugsspannung besteht, entsteht ein großer Offsetkonstituent und wird die Leistung der Schaltung beeinträchtigt. Es war deshalb erforderlich, den Offsetkonstituenten der Ausgabe durch das Feineinstellen der Kapazität zu kontrollieren.

Es ist eine Aufgabe der vorliegenden Erfindung, eine Multiplikationsschaltung anzugeben, die die herkömmlichen Nachteile nicht aufweist und weniger Kapazitätseinheiten und weniger Schaltungsfläche erfordert.

Diese Aufgabe wird durch die Multiplikationsschaltung von Anspruch 1 gelöst.

Bevorzugte Ausführungsformen der vorliegenden Erfindung sind Gegenstand der abhängigen Ansprüche.

Ein Vorteil der vorliegenden Erfindung besteht darin, dass das Produkt der Multiplikatoren der aufeinander folgenden Multiplikationsschaltungen als ein Multiplikator betrachtet werden kann, wodurch die Anzahl der Kapazitätseinheiten sowie die Schaltungsfläche reduziert werden können.

Ein anderer Vorteil der vorliegenden Erfindung besteht darin, dass ein erster Umkehrverstärker und ein zweiter Umkehrverstärker jeweils die Offsetspannung des anderen aufheben.

Ein weiterer Vorteil der vorliegenden Erfindung ist eine größere Flexibilität beim Entwurf.

Im folgenden werden bevorzugte Ausführungsformen der vorliegenden Erfindung mit Bezug auf die beigefügten Zeichnungen beschrieben.

Fig. 1 zeigt eine Schaltung der ersten Ausführungsform der Multiplikationsschaltung der vorliegenden Erfindung.

Fig. 2 zeigt eine Schaltung der zweiten Ausführungsform als Skalierschaltung.

Fig. 3 zeigt eine Schaltung des Umkehrverstärkungsteils in der zweiten Ausführungsform.

Fig. 4 zeigt ein Diagramm der Bezugsspannung-Erzeugungsschaltung in der zweiten Ausführungsform.

Fig. 5 zeigt eine Variation der zweiten Ausführungsform.

Fig. 6 zeigt eine herkömmliche Skalierschaltung.

Im folgenden wird die erste Ausführungsform einer Multiplikationsschaltung in Übereinstimmung mit der vorliegenden Erfindung mit Bezug auf die Zeichnungen beschrieben.

Wie in Fig. 1 gezeigt, umfasst die Schaltung eine Schaltschaltung mit einer Vielzahl von Schaltern SW1, SW2, SW3 und SW4, die parallel mit einer Eingangsspannung verbunden sind. Eine Ausgabe der Schaltschaltung wird in eine kapazitive Kopplung CP1 eingegeben, die eine Vielzahl von Kapazitäten C1, C2, C3 und C4 umfasst. Das heißt, die Ausgänge der Schalter SW1, SW2, SW3 und SW4 sind jeweils mit den Kapazitäten C1, C2, C3 und C4 verbunden. Die Kapazitäten werden durch die Schalter selektiv mit der Eingangsspannung verbunden. Die Eingänge der Schalter SW1 bis SW4 werden alternativ mit der Eingangsspannung oder der Erde verbunden, so dass Vin oder 0V an den Kapazitäten angelegt wird.

Eine Ausgabe der kapazitiven Kopplung CP1 wird in einen Umkehrverstärkungsteil I1 eingegeben. Die Spannungsausgabe einer kapazitiven Kopplung wird mit guter Linearität und Steuerfähigkeit zu der nächsten Stufe übertragen.

Der Umkehrverstärkungsteil I1 umfasst drei Stufen von MOS-Umkehrem I11, I12 und I13, die in Reihe verbunden sind. Eine Ausgabe des MOS-Umkehrers I13 in der letzten Stufe wird durch eine Rückkopplungskapazität CF1 zu einem Eingang von I1 zurückgeführt. Die Reihenschaltung von MOS-Umkehrern weist eine ausreichend große Verstärkung auf. Die Eingabe und Ausgabe wird koinzident, indem die Ausgabe zum Eingang zurückgeführt wird, so dass es folglich möglich ist, die Umkehrausgabe einer Eingabe unabhängig von der Last der Schaltungen in der nächsten Stufe stabil vorzusehen.

Der Ausgang des MOS-Umkehrers I13 ist mit einer geerdeten Kapazität CG11 verbunden, über die er geerdet ist. Der Ausgang des MOS-Umkehrers I12 ist mit den Widerständen RE11 und RE12 verbunden. RE11 verbindet eine Versorgungsspannung Vdd mit dem Ausgang von I12, und RE 12 verbindet den Ausgang von I12 mit der Erde.

Diese Widerstände RE11 und RE12 bilden einen Ausgleichswiderstand in Paaren und tragen dazu bei, eine instabile Oszillation zu verhindern.

Die Ausgabe des Umkehrverstärkungsteils 11 wird in eine Schaltschaltung eingegeben, die aus einer Vielzahl von Schaltern SW5, SW6, SW7 und SW8 besteht. Die Ausgabe des Umkehrverstärkungsteils wird mit jedem Schalter in der Schaltschaltung verbunden. Eine Ausgabe der Schaltschaltung wird in eine kapazitive Kopplung CP2 eingegeben, die aus einer Vielzahl von Kapazitäten C5, C6, C7 und C8 besteht. Das heißt, die Ausgänge der Schalter SW5, SW6, SW7 und SW8 sind jeweils mit den Kapazitäten C5, C6, C7 und C8 verbunden. Die Kapazitäten sind jeweils durch Schalter mit dem Ausgang des Umkehrverstärkungsteils 11 verbunden.

Die Ausgabe der kapazitiven Kopplung CP2 wird in einen Umkehrverstärkungsteil I2 eingegeben. Die Spannungsausgabe der kapazitiven Kopplung wird mit einer guten Linearität und Steuerfähigkeit zu der nächsten Stufe übertragen.

In dem Umkehrverstärkungsteil I2 sind drei Stufen von MOS-Umkehrern I21, I22 und I23 in Reihe verbunden. Eine Ausgabe der letzten Stufe des MOS-Umkelhrers I23 wird durch eine Rückkopplungskapazität CF2 zu einem Eingang von I2 zurückgeführt. Dementsprechend kann die Eingabe von CP2 umgekehrt werden und ähnlich wie bei I1 mit einer guten Linearität und Steuerfähigkeit ausgegeben werden.

Weiterhin sind in dem Umkehrverstärkungsteil I2 eine geerdete Kapazität CG21 sowie Ausgleichwiederstände RE21 und RE22 wie bei I1 verbunden, um eine instabile Oszillation zu verhindern.

Bei der kapazitiven Kopplung CP1 ist eine geerdete Kapazität CGI2 parallel mit C1 bis C4 verbunden, wobei ein Eingang mit der Erde und nicht mit Vin verbunden ist. Bei der kapazitiven Kopplung CP2 ist eine geerdete Kapazität CG22 parallel mit C5 bis C8 verbunden, wobei ein Eingang mit der Erde und nicht mit dem Ausgang von I1 verbunden ist.

Wenn alle Schalter SW1 bis SW8 geschlossen sind, kann die Ausgabe V1 von I1 durch die folgende Formel (3) ausgedrückt werden. Wenn eine an den Verbindungspunkten von CG12 und CG22 durch die Spannungen V' verursachte Offsetspannung Vb diese Kapazitäten eingibt, gilt:

Andererseits gilt für die Ausgabe Vout von I2 die folgende Formel (4):

Die Formeln (3) und (4) können zu der nachfolgenden Formel (5) kombiniert werden. In dieser Kombination kann Vb entfernt werden, weil gewöhnlich gilt, dass

Dabei wird die effektive zusammengesetzte Kapazität der durch Schalter verbundenen Kapazitäten durch Σ C1i für C1 bis C4 und durch Σ C2i für C5 bis C8 angegeben, wodurch eine allgemeine Multiplikation definiert werden kann. Wenn zum Beispiel SW1, SW3 und SW6 geschlossen sind, sind Σ C1i und Σ C2i jeweils wie in den folgenden Formeln (6) und (7) angegeben.

Σ C1i = C1 + C3 (6)

Σ C2i = C6 (7)

In Übereinstimmung mit der oben genannten Verallgemeinerung kann die Multiplikation durch die folgende Formel (8) ausgedrückt werden:

Wie aus Formel (8) deutlich wird, kann eine große Kapazität der Kapazitäten verhindert werden und kann die Multiplikation von großen Multiplikatoren durchgeführt werden.

Das Verhältnis der Kapazitäten wird mit C1 : C2 : C3 : C4 = 1 : 2 : 4 : 8 festgesetzt. Die Multiplikation mit einem binären Multiplikator kann durch das Einstellen der effektiven zusammengesetzten Kapazität durchgeführt werden. Die Kapazitäten C5 bis C8 werden entsprechend eingestellt.

Die geerdeten Kapazitäten CG12 und CG22 sind effektiv, um den Maximalwert des Multiplikators zu kontrollieren, wobei auch die Linearität der Ausgaben verbessert werden kann. Zum Beispiel sind die Verhältnisse C1 : C2 : C3 : C4 : CG12 : CF1 = 1 : 2 : 4 : 8 : 1 : 16 und C5 : C6 : C7 : C8 : CG22 : CF2 = 1 : 2 : 4 : 8 : 1 : 16, wobei das Maximum der Ausgabe auf (15/16) · (15/16) beschränkt ist. Da das Entwerfen der Multiplikatoren einfacher wird, wenn derartige geerdete Kapazitäten weggelassen werden, ist es vorteilhaft dieselben in der tatsächlichen Schaltung wegzulassen.

Im folgenden wird die zweite Ausführungsform der Skalierschaltung als eine Anwendung der Multiplikationsschaltung mit Bezug auf die beigefügten Zeichnungen beschrieben.

In Fig. 2 besteht die Skalierschaltung aus einer Schaltschaltung SWC1, einer kapazitiven Kopplung CP1, einem Umkehrverstärkungsteil INV1, einer Schaltschaltung SWC3, einer kapazitiven Kopplung CP2 und einem Umkehrverstärkungsteil INV2, die in Reihe verbunden sind. Eine Eingangsspannung Vin ist mit der Schaltschaltung SWC1 verbunden.

Die Schaltschaltung SWC1 umfasst eine Vielzahl von Schaltern SW1, SW2, SW3 und SW4, um alternativ Vin oder eine Bezugsspannung mit dem Ausgang zu verbinden. Die Bezugsspannung wird durch eine Bezugsspannung-Erzeugungsschaltung Vref erzeugt, und die halbe Spannung der gemeinsamen Versorgungsspannung Vdd, d. h Vdd/2 wird in der gesamten Schaltung erzeugt. Die kapazitive Kopplung CP1 wird durch das Integrieren der Ausgaben der Kapazitäten C1, C2, C3 und C4 strukturiert, die jeweils mit den Schaltern SW1 bis SW4 verbunden sind. Die Ausgabe von CP1 wird in INV1 eingegeben. Die Schaltschaltung SWC1 legt alternativ dazu Vin oder die Bezugsspannung an jeder Kapazität der kapazitiven Kopplung CP1 an, und die integrierten Ausgaben werden in INV1 eingegeben.

Mit dem Ausgang des Umkehrverstärkungsteils INV1 ist eine Schaltschaltung SWC2 verbunden, die aus einer Vielzahl von Schaltern SW5, SW6, SW7 und SW8 besteht, die parallel mit INV1 verbunden sind. Mit SWC2 ist eine Gruppe CF1 von Rückkopplungskapazitäten verbunden, die aus einer Vielzahl von Kapazitäten C5, C6, C7 und C8 besteht, die parallel mit SWC2 verbunden sind. Die Ausgaben von C5 bis C8 werden integriert und mit dem Eingang von INV1 verbunden, und die Schalter SW5 bis SW8 werden jeweils alternativ mit dem Ausgang von INV1 oder mit der Bezugsspannung für die entsprechenden Kapazitäten C5 bis C8 verbunden.

Mit der kapazitiven Kopplung CP1 ist die Bezugsspannungskapazität Cr1 parallel zu den Kapazitäten von C1 bis C4 verbunden. Mit Cr1 ist konstant eine Bezugsspannung-Erzeugungsschaltung Vref verbunden. Eine Cr1 ähnliche Bezugsspannungskapazität wird in einer anderen Multiplikationsschaltung verwendet, und diese Kapazitäten sind für die Äquivalenz der Multiplikationsschaltungen und die gemeinsame Verwendung des Schaltmusters effektiv.

Die Bezugsspannung-Erzeugungsschaltung Vref und der Umkehrverstärkungsteil INV1 werden weiter unten ausführlicher beschrieben. Diese Schaltungen umfassen im wesentlichen die Komponente aus drei Stufen von seriellen MOS-Umkehrern, wobei es möglich ist, dass eine Offsetspannung Voff in der Bezugsspannung und der Eingabe von INV1 enthalten ist. Deshalb sind die MOS-Umkehrer in der Bezugsspannung-Erzeugungsschaltung und in dem Umkehrverstärkungsteil für dieselben Kennlinien ausgebildet und werden in der LSI nebeneinander angeordnet. Folglich wird die Offsetspannung jedes MOS-Umkehrers gleich einer anderen, so dass die Offsetspannungen in den kapazitiven Kopplungen CP1, CP2 und der Rückkopplungskapazitätsgruppe aufgehoben werden, was weiter unten beschrieben wird.

Mit dem Ausgang des Umkehrverstärkungsteils INV1 ist eine Schaltschaltung SWC2 verbunden, die aus einer Vielzahl von Schaltern SW5, SW6, SW7 und SW8 besteht, die parallel mit INV1 verbunden sind. Mit SWC2 ist eine Rückkopplungskapazitätagruppe CF1 verbunden, die aus einer Vielzahl von Kapazitäten C5, C6, C7 und C8 besteht, die parallel mit SWC2 verbunden sind. Die Ausgabe von C5 bis C8 wird integriert und mit dem Eingang von INV1 verbunden, und die Schalter SW5 bis SW8 werden alternativ mit dem Ausgang von INV1 oder der Bezugsspannung für die entsprechende Kapazität C5 bis C8 verbunden.

Dabei wird die Kapazitätssumme der mit Vin verbundenen Kapazitäten C1 bis C4 als die effektive zusammengesetzte Kapazität von CP1 definiert und durch Σ (CP1) ausgedrückt, und die Kapazitätssumme der mit dem Ausgang von INV1 in der Rückkopplungskapazitätsgruppe CF1 verbundenen Kapazitäten wird als effektive zusammengesetzte Kapazität definiert und durch Σ (CF1) ausgedrückt. Die Gesamtsumme der Kapazitäten von C1 bis C4 wird durch T (CP1) ausgedrückt, und die Gesamtsumme der Kapazität von C5 bis C8 wird durch T (CF1) ausgedrückt. Weiterhin werden die Formeln (9) und (10) als wahr angenommen:

T (CP1) - Σ (OP1) = S (CP1) (9)

T (CF1) - Σ (CF1) = S (CF1) (10)

Wenn in der oben angegebenen Struktur eine Ausgabe von INV1 gleich V1, die Offsetspannung an der Eingangsseite von INV1 gleich Voff und die Bezugsspannung gleich Vref ist, dann ist die folgende Formel (11) wahr:

Σ (CP1) (Vin - Voff) + Σ (CF1) (V1 - Voff) + S(CP1) (Vref - Voff) + S (CF1) (Vref - Voff) = 0 (11)

Aus der Formel (11) kann die Formel (12) erhalten werden:

Da (Vref - Voff) extrem klein ist (in der Größenordnung von 0,1 mV), ist die Formel (12) im wesentlichen mit der Formel (13) identisch.

Die Schaltschaltung SWC3 besteht aus einer Vielzahl von Schaltern SW9, SW10, SW11 und SW12, die parallel verbunden sind, und die kapazitive Kopplung CP2 besteht aus parallelen Kapazitäten C9, C10, C11, C12 und Cr2. Jeder Schalter von SW9 bis SW12 ist mit der entsprechenden Kapazität von C9 bis C12 verbunden, und es wird alternativ die Ausgabe von INV1 oder die Erde mit der entsprechenden Kapazität verbunden. Cr2 ist der oben genannten Bezugsspannungskapazität Cr1 äquivalent und ist mit der Bezugsspannung- Erzeugungsschaltung Vref verbunden.

Die Schaltschaltung SWC3 legt alternativ Vin oder die Bezugsspannung an jeder Kapazität der kapazitiven Kopplung CP2 an. Die integrierte Ausgabe wird in INV2 eingegeben.

Mit dem Ausgang des Umkehrverstärkungsteils INV2 ist eine Schaltschaltung SWC4 verbunden, die aus einer Vielzahl von Schaltern SW13, SW14, SW15 und SW16 besteht, die parallel verbunden sind. Mit SWC4 ist eine Rückkopplungskapazitätsgruppe CF2 verbunden, die aus einer Vielzahl von Kapazitäten C13, C14, C15 und C16 besteht, die parallel verbunden sind. Die Ausgaben der Schalter SW13 bis SW16 werden integriert und am Eingang von INV2 eingegeben, und jeder Schalter SW13 bis SW16 wird alternativ mit dem Ausgang von INV2 oder der Bezugsspannung für die entsprechenden Kapazitäten C13 bis C16 verbunden.

Dabei wird die Kapazitätssumme der mit V1 verbundenen Kapazitäten C9 bis C12 als effektive zusammengesetzte Kapazität von CP2 bezeichnet und durch Σ (CP2) ausgedrückt, und die Kapazitätssumme der mit dem Ausgang von INV2 verbundenen Kapazitäten in der Rückkopplungskapazitätsgruppe CF2 wird als effektive zusammengesetzte Kapazität bezeichnet und durch Σ (CF2) ausgedrückt. Die Gesamtsumme der Kapazitäten von C9 bis C12 wird durch T (CP2) ausgedrückt, und die Gesamtsumme der Kapazität von C13 bis C16 wird durch T (CF2) ausgedrückt. Weiterhin werden die Formeln (14) und (15) als wahr angenommen:

T (CP2) - Σ (CP2) = S (CP2) (14)

T (CF2) - Σ (CF2) = S (CF2) (15)

Wenn bei der oben beschriebenen Struktur die Ausgabe von INV2 Vout ist, die Offsetspannung Voff an der Eingangsseite von INV2 gleich der Offsetspannung an der Eingangsseite INV1 ist und die Bezugsspannung Vref ist, ist die Formel (16) wahr.

Σ (CP2) (V1 - Voff) + Σ (CF2) (Vout - Voff) + S(CP2) (Vref - Voff) + S(CF2) (Vref - Voff) = 0 (16)

Die Formel (16) kann durch die folgende Formel (17) vereinfacht werden, indem (Vref-Voff) genauso wie in Formel (13) ignoriert wird.

Aus Formel (13) und (17) kann die Formel (18) erhalten werden.

In der Formel (18) werden die zwei Multiplikatoren

und

mit (Vin - Voff) multipliziert. Dadurch kann ein Ergebnis einer Multiplikation des Multiplikators mit (Vin - Voff) erhalten werden, wobei jeder Multiplikator auf eine kleine Größe beschränkt wird.

Weil die Offsetspannung Voff im voraus geschätzt werden kann, ist es in ausreichender Weise möglich, die Ausgabehöhe unter Verwendung einer Skalierschaltung und unter Betrachtung von Voff einzustellen.

In Fig. 3 besteht der Umkehrverstärkungsteil INV1 aus drei Stufen von seriellen MOS- Umkehrern I1, I2 und I3, wobei eine hohe Verstärkung durch das Produkt der Verstärkungen dieser Umkehrer erzeugt wird. Die Ausgabe von INV1 wird durch die oben genannte Rückkopplungskapazitätsgruppe CF1 zurück zu dessen Eingang geführt, wobei eine gute Linearität in der Beziehung zwischen der Eingabe und Ausgabe garantiert wird. Obwohl manchmal eine instabile Oszillation auftritt, wenn ein umkehrverstärktes Signal mit hoher Verstärkung zurückgeführt wird, kann dies verhindert werden, indem die mit der Erde verbundene Kapazhät CG mit dem Ausgang des MOS-Umkehrers I3 in der letzten Stufe verbunden wird und indem jeweils die mit den Versorgungs- und Bezugsspannungen Vdd und der Erde verbundenen Ausgleichwiderstände RE1 und RE2 verbunden werden. Mit dem Umkehrverstärkungsteil INV1 wird ein Auffrischungsschalter SW21 zum Kurzschließen des Eingangs und des Ausgangs verbunden. Die Offsetspannung auf der Eingabeseite des Umkehrverstärkungsteils wird durch das rechtzeitige Schließen des Auffrischschalters 21 und das gleichzeitige Verbinden der Schalter SW1 bis SW4 und SW9 bis SW12 mit Vref aufgehoben. Da der Umkehrverstärkungsteil INV2 denselben Aufbau aufweist wie INV1, wird hier auf eine Beschreibung desselben verzichtet.

In Fig. 4 umfasst die Bezugsspannung-Erzeugungsschaltung Vref MOS-Umkehrer I1', I2' und I3', wobei eine Ausgabe des letzten Umkehrers zurück zu einem Eingang des ersten Umkehrers geführt wird. Ein geschlossener (nie geöffneter) Dummyschalter SW31 ist in der Rückkopplungslinie angeordnet. Folglich kann das Schaltungsmuster der Bezugsspannung- Erzeugungsschaltung genauso aufgebaut sein wie der oben beschriebene Umkehrverstärkungsteil INV1 (einschließlich der Schalter), wobei die elektrischen Eigenschaften und insbesondere die Offsetspannung dazu äquivalent ist. Weiterhin ist die Bezugsspannung-Erzeugungsschaltung ausgebildet, um die instabile Oszillation durch die Kapazität CG' und die Ausgleichwiderstände RE1' und RE2' ähnlich wie bei dem Umkehrverstärkungsteil INV1 zu verhindern. Wenn die Kennlinie der Eingabe und Ausgabe der drei Stufen der gesamten Umkehrer durch y = f(x) ausgedrückt werden, wobei angenommen wird, dass x die Eingabe ist und y die Ausgabe ist, dann ist x = f(x) in Übereinstimmung mit der Beziehung x = y wahr, da die Ausgabe mit dem Eingang verbunden wird. Die Eigenschaften jedes MOS-Umkehrers und insbesondere der Schwellwert werden derart eingestellt, dass x = Vdd/2 erhalten wird, was die Auflösung von x = f(x) sein soll.

Die derartig bestimmte Bezugsspannung ist theoretisch identisch mit der oben beschriebenen Offsetspannung Voff. Die Differenz zwischen denselben kann als ein kleiner Fehler vernachlässigt werden.

Fig. 5 zeigt eine Variation der oben beschriebenen Ausführungsform. In der Zeichnung sind die mit den kapazitiven Kopplungen CP1 und CP2 verbundene Bezugsspannung-Erzeugungsschaltung Vref sowie die Kapazitäten Cr1 und Cr2 zum Verbinden derselben weggelassen. Obwohl der Vorteil einer Äquivalenz zu der Multiplikationsschaltung und einer Musterübereinstimmung verloren geht, ist die Schaltung vereinfacht und kann der negative Einfluss von Cr1 und Cr2 auf die Genauigkeit der Operation vermieden werden.

In einer Multiplikationsschaltung der vorliegenden Erfindung sind kapazitive Kopplungen jeweils mit dem ersten und dem zweiten Umkehrverstärkungsteil verbunden, wobei Kapazitäten der kapazitiven Kopplungen selektiv durch Schalter verbunden werden. Zwei Multiplikationsschritte werden mit beinahe derselben Größe wie bei einer herkömmlichen Schaltung realisiert. Deshalb kann die Kapazität der Kapazitäten kleiner gewählt werden und kann die Schaltungsfläche zur Bildung der Kapazität reduziert werden.

In der Skalierschaltung der vorliegenden Erfindung wird 1) eine ungerade Anzahl von MOS- Umkehrern in Reihe verbunden, 2) eine geerdete Kapazität zwischen einem Ausgang der letzten Stufe von MOS-Umkehrern und der Erde verbunden, 3) eine Ausgabe der MOS- Umkehrer durch ein Paar von Ausgleichswiderständen jeweils mit einer Versorgungsspannung und der Erde in der ersten Stufe und nicht in der letzten Stufe des MOS-Umkehrers verbunden, 4) eine Bezugsspannung als Ausgabe aus einer Bezugsspannung-Erzeugungsschaltung erzeugt, die aus einer ungeraden Anzahl von MOS-Umkehrern besteht, die in Reihe verbunden sind, wobei eine Ausgabe der letzten Stufe des MOS-Umkehrers zu einem Eingang der ersten Stufe des Umkehrers zurückgeführt wird, 5) der MOS-Umkehrer der Bezugsspannung-Erzeugungsschaltung und der MOS-Umkehrer des ersten und des zweiten Umkehrverstärkungsteils mit denselben Schaltungseigenschaften eingestellt und in einer LSI nebeneinander angeordnet. Die Genauigkeit der Ausgabe wird verbessert, weil die Anzahl der Kapazitätseinheiten durch die zwei Stufen der Gewichtung und Kontrolle der Kapazität des ersten Umkehrverstärkungsteils und des zweiten Umkehrverstärkungsteils beschränkt wird und die Offsetspannung der MOS-Umkehrer der Bezugsspannung-Erzeugungsschaltung und des Umkehrverstärkungsteils einander aufheben. Weil der Aufbau der Bezugsspannung-Erzeugungsschaltung demjenigen der Umkehrverstärkungsschaltung ähnlich ist, kann die Differenz zwischen der Bezugsspannung und der Offsetspannung auf ein Minimum beschränkt werden.


Anspruch[de]

1. Multiplikationsschaltung zum Multiplizieren einer analogen Eingangsspannung (Vin) mit einem digitalen Wert, wobei die Multiplikationsschaltung umfasst:

eine erste Schaltschaltung (SWC1) mit einer Vielzahl von Schaltern (SW1, ... SW4),

eine erste kapazitive Kopplung (CP1) mit einer Vielzahl von Kondensatoren (C1, ... C4), die jeweils den Schaltern (SW1, ... SW4) der ersten Schaltschaltung (SWC1) entsprechen, wobei jeder der Kondensatoren (C1, ... C4) mit einem Ausgang des entsprechenden Schalters verbunden ist,

einen ersten Umkehrverstärker (INV1), der eine ungerade Anzahl von MOS-Umkehrern (I11, I12, I13) umfasst, die in Reihe verbunden sind, wobei ein Eingang des ersten Umkehrverstärkers (I11) mit einem Ausgangsanschluss von jedem der Kondensatoren der ersten kapazitiven Kopplung (CP1) verbunden ist,

eine zweite Schaltschaltung (SWC3) mit einer Vielzahl von Schaltern (SW9, ... SW12),

eine zweite kapazitiven Kopplung (CP2) mit einer Vielzahl von Kondensatoren (C9, ... C12), die den Schaltern (SW9, ... SW12) der zweiten Schaltschaltung (SWC3) entsprechen, wobei jeder der Kondensatoren (C9, ... C12) mit einem Ausgang des entsprechenden Schalters verbunden ist, und

einen zweiten Umkehrverstärker (INV2), der eine ungerade Anzahl von MOS-Umkehrern (I21, I22, I23) umfasst, die in Reihe verbunden sind, wobei ein Eingang des zweiten Umkehrverstärkers (INV2) mit einem Ausgangsanschluss von jedem der Kondensatoren der zweiten kapazitiven Kopplung (CP2) verbunden ist,

wobei die analoge Eingangsspannung (Vin) zweimal durch die erste und die zweite kapazitive Kopplung (CP1, CP2) multipliziert wird,

dadurch gekennzeichnet, dass

die Multiplikationsschaltung weiterhin eine Bezugsspannung-Erzeugungsschaltung (Vref) zum Erzeugen einer Bezugsspannung umfasst, wobei entsprechende Komponenten der Bezugsspannung-Erzeugungsschaltung und der Umkehrverstärker mit denselben Schaltungseigenschaften eingestellt werden,

jeder der Schalter (SW1, ... SW4) der ersten Schaltschaltung (SWC1) mit der analogen Eingangsspannung (Vin) und der Bezugsspannung (Vdd/2) verbunden ist, und

jeder der Schalter (SW9, ... SW12) der zweiten Schaltschaltung (SWC3) mit einem Ausgang des ersten Umkehrverstärkers (INV1) und der Bezugsspannung verbunden ist.

2. Multiplikationsschaltung nach Anspruch 1, die weiterhin geerdete Kondensatoren (CG) umfasst, die zwischen einem Ausgang des ersten Umkehrverstärkers (INV1) und einer Erde und zwischen einem Ausgang des zweiten Umkehrverstärkers (INV2) und der Erde verbunden sind,

einen ersten Spannungsteiler mit einem ersten und einem zweiten Widerstand (RE11 RE12), wobei der erste Widerstand (RE11) zwischen einem Ausgang von einem anderen als dem letzten MOS-Umkehrer (I13) des ersten Umkehrverstärkers (INV1) und einer Versorgungsspannung (Vdd) verbunden ist, während der zweite Widerstand (RE12) zwischen dem Ausgang und der Erde verbunden ist,

einen zweiten Spannungsteiler mit einem ersten und einem zweiten Widerstand (RE21, RE22), wobei der erste Widerstand (RE21) zwischen einem Ausgang von einem anderen als dem letzten MOS-Umkehrer (I23) des zweiten Umkehrverstärkers (INV2) und der Versorgungsspannung (Vdd) verbunden ist, während der zweite Widerstand (RE22) zwischen dem Ausgang und der Erde verbunden ist,

einen ersten Rückkopplungskondensator (CF1) zum Verbinden des Ausgangs mit dem Eingang der ersten Umkehrverstärker (INV1), und

einen zweiten Rückkopplungskondensator (CF2) zum Verbinden des Ausgangs mit dem Eingang des zweiten Umkehrverstärkers (INV2).

3. Multiplikationsschaltung nach Anspruch 2, wobei die erste und die zweite kapazitive Kopplung (CP1, CP2) Kapazitäten (C1, ... C4, C9, ... C12) aufweisen, die den Gewichten von Stellen einer binären Zahl entsprechen.

4. Multiplikationsschaltung nach Anspruch 3, wobei die erste und die zweite kapazitive Kopplung (CP1, CP2) jeweils einen zusätzlichen Kondensator (CG12, CG22) mit einer Kapazität gleich der Kapazität des Kondensators des niedrigstwertigen Bits der binären Zahl aufweisen, wobei ein Eingangsanschluss des zusätzlichen Kondensators (CG12, CG22) mit der Erde verbunden ist.

5. Multiplikationsschaltung nach wenigstens einem der Ansprüche 2 bis 4, wobei der erste und der zweite Rückkopplungskondensator (CF1, CF2) jeweils Kapazitäten gleich den Gesamtkapazitäten der ersten und der zweiten kapazitiven Kopplung (CP1, CP2) aufweisen.

6. Multiplikationsschaltung nach Anspruch 1, die weiterhin umfasst:

eine erste Gruppe von Rückkopplungskondensatoren (CF1), wobei ein Ausgangsanschluss von jedem Kondensator der ersten Gruppe (CF1) mit den Kondensatoren (C1, ... C4) der ersten kapazitiven Kopplung (CP1) verbunden ist,

eine dritte Schaltschaltung (SWC2) mit einer Vielzahl von Schaltern (SW5, ... SW8), die den Kondensatoren (C5, ... C8) der ersten Gruppe (CF1) entsprechen, wobei jeder Schalteer einen Eingangsanschluss des entsprechenden Kondensators mit entweder dem Ausgangsanschluss des ersten Umkehrverstärkers (INV1) oder mit der Bezugsspannung (Vdd/2) verbindet,

eine zweite Gruppe von Rückkopplungskondensatoren (CF2), wobei ein Ausgangsanschluss von jedem Kondensator der ersten Gruppe (CF2) mit den Kondensatoren (C9, ... C12) der ersten kapazitiven Kopplung (CP2) verbunden ist,

wobei die Bezugsspannung-Erzeugungsschaltung (Vref) umfasst:

a) eine ungerade Anzahl von MOS-Umkehrern (I1', I2', I3'), die in Reihe verbunden und in Nachbarschaft zu den MOS-Umkehrern des ersten und zweiten Umkehrverstärers (INV1, INV2) ausgebildet sind,

b) einen geerdeten Kondensator (CG'), der zwischen einem Ausgang des letzten (13') MOS-Umkehrers und einer Erde verbunden ist,

c) einen Spannungsteiler mit einem ersten und einem zweiten Widerstand (RE1', RE2'), wobei der erste Widerstand (RE1') zwischen einem Ausgang von einem anderen als dem letzten MOS-Umkehrer (I3') und einer Versorgungsspannung (Vdd) verbunden ist, während der zweite Widerstand (RE2') zwischen dem Ausgang und der Erde verbunden ist, und

d) einer Rückkopplungsleitung, die den Ausgang des letzten (I3') MOS- Umkehrers mit einem Eingang des ersten (I1') MOS-Umkehrers verbindet.

7. Multiplikationsschaltung nach Anspruch 6, die weiterhin umfasst_

geerdete Kondensatoren (CG), die zwischen einem Ausgang des ersten Umkehrverstärkers (INV1) und der Erde und zwischen einem Ausgang des zweiten Umkehrverstärkens (INV2) und der Erde verbunden sind,

einen ersten Spannungsteiler mit einem ersten und einem zweiten Widerstand (RE1, RE2), wobei der erste Widerstand (RE1) zwischen einem Ausgang von einem anderen als dem letzten MOS-Umkehrer (13) des ersten Umkehrverstärkers (INV1) und einer Versorgungsspannung (Vdd) verbunden ist, während der zweite Widerstand (RE2) zwischen dem Ausgang und der Erde verbunden ist,

einen zweiten Spannungsteiler mit einem ersten und einem zweiten Widerstand (RE1, RE2), wobei der erste Widerstand (RE1) zwischen einem Ausgang von einem anderen als dem letzten MOS-Umkehrer (13) des zweiten Umkehrverstärkers (INV2) und der Versorgungsspannung (Vdd) verbunden ist, während der zweite Widerstand (RE2) zwischen dem Ausgang und der Erde verbunden ist.

8. Multiplikationsschaltung nach wenigstens einem der Ansprüche 1 bis 7, wobei die Bezugsspannung gleich der halben Versorgungsspannung (Vdd) ist.

9. Multiplikationsschaltung nach wenigstens einem der Ansprüche 1 bis 8, die weiterhin jeweils Auffrischungsschalter (SW21) zum Verbinden des Eingangs und des Ausgangs des ersten und des zweiten Umkehrverstärkers (INV1, INV12) sowie einen Dummyschalter (SW31) umfasst, der dem Auffrischungsschalter äquivalent ist und zum konstanten Verbinden des Ausgangs des letzten MOS-Umkehrers (I3') mit dem Eingang des ersten MOS- Umkehrers (I1') in der Bezugsspannung-Erzeugungsschaltung (Vref) dient.







IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com