PatentDe  


Dokumentenidentifikation DE69521286T2 02.05.2002
EP-Veröffentlichungsnummer 0733281
Titel VERSTÄRKERANORDNUNG
Anmelder Koninklijke Philips Electronics N.V., Eindhoven, NL
Erfinder DIJKMANS, Carel, Eise, NL-5621 BA Eindhoven, NL;
DUISTERS, Franciscus, Anthonius, NL-5621 BA Eindhoven, NL
Vertreter derzeit kein Vertreter bestellt
DE-Aktenzeichen 69521286
Vertragsstaaten DE, FR, GB, IT
Sprache des Dokument EN
EP-Anmeldetag 21.09.1995
EP-Aktenzeichen 959299918
WO-Anmeldetag 21.09.1995
PCT-Aktenzeichen IB9500774
WO-Veröffentlichungsnummer 9611528
WO-Veröffentlichungsdatum 18.04.1996
EP-Offenlegungsdatum 25.09.1996
EP date of grant 13.06.2001
Veröffentlichungstag im Patentblatt 02.05.2002
IPC-Hauptklasse H03F 3/30
IPC-Nebenklasse H03F 3/18   

Beschreibung[de]

Die Erfindung bezieht sich auf eine Verstärkeranordnung, wie im Oberbegriff des Anspruchs 1 definiert.

Eine derartige Verstärkeranordnung ist bekannt, und zwar aus dem US Patent US-A-5.057.790. Darin wird ein Audioverstärker beschrieben, der Crossover- Verzerrung, typisch für Klasse AB Gegentaktverstärker, dadurch verringert, dass Mittel vorgesehen sind um zu vermeiden, dass die Ausgangstransistoren während irgend eines Teils der Audiowellenform abgeschnitten werden. Die Schaltungsanordnung umfasst zwei Basis-Emitter-Spannungsmultiplizierer und einen nicht linearen Transkonduktanz-Rückkopplungsverstärker.

Eine derartige Verstärkeranordnung ist bekannt, und zwar aus Fig. 1 des US Patentes 4.570.128. Die Treiberstufe einer derartigen Verstärkeranordnung umfasst dritte und vierte Transistoren, die zwischen dem ersten und dem zweiten Ausgang der Treiberstufe antiparallel gekoppelt sind. Die Steuerelektroden der dritten und vierten Transistoren sind mit den betreffenden Vorspannungsmitteln gekoppelt. Der Eingang der Treiberstufe ist mit dem zweiten Ausgang der Treiberstufe gekoppelt, so dass ein dem Eingang zugeführter Signalstrom unmittelbar der Steuerelektrode des zweiten Transistors zugeführt wird. Ein dem Eingangsanschluss zugeführter Signalstrom wird zu einem gleichzeitigen Anstieg oder Abfall der Potentiale an den Steuerelektroden des ersten und zweiten Ausgangstransistors führen. Durch die gleichzeitige Variation dieser Potentiale ist es möglich, das Potential der Steuerelektrode des ersten oder des zweiten Transistors nahe an die Speisespannung zu steuern, wodurch auf diese Art und Weise der Transistor effektiv abgeschaltet wird, wenn der Eingangsklemme ein großer Signalstrom zugeführt wird. Ein Nachteil davon ist, dass es eine Zeit dauert, bis der Transistor wieder eingeschaltet ist, wenn der Signalstrom wieder abnimmt. Diese Einschaltzeit sorgt für Verzerrung, insbesondere während des Crossover, wenn der erste Transistor von dem zweiten Transistor übernimmt oder umgekehrt.

Es ist nun u. a. eine Aufgabe der vorliegenden Erfindung eine Verstärkeranordnung mit einer weiter verringerten Verzerrung zu schaffen.

Eine Verstärkeranordnung nach der vorliegenden Erfindung weist die Merkmale nach Anspruch 1 auf.

Der Erfindung liegt die Erkenntnis zugrunde, dass Verzerrung dadurch verringert werden kann, dass vermieden wird, dass die Ausgangstransistoren durch große Eingangssignal abgeschaltet werden. Der erste von der ersten Stromquelle gelieferte Strom wird gleichermaßen über das Transistorpaar aufgeteilt, wobei dieses Koppel durch den dritten und den fünften Transistor gebildet wird, genauso wie der zweite Strom, der von der zweiten Stromquelle geliefert wird, gleichermaßen über das Transistorpaar aufgeteilt wird, das durch den vierten und den sechsten Transistor gebildet wird. Ein dem Eingang der Treiberstufe zugeführtes Signal wird zu einer anderen Stromverteilung für jedes der Transistorpaare führen. In der extremen Situation kann einer der Transistoren in den Paaren stromlos werden. Wenn der dritte oder der vierte Transistor stromlos wird, wird das Vorhandensein des fünften oder sechsten Transistors gewährleisten, dass der erste oder zweite Transistor nach wie vor vorgespannt ist, und dass folglich immer ein minimaler Strom fließt. Durch diese Maßnahme nach der vorliegenden Erfindung können die Ausgangstransistoren nicht gesperrt werden und folglich wird Verzerrung verringert.

Andere vorteilhafte Ausführungsformen sind in den weiteren abhängigen Ansprüchen beschrieben.

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben. Es zeigen:

Fig. 1 ein Schaltbild einer bekannten Verstärkeranordnung, wobei MOS-Transistoren verwendet werden,

Fig. 2 ein Schaltbild einer ersten Ausführungsform einer Verstärkeranordnung nach der vorliegenden Erfindung, wobei MOS-Transistoren verwendet werden,

Fig. 3 ein Schaltbild einer zweiten Ausführungsform einer Verstärkeranordnung nach der vorliegenden Erfindung, wobei MOS-Transistoren verwendet werden,

Fig. 4 ein Schaltbild eines Beispiels der Vorspannmittel zum Gebrauch im Zusammenhang mit den dargestellten Ausführungsformen der Verstärkeranordnung nach der vorliegenden Erfindung,

Fig. 5 ein Schaltbild eines weiteren Beispiels eines Teils 15 der Vorspannmittel zum Gebrauch im Zusammenhang mit den dargestellten Ausführungsformen der Verstärkeranordnung nach der vorliegenden Erfindung.

In den Figuren sind gleiche Teile mit denselben Bezugszeichen versehen. Die Erfindung ist dargestellt unter Verwendung von MOS-Transistoren, wobei die Steuerelektrode die Gate-Elektrode ist, wobei die erste Hauptelektrode die Drain-Elektrode ist und wobei die zweite Elektrode die Source-Elektrode ist. Es ist ebenfalls möglich Bipolar-Transistoren zu verwenden, wobei die Steuerelektrode die Basis ist, wobei die erste Hauptelektrode der Kollektor ist und wobei die zweite Hauptelektrode der Emitter ist. Ein Transistor vom ersten Leitungstyp ist ein p-leitender MOS-Transistor und ein Transistor vom zweiten Leitungstyp ist dann ein n-leitender MOS-Transistor oder umgekehrt.

Fig. 1 ist ein Schaltbild einer bekannten Verstärkeranordnung, wobei MOS-Transistoren verwendet werden. Die bekannte Verstärkeranordnung umfasst:

- eine Eingangsklemme 1, eine Ausgangsklemme 2, eine erste und eine zweite Speiseklemme 3, 4 für eine Speisespannung,

- einen ersten p-leitenden Transistor und einen zweiten n-leitenden Transistor T1, T2,

- eine Treiberstufe 100, von der ein Eingang 5 mit der Eingangsklemme 1 gekoppelt ist und die einen ersten und einen zweiten Ausgang 6, 7 hat, der mit den Gate-Elektroden des ersten bzw. zweiten Transistors T1, T2 gekoppelt ist.

Die Source-Elektroden des ersten und des zweiten Transistors T1, T2 sind mit der ersten und der zweiten Speiseklemme 3 bzw. 4 gekoppelt und die Drain-Elektroden des ersten und des zweiten Transistors T1, T2 sind mit der Ausgangsklemme 2 gekoppelt. Die Treiberstufe 100 umfasst einen dritten n-leitenden Transistor T3 und einen vierten p-leitenden Transistor T4. Der dritte und der vierte Transistor T3, T4 sind zwischen dem ersten und dem zweiten Ausgang 6 und 7 antiparallel gekoppelt. Die Gate- Elektroden sind mit den betreffenden Spannungen vorgespannt. Eine erste Stromquelle 10, die einen ersten Strom liefert, ist zwischen der ersten Speiseklemme 3 und dem ersten Ausgang 6 gekoppelt und eine zweite Stromquelle 12, die einen zweiten Strom liefert, ist zwischen dem zweiten Ausgang 7 und der zweiten Speiseklemme 4 gekoppelt. Der Eingang 5 der Treiberstufe 100 ist mit dem zweiten Ausgang 7 gekoppelt, der mit der Source-Elektrode des dritten Transistors T3 gekoppelt ist. Dem Eingang 5 der Treiberstufe 100 wird ein Signalstrom zugeführt. Wenn der Signalstrom zunimmt, wird das Potential an der Gate-Elektrode des Transistors T2 ansteigen und der Strom durch den Transistor T3 wird abnehmen, weil der zweite Strom, der von der zweiten Stromquelle 12 geliefert wird, konstant ist. Dies wird das Potential an der Gate- Elektrode des Transistors T1 steigern und dadurch den Strom durch den Transistor T1 verringern, so dass die Ausgangsklemme 2 Strom abfließen lässt. Da die Drain- Elektrode des Transistors T3 in die Source-Elektrode des Transistors T4 hineinschaut, wird die geerdete Gate-Konfiguration der Transistoren T3 und T4 von der Gate- Elektrode des Transistors T1 zu der Gate-Elektrode des Transistors T2 eine Verstärkung gleich Eins erzeugen. Wenn dagegen der Signalstrom verringert wird, soll der Strom durch den Transistor T3 zunehmen. Dadurch wird das Potential an der Gate- Elektrode des Transistors T2 verringern, wodurch der Strom durch den Transistor T1 zunimmt, so dass die Ausgangsklemme 2 Strom fährt. Auf diese Weise wird ein dem Eingang 5 zugeführter Signalstrom zu einer gleichzeitigen Zunahme oder Abnahme in dem Gate-Potential des ersten sowie zweiten Transistors T1 und T2 führen. Bei sehr niedrigen Signalströmen kann dies dazu führen, dass das Gate-Source-Potential des ersten oder des zweiten Transistors dem Wert Null sehr nahe kommt, wodurch der Transistor gesperrt wird. Durch innere Streukapazitäten dauert es eine gewisse Zeit, den Transistor wieder einzuschalten, nachdem dieser abgeschaltet worden ist (d. h. nicht leitend geworden). Diese Verzögerung verursacht Verzerrung, insbesondere während Crossover, wenn der Transistor T1 von dem Transistor T2 übernimmt und umgekehrt.

Fig. 2 ist ein Schaltbild einer ersten Ausführungsform einer Verstärkeranordnung nach der vorliegenden Erfindung, wobei MOS-Transistoren verwendet werden. Die Treiberstufe 100 nach Fig. 2 weicht ab von der Treiberstufe 100 nach Fig. 1, und zwar in den nachfolgenden Punkten:

- die Treiberstufe 100 umfasst weiterhin einen fünften p-leitenden Transistor T5 und einen sechsten n-leitenden Transistor T6, und Vorspannmittel 14 zum Liefern von Vorspannungen zu den Gate-Elektroden der Transistoren T3, T4, T5, T6,

- die Source-Elektroden des dritten und des vierten Transistors T3, T4 sind mit dem Eingang 5 der Treiberstufe 100 gekoppelt, die Drain-Elektrode des dritten Transistors T3 und die Source-Elektrode des fünften Transistors T5 sind mit dem ersten Ausgang 6 der Treiberstufe 100 gekoppelt und die Drain-Elektrode des vierten Transistors T4 und die Source-Elektrode des sechsten Transistors T6 sind mit dem zweiten Ausgang 6 der Treiberstufe 100 gekoppelt.

Der fünfte und der sechste Transistor T5 und T6 arbeiten als Source-Folger. Der dritte und der fünfte Transistor T3, T5 bilden ein Paar, wobei die Summe der Ströme durch die Transistoren dem ersten Strom entspricht, der von der ersten Stromquelle 12 geliefert wird. Der vierte und der sechste Transistor T4, T6 bilden ebenfalls ein Paar, wobei die Summe der Ströme durch die Transistoren dem zweiten Strom entspricht, der von der zweiten Stromquelle 12 geliefert wird. Wenn dem Eingang 5 kein Signalstrom zugeführt wird, können die Löschströme des dritten, vierten, fünften und sechsten Transistors derart gewählt werden, dass sie der Hälfte des ersten Stromes entsprechen in dem Fall, dass der erste Strom dem zweiten Strom entspricht. Wenn dem Eingang 5 ein Signalstrom zugeführt wird, der beispielsweise einen negativen Wert hat, wodurch auf diese Weise der Strom von dem Eingang 5 abgeführt wird, wird dieser zusätzliche Strom von dem Transistor T3 geliefert, der dann mehr Strom führt. Da die Summe der Ströme durch die Transistoren T3 und T5 konstant ist, wird der Transistor T5 weniger Strom führen. Auf diese Art und Weise wird die Source-Spannung des Transistors T5 abfallen und folglich wird der Transistor T1 mehr Strom führen. Wenn der Transistor T3 mehr Strom führt, wird die Source-Spannung desselben ebenfalls abfallen, was zu einer Stromzunahme durch den Transistor T4 führt. Dies führt zu einem Stromanstieg durch den Transistor T6 und folglich wird die Source-Spannung des Transistors T6 ebenfalls abfallen. Eine Stromzunahme durch den Transistor T3 wird nicht zu einem gleichen Stromabfall durch den Transistor T4 führen, und zwar durch die Stromsenke an dem Eingang 5. Auf diese Weise wird die Stromverteilung in dem zweiten Paar, das aus den Transistoren T4 und T6 besteht, weniger geändert als die Stromverteilung in dem ersten Paar, das aus den Transistoren T3 und T5 besteht. Dies bedeutet, dass die Änderung in der Source-Spannung des Transistors T5 größer ist als die Änderung in der Source-Spannung des Transistors T6. In der Situation, dass die Stromverteilung so extrem ist, dass einer der Transistoren in einem Paar gesperrt wird, beispielsweise der Transistor T4 im Falle eines sehr großen negativen Signalstroms, der dem Eingang 5 zugeführt wird, wird der Transistor T6 den ganzen Strom führen, der von der zweiten Stromquelle 12 geliefert worden ist. Da dieser zweite Strom einen festen Wert hat, ist das Source-Potential des Transistors T6 fest und dadurch ist ebenfalls das Gate- Potential des Transistors T2 fest. Durch eine geeignete Wahl der Gate-Vorspannung des Transistors T6 und des Wertes des zweiten Stromes kann der Strom durch den Transistor T2 auf einen minimalen Wert gesetzt werden, wodurch auf diese Art und Weise vermieden wird, dass der Transistor T2 gesperrt wird. Ähnliches gilt für einen positiven Signalstrom. Der dem Eingang 5 zugeführt wird. Ein weiterer Vorteil, nebst der Vermeidung, dass die Transistoren T1 und T2 gesperrt werden, ist, dass der Eingang 5 auf einen Wert zwischen der Speisespannung vorgespannt werden kann. Dies ist nicht möglich bei der bekannten Verstärkeranordnung, wobei der Eingang 5 auf einen Wert nahe dem Wert einer der Speiseklemmen vorgespannt wird. Dieser weitere Vorteil bietet mehr Freiheit im Entwurf für die Stufe vor der Verstärkeranordnung.

In Fig. 2 sind die Drain-Elektroden der Transistoren T5 und T6 mit der zweiten und ersten Speiseklemme 4 bzw. 3 gekoppelt. Auf diese Art und Weise wird ein Signalstrom, der durch den Transistor T3 fließt, an der Gate-Elektrode des ersten Transistors T1 eine niedrige Impedanz sehen, wobei diese genannte niedrige Impedanz die Impedanz ist, die an der Source-Elektrode des fünften Transistors T5 gesehen wird. Dies führt zu einem niedrigen Verstärkungsfaktor für die Verstärkeranordnung, da der Signalstrom nur eine geringe Signalspannung an dieser Impedanz verursachen wird. Fig. 3 ist ein Schaltbild einer zweiten Ausführungsform einer Verstärkeranordnung nach der vorliegenden Erfindung, wobei MOS-Transistoren verwendet werden. In Fig. 3 sind aber die Drain-Elektroden der Transistoren T5 und T6 beide mit dem Eingang 5 der Treiberstufe 100 gekoppelt. Durch diese Rückkopplung wird eine sehr hohe Impedanz an dem Eingang 5 verwirklicht. Nun wird eine geringfügige Stromänderung zu einer großen Spannungsänderung an der Gate-Elektrode des ersten oder des zweiten Transistors T1, T2 führen, da an der Gate-Elektrode die Impedanz nun hauptsächlich durch die endliche Ausgangsimpedanz der ersten oder der zweiten Stromquelle 10, 12 bestimmt wird, wobei die genannte Ausgangsimpedanz meistens sehr hoch ist. Auf diese Art und Weise wird die Verstärkung der Verstärkeranordnung wesentlich verbessert.

In Fig. 3 ist zwischen der Ausgangsklemme 2 und dem Eingang 5 eine Kapazität 21 vorgesehen. Diese Kapazität schafft eine Miller-Kompensation, wobei diese Kompensation für den Fachmann durchaus bekannt ist. Aus dem "Journal of Solid-State Circuits" Heft 29, Nr. 1 Januar 1994, Seite 64 ist eine Miller-Kompensation bekannt, wobei zwei Kapazitäten verwendet werden, die von der Drain-Elektrode zu der Gate- Elektrode jedes des ersten und des zweiten Transistors T1, T2 gekoppelt sind. Die hat als Hauptnachteil, dass eine plötzliche Spannungsänderung an der Gate-Elektrode eines der Transistoren T1 oder T2 einen Effekt auf die Gate-Elektrode des anderen Transistors hat, und zwar wegen der kapazitiven Kopplung. Dieser Effekt wird ebenfalls stattfinden, wenn einer der Transistoren den minimalen Strom leitet und überhaupt keinen Signalstrom trägt. Dies wird dadurch vermieden, dass eine einfache Rückkopplungskapazität von der Ausgangsklemme 2 zu dem Eingang 5 benutzt wird. Nun gibt es nicht länger eine kapazitive Kopplung zwischen den Gate-Elektroden des ersten und des zweiten Transistors.

Fig. 4 ist ein Schaltbild eines Beispiels der Vorspannmittel zum Gebrauch im Zusammenhang mit den dargestellten Ausführungsformen der Verstärkeranordnung nach der vorliegenden Erfindung.

Die Vorspannmittel 14 umfassen:

einen siebenten p-leitenden, einen achten n-leitenden und einen neunten p-leitenden Transistor T7, T8, T9,

- eine dritte Stromquelle 22 zum Liefern eines dritten Stromes, der zwischen die erste Speiseklemme 3 und die Source-Elektrode des siebenten Transistors T7 eingekoppelt wird,

- eine vierte Stromquelle 24 zum Liefern eines vierten Stromes, der zwischen die Drain-Elektrode des neunten Transistors T9 und die zweite Speiseklemme 4 eingekoppelt wird.

Die Gate-Elektrode und die Drain-Elektrode des achten Transistors T8 sind mit der Source-Elektrode des siebenten Transistors T7 gekoppelt und die Source-Elektroden des achten und des neunten Transistors T8, T9 sind miteinander verbunden. Die Drain- Elektrode des neunten Transistors T9 ist mit der Gate-Elektrode des genannten Transistors T9 gekoppelt. Die Gate-Elektrode des siebenten Transistors T7 ist mit einer Bezugsspannung Vref gekoppelt und die Gate-Elektroden des achten und des neunten Transistors T8, T9 sind mit den Gate-Elektroden des dritten und des vierten Transistors T3, T4 gekoppelt.

Die Bezugsspannung Vref, die mit der Gate-Elektrode des Transistors T7 gekoppelt ist, ist vorzugsweise auf einem Wert gewählt worden, welcher der Hälfte der Speisespannung entspricht. Die Transistoren T8 und T9 werden als Dioden benutzt und werden über die Stromquelle 24 vorgespannt. Die Transistoren T8 und T9 können als Kopien der Transistoren T3 und T4 betrachtet werden. Zwecks einer besseren Deckung sollten die Stromdichten durch diese Transistoren einander gleich sein, was bedeutet, dass das Verhältnis des Stromes durch einen Transistor zu der Oberfläche dieses Transistors für den Transistor T3 und T8 sowie für den Transistor T4 und T9 gleich sein soll. Wenn die Oberfläche dieser Transistoren einander gleich sind, dann sollte der von der Stromquelle 24 gelieferte Strom die Hälfte des Stromes sein, der von der Stromquelle 12 (oder 10) geliefert wird, da die Transistoren T3 und T4 nur die Hälfte des Stromes tragen, der von der Stromquelle 10 bzw. 12 geliefert wird.

Die Vorspannmittel 14 umfassen weiterhin:

- eine fünfte Stromquelle 26 zum Liefern eines fünften Stromes und einen zehnten und elften p-leitenden Transistor T10, T11,

- wobei die fünfte Stromquelle 26 zwischen der zweiten Speiseklemme 4 und der Drain-Elektrode des elften Transistors T11 vorgesehen ist, wobei die Gate-Elektrode und die Drain-Elektrode des elften Transistors T11 miteinander verbunden sind, wobei die Source-Elektrode des elften Transistors T11 mit der Gate-Elektrode und der Drain- Elektrode des zehnten Transistors T10 gekoppelt ist, wobei die Source-Elektrode des zehnten Transistors T10 mit der ersten Speiseklemme 3 gekoppelt ist,

- eine sechste Stromquelle 28 zum Liefern eines sechsten Stromes und einen zwölften und einen dreizehnten n-leitenden Transistor T12, T13; wobei die sechste Stromquelle 28 zwischen der ersten Speiseklemme 3 und der Drain-Elektrode des zwölften Transistors vorgesehen ist, wobei die Gate-Elektrode und die Drain-Elektrode des zwölften Transistors T12 miteinander verbunden sind, wobei die Source-Elektrode des zwölften Transistors T12 mit der Gate-Elektrode und mit der Drain-Elektrode des dreizehnten Transistors T13 gekoppelt ist, wobei die Source-Elektrode des dreizehnten Transistors T 13 mit der zweiten Speiseklemme 4 gekoppelt ist.

Die Transistoren T10, T11, T12, T13 sind als Dioden geschaltet und sind mit Strömen vorgespannt, die von der Stromquelle 26 für die Transistoren T10 und T11 geliefert werden, und die von der Stromquelle 28 für die Transistoren T12 und T13 geliefert werden. Da die Transistoren T11 und T12 als Kopien der Transistoren T5 bzw. T6 betrachtet werden können, und da die Transistoren T10 und T13 als skalierte Kopien der Transistoren T1 bzw. T2 betrachtet werden können, sollten die Stromdichten zusammengehörender Transistoren (beispielsweise: T11 und T5, oder: T10 und T1) zur einwandfreien Deckung vorzugsweise gleich sein. Wenn die Oberflächen zusammengehörender Transistoren einander gleich sind, sollten die Ströme der Stromquellen 26 und 28 die Hälfte des Stromes sein, der von den Stromquellen 10 und 12 geliefert werden.

Fig. 5 ist ein Schaltbild eines weiteren Beispiels des Teils 15 der Vorspannmittel zum Gebrauch im Zusammenhang mit den dargestellten Ausführungsformen der Verstärkeranordnung nach der vorliegenden Erfindung. Dieser Teil 15 spannt die Gate-Elektroden der Transistoren T5 und T6 vor. Aus Fig. 4 sind die Transistoren T10, T11, T12 und T13 zusammen mit den Stromquellen 26 und 28 durch die nachfolgenden Elemente ersetzt worden:

- die Transistoren T14, T15, T16, T17, T18, T19, wobei die Transistoren T14, T18, T19 p-leitende Transistoren sind und wobei die Transistoren T15, T16, T17 n-leitende Transistoren sind,

- eine Stromquelle 30 zum Liefern eines fünften Stromes, der zwischen die erste Speiseklemme 3 und die Source-Elektrode des Transistors T14 eingekoppelt wird,

- eine Stromquelle 32 zum Liefern eines sechsten Stromes, der zwischen die Source- Elektrode des Transistors T15 und die zweite Speiseklemme 4 eingekoppelt wird,

- eine Stromquelle 34 zum Liefern eines siebenten Stromes, der zwischen die zweite Speiseklemme 3 und die Source-Elektrode des Transistors T18 eingekoppelt wird,

- eine Stromquelle 36 zum Liefern eines achten Stromes, der zwischen die zweite Speiseklemme 4 und die Source-Elektrode des Transistors T17 eingekoppelt wird. Die Source-Elektrode des Transistors T16 ist mit der zweiten Speiseklemme 4 gekoppelt. Die Gate-Elektrode des Transistors T16 ist mit der Source-Elektrode des Transistors T15 gekoppelt. Die Gate-Elektrode des Transistor T17 ist mit der Gate-Elektrode des dritten Transistors T3 gekoppelt und die Drain-Elektrode des Transistors T17 ist mit der Gate-Elektrode und der Drain-Elektrode des Transistors T18 und mit der Gate- Elektrode des fünften Transistors T5 gekoppelt. Die Drain-Elektrode des Transistors T19 ist mit der Source-Elektrode des Transistors T17 gekoppelt. Die Source-Elektrode des Transistors T 19 ist mit der ersten Speiseklemme 3 gekoppelt und die Gate- Elektrode des Transistors T19 ist mit der Source-Elektrode des Transistors T18 gekoppelt. Die Transistoren T16 und T19 sind skalierte Kopien der Transistoren T2 bzw. T1. Die Transistoren T15 und T18 sind Kopien der Transistoren T6 und T5. Die Transistoren T14 und T17 werden als Pegelschieber benutzt, welche die Drain-Spannungen der Transistoren T16 und T19 bestimmen, und - indirekt - ebenfalls die Drain- Spannung der Transistoren T1 und T2. Zwecks einer einwandfreien Deckung sollten die Stromdichten zusammengehöriger Transistoren wieder im Wesentlichen einander gleich sein. Durch eine geeignete Wahl des Stromes, der von der Stromquelle 30 geliefert wird, und des Stromes, der von der Stromquelle 32 geliefert wird, sowie durch die richtigen Skalierungsfaktoren der Transistoren T16 und T15 gegenüber den Transistoren T2 und T6 wird eine Kopie des Stromes durch den Transistor T16 durch den Transistor T2 fließen.

Die Erfindung beschränkt sich nicht auf die Ausführungsformen, bei denen MOS-Transistoren verwendet werden. Es ist ebenfalls möglich, Bipolar- Transistoren zu verwenden, wobei in diesem Fall die Gate-Elektrode, die Drain- Elektrode und die Source-Elektrode durch die Basis, den Kollektor bzw. den Emitter ersetzt werden sollten. Ein Transistor vom ersten Leitungstyp wird dann ein PNP- Transistor sein und ein Transistor vom zweiten Leitungstyp wird dann ein NPN- Transistor sein. Die Source-Folger T5 und T6 sollten dann als Emitter-Folger bezeichnet werden.


Anspruch[de]

1. Verstärkeranordnung, welche die nachfolgende Elemente umfasst:

- eine Eingangsklemme (1), eine Ausgangsklemme (2), eine erste (3) und eine zweite (4) Speiseklemme zum Empfangen einer Speisespannung,

- einen ersten Transistor (T1) von einem ersten Leitungstyp und einen zweiten Transistor (T2) von einem zweiten Leitungstyp, wobei diese beiden Transistoren je eine Steuerelektrode und eine erste und eine zweite Hauptelektrode haben,

- eine Treiberstufe (100), von der ein Eingang (5) mit der Eingangsklemme (1) gekoppelt ist und von der ein erster (6) und ein zweiter (7) Ausgang mit den Steuerelektroden des ersten (T1) bzw. zweiten (T2) Transistors gekoppelt sind,

- wobei die zweiten Hauptelektroden des ersten und des zweiten Transistors (T1, T2) mit der ersten bzw. zweiten Speiseklemme (3 bzw. 4) gekoppelt sind, und wobei die ersten Hauptelektroden des ersten und des zweiten Transistors (T1, T2) mit der Ausgangsklemme (2) gekoppelt sind, wobei die Treiberstufe (100) die nachfolgenden Elemente aufweist:

- einen dritten und einen sechsten Transistor (T3, T6) und einen vierten und einen fünften Transistor (T4, T5), wobei jeder Transistor eine Steuerelektrode, eine erste und eine zweite Hauptelektrode aufweist,

- eine erste Stromquelle (10) zum Liefern eines ersten Stromes, der zwischen die erste Speiseklemme (1) und den ersten Ausgang (6) der Treiberstufe (100) eingekoppelt wird,

- eine zweite Stromquelle (12) zum Liefern eines zweiten Stromes, der zwischen den zweiten Ausgang (7) der Treiberstufe (100) und die zweite Speiseklemme (4) eingekoppelt wird, Vorspannmittel (14) zum Liefern betreffender Vorspannungen zu den Steuerelektroden des dritten, vierten, fünften und sechsten Transistors (T3, T4, T5, T6),

- wobei die zweiten Hauptelektroden des dritten und des vierten Transistors (T3, T4) mit dem Eingang (5) der Treiberstufe (100) gekoppelt ist,

- die erste Hauptelektrode des dritten Transistors (T3) und die zweite Hauptelektrode des fünften Transistors (T5) mit dem ersten Ausgang (6) der Treiberstufe (100) gekoppelt ist,

- wobei die erste Hauptelektrode des vierten Transistors (T4) und die zweite Hauptelektrode des sechsten Transistors (T6) mit dem zweiten Ausgang (7) der Treiberstufe (100) gekoppelt sind, dadurch gekennzeichnet, dass der erste Transistor (T1) ein Transistor von demselben Leitungstyp ist wie der vierte und der fünfte Transistor (T4, T5), während der zweite Transistor (T2) ein Transistor von demselben zweiten Leitungstyp ist wie der dritte und der sechste Transistor (T3, T6) und dass die Vorspannmittel (14) die nachfolgenden Elemente aufweisen:

- einen siebenten, achten und neunten Transistor (T7, T8, T9), die je eine Steuerelektrode und eine erste und eine zweite Hauptelektrode haben, wobei der achte Transistor (T8) vom zweiten Leitungstyp ist und der siebente Transistor und der neunte Transistor (T7, T9) vom ersten Leitungstyp sind,

- eine dritte Stromquelle (22) zum Liefern eines dritten Stromes, der zwischen die erste Speiseklemme (3) und die zweite Hauptelektrode des siebenten Transistors (T7) eingekoppelt wird,

- eine vierte Stromquelle (24) zum Liefern eines vierten Stromes, der zwischen die erste Hauptelektrode des neunten Transistors (T9) und die zweite Speiseklemme (4) eingekoppelt wird,

- die Steuerelektrode und die erste Hauptelektrode des achten Transistors (T8) mit der zweiten Hauptelektrode des siebenten Transistors (T7) gekoppelt ist,

- die zweite Hauptelektrode des achten und des neunten Transistors (T8, T9) miteinander verbunden sind,

- die erste Hauptelektrode des neunten Transistors (T9) mit der Steuerelektrode des genannten Transistors (T9) gekoppelt ist,

- die Steuerelektrode des siebenten Transistors (T7) mit einer Bezugsspannung gekoppelt ist,

- und dass die Steuerelektrode des achten und des neunten Transistors (T8, T9) mit der Steuerelektrode des dritten bzw. des vierten Transistors (T3, T4) gekoppelt ist.

2. Verstärkeranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die erste Hauptelektrode des fünften und des sechsten Transistors (T5, T6) mit dem Eingang (5) der Treiberstufe (100) gekoppelt sind.

3. Verstärkeranordnung nach Anspruch 2, dadurch gekennzeichnet, dass die Verstärkeranordnung eine Kapazität (21) aufweist, die zwischen der Ausgangsklemme (2) und dem Eingang (5) der Treiberstufe (100) vorgesehen ist.

4. Verstärkeranordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Wert des vierten Stromes im Wesentlichen der Hälfte des Wertes des ersten Stromes entspricht, und dass der Wert des ersten Stromes im Wesentlichen dem Wert des zweiten Stromes entspricht.

5. Verstärkeranordnung nach Anspruch 1 oder 4, dadurch gekennzeichnet, dass die Vorspannmittel (14) weiterhin die nachfolgenden Elemente aufweisen:

- eine fünfte Stromquelle (26) zum Liefern eines fünften Stromes und einen zehnten und elften p-leitenden Transistor (T10, T11), wobei jeder Transistor vom ersten Leitungstyp ist und eine Steuerelektrode und eine erste und eine zweite Hauptelektrode hat,

- wobei die fünfte Stromquelle (26) zwischen der zweiten Speiseklemme (4) und der ersten Hauptelektrode des elften Transistors (T11) vorgesehen ist, wobei die Steuerelektrode und die erste Hauptelektrode des elften Transistors (T11) miteinander verbunden sind, wobei die zweite Hauptelektrode des elften Transistors (T11) mit der Steuerelektrode und der ersten Hauptelektrode des zehnten Transistors (T10) gekoppelt ist, wobei die zweite Hauptelektrode des zehnten Transistors (T10) mit der ersten Speiseklemme (3) gekoppelt ist,

- eine sechste Stromquelle (28) zum Liefern eines sechsten Stromes und einen zwölften und einen dreizehnten Transistor (T12, T13), wobei jeder Transistor vom zweiten Leitungstyp ist und eine Steuerelektrode und eine erste und eine zweite Hauptelektrode hat, wobei die sechste Stromquelle (28) zwischen der ersten Speiseklemme (3) und der ersten Hauptelektrode des zwölften Transistors (T12) vorgesehen ist, wobei die Steuerelektrode und die erste Hauptelektrode des zwölften Transistors (T12) miteinander verbunden sind, wobei die zweite Hauptelektrode des zwölften Transistors (T12) mit der Steuerelektrode und mit der ersten Hauptelektrode des dreizehnten Transistors (T13) gekoppelt ist, wobei die zweite Hauptelektrode des dreizehnten Transistors (T13) mit der zweiten Speiseklemme (4) gekoppelt ist.

6. Verstärkeranordnung nach Anspruch 5, dadurch gekennzeichnet, dass die Werte des fünften und des sechsten Stromes im Wesentlichen der Hälfte des Wertes des ersten Stromes entsprechen.

7. Verstärkeranordnung nach Anspruch 1 oder 4, dadurch gekennzeichnet, dass die Vorspannmittel (14) die nachfolgenden Elemente aufweisen:

- einen zehnten, einen elften, einen zwölften, einen dreizehnten, eine vierzehnten und einen fünfzehnten Transistor (T14, T15, T16, T17, T18, T19), die je eine Steuerelektrode, ein erste und eine zweite Hauptelektrode aufweisen, wobei der zehnte, der vierzehnte und der fünfzehnte Transistor (T14, T18, T19) vom ersten Leitungstyp sind und der elfte, der zwölfte und der dreizehnte Transistor (T15, T16, T17) vom zweiten Leitungstyp sind,

- eine fünfte Stromquelle (30) zum Liefern eines fünften Stromes, der zwischen die erste Speiseklemme (3) und die zweite Hauptelektrode des zehnten Transistors (T14) eingekoppelt wird,

- wobei die Steuerelektrode des zehnten Transistors (T14) mit der Steuerelektrode des vierten Transistors (T4) gekoppelt ist und wobei die erste Hauptelektrode des zehnten Transistors (T14) mit der Steuerelektrode und der ersten Hauptelektrode des elften Transistors (T15) und der Steuerelektrode des sechsten Transistors (T6) gekoppelt ist,

- eine sechste Stromquelle (32) zum Liefern eines sechsten Stromes, der zwischen die zweite Hauptelektrode des elften Transistors (T15) und die zweite Speiseklemme (4) eingekoppelt wird,

- wobei die erste Hauptelektrode des zwölften Transistors (T16) mit der zweiten Hauptelektrode des zehnten Transistors (T14) gekoppelt ist,

- wobei die zweite Hauptelektrode des zwölften Transistors (T16) mit der zweiten Speiseklemme (4) gekoppelt ist,

- wobei die Steuerelektrode des zwölften Transistors (T16) mit der zweiten Hauptelektrode des elften Transistors (T15) gekoppelt ist,

- eine siebente Stromquelle (34) zum Liefern eines siebenten Stromes, der zwischen die zweite Speiseklemme (3) und die zweite Hauptelektrode des vierzehnten Transistors (T18) eingekoppelt wird,

- eine achte Stromquelle (36) zum Liefern eines achten Stromes, der zwischen die zweite Speiseklemme (4) und die zweite Hauptelektrode des dreizehnten Transistors (T17) eingekoppelt wird,

- wobei die Steuerelektrode des dreizehnten Transistors (T17) mit der Steuerelektrode des dritten Transistors (T3) gekoppelt ist und wobei die erste Hauptelektrode des dreizehnten Transistors (T17) mit der Steuerelektrode und der ersten Hauptelektrode des vierzehnten Transistors (T18) und der Steuerelektrode des fünften Transistors (T5) gekoppelt ist,

- wobei die erste Hauptelektrode des fünfzehnten Transistors (T19) mit der zweiten Hauptelektrode des dreizehnten Transistors (T17) gekoppelt ist,

- wobei die zweite Hauptelektrode des fünfzehnten Transistors (T19) mit der ersten Speiseklemme (3) gekoppelt ist,

- wobei die Steuerelektrode des fünfzehnten Transistors (T19) mit der zweiten Hauptelektrode des vierzehnten Transistors (T18) gekoppelt ist.

8. Verstärkeranordnung nach Anspruch 7, dadurch gekennzeichnet, dass die Werte des sechsten und des achten Stromes je nahezu der Hälfte des Wertes des ersten Stromes entsprechen.







IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com