PatentDe  


Dokumentenidentifikation DE19737836C2 31.10.2002
Titel Sofort nach dem Einschalten des Stroms mit verkleinertem Stromverbrauch betreibbare Halbleiterspeichereinrichtung
Anmelder Mitsubishi Denki K.K., Tokio/Tokyo, JP
Erfinder Itou, Takashi, Tokio/Tokyo, JP
Vertreter Prüfer und Kollegen, 81545 München
DE-Anmeldedatum 29.08.1997
DE-Aktenzeichen 19737836
Offenlegungstag 03.09.1998
Veröffentlichungstag der Patenterteilung 31.10.2002
Veröffentlichungstag im Patentblatt 31.10.2002
IPC-Hauptklasse G11C 5/14

Beschreibung[de]

Die vorliegende Erfindung betrifft eine Halbleiterspeichereinrichtung und insbesondere eine dynamische Halbleiterspeichereinrichtung, die in einem Selbstauffrischmodus zum internen und periodischen Auffrischen der Daten von Speicherzellen betreibbar ist. Insbesondere betrifft die Erfindung eine Struktur zum Verkleinern des Stromverbrauchs einer Halbleiterspeichereinrichtung sofort nach der Lieferung einer Versorgungsspannung, d. h. nach dem Einschalten des Stroms.

Fig. 23 stellt die Gesamtstruktur einer herkömmlichen dynamischen Halbleiterspeichereinrichtung schematisch dar. In Fig. 23 enthält die herkömmliche Halbleiterspeichereinrichtung ein Speicherzellfeld 1 mit einer Mehrzahl von in Matrixform angeordneten Speicherzellen MC, einen Adressenpuffer 2 zum Aufnehmen eines von außen gelieferten Adressensignals Ad und Erzeugen eines internen Zeilenadressensignals und eines internen Spaltenadressensignals, eine Zeilenwahlschaltung 4, die das interne Zeilenadressensignal aus dem Adressenpuffer 2 decodiert, wenn sie aktiviert ist, und eine entsprechende Zeile in dem Speicherzellfeld 1 in einen gewählten Zustand gemäß dem Ergebnis des Decodierens treibt, ein Leseverstärkerband 6, das die Daten der Speicherzellspalten (Bitleitungspaare BL und /BL) im Speicherzellfeld 1 liest, verstärkt und verriegelt, wenn es aktiviert ist, und eine Spaltenwahlschaltung 8, die das Spaltenadressensignal aus dem Adressenpuffer 2 decodiert, wenn sie aktiviert ist, und eine adressierte Spalte in dem Speicherzellfeld 1 wählt, so daß sie dieselbe mit einem internen Datenbus verbindet.

In dem Speicherzellfeld 1 sind entsprechend den Zeilen der Speicherzellen Wortleitungen WL und entsprechend den Spalten der Speicherzellen Bitleitungspaare BL und /BL entsprechend angeordnet. Fig. 23 stellt eine Wortleitung WL und eine Bitleitung BL repräsentativ dar. Die Speicherzelle MC enthält einen Kondensator C zum Speichern von Informationen und einen Zugriffstransistor T, der den Kondensator C mit der entsprechenden Bitleitung BL (oder der Bitleitung /BL) verbindet, wenn die entsprechende Wortleitung gewählt ist.

Die Zeilenwahlschaltung 4 enthält eine Zeilendecodierschaltung, die das interne Zeilenadressensignal aus dem Adressenpuffer 2 decodiert, und eine Wortleitungstreiberschaltung, die die Wortleitung WL, die entsprechend der gemäß dem Ausgangssignal der Zeilendecodierschaltung adressierten Zeile angeordnet ist, in den gewählten Zustand treibt.

Das Leseverstärkerband 6 enthält Leseverstärkerschaltungen, die entsprechend den Bitleitungspaaren entsprechend angeordnet sind. Im allgemeinen sind die Bitleitungen BL und /BL während der Bereitschaft vorgeladen, d. h. auf einem Zwischenspannungspegel, und werden auf einer der paarweisen Bitleitungen BL und /BL in einem Aktivzyklus die Daten der Speicherzelle gelesen. Die Leseverstärkerschaltung verstärkt die Potentiale auf dem entsprechenden Bitleitungspaar differenzmäßig und verriegelt dieselben.

Die Spaltenwahlschaltung 8 enthält eine Spaltendecodierschaltung, die das interne Spaltenadressensignal aus dem Adressenpuffer 2 decodiert, und ein I/O-Gatter, das eine entsprechende Spalte in dem Speicherzellfeld 1 mit einer internen Datenleitung gemäß dem Spaltenwahlsignal aus der Spaltendecodierschaltung verbindet.

Die Halbleiterspeichereinrichtung enthält ferner eine interne Steuersignalerzeugungsschaltung 10, die die benötigten internen Steuersignale gemäß einem von außen angelegten Zeilenadressenstrobesignal /RAS, einem von außen angelegten Spaltenadressenstrobesignal /CAS und einem von außen angelegten Schreibberechtigungssignal /WE erzeugt, und eine I/O- (Eingangs-/Ausgangs-)Schaltung 12, die eine externe Eingabe von Daten in die mittels der Spaltenwahlschaltung 8 gewählte Speicherzelle und eine externe Ausgabe von Daten aus derselben unter der Steuerung der internen Steuersignalerzeugungsschaltung 10 ausführt.

Das Zeilenadressenstrobesignal /RAS ist ein Signal, das einen Speicherzyklus festlegt, und insbesondere legt es einen Bereitschaftszyklus und einen Aktivzyklus fest. Wenn dieses Zeilenadressenstrobesignal /RAS aktiviert ist, so daß es einen L-Pegel erreicht, dann beginnt die Halbleiterspeichereinrichtung den Speicherzellwahlbetrieb. Das Spaltenadressenstrobesignal /CAS ist ein Signal, das ein Starttiming des Spaltenwahlbetriebs vorsieht. Das Schreibberechtigungssignal /WE ist ein Signal, das die Datenschreib-/Datenlesemodi bestimmt. Das Timing des Datenlesens wird durch das Spaltenadressenstrobesignal /CAS bestimmt, und das Timing des Schreibens von Daten in die gewählte Speicherzelle wird durch eine Aktivierung sowohl des Spaltenadressenstrobesignals /CAS als auch des Schreibberechtigungssignals /WE bestimmt. Nun wird nachstehend unter Bezugnahme auf die Betriebswellenformdarstellung der Fig. 24 der Betrieb der in Fig. 23 gezeigten Halbleiterspeichereinrichtung beschrieben.

Wenn das Zeilenadressenstrobesignal /RAS auf einem H-Pegel ist, dann ist diese Halbleiterspeichereinrichtung in einem Bereitschaftszyklus und jede der internen Schaltungen vorgeladen worden. In diesem Bereitschaftszyklus sind die Pegel der vorgeladenen Potentiale der internen Schaltungen vorbestimmt.

Wenn das Zeilenadressenstrobesignal /RAS auf einen L-Pegel abnimmt, dann beginnt ein Aktivzyklus, und der Speicherzellwahlbetrieb beginnt. Als Reaktion auf diese Abnahme des Zeilenadressenstrobesignals /RAS nimmt der Adressenpuffer 2 das von außen angelegte Adressensignal Ad auf und bildet das interne Zeilenadressensignal, so daß er dasselbe an die Zeilenwahlschaltung 4 anlegt. Die Zeilenwahlschaltung 4 treibt die Wortleitung, die einer adressierten Zeile im Speicherzellfeld 1 entspricht, in einen gewählten Zustand gemäß dem angelegten internen Zeilenadressensignal. Das Potential auf der somit gewählten Wortleitung WL nimmt auf einen H-Pegel zu. In der mit der gewählten Wortleitung WL verbundenen Speicherzelle MC wird der Zugriffstransistor T eingeschaltet und werden auf die eine entsprechende Bitleitung BL oder /BL die im Kondensator C gespeicherten Ladungen gelesen. Die andere der paarweisen Bitleitungen hält den Pegel des vorgeladenen Potentials. Fig. 24 zeigt die Potentialschwankungen auf den Bitleitungen BL und /BL in dem Fall, daß in der Speicherzelle Daten mit einem L-Pegel gespeichert werden. Wenn die Wortleitung in den gewählten Zustand getrieben wird und der Potentialunterschied auf dem Bitleitungspaar zunimmt, wird das Leseverstärkerband 6 aktiviert und werden die Potentiale auf jedem Bitleitungspaar differenzmäßig verstärkt und verriegelt.

Wenn das Spaltenadressenstrobesignal /CAS von einem H-Pegel auf einen L-Pegel abnimmt, dann erzeugt gemäß dem von außen angelegten Adressensignal Ad der Adressenpuffer 2 das interne Spaltenadressensignal und legt er es an die Spaltenwahlschaltung 8 an. Die Spaltenwahlschaltung 8 wählt ein Bitleitungspaar entsprechend der somit adressierten Spalte und verbindet dasselbe mit dem internen Datenbus. Wenn die I/O-Schaltung 12 in einem Lesemodus ist, werden als Ausgangsdaten Q die Daten der Speicherzelle auf der mittels der Spaltenwahlschaltung 8 gewählten Spalte ausgegeben.

Wenn der Speicherzyklus beendet ist, nehmen das Zeilenadressenstrobesignal /RAS und das Spaltenadressenstrobesignal /CAS auf den H-Pegel zu und kehren die internen Schaltungen in vorbestimmte Anfangszustände entsprechend zurück. Somit nimmt der Potentialpegel der gewählten Wortleitung WL auf einen Massepotentialpegel ab, wobei sie den nichtgewählten Zustand erreicht, und werden die Bitleitungen BL und /BL auf den vorbestimmten Zwischenpotentialpegel vorgeladen.

Bei der dynamischen Halbleiterspeichereinrichtung, wie vorstehend beschrieben, beginnt der Aktivzyklus in einem derartigen Zustand, in dem die internen Signalleitungen und die internen Knoten schon auf die vorbestimmten Potentialpegel entsprechend vorgeladen sind. In einem Normalbetriebsmodus wird das Zeilenadressenstrobesignal /RAS auf einen L-Pegel verkleinert und danach das Spaltenadressenstrobesignal /CAS auf einen L-Pegel verkleinert. Wenn vor dem Verkleinern des Zeilenadressenstrobesignals /RAS das Spaltenadressenstrobesignal /CAS auf den L-Pegel verkleinert wird, dann wird ein besonderer Modus wie beispielsweise ein Selbstauffrischmodus ausgeführt, wie es später beschrieben wird.

Fig. 25 stellt die Struktur eines Abschnitts, der in Beziehung zu dem Zeilenadressenstrobesignal /RAS steht und in der in Fig. 23 gezeigten internen Steuersignalerzeugungsschaltung 10 enthalten ist, schematisch dar. In Fig. 25 enthält die interne Steuersignalerzeugungsschaltung 10 einen RAS- Puffer 10a, der das Zeilenadressenstrobesignal /RAS und ein Stromeinschaltermittlungssignal /POR empfängt und ein internes Zeilenadressenstrobesignal gemäß dem Zeilenadressenstrobesignal /RAS erzeugt, wenn das Stromeinschaltermittlungssignal /POR aktiv (auf einem H-Pegel) ist, und eine RAS-bezogene Steuerschaltung 10b, die Steuersignale zum Steuern des Betriebs von in Beziehung zu dem Zeilenadressenstrobesignal /RAS stehenden Schaltungsabschnitten (d. h. RAS- bezogenen Schaltungen) gemäß dem internen Zeilenadressenstrobesignal aus dem RAS-Puffer 10a erzeugt.

Der RAS-Puffer 10a enthält eine Gatterschaltung 10aa, die das interne Zeilenadressenstrobesignal in den Aktivzustand des L-Pegels treibt, wenn das Stromeinschaltermittlungssignal /POR im Aktivzustand des H-Pegels und das Zeilenadressenstrobesignal /RÄS auf einem L-Pegel ist. Das Stromeinschaltermittlungssignal /POR erreicht den Aktivzustand des H-Pegels, wenn die von außen angelegte Stromversorgungsspannung auf einem vorbestimmten Spannungspegel oder in einem stationären Zustand stabilisiert ist.

Die RAS-bezogene Steuerschaltung 10b erzeugt die Steuersignale zum Steuern der in Beziehung zu dem Zeilenadressenstrobesignal /RAS stehenden Schaltungsabschnitte, d. h. der Schaltungen in den in Beziehung zur Zeilenwahl stehenden Abschnitten. Fig. 25 stellt ein Zeilenadressenverriegelungsanweisungssignal RAL, das als Zeilenadressensignal ein an den Zeilenadressenpuffer angelegtes externes Adressensignal verriegelt, ein Wortleitungstreibersignal RX, das ein Timing vorsieht, mit dem eine gewählte Wortleitung in den gewählten Zustand in dem Speicherzellfeld getrieben wird, und ein Leseverstärkeraktivierungssignal SA zum Aktivieren des Leseverstärkerbandes repräsentativ dar.

Die RAS-bezogene Steuerschaltung 10b erzeugt ferner andere Signale wie beispielsweise ein Bitleitungsausgleichs-/Bitleitungsvorladesignal zum Vorladen/Ausgleichen der Bitleitungen auf ein vorbestimmtes Potential und ein Zeilendecodiererbetriebsberechtigungssignal zum Aktivieren des in der Zeilenwahlschaltung enthaltenen Zeilendecodierers. Unter der Steuerung der RAS-bezogenen Steuerschaltung 10b arbeiten die Zeilenwahlschaltung 4 und das Leseverstärkerband 6 so, daß sie Operationen ausführen, die das Lesen, das Verstärken und das Verriegeln der Daten der mit der gewählten Wortleitung verbundenen Speicherzellen enthalten, wenn das interne Zeilenadressenstrobesignal aktiv ist. Die Operationen der in Fig. 25 gezeigten internen Steuersignalerzeugungsschaltung werden nachstehend unter Bezugnahme auf die Fig. 26 und 27 beschrieben.

Zunächst wird auf Fig. 26 Bezug genommen, wobei nun eine Beschreibung derjenigen Operation gegeben wird, welche ausgeführt wird, wenn die Halbleiterspeichereinrichtung eingeschaltet wird, während das Zeilenadressenstrobesignal /RAS auf einem H-Pegel ist. Zu einer Zeit t1 ist das Zeilenadressenstrobesignal /RAS auf dem H-Pegel und wird der Strom eingeschaltet, so daß der Potentialpegel einer externen Stromversorgungsspannung EXTVcc zunimmt. Zur Zeit des Einschaltens des Stroms ist das Stromeinschaltermittlungssignal /POR noch auf einem L-Pegel und das interne Zeilenadressenstrobesignal aus dem RAS-Puffer 10a auf einem H-Pegel.

In diesem Zustand ist jede der internen Schaltungen in der Halbleiterspeichereinrichtung in den Anfangszustand gesetzt und wird zum Vorladen jeder internen Signalleitung in den Anfangszustand ein etwas großer Strom Ic verbraucht. Nachdem jede der internen Signalleitungen und jeder der internen Knoten in den Anfangszustand gesetzt ist, wird jede interne Signalleitung auf einen vorbestimmten Potentialpegel gemäß der Zunahme des Potentialpegels der externen Stromversorgungsspannung EXTVcc getrieben. In diesem Zustand fließt nur ein kleiner Bereitschaftsstrom.

Zu einer Zeit t2 erreicht die externe Stromversorgungsspannung EXTVcc einen vorbestimmten Spannungspegel (oder einen stationären Zustand mit dem vorbestimmten Spannungspegel), und als Reaktion darauf erreicht das Stromeinschaltermittlungssignal /POR einen H-Pegel. In dem RAS-Puffer 10a ist das Zeilenadressenstrobesignal /RAS auf dem H-Pegel, und daher ist das interne Zeilenadressenstrobesignal aus der Gattetschaltung 10aa in einem Inaktivzustand des H-Pegels und behalten die internen Schaltungen den Bereitschaftszustand bei.

Zu einer Zeit t3 wird zum Ausführen z. B. eines Blindzyklus das Zeilenadressenstrobesignal /RAS auf einen L-Pegel verkleinert. Dadurch nimmt das interne Zeilenadressenstrobesignal aus dem RAS-Puffer 10a auf einen L-Pegel ab und wird ein Steuersignal aus der RAS-bezogenen Steuerschaltung 10b in einen Aktivzustand getrieben. In Fig. 26 ist als Signal zum Steuern der in Beziehung zu dem Zeilenadressenstrobesignal /RAS stehenden RAS-bezogenen Schaltungen ein RAS-bezogenes Steuersignal ΦRAS repräsentativ dargestellt. Gemäß der Aktivierung des RAS-bezogenen Steuersignals ΦRAS arbeitet die interne Schaltung und fließt ein großer Strom Ic, und das Leseverstärkerband 6 (siehe Fig. 23) arbeitet so, daß es die Speicherzelldaten liest und verstärkt. Danach wird der Strom Ic auf einem konstanten Strompegel stabilisiert.

Wenn daher in einem derartigen Zustand, in dem unter der Steuerung eines Speicher-Controllers (beziehungsweise einer Speichersteuereinrichtung) das von außen angelegte Zeilenadressenstrobesignal /RAS auf den H-Pegel gesetzt ist, die Halbleiterspeichereinrichtung eingeschaltet wird, dann kann mit einem kleinen Stromverbrauch jeder interne Knoten vorgeladen werden, wobei die interne Schaltung im Anfangszustand behalten wird.

Das Stromeinschaltermittlungssignal /POR wird nur in den RAS-Puffer 10a geliefert. Ein das Spaltenadressenstrobesignal /CAS empfangender CAS-Puffer wird mit dem Stromeinschaltermittlungssignal /POR nicht versorgt. Dies beruht darauf, daß nach der Aktivierung des internen Zeilenadressenstrobesignals die Aktivierung des internen Spaltenadressenstrobesignals ausgeführt wird.

Wenn die Halbleiterspeichereinrichtung eingeschaltet wird, wobei das Zeilenadressenstrobesignal /RAS auf den H-Pegel gesetzt ist, dann ist in der Halbleiterspeichereinrichtung das interne Zeilenadressenstrobesignal aus dem RAS-Puffer inaktiv und werden die internen Schaltungen mit Strom versorgt, während sie den Bereitschaftszustand beibehalten, und in den Anfangszustand gesetzt. Daher nimmt nur unmittelbar nach dem Einschalten des Stroms der Stromversorgungsbetrag zur Zeit des Einschaltens ein wenig zu und kann er genügend klein sein. Im allgemeinen beträgt der durch die Halbleiterspeichereinrichtung hindurch fließende Strom im Bereitschaftszustand einige zehn Mikroampere bis meherere Mikroampere.

Es gibt jedoch einige Fälle, in denen der Speicher-Controller z. B. während einer Zunahme des Systemstroms nicht richtig funktionieren kann und in die Halbleiterspeichereinrichtung Strom geliefert wird, während das Zeilenadressenstrobesignal /RAS auf dem L-Pegel ist. Dieser Zustand wird nachstehend unter Bezugnahme auf Fig. 27 beschrieben.

Zu einer Zeit t1 ist das Zeilenadressenstrobesignal /RAS auf einem L-Pegel und die Einrichtung eingeschaltet. Zur Zeit t1 beginnt der Spannungspegel der externen Stromversorgungsspannung EXTVcc zuzunehmen. Zu dieser Zeit ist das Stromeinschaltermittlungssignal /POR noch auf einem L-Pegel, ist das interne Zeilenadressenstrobesignal aus dem RAS-Puffer 10a inaktiv und werden die internen Schaltungen im Bereitschaftszustand mit Strom versorgt und die internen Knoten und Signalleitungen auf ein vorbestimmtes Potential vorgeladen. Während dieser Periode fließt daher zum Laden der internen Signalleitungen und der internen Knoten zur Zeit t1, d. h. nur zur Zeit des Einschaltens, ein etwas großer Strom, und anschließend wird ein stationärer Zustand erreicht, so daß die internen Signalleitungen und die internen Knoten auf die vorbestimmten Potentiale entsprechend vorgeladen werden.

Zu einer Zeit t2 erreicht die externe Stromversorgungsspannung ExTVcc den vorbestimmten Spannungspegel oder wird sie auf dem konstanten Spannungspegel stabilisiert und nimmt das Stromeinschaltermittlungssignal /POR auf einen H-Pegel zu. Als Reaktion auf die Zunahme des Einschaltermittlungssignals /POR erreicht das interne Zeilenadressenstrobesignal aus der Gatterschaltung 10aa einen L-Pegel und wird die RAS- bezogene Steuerschaltung 10b aktiviert. Dadurch wird das RAS-bezogene Steuersignal ΦRAS aktiviert und arbeitet die interne Schaltung, so daß ein großer Strom fließt.

Anschließend beendet der Leseverstärker seinen Betrieb und wird eine Stabilisierung erreicht, wobei ein relativ großer Strom fließt.

Wenn der Strom eingeschaltet wird, während das Zeilenadressenstrobesignal /RAS auf den L-Pegel gesetzt ist, dann arbeitet als Reaktion auf die Zunahme des Stromeinschaltermittlungssignals /POR die interne Schaltung und fließt ein großer Betriebsstrom. Dann wird ein stabilisierter Zustand der internen Schaltung erreicht, wobei ein relativ großer Strom fließt. Dies ergibt eine nachteilige Zunahme des Stromverbrauchs unmittelbar nach dem Einschalten des Stroms.

Aus der US 5,477,491 ist eine Halbleiterspeichereinrichtung mit einer Mehrzahl von Speicherzellen bekannt. Die Halbleiterspeichereinrichtung umfaßt eine Selbstauffrischsteuerschaltung, die ein Steuersignal zum Auffrischen von Speicherdaten erzeugt, wenn sie aktiviert ist, und eine Initialisierungsschaltung, die die Selbstauffrischsteuerschaltung als Reaktion auf den Beginn der externen Lieferung einer Stromerzeugungsspannung in die Halbleiterspeichereinrichtung aktiviert.

Es ist Aufgabe der vorliegenden Erfindung, eine Halbleiterspeichereinrichtung vorzusehen, die den Stromverbrauch unmittelbar nach dem Einschalten des Stroms ohne Rücksicht auf den Logikpegel des Zeilenadressenstrobesignals, das ein Betriebszyklusbestimmungssignal ist, verkleinern kann.

Die Aufgabe wird durch die Halbleiterspeichereinrichtung des Anspruches 1 gelöst.

Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Mit der Halbleiterspeichereinrichtung ist es möglich, den Stromverbrauch während eines Zeitabschnittes vom Einschalten des Stroms bis zum Beginn des Betriebs der internen Schaltung gemäß dem Zeilenadressenstrobesignal, das ein Betriebszyklusbestimmungssignal ist, zu verkleinern.

Wenn der Strom eingeschaltet wird, wird die Halbleiterspeichereinrichtung des Anspruches 1 in einen Selbstauffrischmodus gesetzt, wodurch die Halbleiterspeichereinrichtung das Selbstauffrischen in den vorbestimmten Zeitabständen gemäß dem Zeitgeber intern ausführt. Daher sind die internen Schaltungen, insbesondere die RAS-bezogenen Schaltungen, im Bereitschaftszustand oder arbeiten sie nur intermittierend und sind nicht in einen kontinuierlich arbeitenden Zustand gesetzt, so daß der durchschnittliche Stromverbrauch nach dem Einschalten des Stromes verkleinert werden kann.

Durch das Eintreten der Einrichtung in den Selbstauffrischmodus können die internen Schaltungen der Halbleiterspeichereinrichtung in den Anfangszustand gesetzt werden, und somit arbeiten sie so lange nicht, bis das Selbstauffrischen ausgeführt ist, so daß der Stromverbrauch verkleinert werden kann.

Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung von Ausführungsformen anhand der Figuren.

Von den Figuren zeigt:

Fig. 1 eine schematische Darstellung der Gesamtstruktur einer Halbleiterspeichereinrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;

Fig. 2 eine Wellenformdarstellung, die den Betrieb unmittelbar nach dem Einschalten des Stroms der Halbleiterspeichereinrichtung gemäß der ersten Ausführungsform darstellt;

Fig. 3 eine Wellenformdarstellung, die den Betrieb unmittelbar nach dem Einschalten des Stroms der Halbleiterspeichereinrichtung gemäß der ersten Ausführungsform darstellt;

Fig. 4 eine schematische Darstellung der Struktur einer Modifikation der ersten Ausführungsform der vorliegenden Erfindung;

Fig. 5 eine Signalwellenformdarstellung, die den Betrieb der in Fig. 4 gezeigten Halbleiterspeichereinrichtung darstellt;

Fig. 6A ein Beispiel der Struktur einer in Fig. 1 gezeigten Stromeinschaltermittlungsschaltung;

Fig. 6B eine Wellenformdarstellung, die den Betrieb der in Fig. 6A gezeigten Stromeinschaltermittlungsschaltung darstellt;

Fig. 7 ein Beispiel der Struktur einer in Fig. 1 gezeigten Blindzyklusermittlungsschaltung;

Fig. 8 eine schematische Darstellung der Struktur einer in Fig. 1 gezeigten Selbstauffrischsteuersignalerzeugungsschaltung;

Fig. 9 eine Wellenformdarstellung, die den Betrieb der in Fig. 8 gezeigten Selbstauffrischsteuersignalerzeugungsschaltung darstellt;

Fig. 10 die Darstellung einer anderen Struktur der in Fig. 1 gezeigten Selbstauffrischsteuersignalerzeugungsschaltung;

Fig. 11 eine schematische Darstellung der Struktur des Hauptabschnitts einer Halbleiterspeichereinrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;

Fig. 12 eine Signalwellenformdarstellung, die den Betrieb einer in Fig. 11 gezeigten Initialisierungsschaltung darstellt;

Fig. 13 eine schematische Darstellung der Struktur des Hauptabschnitts einer Halbleiterspeichereinrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung;

Fig. 14 eine Signalwellenformdarstellung, die den Betrieb einer in Fig. 13 gezeigten Initialisierungsschaltung darstellt;

Fig. 15 eine Signalwellenformdarstellung, die den Betrieb der in Fig. 13 gezeigten Initialisierungsschaltung unmittelbar nach dem Einschalten des Stroms darstellt;

Fig. 16 eine schematische Darstellung der Struktur des Hauptabschnitts einer Halbleiterspeichereinrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung;

Fig. 17 eine schematische Darstellung der Struktur einer in Fig. 16 gezeigten CBR-Selbstauffrischsteuerschaltung;

Fig. 18 eine Signalwellenformdarstellung, die den Betrieb der in Fig. 17 gezeigten CBR-Selbstauffrischsteuerschaltung darstellt;

Fig. 19 eine Signalwellenformdarstellung, die den Betrieb der in Fig. 16 gezeigten Schaltung darstellt;

Fig. 20 eine schematische Darstellung der Struktur einer internen Spannungsverkleinerungsschaltung in einer fünften Ausführungsform der vorliegenden Erfindung;

Fig. 21 die Darstellung einer Timingbeziehung zwischen einem Aktivierungssteuersignal und einem internen Zeilenadressenstrobesignal, welche in Fig. 20 gezeigt sind;

Fig. 22 eine schematische Darstellung der Struktur einer in Fig. 20 gezeigten Aktivierungssteuersignalerzeugungsschaltung;

Fig. 23 eine schematische Darstellung der Gesamtstruktur einer Halbleiterspeichereinrichtung des Standes der Technik;

Fig. 24 eine Signalwellenformdarstellung, die den Betrieb der in Fig. 23 gezeigten Halbleiterspeichereinrichtung darstellt;

Fig. 25 eine schematische Darstellung der Struktur einer in Fig. 23 gezeigten internen Steuersignalerzeugungsschaltung;

Fig. 26 eine Wellenformdarstellung, die den Betrieb der in Fig. 25 gezeigten Schaltung unmittelbar nach dem Einschalten des Stroms darstellt; und

Fig. 27 eine Wellenformdarstellung, die den Betrieb der in Fig. 25 gezeigten Schaltung unmittelbar nach dem Einschalten des Stroms darstellt.

Die erste Ausführungsform

Fig. 1 stellt die Gesamtstruktur einer Halbleiterspeichereinrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung schematisch dar. Ähnlich wie die Einrichtung des Standes der Technik enthält in Fig. 1 die Halbleiterspeichereinrichtung ein Speicherzellfeld 1 mit einer Mehrzahl von Speicherzellen MC, einen Adressenpuffer 2, der ein von außen geliefertes Adressensignal empfängt und ein internes Adressensignal erzeugt, eine Zeilenwahlschaltung 4, die eine adressierte Zeile in den gewählten Zustand gemäß dem empfangenen Adressensignal treibt, ein Leseverstärkerband 6, das die Daten der gewählten Speicherzelle in dem Speicherzellfeld 1 liest, verstärkt und verriegelt, eine Spaltenwahlschaltung 8 zum Wählen einer Spalte in dem Speicherzellfeld 1 und eine Eingangs-/Ausgangsschaltung 12 zum Ausführen einer externen Eingabe/Ausgabe von Daten in die und aus der Einrichtung.

Diese Halbleiterspeichereinrichtung enthält ferner einen RAS-Puffer 15, der ein von außen geliefertes Zeilenadressenstrobesignal /RAS empfängt und ein internes Zeilenadressenstrobesignal erzeugt, eine Initialisierungsschaltung 20, die die Halbleiterspeichereinrichtung in einen Selbstauffrischmodus nach dem Einschalten des Stroms, d. h. nach dem Beginn der Stromversorgung, setzt, und eine Selbstauffrischsteuersignalerzeugungsschaltung 30, die für den Selbstauffrischbetrieb benötigte Steuersignale unter der Steuerung der Initialisierungsschaltung 20 erzeugt.

Der RAS-Puffer 15 enthält zwei in Kaskade geschaltete Inverter 15a und 15b und empfängt das von außen angelegte Zeilenadtessenstrobesignal /RAS. Die Initialisierungsschaltung 20 enthält eine Stromeinschaltermittlungsschaltung 22, die mit einem Stromversorgungsknoten 21 verbunden ist und ein Stromeinschaltermittlungssignal /POR in einen Aktivzustand treibt, wenn sie das Anlegen einer Stromversorgungsspannung Vcc an diesen Stromversorgungsknoten ermittelt, und eine Blindzyklusermittlungsschaltung 24, die gemäß einem Ausgangssignal der Stromeinschaltermittlungsschaltung 22 initialisiert und aktiviert wird.

Die so aktivierte Blindzyklusermittlungsschaltung 24 treibt ein Blindzyklusermittlungssignal /POR8 in einen Aktivzustand, wenn sie eine Bestimmung des Blindzyklus gemäß dem von außen angelegten Zeilenadressenstrobesignal /RAS ermittelt. Die Initialisierungsschaltung 20 enthält ferner eine Gatterschaltung 26, die ein Selbstauffrischanweisungssignal SELF gemäß dem Stromeinschaltermittlungssignal /POR und dem Blindzyklusermittlungssignal /POR8 erzeugt.

Die Stromeinschaltermittlungsschaltung 22 treibt das Stromeinschaltermittlungssignal /POR in den Aktivzustand, wenn die Stromversorgungsspannung Vcc auf dem Stromversorgungsknoten 21 einen vorbestimmten Spannungspegel erreicht oder auf dem konstanten Spannungspegel stabilisiert ist. Wenn die Blindzyklusermittlungsschaltung 24 eine Bestimmung des Blindzyklus ermittelt, dann aktiviert sie das Blindzyklusermittlungssignal /POR8, falls das Stromeinschaltermittlungssignal /POR aktiv und das Zeilenadressenstrobesignal /RAS aktiviert ist. Dieser Blindzyklus wird zum zuverlässigen Setzen der internen Schaltungen in der Halbleiterspeichereinrichtung in den Anfangszustand ausgeführt.

Die Gatterschaltung 26 ist aus einer Exklusiv-ODER-Schaltung gebildet. Wenn das Stromeinschaltermittlungssignal /POR und das Blindzyklusermittlungssignal /POR8 auf demselben Logikpegel sind, hält die Gatterschaltung 26 das Selbstauffrischanweisungssignal SELF inaktiv. Somit wird das Selbstauffrischanweisungssignal SELF aktiv gehalten, während das Stromeinschaltermittlungssignal /POR aktiv und der Blindzyklus noch nicht bestimmt ist.

Die Selbstauffrischsteuersignalerzeugungsschaltung 30 enthält eine Zeitgeberschaltung 32, die ein Selbstauffrischforderungssignal in vorbestimmten Zeitabständen aktiviert (erzeugt), wenn sie aktiviert ist, eine Selbstauffrischsteuerschaltung 34, die die Zeitgeberschaltung 32 als Reaktion auf eine Aktivierung des Selbstauffrischanweisungssignals SELF aus der Initialisierungsschaltung 20 aktiviert und ein Auffrischaktivierungssignal RRAS gemäß dem Selbstauffrischforderungssignal aus der Zeitgeberschaltung 32 erzeugt, eine ODER-Schaltung 36, die das interne Zeilenadressenstrobesignal aus dem RAS-Puffer 15 und das Selbstauffrischanweisungssignal SELF empfängt, und eine UND-Schaltung 38, die ein Ausgangssignal der ODER-Schaltung 36 und das Auffrischaktivierungssignal RRAS empfängt.

Ein Ausgangssignal der UND-Schaltung 38 ist an eine RAS-bezogene Steuerschaltung 10b angelegt. Die RAS-bezogene Steuerschaltung 10b enthält eine Struktur, die derjenigen bei der Einrichtung des Standes der Technik ähnlich ist, und steuert die Operationen der in Beziehung zu dem Signal /RAS stehenden Schaltungseinrichtung, d. h. die Operationen der in Beziehung zur Zeilenwahl stehenden Abschnitte. Als Ausgangssignale der RAS-bezogenen Steuerschaltung 10b zeigt Fig. 1 repräsentativ ein an die Zeilenwahlschaltung 4 angelegtes Wortleitungsaktivierungstimingsignal RX und ein an das Leseverstärkerband 6 angelegtes Leseverstärkeraktivierungssignal SA.

Die Halbleiterspeichereinrichtung enthält ferner einen Auffrischadressenzähler 40, der unter der Steuerung der Selbstauffrischsteuerschaltung 34 aktiviert wird, so daß er sein Zählergebnis immer dann um eins vergrößert oder verkleinert, wenn das Selbstauffrischen ausgeführt wird, und eine Schaltschaltung 42, die eine der Adressen aus dem Auffrischadressenzähler 40 und dem Adressenpuffer 2 wählt und dieselbe an die Zeilenwahlschaltung gemäß einem Schaltsteuersignal MX aus der Selbstauffrischsteuerschaltung 34 anlegt. Im Selbstauffrischmodus wählt die Schaltschaltung 42 die Auffrischadresse aus dem Auffrischadressenzähler 40 und legt dieselbe an die Zeilenwahlschaltung 4 gemäß dem Schaltsteuersignal MX an. Der Betrieb der Halbleiterspeichereinrichtung gemäß der vorstehenden ersten Ausführungsform wird nachstehend unter Bezugnahme auf die Wellenformdarstellungen in den Fig. 2 und 3 beschrieben.

Zunächst wird auf Fig. 2 Bezug genommen, wobei eine Beschreibung des Betriebs in demjenigen Fall gegeben wird, in dem der Strom eingeschaltet wird, während das Zeilenadressenstrobesignal /RAS auf einen H-Pegel gesetzt ist. Zu einer Zeit t0 ist das Zeilenadressenstrobesignal /RAS auf dem H- Pegel und der Strom eingeschaltet, so daß der Spannungspegel der Stromversorgungsspannung Vcc allmählich zunimmt. In diesem Zustand ist das interne Zeilenadressenstrobesignal aus dem RAS-Puffer 15 auf einem H-Pegel und daher die Halbleiterspeichereinrichtung im Bereitschaftszustand, so daß sofort nach dem Einschalten des Stroms ein Strom mit einem kleinen Maximum fließt und anschließend eine Stabilisierung erreicht wird, bei der ein sehr kleiner Strom fließt.

Zu einer Zeit t1 erreicht der Spannungspegel der Stromversorgungsspannung Vcc einen vorbestimmten Spannungspegel oder wird er auf dem konstanten Spannungspegel stabilisiert, so daß das Stromeinschaltermittlungssignal /POR aus der Stromeinschaltermittlungsschaltung 22 auf einen H-Pegel zunimmt. Da der Blindzyklus noch nicht bestimmt ist, ist das Blindzyklusermittlungssignal /PORB noch auf dem L-Pegel. Daher nimmt das Selbstauffrischanweisungssignal SELF aus der Gatterschaltung 26 auf einen H-Pegel zu und wird die Selbstauffrischsteuerschaltung 34 aktiviert. Als Reaktion auf die Zunahme des Selbstauffrischanweisungssignals SELF auf den H- Pegel erreicht das Ausgangssignal der ODER-Schaltung 36 einen H-Pegel, so daß die RAS-bezogene Steuerschaltung 10b nicht länger gemäß dem von außen gelieferten Zeilenadressenstrobesignal /RAS, sondern unter der Steuerung der Selbstauffrischsteuerschaltung 34 gesteuert wird.

Als Reaktion auf den Aktivzustand des Selbstauffrischanweisungssignals SELF für eine vorbestimmte Zeit (z. B. 100 µs) wird das Selbstauffrischen ausgeführt und das Selbstauffrischaktivierungssignal RRAS in den Aktivzustand des L-Pegels in vorbestimmten Zeitabständen gesetzt. Fig. 2 zeigt die Betriebswellenformen in dem Zustand, in dem das interne Selbstauffrischen nicht tatsächlich ausgeführt wird, wenn das Selbstauffrischanweisungssignal SELF aktiviert ist. Dieses Selbstauffrischen wird später beschrieben. Während dieser Periode ist die Halbleiterspeichereinrichtung im Bereitschaftszustand und wird nur ein sehr kleiner Strom (von etwa mehreren Mikroampere) Ic verbraucht.

Zu einer Zeit t2 wird das Zeilenadressenstrobesignal /RAS auf einen L-Pegel verkleinert. Dadurch ermittelt die Blindzyklusermittlungsschaltung 24 eine Bestimmung des Blindzyklus und vergrößert sie das Blindzyklusermittlungssignal /POR8 auf einen H-Pegel. Da sowohl das Stromeinschaltermittlungssignal /POR als auch das Blindzyklusermittlungssignal /POR8 einen H-Pegel erreichen, setzt die Gatterschaltung 26 das Selbstauffrischanweisungssignal SELF in den Inaktivzustand des L-Pegels. Dadurch stoppt die Selbstauffrischsteuerschaltung 34 das Selbstauffrischen. Die ODER-Schaltung 36 läßt das interne Zeilenadressenstrobesignal aus dem RAS-Puffer 15 durch sich hindurchgehen. Dadurch wird gemäß der Aktivierung des von außen gelieferten Zeilenadressenstrobesignals /RAS die RAS-bezogene Steuerschaltung 10b aktiviert und fließt in dem Blindzyklus ein großer Betriebsstrom (von z. B. einigen zehn Mikroampere). Dieser Blindzyklus wird im allgemeinen achtmal ausgeführt (d. h., das Zeilenadressenstrobesignal /RAS wird achtmal in den Aktivzustand des L- Pegels gesetzt). Durch abwechselndes Wiederholen des Aktivzustandes und des vorgeladenen Zustandes der internen Schaltungen kann jede der internen Signalleitungen und jeder der internen Knoten in den Anfangszustand gesetzt werden.

Wenn daher der Strom eingeschaltet wird, während das Zeilenadressenstrobesignal /RAS auf dem H-Pegel ist, dann verbraucht die Einrichtung nur einen Strom, dessen Größe derjenigen bei der Einrichtung des Standes der Technik ähnlich ist.

Unter Bezugnahme auf Fig. 3 wird eine Beschreibung des Betriebs gegeben, der in einem derartigen Fall ausgeführt wird, in dem der Strom eingeschaltet wird, während das Zeilenadressenstrobesignal /RAS auf dem L-Pegel ist.

Zu einer Zeit t0 wird der Strom eingeschaltet, während das Zeilenadressenstrobesignal /RAS auf dem L-Pegel ist. Gemäß diesem Einschalten des Stroms nimmt der Spannungspegel der Stromversorgungsspannung Vcc zu. Zu dieser Zeit ist das interne Zeilenadressenstrobesignal aus dem RAS-Puffer 15 auf einem L-Pegel und folglich das Ausgangssignal der ODER- Schaltung 36 auf einem L-Pegel, so daß mittels der UND- Schaltung 38 die RAS-bezogene Steuerschaltung 10b aktiviert wird. Während die Halbleiterspeichereinrichtung aktiv ist, nimmt daher sofort nach dem Einschalten des Stroms der Pegel ihrer internen Stromversorgungsspannung zu und nimmt gemäß dieser Spannungszunahme auch der Betriebsstrom Ic zu (da die aktiven Schaltungen, d. h. die Zeilenwahlschaltung und das Leseverstärkerband, im Aktivzustand Strom verbrauchen).

Wenn zu einer Zeit t1 die Stromversorgungsspannung Vcc einen vorbestimmten Spannungspegel erreicht oder auf dem konstanten Spannungspegel stabilisiert wird, wird das Stromeinschaltermittlungssignal /POR aktiviert und erreicht es einen H-Pegel. Als Reaktion auf die Aktivierung des Stromeinschaltermittlungssignals /POR wird das Selbstauffrischanweisungssignal SELF aus der Gatterschaltung 26 aktiviert und erreicht es einen H-Pegel und erreicht das Ausgangssignal der ODER-Schaltung 36 einen H-Pegel, so daß die RAS-bezogene Steuerschaltung 10b die Schaltung in dem gewählten oder aktiven Zustand in den Bereitschaftszustand zurückbringt. Dadurch erreicht die Halbleiterspeichereinrichtung intern einen Zustand, in dem ein Strom mit dem Bereitschaftspegel verbraucht wird.

Zu einer Zeit t3 wird zum Ausführen des Blindzyklus das Zeilenadressenstrobesignal /RAS einmal auf den H-Pegel vergrößert. Danach wird zur Zeit t2 das Zeilenadressenstrobesignal /RAS auf den L-Pegel verkleinert. Als Reaktion auf die Abnahme des Zeilenadressenstrobesignals /RAS ermittelt die Blindzyklusermittlungsschaltung 24 eine Bestimmung des Blindzyklus und setzt sie das Blindzyklusermittlungssignal /POR8 in den Aktivzustand des H-Pegels. Da sowohl das Stromeinschaltermittlungssignal /POR als auch das Blindzyklusermittlungssignal /POR8 einen H-Pegel erreichen, setzt die Gatterschaltung 26 das Selbstauffrischanweisungssignal SELF in den Inaktivzustand des L-Pegels. Dadurch wird die Selbstauffrischsteuerschaltung 34 aus dem Selbstauffrischmodus freigegeben und kehrt sie in den Bereitschaftszustand zurück. Die RAS-bezogene Steuerschaltung 10b aktiviert die in Beziehung zur Zeilenwahl stehenden Schaltungsabschnitte, d. h. die RAS-bezogenen Schaltungen, gemäß dem internen zeilenadressenstrobesignal aus dem RAS-Puffer 15 mittels der ODER-Schaltung 36 und der UND-Schaltung 38. Dadurch fließt ein großer Betriebsstrom.

Wie aus Fig. 3 zu ersehen ist, fließt sofort nach dem Einschalten des Betriebsstroms ein großer Strom, wenn der Betriebsstrom eingeschaltet wird, während das Zeilenadressenstrobesignal /RAS auf den L-Pegel gesetzt ist. Während eines Zeitabschnitts von der Zeit t1 bis zur Zeit t2 ist die Halbleiterspeichereinrichtung jedoch (unter der Voraussetzung, daß das Auffrischen nicht ausgeführt wird) im Bereitschaftszustand und verbraucht die Halbleiterspeichereinrichtung einen sehr kleinen Strom von z. B. mehreren Mikroampere. Daher kann der Stromverbrauch in dem Zeitabschnitt vor dem Blindzyklus bedeutsam kleiner als derjenige bei der Einrichtung des Standes der Technik sein. Es kann ein Fall vorkommen, in dem aufgund des relativ großen Stroms, der sofort nach dem Einschalten des Stroms fließt, die internen Signalleitungen nicht auf den vorbestimmten Pegel vorgeladen werden. Zur Zeit t1 wird die Halbleiterspeichereinrichtung jedoch in den Bereitschaftszustand gemäß der Aktivierung des Selbstauffrischanweisungssignals SELF gesetzt. Dadurch wird jede der internen Signalleitungen und jeder der internen Knoten vorgeladen, um den vorbestimmten Bereitschaftszustand zu erreichen. Infolge des nachfolgenden Blindzyklus werden jede der Signalleitungen und jeder der internen Knoten auf den vorbestimmten Potentialpegel zuverlässig vorgeladen.

Die Modifikation

Fig. 4 zeigt die Struktur einer Modifikation der ersten Ausführungsform der vorliegenden Erfindung. Fig. 4 zeigt nur die Struktur des Auffrischsteuerabschnitts. Die in Fig. 4 dargestellte Struktur unterscheidet sich von der in Fig. 1 gezeigten Struktur nur durch die Struktur des RAS-Puffers 15. Der RAS-Puffer 15 enthält eine Gatterschaltung 15c, die das Zeilenadressenstrobesignal /RAS und das Stromeinschaltermittlungssignal /POR empfängt. Das Ausgangssignal der Gatterschaltung 15c wird in den einen Eingang der ODER-Schaltung 36 geliefert. Die anderen Strukturen sind dieselben wie die in Fig. 1 gezeigten, und die entsprechenden Abschnitte tragen dieselben Bezugszeichen und werden nachstehend nicht beschrieben.

Die Gatterschaltung 15c erzeugt ein Signal mit einem L-Pegel, wenn das Stromeinschaltermittlungssignal /POR auf einem H-Pegel und das Zeilenadressenstrobesignal /PAS auf einem L- Pegel ist. Daher erzeugt der RAS-Puffer 15 ähnlich wie bei der Einrichtung des Standes der Technik ein internes Zeilenadressenstrobesignal gemäß dem von außen gelieferten Zeilenadressenstrobesignal /RAS, nachdem nach dem Einschalten des Stroms die Stromversorgungsspannung Vcc stabilisiert ist. Der Betrieb der in Fig. 4 gezeigten Struktur wird nachstehend unter Bezugnahme auf die Wellenformdarstellung in Fig. 5 beschrieben.

Zu einer Zeit t0 wird der Strom eingeschaltet und nimmt der Spannungspegel der Stromversorgungsspannung Vcc zu. Ohne Rücksicht darauf, ob das Zeilenadressenstrobesignal /RAS auf einem H-Pegel oder einem L-Pegel ist, ist das Stromeinschaltermittlungssignal /POR auf einem L-Pegel, so daß das Ausgangssignal des RAS-Puffers 15 auf einem H-Pegel ist und die internen Schaltungen der Halbleiterspeichereinrichtung im Bereitschaftszustand sind. Daher fließt nur ein sehr kleiner Bereitschaftsstrom Ic, nachdem zum Vorladen der internen Knoten auf ein vorbestimmtes Potential zur Zeit t0 ein Strom mit einem Maximum floß.

Zu einer Zeit t1 erreicht die Stromversorgungsspannung Vcc einen vorbestimmten Spannungspegel oder wird sie auf dem vorbestimmten Spannungspegel stabilisiert. Dadurch nimmt das Stromeinschaltermittlungssignal /POR auf einen H-Pegel zu, so daß das Selbstauffrischanweisungssignal SELF in den Aktivzustand des H-Pegels gesetzt wird. Wenn das Zeilenadressenstrobesignal /RAS auf dem L-Pegel ist, nimmt als Reaktion auf die Zunahme des Stromeinschaltermittlungssignals /POR auf den H-Pegel das Ausgangssignal des RAS-Puffers 15 auf einen L-Pegel ab. Die ODER-Schaltung 36 hält jedoch gemäß dem Selbstauffrischanweisungssignal SELF ihr Ausgangssignal schon auf dem H-Pegel, und daher behält die Halbleiterspeichereinrichtung den Bereitschaftszustand bei.

Wenn zu einer Zeit t2 ein Blindzyklus ausgeführt wird, dann nimmt das Blindzyklusermittlungssignal /POR8 auf einen H- Pegel zu und erreicht folglich das Selbstauffrischanweisungssignal SELF einen L-Pegel, so daß gemäß dem von außen gelieferten Zeilenadressenstrobesignal /RAS die RAS-bezogene Steuerschaltung 10b arbeitet und die RAS-bezogenen Schaltungen zum Ausführen des Blindzyklus aktiviert/deaktiviert und die internen Signalleitungen und die internen Knoten auf die vorbestimmten Potentialpegel entsprechend vorgeladen werden.

Wie aus der Wellenformdarstellung der Fig. 5 zu ersehen ist, wird die Gatterschaltung 15c, die das Stromeinschaltermittlungssignal /POR und das Zeilenadressenstrobesignal /RAS empfängt, als RAS-Puffer verwendet. Infolgedessen ist es möglich, den Strom für den Zeitabschnitt unmittelbar nach dem Einschalten des Stroms und vor der Zunahme des Stromeinschaltermittlungssignals /POR auf den H-Pegel ohne Rücksicht auf die Spannungspegel (d. h. die H- und die L-Pegel) des Zeilenadressenstrobesignals /RAS zu verkleinern, und daher ist es möglich, den Stromverbrauch während des Zeitabschnitts vom Einschalten des Stroms bis zum Blindzyklus zu verkleinern. Nun werden nachstehend die Strukturen der jeweiligen Teile beschrieben.

Die Stromeinschaltermittlungsschaltung

Fig. 6A zeigt ein Beispiel der Struktur der in den Fig. 1 und 4 dargestellten Stromeinschaltermittlungsschaltung 22. In Fig. 6A enthält die Stromeinschaltermittlungsschaltung 22 ein Widerstandselement 22a, das zwischen einem Stromversorgungsknoten 21 und einem internen Knoten 22b geschaltet ist, ein Kapazitätselement 22c, das zwischen dem internen Knoten 22b und einem Masseknoten geschaltet ist, einen Inverter 22d zum Invertieren eines Spannungssignals auf dem internen Knoten 22b und einen Inverter 22e zum Invertieren eines Ausgangssignals des Inverters 22d. Der Inverter 22e liefert das Stromeinschaltermittlungssignal /POR. Der Betrieb der in Fig. 6A gezeigten Stromeinschaltermittlungsschaltung wird nachstehend unter Bezugnahme auf die Betriebswellenformdarstellung der Fig. 6B beschrieben.

Zu einer Zeit T0 wird der Strom eingeschaltet und nimmt der Spannungspegel der Stromversorgungsspannung Vcc auf dem Stromversorgungsknoten 21 zu. Gemäß dem Einschalten des Stroms nimmt mit einer vom Widerstandswert des Widerstandselements 22a und vom Kapazitätswert des Kapazitätselements 22c abhängenden Zeitkonstante das Potential auf dem internen Knoten 22b langsam zu. Zu einer Zeit T1 überschreitet das Potential auf dem Knoten 22b die Eingangslogikschwelle des Inverters 22d. Dadurch erreicht das Ausgangssignal des Inverters 22d einen L-Pegel und nimmt das Stromeinschaltermittlungssignal /POR aus dem Inverter 22e auf einen H-Pegel zu.

Wenn die durch den Widerstandswert des Widerstandselements 22a und den Kapazitätswert des Kapazitätselements 22c bestimmte Zeitkonstante groß ist, überschreitet der Potentialpegel auf dem Knoten 22b zu einer Zeit T2 die Eingangslogikschwelle des Inverters 22d, wie durch die strichlierte Linie in Fig. 6B dargestellt, und nimmt das Stromeinschaltermittlungssignal /POR auf einen H-Pegel zu. In dem Fall, in dem das Stromeinschaltermittlungssignal /POR zur Zeit T2 auf den H-Pegel vergrößert wird, wird das Stromeinschaltermittlungssignal /POR aktiviert, wenn der Spannungspegel der Stromversorgungsspannung Vcc einen vorbestimmten Spannungspegel erreicht oder auf diesem vorbestimmten Spannungspegel stabilisiert wird. Das Stromeinschaltermittlungssignal /POR kann mit einem beliebigen Timing aktiviert werden.

Die Blindzyklusermittlungsschaltung

Fig. 7 zeigt ein Beispiel der Struktur der Blindzyklusermittlungsschaltung 24. In Fig. 7 enthält die Blindzyklusermittlungsschaltung 24 eine Einzelimpulserzeugungsschaltung 24a, die ein Impulssignal mit einem Einzelimpuls als Reaktion auf eine Zunahme des Stromeinschaltermittlungssignals /POR erzeugt, eine Einzelimpulserzeugungsschaltung 24b, die als Reaktion auf eine Deaktivierung des Blindzyklusermittlungssignals /POR8 aktiviert wird und ein Impulssignal mit einem Einzelimpuls als Reaktion auf eine Abnahme des Zeilenadressenstrobesignals /RAS erzeugt, eine UND-Schaltung 24c, die das Stromeinschaltermittlungssignal /POR und ein Ausgangssignal der Einzelimpulserzeugungsschaltung 24b empfängt, und ein Setz-/Rücksetzflipflop 24d, das gemäß einem Ausgangssignal der UND-Schaltung 24c gesetzt und gemäß einem Ausgangssignal der Einzelimpulserzeugungsschaltung 24a zurückgesetzt wird. Das Blindzyklusermittlungssignal /POR8 wird aus einem Ausgang Q des Setz-/Rücksetzflipflops 24d erzeugt.

Die Einzelimpulserzeugungsschaltung 24a enthält drei in Kaskade geschaltete Inverter 24aa, 24ab und 24ac, die das Stromeinschaltermittlungssignal /POR empfangen, und auch eine UND-Schaltung 24ad, die das Stromeinschaltermittlungssignal /POR und ein Ausgangssignal des Inverters 24ac empfängt. Die Anzahl der Inverter 24aa, 24ab und 24ac ist nicht beschränkt, solange eine ungerade Anzahl von Stufen vorgesehen ist.

Die Einzelimpulserzeugungsschaltung 24b enthält eine NAND- Schaltung 24ba, die das Zeilenadressenstrobesignal /RAS und das Blindzyklusermittlungssignal /POR8 mittels eines Inverters 24e empfängt, einen Inverter 24bb, der ein Ausgangssignal der NAND-Schaltung 24ba empfängt, einen Inverter 24bc, der ein Ausgangssignal des Inverters 24bb empfängt, und eine NOR-Schaltung 24bd, die das Zeilenadressenstrobesignal /RAS und ein Ausgangssignal des Inverters 24bc empfängt. Der Betrieb wird nachstehend beschrieben.

Wenn das Stromeinschaltermittlungssignal /POR auf einem L- Pegel ist, dann ist das Ausgangssignal der UND-Schaltung 24ad auf einem L-Pegel. Zu dieser Zeit ist das Ausgangssignal des Inverters 24ac auf einem H-Pegel. Wenn das Stromeinschaltermittlungssignal /POR auf einen H-Pegel zunimmt, dann ist das Ausgangssignal des Inverters 24ac noch auf dem H-Pegel und nimmt das Ausgangssignal der UND-Schaltung 24ad auf einen H-Pegel zu. Wenn die Verzögerungszeit der Inverter 24aa, 24ab und 24ac verstrichen ist, erreicht das Ausgangssignal des Inverters 24ac einen L-Pegel und das Ausgangssignal der UND-Schaltung 24ad einen L-Pegel. Als Reaktion auf das Impulssignal aus der Einzelimpulserzeugungsschaltung 24a wird das Setz-/Rücksetzflipflop 24d zurückgesetzt und das Blindzyklusermittlungssignal /POR8 auf den L-Pegel zurückgesetzt. Wenn das Stromeinschaltermittlungssignal /POR auf einen H-Pegel zunimmt, wird die UND-Schaltung 24c dazu befähigt, das Ausgangssignal der Einzelimpulserzeugungsschaltung 24b durch sich hindurch zu lassen.

Vor einer Ausführung des Blindzyklus ist das Blindzyklusermittlungssignal /POR8 auf dem L-Pegel und das Ausgangssignal des Inverters 24e auf dem H-Pegel. Wenn das Zeilenadressenstrobesignal /RAS auf dem L-Pegel ist, dann ist das Ausgangssignal der NAND-Schaltung 24ba auf dem H-Pegel, so daß das Ausgangssignal des Inverters 24bc auf einem H-Pegel und das Ausgangssignal der NOR-Schaltung 24bd auf einem L-Pegel ist. Wenn das Zeilenadressenstrobesignal /RAS auf den H-Pegel gesetzt ist, dann ist das Ausgangssignal der NCR-Schaltung 24bd auf dem L-Pegel. Die NAND-Schaltung 24ba arbeitet als Inverter, während das Ausgangssignal der Inverterschaltung 24e auf dem H-Pegel ist.

Wenn das Zeilenadressenstrobesignal /RAS vom H-Pegel auf den L-Pegel abnimmt, dann ist das Ausgangssignal des Inverters 24bc noch auf dem L-Pegel und nimmt das Ausgangssignal der NCR-Schaltung 24bd auf einen H-Pegel zu. Wenn die Verzögerungszeit der NAND-Schaltung 24ba und der Inverter 24bb und 24bc verstrichen ist, nimmt das Ausgangssignal des Inverters 24bc auf einen H-Pegel zu, und als Reaktion darauf nimmt das Ausgangssignal der NCR-Schaltung 24bd auf einen L-Pegel ab. Die Impulsbreite des Impulssignals der Einzelimpulserzeugungsschaltung 24a wird durch die Verzögerungszeit der Inverter 24aa, 24ab und 24ac bestimmt. Auch die Impulsbreite des Einzelimpulses aus der Einzelimpulserzeugungsschaltung 24b wird durch die Verzögerungszeiten der NAND-Schaltung 24ba und der Inverter 24bb und 24bc bestimmt.

Wenn das Ausgangssignal der Einzelimpulserzeugungsschaltung 24b auf einen H-Pegel zunimmt, dann nimmt das Ausgangssignal der UND-Schaltung 24c auf einen H-Pegel zu, wobei das Setz-/Rücksetzflipflop 24d gesetzt wird und das Blindzyklusermittlungssignal /POR8 auf einen H-Pegel zunimmt. Wenn das Blindzyklusermittlungssignal /POR8 auf den H-Pegel zunimmt, wird das Ausgangssignal des Inverters 24e auf einen L-Pegel getrieben, so daß das Ausgangssignal der NAND-Schaltung 24ba auf einen H-Pegel festgelegt wird. Wenn daher die Verzögerungszeit des Inverters 24e, der NAND-Schaltung 24ba und der Inverter 24bb und 24bc verstrichen ist, nachdem das Blindzyklusermittlungssignal /PORB den Aktivzustand des H-Pegels erreicht hat, ist das Ausgangssignal der NOR-Schaltung 24bd auf einen L-Pegel festgelegt. Dadurch stoppt die Einzelimpulserzeugungsschaltung 24b ihren Betrieb während der nachfolgenden Blindzyklen und der nachfolgenden gewöhnlichen Zugriffe, und ihr Stromverbrauch wird verkleinert.

Selbstauffrischsteuersignalerzeugungsschaltung

Fig. 8 stellt eine Struktur der Selbstauffrischsteuersignalerzeugungsschaltung 30 schematisch dar. In Fig. 8 enthält eine Zeitgeberschaltung 32 einen Zeitgeber 32a, der als Reaktion auf eine Aktivierung des Selbstauffrischanweisungssignals SELF aktiviert ist und eine Periode von z. B. 100 µs zählt, und einen Zeitgeber 32b, der als Reaktion auf ein Vorwärtszählsignal aus dem Zeitgeber 32a aktiviert ist, wobei er das Zählen einer vorbestimmten Auffrischperiode von z. B. 16 µs ausführt und ein Vorwärtszählsignal bei seinem Vorwärtszählen erzeugt.

Der Zeitgeber 32a ist aktiv, so daß er nach der Beendigung seines Vorwärtszählens sein Ausgangssignal im Aktivzustand hält, während das Selbstauffrischanweisungssignal SELF aktiv ist. Der Zeitgeber 32b ist aktiv, so daß er den Vorwärtszälbetrieb wiederholt, um ein Vorwärtszählanzeigesignal bei jedem Vorwärtszählen zu erzeugen, während das Ausgangssignal des Zeitgebers 32a aktiv ist.

Die Selbstauffrischsteuerschaltung 34 enthält eine Einzelimpulserzeugungsschaltung 34a, die ein Impulssignal eines Einzelimpulses mit einer vorbestimmten Impulsbreite als Reaktion auf eine Aktivierung des Ausgangssignals des Zeitgebers 32a erzeugt, eine Einzelimpulserzeugungsschaltung 34b, die ein Impulssignal eines Einzelimpulses mit einer vorbestimmten Impulsbreite als Reaktion auf eine Zunahme des Ausgangssignals des Zeitgebers 32b erzeugt, eine ODER-Schaltung 34c, die die Ausgangssignale der Einzelimpulserzeugungsschaltungen 34a und 34b empfängt, und einen Inverter 34d, der ein Ausgangssignal der ODER-Schaltung 34c empfängt. Jede der Schaltungen 34a und 34b erzeugt ein Impulssignal, das während eines Zeitabschnitts von der Wahl einer Wortleitung im Speicherzellfeld 1 bis zum Abschluß des Lesens, des Verstärkens und des Verriegelns der Daten der mit der gewählten Wortleitung verbundenen Speicherzellen aktiv auf einem H- Pegel ist.

Die Einzelimpulserzeugungsschaltungen 34a und 34b werden aktiviert, so daß sie Einzelimpulse erzeugen, wenn das Selbstauffrischanweisungssignal SELF aktiv ist. Die Einzelimpulserzeugungsschaltungen 34a und 34b können die Struktur der in Fig. 7 gezeigten Einzelimpulserzeugungsschaltung 24a oder 24b enthalten. Alternativ kann jede der Einzelimpulserzeugungsschaltungen 34a und 34b eine aus einem Setz-/Rücksetzflipflop und einer Verzögerungsschaltung gebildete Struktur haben. Bei dieser Struktur wird als Reaktion auf eine Aktivierung des Ausgangssignals des Zeitgebers 32a oder 32b das Flipflop gesetzt und nach Verstreichen einer Verzögerungszeit der Verzögerungsschaltung zurückgesetzt.

Der Betrieb der in Fig. 8 gezeigten Selbstauffrischsteuersignalerzeugungsschaltung wird nachstehend unter Bezugnahme auf die Wellenformdarstellung in Fig. 9 beschrieben. Zu einer Zeit T nimmt das Selbstauffrischanweisungssignal SELF auf einen den Aktivzustand darstellenden H-Pegel zu, so daß der Zeitgeber 32a so aktiviert wird, daß er ein Zählen ausführt. Der Zeitgeber 32a erzeugt ein Vorwärtszählsignal, nachdem das Selbstauffrischanweisungssignal SELF für eine vorbestimmte Periode von z. B. 100 µs im Aktivzustand gehalten wurde. Als Reaktion darauf erzeugt die Einzelimpulserzeugungsschaltung 34a das Impulssignal mit einem Einzelimpuls, so daß für eine vorbestimmte Periode das Auffrischaktivierungssignal RRAS auf dem L-Pegel gehalten und intern eine Zeilenwahl ausgeführt wird. Dann wird der Zeitgeber 32b so aktiviert, daß er ein Vorwärtszählsignal mit vorbestimmten Perioden von 16 µs erzeugt, so daß das Auffrischaktivierungssignal RRAS aktiviert wird und einen L-Pegel erreicht.

Zur Zeit T wird das Selbstauffrischanweisungssignal SELF in den Aktivzustand des H-Pegels getrieben, und die Halbleiterspeichereinrichtung behält den Bereitschaftszustand solange intern bei, bis eine vorbestimmte Zeit von 100 µs verstrichen ist. Nach dem Verstreichen der 100 µs beginnt der Selbstauffrischzyklus und wird in vorbestimmten Perioden das Auffrischen der Speicherzelldaten ausgeführt.

Daher kann für einen Zeitabschnitt von 100 µs, nachdem das Stromeinschaltermittlungssignal /POR aktiviert wurde und den H-Pegel erreicht hat, die Halbleiterspeichereinrichtung den Bereitschaftszustand beibehalten, wenn nicht der Blindzyklus ausgeführt wird. In dem Fall, daß nach dem Eintreten in den Selbstauffrischzyklus der Blindzyklus ausgeführt wird, wird das Selbstauffrischen intern ausgeführt. Dieses Selbstauffrischen wird jedoch in einem relativ langen Zyklus von 16 µs ausgeführt.

Selbst wenn es daher eine lange Zeit von der Aktivierung des Stromeinschaltermittlungssignals /POR bis zur Ausführung des Blindzyklus dauert, kann während dieses Zeitabschnitts der durchschnittliche Stromverbrauch klein sein, obwohl das Selbstauffrischen einen Betriebsstrom verbraucht. Wenn das Zeilenadressenstrobesignal /RAS auf den L-Pegel festgelegt ist, sind die internen Schaltungen in der Halbleiterspeichereinrichtung im Aktivzustand stabilisiert und fließt ein viel größerer Strom als während des Bereitschaftszustands. Daher kann ein zeitlicher Durchschnittswert des durch den Selbstauffrischbetrieb verbrauchten Betriebsstroms kleiner als der gesamte stabilisierte Strom während des Aktivzustands sein. Dadurch kann der zeitliche Durchschnittswert des Stromverbrauchs vom Einschalten des Stroms bis zur Ausführung des Blindzyklus verkleinert werden.

Die andere Struktur der Selbstauffrischsteuersignalerzeugungsschaltung 30

Fig. 10 zeigt eine andere Struktur der Selbstauffrischsteuersignalerzeugungsschaltung 30. In Fig. 10 enthält die Selbstauffrischsteuersignalerzeugungsschaltung 30 außer der Struktur der in Fig. 8 gezeigten Selbstauffrischsteuersignalerzeugungsschaltung 30 die folgende Struktur. Die Selbstauffrischsteuersignalerzeugungsschaltung 30 enthält eine CBR-Ermittlungsschaltung 34e, die die Befriedigung einer CBR-(CAS-vor-RAS-)Bedingung gemäß einem internen Zeilenadressenstrobesignal /RASi aus dem RAS-Puffer 15 und einem internen Spaltenadressenstrobesignal /CASi aus dem CAS-Puffer (nicht dargestellt) ermittelt, ein Setz-/Rücksetzflipflop 34f, das als Reaktion auf eine CBR-Ermittlung mittels der CBR-Ermittlungsschaltung 34e gesetzt und als Reaktion auf eine Zunahme des internen Zeilenadressenstrobesignals /RASi zurückgesetzt wird, eine Einzelimpulserzeugungsschaltung 34g, die einen Impuls als Einzelimpuls als Reaktion auf eine Zunahme des Ausgangssignals des Setz-/Rücksetzflipflops 34f erzeugt, und eine ODER-Schaltung 34h, die das Ausgangssignal des Setz-/Rücksetzflipflops 34f und das Selbstauffrischanweisungssignal SELF empfängt.

Wenn das Ausgangssignal der ODER-Schaltung 34h aktiv ist, wird der Zeitgeber 32a aktiviert und zählt er eine vorbestimmte Zeit. Der Zeitgeber 32a führt das Zählen aus und hält nach Abschluß des Zählens das Vorwärtszählsignal aktiv, während das Ausgangssignal der ODER-Schaltung 34h aktiv ist. Das Ausgangssignal des Zeitgebers 32a ist an die Einzelimpulserzeugungsschaltung 34a und den Zeitgeber 32b angelegt. Der Zeitgeber 32b führt das Zählen aus und erzeugt Vorwärtszählsignale in vorbestimmten Zeitabständen, während das Ausgangssignal des Zeitgebers 32a aktiv ist.

Die Ausgangssignale der Einzelimpulserzeugungsschaltungen 34a, 34b und 34g sind an die ODER-Schaltung 34c angelegt.

Zum Zweck des Ungültigmachens eines von außen gelieferten Zeilenadressenstrobesignals empfängt die ODER-Schaltung 36 das interne Zeilenadressenstrobesignal /RASi aus dem RAS- Puffer 15 und das Ausgangssignal der ODER-Schaltung 34h und legt sie ihr Ausgangssignal an den einen Eingang der UND- Schaltung 38 an. Die UND-Schaltung 38 empfängt an dem anderen Eingang das Auffrischaktivierungssignal RRAS aus dem Inverter 34d, der das Ausgangssignal der ODER-Schaltung 34c empfängt. Das Ausgangssignal der UND-Schaltung 38 ist an die RAS-bezogene Steuerschaltung angelegt.

Die in Fig. 10 gezeigte Selbstauffrischsteuersignalerzeugungsschaltung ist aus der Auffrischsteuersignalerzeugungsschaltung einer Halbleiterspeichereinrichtung, die im herkömmlichen CBR-Auffrischmodus arbeiten kann, gebildet. Wenn im gewöhnlichen Betriebsmodus vor der Abnahme des Zeilenadressenstrobesignals /RAS das Spaltenadressenstrobesignal /CAS auf einen L-Pegel abnimmt, dann nimmt das Ausgangssignal der CBR-Ermittlungsschaltung 34e auf einen H-Pegel zu und wird das Setz-/Rücksetzflipflop 34f gesetzt. Dadurch wird gemäß der CBR-Ermittlung zunächst das CBR-Auffrischen und dann das gewöhnliche Selbstauffrischen, das schon beschrieben worden ist, ausgeführt.

Gemäß der in Fig. 10 gezeigten Struktur wird die Struktur einer herkömmlichen CBR-Selbstauffrischsteuerschaltung verwendet und ist an die das Ausgangssignal des Setz-/Rücksetzflipflops 34f empfangende ODER-Schaltung 34h das Selbstauffrischanweisungssignal SELF angelegt. Somit kann die Halbleiterspeichereinrichtung solange im Selbstauffrischmodus gehalten werden, bis nach dem Einschalten des Stroms ohne Vorsehen einer zusätzlich vorgesehenen Selbstauffrischsteuerschaltung ein Blindzyklus ausgeführt ist.

Diese Selbstauffrischsteuersignalerzeugungsschaltung enthält auch sowohl einen Schaltungsabschnitt, der den Betrieb des Auffrischadressenzählers steuert, als auch einen Abschnitt, der ein Schaltsteuersignal zum Wählen der Auffrischadresse erzeugt. Diese Abschnitte sind jedoch in der Figur nicht dargestellt. Diese Abschnitte sind nur vorhanden, um Strukturen zu haben, in denen als Reaktion auf eine Zunahme des Auffrischaktivierungssignals das Zählergebnis des Auffrischadressenzählers auf den neuesten Stand gebracht und mittels der Schaltschaltung gemäß dem Ausgangssignal der ODER-Schaltung 34h das Ausgangssignal des Auffrischadressenzählers gewählt wird.

Gemäß der ersten Ausführungsform der Erfindung, wie vorstehend beschrieben, wird die Halbleiterspeichereinrichtung solange im Selbstauffrischmodus gehalten, bis nach dem Einschalten des Stroms ein Blindzyklus ausgeführt ist. Daher kann ohne Rücksicht auf den Logikpegel des Zeilenadressenstrobesignals /RAS der Stromverbrauch unmittelbar nach dem Einschalten des Stroms und vor der Ausführung des Blindzyklus verkleinert werden.

Die zweite Ausführungsform

Fig. 11 zeigt die Struktur des Hauptabschnitts einer Halbleiterspeichereinrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Fig. 11 stellt eine Struktur der Initialisierungsschaltung 20 dar. In Fig. 11 enthält die Initialisierungsschaltung 20 eine Stromeinschaltermittlungsschaltung 22, die mit einem Stromversorgungsknoten 21 verbunden ist und das Einschalten des Stroms gemäß dem Spannungspegel einer Stromversorgungsspannung Vcc ermittelt, eine Blindzyklusermittlungsschaltung 24, die gemäß einem Stromeinschaltermittlungssignal /POR aus der Stromeinschaltermittlungsschaltung 22 initialisiert wird und eine Bestimmung des Blindzyklus gemäß einem von außen gelieferten Zeilenadressenstrobesignal /RAS ermittelt, eine Verzögerungsschaltung 43, die das Stromeinschaltermittlungssignal /POR um eine vorbestimmte Zeit verzögert, und eine Ermittlungsschaltung 44, die ein verzögertes Stromeinschaltermittlungssignal /PORD aus der Verzögerungsschaltung 43 und ein Blindzyklusermittlungssignal /POR8 aus der Blindzyklusermittlungsschaltung 24 empfängt.

Die Gatterschaltung 44 erzeugt ein Selbstauffrischanweisungssignal SELF und gibt es in die Selbstauffrischsteuersignalerzeugungsschaltung aus. Die Selbstauffrischsteuersignalerzeugungsschaltung kann eine beliebige der in den Fig. 8 und 10 dargestellten Strukturen enthalten. Die Gatterschaltung 44 treibt das Selbstauffrischanweisungssignal SELF in den Aktivzustand des H-Pegels, wenn das verzögerte Stromeinschaltermittlungssignal /PORD auf einem H-Pegel und das Blindzyklusermittlungssignal /POR8 auf einem L-Pegel ist. Der Betrieb der in Fig. 11 gezeigten Initialisierungsschaltung 11 wird nachstehend unter Bezugnahme auf die Wellenformdarstellung der Fig. 12 beschrieben.

Zu einer Zeit t0 wird der Strom eingeschaltet und nimmt der Spannungspegel der Stromversorgungsspannung Vcc zu. Wenn die Stromversorgungsspannung Vcc einen vorbestimmten Spannungspegel erreicht oder auf dem konstanten Spannungspegel stabilisiert ist, wird zu einer Zeit t1 das Stromeinschaltermittlungssignal /POR in den Aktivzustand des H-Pegels gesetzt. Das verzögerte Stromeinschaltermittlungssignal /PORD aus der Verzögerungsschaltung 43 behält den L-Pegel.

Wenn eine Verzögerungszeit Td der Verzögerungsschaltung 43 verstrichen ist, nimmt zu einer Zeit t2 das verzögerte Stromeinschaltermittlungssignal /PORD auf einen H-Pegel zu. Wenn der Blindzyklus noch nicht ausgeführt ist, ist das Blindzyklusermittlungssignal /POR8 auf dem L-Pegel und nimmt das Selbstauffrischanweisungssignal SELF aus der Gatterschaltung 44 auf den H-Pegel des Aktivzustands zu.

Wenn zu einer Zeit t3 der Blindzyklus ausgeführt wird, nimmt das Blindzyklusermittlungssignal /POR8 auf einen H-Pegel zu und das Selbstauffrischanweisungssignal SELF auf einen L- Pegel ab.

Wenn der Strom eingeschaltet wird, während das Zeilenadressenstrobesignal /RAS auf einem L-Pegel ist, dann wird für einen Zeitabschnitt von der Zeit t0 des Einschaltens des Stroms bis zu der Zeit t2 der Zunahme des verzögerten Stromeinschaltermittlungssignals /PORD Strom verbraucht. Wenn jedoch vor der Zeit t2 der Blindzyklus nicht ausgeführt ist, wird das Selbstauffrischanweisungssignal SELF aktiviert und erreicht es den H-Pegel gemäß dem verzögerten Stromeinschaltermittlungssignal /PORD und wird die Halbleiterspeichereinrichtung intern in den Anfangszustand gesetzt. Für einen Zeitabschnitt von der Zeit t2 bis zu der Zeit t3 kann daher der Stromverbrauch der Halbleiterspeichereinrichtung auf einen Bereitschaftsstrom von z. B. mehreren Mikroampere verkleinert und somit der Stromverbrauch kleiner als derjenige bei der Einrichtung des Standes der Technik sein. Im Zeitabschnitt von der Zeit t2 bis zur Zeit t3 kann das Selbstauffrischen ausgeführt werden. Dieses Selbstauffrischen wird jedoch in Abständen von z. B. 16 µs ausgeführt. Daher kann der Durchschnittsstrom klein und der Stromverbrauch von der Zeit t2 bis zur Zeit t3 kleiner als der bei der Einrichtung des Standes der Technik sein.

Wenn vor dem Verstreichen der Verzögerungszeit der Verzögerungsschaltung 43 der Blindzyklus ausgeführt wird, dann wird der Selbstauffrischmodus nicht eingenommen. Der Stromverbrauch kann jedoch gemäß der zweiten Ausführungsform verkleinert werden, wenn die Ausführung des Blindzyklus um eine Zeit, die länger als die Verzögerungszeit Td der Verzögerungsschaltung 34 ist, verzögert ist.

Gemäß der zweiten Ausführungsform der Erfindung, wie vorstehend beschrieben, wird die Halbleiterspeichereinrichtung in den Selbstauffrischmodus gesetzt, wenn die Ausführung des Blindzyklus um eine Zeit, die länger als eine vorbestimmte Zeit ist, verzögert ist. Daher kann der Stromverbrauch der Halbleiterspeichereinrichtung verkleinert werden.

Die dritte Ausführungsform

Fig. 13 zeigt die Struktur des Hauptabschnitts einer Halbleiterspeichereinrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Insbesondere stellt Fig. 13 eine Struktur der Initialisierungsschaltung 20 dar. In Fig. 13 enthält die Initialisierungsschaltung 20 eine NOR- Schaltung 46, die ein Blindzyklusermittlungssignal /POR8 und ein von außen geliefertes Zeilenadressenstrobesignal /RAS empfängt. Die NOR-Schaltung 46 erzeugt ein Selbstauffrischanweisungssignal SELF. Ein Stromeinschaltermittlungssignal /POR wird zum Steuern des Selbstauffrischbetriebs nicht verwendet. Das Stromeinschaltermittlungssignal /POR wird nur zur Initialisierung und Aktivierung einer Blindzyklusermittlungsschaltung 24 verwendet. Nun wird der Betrieb der in Fig. 13 gezeigten Initialisierungsschaltung nachstehend unter Bezugnahme auf die Fig. 14 und 15 beschrieben.

Zunächst wird zu einer Zeit t0 in Fig. 14 der Strom eingeschaltet, während das Zeilenadressenstrobesignal /RAS auf einen H-Pegel gesetzt ist, und nimmt der Spannungspegel der Stromversorgungsspannung Vcc zu. Wenn der Spannungspegel der Stromversorgungsspannung Vcc auf einen vorbestimmten Spannungspegel oder über diesen hinaus zunimmt oder auf einem konstanten Pegel stabilisiert ist, nimmt zu einer Zeit t1 das Stromeinschaltermittlungssignal /POR auf einen H-Pegel zu. Da das Zeilenadressenstrobesignal /RAS auf dem H-Pegel gehalten wird, ist das Selbstauffrischanweisungssignal SELF aus der NOR-Schaltung 46 auf einen L-Pegel festgelegt.

Zu einer Zeit t2 nimmt das Zeilenadressenstrobesignal /RAS auf einen L-Pegel ab und beginnt ein Blindzyklus. Gemäß der Ausführung des Blindzyklus nimmt das Blindzyklusermittlungssignal /POR8 aus der Blindzyklusermittlungsschaltung 24 auf einen H-Pegel zu. Selbst in diesem Zustand behält das Selbstauffrischanweisungssignal SELF den L-Pegel bei.

Bei der Struktur der in Fig. 13 gezeigten Initialisierungsschaltung wird das Setzen der Halbleiterspeichereinrichtung in den Selbstauffrischmodus nicht ausgeführt, wenn der Strom eingeschaltet wird, während das Zeilenadressenstrobesignal /RAS auf dem H-Pegel ist. Das Zeilenadressenstrobesignal /RAS ist auf dem H-Pegel, und die internen Schaltungen der Halbleiterspeichereinrichtung sind im Anfangszustand, so daß während fast der ganzen Perioden nur ein Bereitschaftsstrom, d. h. ein sehr kleiner Strom, fließt, obwohl ein Strom mit einem kleinen Maximum unmittelbar nach dem Einschalten des Stroms fließt.

Wie in Fig. 15 dargestellt, wird nun der Strom eingeschaltet, während das Zeilenadressenstrobesignal /RAS auf dem L- Pegel ist. Wenn gemäß diesem Einschalten des Stroms die Betriebsstromversorgungsspannung der ODER-Schaltung 46 zunimmt, erreicht das Selbstauffrischanweisungssignal SELF einen H-Pegel und nimmt gemäß der Zunahme der Stromversorgungsspannung Vcc sein Spannungspegel zu, da das Blindzyklusermittlungssignal /POR8 und das Zeilenadressenstrobesignal /RAS beide auf einem L-Pegel sind.

Zu einer Zeit t1 nimmt das Stromeinschaltermittlungssignal /POR auf einen H-Pegel zu. In diesem Zustand ist das Selbstauffrischanweisungssignal SELF auf dem H-Pegel und die Halbleiterspeichereinrichtung im Auffrischmodus. Gemäß dieser Struktur wird daher nach dem Einschalten des Stroms zur Zeit t0 das interne Zeilenadressenstrobesignal im Inaktivzustand des H-Pegels gehalten, so daß die internen Schaltungen nur im Bereitschaftszustand gehalten werden. Daher kann der Stromverbrauch dieser Halbleiterspeichereinrichtung selbst unmittelbar nach dem Einschalten des Stroms verkleinert werden.

Zu einer Zeit t2 nimmt das Zeilenadressenstrobesignal /RAS, das einmal auf den H-Pegel vergrößert wurde, auf den L-Pegel ab, so daß ein Blindzyklus beginnt. Gemäß der Ausführung des Blindzyklus wird das Blindzyklusermittlungssignal /POR8 so aktiviert, daß es den H-Pegel erreicht, und nimmt das Selbstauffrischanweisungssignal SELF auf den L-Pegel des Inaktivzustands ab. Dadurch arbeitet gemäß dem von außen gelieferten Zeilenadressenstrobesignal /RAS die RAS-bezogene Steuerschaltung und werden die internen Schaltungen initialisiert.

Bei der Einrichtung des Standes der Technik nimmt sofort nach dem Einschalten des Stroms in einem derartigen Fall, daß der Strom eingeschaltet wird, während das Zeilenadressenstrobesignal /RAS auf den L-Pegel gesetzt ist, der Stromverbrauch zu. Daher kann durch das Setzen der Halbleiterspeichereinrichtung in den Selbstauffrischmodus, wenn der Strom eingeschaltet wird, während das Zeilenadressenstrobesignal /RAS auf den L-Pegel gesetzt ist, das an die RAS- bezogene Steuerschaltung angelegte interne Zeilenadressenstrobesignal in den Inaktivzustand des H-Pegels gesetzt werden und die internen Schaltungen im Anfangszustand gehalten werden. Selbst wenn daher der Strom eingeschaltet wird, während das Zeilenadressenstrobesignal /RAS auf den L-Pegel gesetzt ist, kann der Stromverbrauch bis zu einem Betrag verkleinert werden, der demjenigen in dem Fall des Einschalten des Stroms, während das Zeilenadressenstrobesignal /RAS auf den H-Pegel gesetzt ist (wenn das Selbstauffrischen nicht ausgeführt wird), ähnlich ist.

Selbst wenn während des Zeitabschnitts von der Zeit t1 bis zu der Zeit t2 das Selbstauffrischen intern ausgeführt wird, wird in Abständen von z. B. 16 µs das Selbstauffrischen ausgeführt. Daher ist der Durchschnittsstrom während dieses Zeitabschnitts klein, so daß im Vergleich zu dem Fall, in dem die internen Schaltungen immer aktiv gehalten werden und ein stationärer Strom im Aktivzustand fließt, der Stromverbrauch verkleinert werden kann.

Wie vorstehend beschrieben, verwendet die dritte Ausführungsform der Erfindung eine Struktur, bei der zur Zeit des Einschaltens des Stroms, wenn das Zeilenadressenstrobesignal /RAS auf dem L-Pegel ist, der Selbstauffrischmodus gesetzt wird. Daher können für einen Zeitabschnitt, der unmittelbar nach dem Einschalten des Stroms beginnt und bis zur Ausführung des Blindzyklus reicht, die internen Schaltungen ohne Rücksicht auf den Logikpegel des Zeilenadressenstrobesignals /RAS im Bereitschaftszustand gehalten werden und kann der Stromverbrauch verkleinert werden. Selbst wenn das Selbstauffrischen ausgeführt wird, ist der durchschnittliche Stromverbrauch klein und kann eine ähnliche Wirkung der Verkleinerung des Stromverbrauchs erreicht werden.

Die vierte Ausführungsform

Fig. 16 stellt die Struktur des Hauptabschnitts einer Halbleiterspeichereinrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung schematisch dar. In Fig. 16 enthält die Halbleiterspeichereinrichtung einen RAS-Puffer 15, der ein Stromeinschaltermittlungssignal /POR aus einer Stromeinschaltermittlungsschaltung 22 und ein von außen geliefertes Zeilenadressenstrobesignal /RAS empfängt und ein internes Zeilenadressenstrobesignal /RASi erzeugt, eine CAS- Pufferschaltung 48, die ein Blindzyklusermittlungssignal /POR8 aus einer Blindzyklusermittlungsschaltung 24 und ein von außen geliefertes Spaltenadressenstrobesignal /CAS empfängt und ein internes Spaltenadressenstrobesignal /CASi erzeugt, und eine CBR-Selbstauffrischsteuerschaltung 50, die das interne Zeilenadressenstrobesignal /RASi und das interne Spaltenadressenstrobesignal /CASi empfängt und an eine RAS- bezogene Steuerschaltung ein zum Selbstauffrischen benötigtes Steuersignal anlegt, wenn der Selbstauffrischmodus bestimmt ist.

Die Stromeinschaltermittlungsschaltung 22 und die Blindzyklusermittlungsschaltung 24 haben dieselbe Struktur wie bei der vorstehenden ersten bis dritten Ausführungsform. Der RAS-Puffer 15 enthält eine Gatterschaltung 15c, die das interne Zeilenadressenstrobesignal /RASi auf einen L-Pegel treibt, wenn das Stromeinschaltermittlungssignal /POR auf einem H-Pegel und das von außen gelieferte Zeilenadressenstrobesignal /RAS auf einem L-Pegel ist. Der CAS-Puffer 48 enthält eine UND-Schaltung 48a, die das interne Spaltenadressenstrobesignal /CASi auf einen H-Pegel setzt, wenn das von außen gelieferte Spaltenadressenstrobesignal /CAS und das Blindzyklusermittlungssignal /POR8 auf einem H-Pegel sind.

Die CBR-Selbstauffrischsteuerschaltung 50 setzt fest, daß der Selbstauffrischmodus bestimmt ist, wenn vor der Abnahme des internen Zeilenadressenstrobesignals /RASi das interne Spaltenadressenstrobesignal /CASi auf einen L-Pegel verkleinert wird, und sie erzeugt das zum Selbstauffrischen benötigte Steuersignal und legt es an die RAS-bezogene Steuerschaltung an.

Fig. 17 stellt die Struktur der in Fig. 16 gezeigten CBR- Selbstauffrischsteuerschaltung 50 schematisch dar. In Fig. 17 enthält die Selbstauffrischsteuerschaltung 50 eine CBR- Ermittlungsschaltung 50a, die ein internes Zeilenadressenstrobesignal /RASi und ein internes Spaltenadressenstrobesignal /CASi empfängt und die Tatsache ermittelt, daß die CBR-Bedingung befriedigt ist, ein Setz-/Rücksetzflipflop 50b, das als Reaktion auf ein CBR-Bedingungsermittlungsanweisungssignal aus der CBR-Ermittlungsschaltung 50a gesetzt und als Reaktion auf eine Zunahme des internen Zeilenadressenstrobesignals /RASi zurückgesetzt wird, eine Auffrischsteuerschaltung 50d, die so aktiviert wird, daß sie eine Zeitgeberschaltung 50c startet, wenn ein Selbstauffrischanweisungssignal ΦCBR aus dem Setz-/Rücksetzflipflop 50b aktiv ist, und ein Auffrischaktivierungssignal RRAS in vorbestimmten Zeitabständen erzeugt, eine ODER-Schaltung 50e, die das Selbstauffrischanweisungssignal ΦCBR und das interne Zeilenadressenstrobesignal /RASi empfängt, und eine UND-Schaltung 50f, die das Auffrischaktivierungssignal RRAS aus der Auffrischsteuerschaltung 50d und ein Ausgangssignal der ODER-Schaltung 50e empfängt. Die UND-Schaltung 50f legt das interne Betriebsaktivierungssignal an eine RAS-bezogene Steuerschaltung an.

Die Strukturen der CBR-Ermittlungsschaltung 50a und des Setz-/Rücksetzflipflops 50b werden zum Beispiel in der Japanischen Offenlegungsschrift Nr. 3-272088 (1991) offenbart und sind hinlänglich bekannt. Gemäß diesen Strukturen wird das Selbstauffrischanweisungssignal ΦCBR aktiviert und erreicht es einen H-Pegel, wenn mit einem Timing, das im Vergleich zu dem des internen Zeilenadressenstrobesignals /RASi vorgeschoben ist, das interne Spaltenadressenstrobesignal /CASi abnimmt. Die Zeitgeberschaltung 50c und die Auffrischsteuerschaltung 50d haben Strukturen, die den in Fig. 10 dargestellten ähnlich sind, außer daß die ODER- Schaltung 30h eliminiert und das Ausgangssignal des Setz-/Rücksetzflipflops 34f direkt an den Zeitgeber 32a angelegt ist. Unter Bezugnahme auf Fig. 18 wird nachstehend der Betrieb der CBR-Selbstauffrischsteuerschaltung bei einem gewöhnlichen Betrieb beschrieben.

In Fig. 18 nimmt zu einer Zeit t10 das externe Spaltenadressenstrobesignal /CAS auf einen L-Pegel ab und nimmt zu einer Zeit t11 das externe Zeilenadressenstrobesignal /RAS auf einen L-Pegel ab. Da diese Reihenfolge die CBR-Bedingung befriedigt, erzeugt die CBR-Ermittlungsschaltung 50a das CBR-Ermittlungsanweisungssignal, so daß das Setz-/Rücksetzflipflop 50b gesetzt wird und das Selbstauffrischanweisungssignal ΦCBR aktiviert wird und einen H-Pegel erreicht.

Als Reaktion auf die Zunahme des Selbstauffrischanweisungssignals ΦCBR erzeugt die Auffrischsteuerschaltung 50d das Auffrischaktivierungssignal RRAS mit einer vorbestimmten Zeitbreite. Der Selbstauffrischbetrieb, der als Reaktion auf die Zunahme des Selbstauffrischanweisungssignals ΦCBR ausgeführt wird, wird im allgemeinen "CBR-Auffrischung" genannt. Wenn für eine vorbestimmte Zeit (z. B. 100 µs) ein derariger Zustand, in dem das Zeilenadressenstrobesignal /RAS und das externe Spaltenadressenstrobesignal /CAS beide auf einem L-Pegel gehalten werden, andauert, dann wird der Selbstauffrischzyklus eingenommen, so daß zu einer Zeit t12 eine Abnahme des Auffrischaktivierungssignals RRAS auf einen L-Pegel beginnt und in vorbestimmten Zeitabständen von z. B. 16 µs sowohl zum Ausführen der Zeilenwahl als auch zum Lesen, Verstärken und Umschreiben der Speicherzelldaten ausgeführt wird. Fig. 18 zeigt die zu den Zeiten t12 und t13 ausgeführten Auffrischoperationen. Das Auffrischen wird jedoch solange intern und periodisch wiederholt, bis zu einer Zeit t14 das externe Zeilenadressenstrobesignal /RAS auf den H-Pegel zunimmt.

Wenn zu der Zeit t14 das Zeilenadressenstrobesignal /RAS auf den H-Pegel zunimmt, wird das Setz-/Rücksetzflipflop 50b zurückgesetzt und das Selbstauffrischanweisungssignal ΦCBR so deaktiviert, daß es den L-Pegel erreicht, so daß das Auffrischen beendet wird.

Im CBR-Selbstauffrischmodus, wie in Fig. 18 dargestellt, ist für einen Zeitabschnitt von der Beendigung des in Synchronisation mit der Abnahme des externen Zeilenadressenstrobesignals /RAS ausgeführten CBR-Auffrischens bis zu der Zeit t12 die Halbleiterspeichereinrichtung im Bereitschaftszustand.

Nun wird unter Bezugnahme auf Fig. 19 nachstehend der Betrieb der in Fig. 16 gezeigten Initialisierungsschaltung beschrieben.

Zu einer Zeit t0 wird der Strom eingeschaltet, während das externe Zeilenadressenstrobesignal /RAS auf einen L-Pegel gesetzt ist, und nimmt der Spannungspegel der Stromversorgungsspannung Vcc zu. Zur Zeit des Einschaltens des Stroms ist das Blindzyklusermittlungssignal /POR8 auf dem L- Pegel, ohne Rücksicht darauf, ob der Logikpegel des Spaltenadressenstrobesignals /CAS ein H-Pegel oder ein L-Pegel ist, so daß das interne Spaltenadressenstrobesignal /CASi auf dem L-Pegel gehalten wird (siehe den CAS-Puffer 48 in Fig. 16).

Wenn, wie in Fig. 16 dargestellt, das Zeilenadressenstrobesignal /RAS auf dem L-Pegel ist, dann ist das interne Zeilenadressenstrobesignal /RASi aus dem RAS-Puffer 15 auf einem H-Pegel, da das Stromeinschaltermittlungssignal /POR auf dem L-Pegel ist, wenn der Strom eingeschaltet wird. Daher nimmt gemäß dem Einschalten des Stroms der Spannungspegel des internen Zeilenadressenstrobesignals /RASi zu. Wenn die Stromversorgungsspannung Vcc einen vorbestimmten Spannungspegel erreicht oder auf einem konstanten Spannungspegel stabilsiert ist, nimmt das Stromeinschaltermittlungssignal /POR auf einen H-Pegel zu. Zu dieser Zeit hat das interne Zeilenadressenstrobesignal /RASi schon einen vorbestimmten H-Pegel erreicht. Wenn das Stromeinschaltermittlungssignal /POR auf den H-Pegel zunimmt, nimmt das interne Zeilenadressenstrobesignal /RASi aus dem RAS-Puffer 15 auf den L-Pegel ab, wie in Fig. 16 gezeigt. Die CBR-Selbstauffrischsteuerschaltung 50 wird daher mit dem internen Zeilenadressenstrobesignal /RASi und dem internen Spaltenadressenstrobesignal /CASi unter der CBR-Bedingung versorgt. Dadurch erreicht das Selbstauffrischanweisungssignal ΦCBR einen H- Pegel und nimmt die Halbleiterspeichereinrichtung den Selbstauffrischmodus ein.

Zu einer Zeit t3 wird das externe Zeilenadressenstrobesignal /RAS auf den H-Pegel vergrößert, wobei es sich auf einen Blindzyklus vorbereitet. Als Reaktion auf die Vergrößerung des externen Zeilenadressenstrobesignals /RAS nimmt das interne Zeilenadressenstrobesignal /RASi auf einen H-Pegel zu und gibt die CBR-Selbstauffrischsteuerschaltung 50 den Selbstauffrischmodus frei. Infolge des Freigebens des Selbstauffrischmodus ist die Halbleiterspeichereinrichtung im Bereitschaftszustand (das interne Zeilenadressenstrobesignal /RASi auf dem H-Pegel).

Zu einer Zeit t2 wird zum Ausführen des Blindzyklus das externe Zeilenadressenstrobesignal /RAS auf den L-Pegel verkleinert, wobei das Blindzyklusermittlungssignal /POR8 aus der Blindzyklusermittlungsschaltung 24 auf einen H-Pegel zunimmt. Dadurch erzeugt der CAS-Puffer 48 das interne Spaltenadressenstrobesignal /CASi gemäß dem von außen gelieferten Spaltenadressenstrobesignal /CAS (Fig. 19 zeigt den Zustand, in dem das interne Spaltenadressenstrobesignal /CASi auf den H-Pegel gesetzt ist.). Der Schaltungsabschnitt, der in Beziehung zu dem internen Spaltenadressenstrobesignal /CASi arbeitet, kann arbeiten, wenn das interne Zeilenadressenstrobesignal /RASi aktiv ist. Für einen Zeitabschnitt von der Zeit t3 bis zur Zeit t2 ergibt sich daher kein Problem, selbst wenn das interne Zeilenadressenstrobesignal /RASi auf dem H-Pegel und das interne Spaltenadressenstrobesignal /CASi auf dem L-Pegel ist, und ist die interne Schaltung im Bereitschaftszustand. Dies ist für die Operationen der CAS-bezogenen Schaltungen zur Zeit des Einschaltens des Stroms richtig. Selbst wenn daher das externe Zeilenadressenstrobesignal /RAS auf dem L-Pegel ist, wenn der Strom eingeschaltet wird, wird dieses Einschalten des Stroms ausgeführt, während die Halbleiterspeichereinrichtung im Bereitschaftszustand ist, so daß der Anfangsstromverbrauch sehr klein ist.

Zur Zeit t1 nimmt das Selbstauffrischanweisungssignal ΦCBR auf einen H-Pegel zu und wird die CBR-Auffrischung intern ausgeführt, so daß ein großer Betriebsstrom fließt. Die Größe dieses Betriebsstroms ist der Größe desjenigen Betriebsstroms ähnlich, welcher in der Einrichtung des Standes der Technik fließt, wenn der Strom eingeschaltet wird, während das externe Zeilenadressenstrobesignal /RAS auf einen L-Pegel gesetzt ist. Die Halbleiterspeichereinrichtung kehrt jedoch in den Bereitschaftszustand zurück, wenn diese CBR- Auffrischung beendet ist, so daß solange nur ein kleiner Bereitschaftsstrom fließt, bis das nächste Selbstauffrischen beginnt. Umgekehrt wird bei der Einrichtung des Standes der Technik das interne Zeilenadressenstrobesignal /RASi auf einem L-Pegel aktiv gehalten, so daß ein großer stabiler Strom fließt. Im Durchschnitt kann daher der Stromverbrauch in der Ausführungsform kleiner als jener bei der Einrichtung des Standes der Technik sein, wenn die Einrichtung intern im Selbstauffrischmodus ist.

Eine derartige Struktur kann dazu verwendet werden, daß die CBR-Auffrischung verhindert wird, während das Blindzyklusermittlungssignal /POR8 auf dem L-Pegel ist. Dies kann den Stromverbrauch weiter verkleinern. Die Struktur zum Verhindern der CBR-Auffrischung, während das Blindzyklusermittlungssignal /POR8 auf dem L-Pegel ist, kann gebildet werden durch Abändern der Schaltung, die einen Einzelimpuls als Reaktion auf die Zunahme des Selbstauffrischanweisungssignals ΦCBR erzeugt (siehe 34g in Fig. 12), in eine Struktur, die den Einzelimpuls nur dann erzeugt, wenn das Blindzyklusermittlungssignal /POR8 auf dem H-Pegel ist.

Wenn der Zeitabschnitt von der Zeit t1 bis zu der Zeit t3 lang ist, wird das Selbstauffrischen intern ausgeführt. Dieses Selbstauffrischen wird in vorbestimmten Zeitabständen ausgeführt. Selbst wenn daher zur Zeit des Auffrischens ein relativ großer Strom fließt, kann der Stromverbrauch durchschnittlich kleiner sein als der Gesamtwert des herkömmlichen stationären Stroms in dem Zustand, in dem der Aktivzustand gehalten wird, und somit kann der Stromverbrauch verkleinert werden.

Falls das externe Zeilenadressenstrobesignal /RAS auf dem H- Pegel ist, wenn der Strom eingeschaltet wird, ist das interne Zeilenadressenstrobesignal /RASi auch auf einem H-Pegel. Wie durch die strichlierte Linie in Fig. 19 angezeigt, ist daher die CBR-Bedingung nicht befriedigt, so daß das Selbstauffrischanweisungssignal ΦCBR auf dem L-Pegel ist. Daher ist die Halbleiterspeichereinrichtung immer im Bereitschaftszustand und wird nur ein kleiner Bereitschaftsstrom verbraucht.

Wenn der Blindzyklus beginnt, nimmt das interne Zeilenadressenstrobesignal /RASi auf einen L-Pegel gemäß dem externen Zeilenadressenstrobesignal /RAS ab. Zu dieser Zeit wurde jedoch das interne Spaltenadressenstrobesignal /CASi schon auf den H-Pegel vergrößert und wird in diesem Anfangsblindzyklus die CBR-Bedingung nicht befriedigt, so daß gemäß dem von außen gelieferten Zeilenadressenstrobesignal /RAS der Blindzyklus zuverlässig ausgeführt wird.

Gemäß der vierten Ausführungsform der Erfindung, wie vorstehend beschrieben, tritt die Halbleiterspeichereinrichtung in den Selbstauffrischmodus intern ein, wenn der Strom eingeschaltet wird, während das von außen gelieferte Zeilenadressenstrobesignal /RAS auf dem L-Pegel ist, so daß der Stromverbrauch der Halbleiterspeichereinrichtung vor dem Blindzyklus kleiner als derjenige bei der Einrichtung des Standes der Technik sein kann.

Die fünfte Ausführungsform

Fig. 20 zeigt die Struktur des Hauptabschnitts einer Halbleiterspeichereinrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung. Fig. 20 stellt einen durch die RAS-bezogene Steuerschaltung gesteuerten Schaltungsabschnitt dar. In Fig. 20 enthält die Halbleiterspeichereinrichtung eine Vergleichseinrichtung 70, die unter Verwendung einer Spannung auf einem externen Stromversorgungsknoten 61a als eine Betriebsstromversorgungsspannung arbeitet und einen Vergleich zwischen einer Referenzspannung Vref und einer internen Stromversorgungsspannung InVcc auf einer internen Stromversorgungsleitung 74 ausführt, und einen Treibertransistor 72, der aus einem p-Kanal-MOS-Transistor gebildet ist und aus einem externen Stromversorgungsknoten 61b in die interne Stromversorgungsleitung 74 gemäß einem Ausgangssignal der Vergleichseinrichtung 70 einen Strom liefert.

Die Vergleichseinrichtung 70 enthält eine Vergleichsschaltung 70a, die einen Vergleich zwischen der Referenzspannung Vref und der internen Stromversorgungsspannung InVcc auf der internen Stromversorgungsleitung 74 ausführt, wenn sie aktiv ist, und einen Stromquellentransistor 70b, der einen Strompfad für die Vergleichsschaltung 70a bildet, wenn ein Aktivierungssteuersignal ACT aktiv ist. Dieses Aktivierungssteuersignal ACT wird aus der in der ersten bis vierten Ausführungsform gezeigten RAS-bezogenen Steuerschaltung 10b in Synchronisation mit dem internen Zeilenadressenstrobesignal erzeugt.

Die interne Stromversorgungsleitung 74 ist mit einer internen Schaltungseinrichtung 76 verbunden, die als eine Betriebsstromversorgungsspannung die interne Stromversorgungsspannung InVcc auf der internen Stromversorgungsleitung 74 verwendet. Die interne Schaltungseinrichtung 76 enthält RAS-bezogene Schaltungen, die in Synchronisation mit dem Zeilenadressenstrobesignal /RAS arbeiten, und enthält insbesondere zum Beispiel eine Zeilenwahlschaltung und ein Leseverstärkerband.

Wenn das Aktivierungssteuersignal ACT inaktiv und auf einem L-Pegel ist, dann ist die Vergleichseinrichtung deaktiviert und vergrößert sie ihr Ausgangssignal auf den Pegel der externen Stromversorgungsspannung ExVcc, so daß sie den Treibertransistor 72 ausgeschaltet hält. Wenn das Aktivierungssteuersignal ACT so aktiviert wird, daß es einen H-Pegel erreicht, wird die Vergleichseinrichtung 70 aktiviert und führt die Vergleichsschaltung 70a einen Vergleich zwischen der Referenzspannung Vref und der internen Stromversorgungsspannung InVcc aus. Wenn die interne Stromversorgungsspannung InVcc größer als die Referenzspannung Vref ist, dann ist das Ausgangssignal der Vergleichsschaltung 70a auf einem H-Pegel und der Treibertransistor 72 ausgeschaltet. Wenn die interne Stromversorgungsspannung InVcc kleiner als die Referenzspannung Vref ist, nimmt das Ausgangssignal der Vergleichsschaltung 70a vom H-Pegel ab und liefert der Treibertransistor 72 einen Strom aus dem Stromversorgungsknoten 61b in die interne Stromversorgungsleitung 74 gemäß seiner Leitfähigkeit, so daß der Spannungspegel der internen Stromversorgungsspannung InVcc zunimmt. Daher wird die interne Stromversorgungsspannung InVcc auf dem Pegel der Referenzspannung Vref behalten.

Eine Abnahme der internen Stromversorgungsspannung InVcc kann vorkommen, wenn durch die interne Stromversorgungsleitung 74 hindurch aufgrund des Betriebs der internen Schaltungseinrichtung 76 ein großer Betriebsstrom fließt. Das Aktivierungssteuersignal ACT wird in Synchronisation mit dem Betrieb der internen Schaltungseinrichtung 76 aktiviert. Dies kompensiert die Abnahme der internen Stromversorgungsspannung InVcc aufgrund eines großen Betriebsstroms während des Betriebs der internen Schaltungseinrichtung 76. Wenn die interne Schaltungseinrichtung 76 im Bereitschaftszustand ist, fließt durch die interne Stromversorgungsleitung 74 hindurch nur ein sehr kleiner Strom. Daher ist in diesem Zustand das Aktivierungssteuersignal ACT inaktiv und auf einem L-Pegel und wird der Stromverbrauch in der Vergleichseinrichtung 70 verkleinert.

Um mittels der Vergleichseinrichtung 70 den großen Betriebsstrom während des Betriebs der internen Schaltungseinrichtung 76 zu kompensieren, wird eine relativ schnelle Reaktionsfähigkeit benötigt und hat der Treibertransistor 72 eine große Stromtreibfähigkeit. Daher verbraucht die Vergleichseinrichtung 70 einen relativ großen Betriebsstrom von z. B. mehreren Mikroampere.

Fig. 21 zeigt die Reihenfolge der Erzeugung des Aktivierungssteuersignals ACT. Im Normalmodus, wie in Fig. 21 dargestellt, wird in Synchronisation mit der Abnahme und der Zunahme des internen Zeilenadressenstrobesignals /RASi das Aktivierungssteuersignal ACT aktiviert/deaktiviert. Im Selbstauffrischmodus wird in Synchronisation mit der Aktivierung des Auffrischaktivierungssignals RRAS das Aktivierungssteuersignal ACT aktiviert. Daher kann die Struktur der ersten bis vierten Ausführungsform verwendet werden bei der Struktur einer internen Spannungsverkleinerungsschaltung, die aus der Vergleichseinrichtung 70 und dem Treibertransistor 72, die in Fig. 20 gezeigt sind, gebildet ist. Selbst wenn dadurch das externe Zeilenadressenstrobesignal /RAS auf dem L-Pegel ist, wenn der Strom eingeschaltet wird, ist das Aktivierungssteuersignal ACT im Bereitschaftszustand des L- Pegels und ist es möglich, den Dauerfluß eines Stroms von mehreren Mikroampere durch die Vergleichseinrichtung 70 hindurch zu verhindern, so daß der Stromverbrauch sofort nach dem Einschalten des Stroms verkleinert werden kann. Dies beruht darauf, daß in Synchronisation mit dem Auffrischaktivierungssignal RRAS das Aktivierungssteuersignal aktiviert/deaktiviert wird, wenn die Halbleiterspeichereinrichtung den Selbstauffrischmodus sofort nach dem Einschalten des Stroms einnimmt. Wenn der Strom eingeschaltet wird, während das Zeilenadressenstrobesignal /RAS auf den H-Pegel gesetzt ist, behält das Aktivierungssteuersignal ACT den Inaktivzustand des L-Pegels bei, wie es aus der Beschreibung der ersten bis vierten Ausführungsform augenscheinlich wird.

Fig. 22 stellt ein Beispiel einer Struktur zum Erzeugen eines Aktivierungssteuersignals ACT schematisch dar.

In Fig. 22 wird aus einer RAS-bezogenen Steuerschaltung das Aktivierungssteuersignal ACT erzeugt. Der Aktivierungssteuersignalerzeugungsabschnitt enthält eine UND-Schaltung 80, die an ihrem einen Eingang ein Auffrischaktivierungssignal RRAS empfängt, und einen Inverter 82, der ein Ausgangssignal der UND-Schaltung 80 invertiert. Die UND-Schaltung 80 wird mit dem Ausgangssignal einer ODER-Schaltung, die ein Selbstauffrischanweisungssignal (SELF oder ΦCBR) und ein internes Zeilenadressenstrobesignal aus dem RAS-Puffer empfängt, versorgt. Die UND-Schaltung 80 entspricht daher der in Fig. 4 gezeigten UND-Schaltung 38 oder der in Fig. 7 dargestellten UND-Schaltung 50f. Der Inverter 82 ist in den RAS-bezogenen Schaltungen enthalten und aktiviert das Aktivierungssteuersignal ACT, wenn die internen RAS-bezogenen Schaltungen aktiviert sind.

Gemäß der fünften Ausführungsform der Erfindung, wie vorstehend beschrieben, wird die interne Spannungsverkleinerungsschaltung, die die interne Stromversorgungsspannung aus der externen Stromversorgungsspannung erzeugt, in Synchronisation mit dem internen Zeilenadressenstrobesignal aktiviert/deaktiviert und kann ohne Rücksicht auf den Logikpegel des Zeilenadressenstrobesignals /RAS der Stromverbrauch dieser internen Spannungsverkleinerungsschaltung sofort nach dem Einschalten des Stroms verkleinert werden.

In der vorstehenden ersten bis fünften Ausführungsform werden als in Beziehung zu dem Signal /RAS stehende Schaltungen die Zeilenwahlschaltung, das Leseverstärkerband, die Bitleitungsausgleichsschaltung und die interne Spannungsverkleinerungsschaltung beschrieben. Alle Schaltungen, die als Reaktion auf das Signal /RAS arbeiten und Strom verbrauchen, werden jedoch mittels dieser RAS-bezogenen Steuerschaltung geseuert.

Gemäß der Erfindung, wie vorstehend beschrieben, wird die Halbleiterspeichereinrichtung sofort nach dem Einschalten des Stroms in den Selbstauffrischmodus gesetzt, so daß die Halbleiterspeichereinrichtung sofort nach dem Einschalten des Stroms für eine lange Zeit im Bereitschaftszustand bleiben und daher der Stromverbrauch verkleinert werden kann.


Anspruch[de]
  1. 1. Halbleiterspeichereinrichtung mit einer Mehrzahl von Speicherzellen, welche umfaßt:

    eine einen Zeitgeber (32; 50c) enthaltende Selbstauffrischsteuerschaltung (19b, 30; 50), die ein Steuersignal zum Auffrischen von Speicherdaten der Mehrzahl von Speicherzellen in vorbestimmten Zeitabständen gemäß einem Ausgangssignal des Zeitgebers erzeugt, wenn sie aktiviert ist, wobei die vorbestimmten Zeitabstände durch das Ausgangssignal des Zeitgebers (32; 50c) bestimmt sind; und

    eine Initialisierungsschaltung (20), die den Zeitgeber (32; 50c) enthält und die die Selbstauffrischsteuerschaltung als Reaktion auf den Beginn der externen Lieferung einer Stromversorgungsspannung in die Halbleiterspeichereinrichtung aktiviert.
  2. 2. Halbleiterspeichereinrichtung nach Anspruch 1, bei welcher die Initialisierungsschaltung (20) enthält:

    eine Blindzyklusermittlungsschaltung (24), die die Bestimmung eines Blindzyklus zur Initialisierung einer internen Schaltung (4, 6) der Halbleiterspeichereinrichtung gemäß einem von außen gelieferten Betriebszyklusbestimmungssignal ermittelt, und

    eine Schaltung (26; 44; 46), die als Reaktion auf die Aktivierung eines aus der Blindzyklusermittlungsschaltung erzeugten Blindzyklusermittlungssignals die Selbstauffrischsteuerschaltung deaktiviert.
  3. 3. Halbleiterspeichereinrichtung nach Anspruch 1 oder 2, bei welcher die Initialisierungsschaltung enthält: eine Stromeinschaltermittlungsschaltung (22), die mit einem die von außen gelieferte Stromversorgungsspannung empfangenden externen Stromversorgungsknoten (21) verbunden ist, so daß sie eine Lieferung der Stromversorgungsspannung in die Halbleiterspeichereinrichtung gemäß der Stromversorgungsspannung auf dem externen Stromversorgungsknoten ermittelt und bei Ermittlung des Beginns der Lieferung der Stromversorgungsspannung die Selbstauffrischsteuerschaltung aktiviert.
  4. 4. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 3, bei welcher die Initialisierungsschaltung (20) enthält:

    eine Stromeinschaltermittlungsschaltung (22), die mit einem eine von außen gelieferte Stromversorgungsspannung empfangenden externen Stromversorgungsknoten (21) verbunden ist, so daß sie den Beginn einer Lieferung der Stromversorgungsspannung in die Halbleiterspeichereinrichtung gemäß der Stromversorgungsspannung auf dem externen Stromversorgungsknoten ermittelt und bei Ermittlung des Beginns der Lieferung der Stromversorgungsspannung ein Stromeinschaltermittlungssignal aktiviert, und

    eine Verzögerungsschaltung (43), die das aus der Stromeinschaltermittlungsschaltung erzeugte Stromeinschaltermittlungssignal verzögert und an die Selbstauffrischsteuerschaltung anlegt, um die Selbstauffrischsteuerschaltung zu aktivieren.
  5. 5. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 4, bei welcher die Initialisierungsschaltung (20) eine Schaltung (46) enthält, die als Reaktion auf eine Aktivierung eines von außen gelieferten Betriebszyklusfestlegungssignals betriebsberechtigt ist, so daß sie als Reaktion auf den Beginn der Lieferung der Stromversorgungsspannung die Selbstauffrischsteuerschaltung aktiviert.
  6. 6. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 5, bei welcher die Initialisierungsschaltung (20) enthält:

    eine erste Gatterschaltung (15c), die dazu befähigt ist, ein von außen geliefertes erstes Betriebszyklusfestlegungssignal als Reaktion auf den Beginn der Lieferung der Stromversorgungsspannung durchzulassen,

    eine Blindzyklusermittlungseinrichtung (24), die als Reaktion auf das erste Betriebszyklusfestlegungssignal die Bestimmung eines Blindzyklus zum Setzen einer internen Schaltung in der Halbleiterspeichereinrichtung in einen Anfangszustand ermittelt und bei Ermittlung der Bestimmung des Blindzyklus ein Blindzyklusermittlungssignal aktiviert,

    eine zweite Gatterschaltung (48a), die als Reaktion auf den Inaktivzustand des Blindzyklusermittlungssignals aus der Blindzyklusermittlungseinrichtung ein zweites Betriebszyklusfestlegungssignal in einem Inaktivzustand hält und als Reaktion auf den Aktivzustand des Blindzyklusermittlungssignals das zweite Betriebszyklusfestlegungssignal durchläßt, und

    eine Timing-Ermittlungsschaltung (50a), die Ausgangssignale der ersten und der zweiten Gatterschaltung empfängt, so daß sie die Selbstauffrischsteuerschaltung aktiviert, wenn die empfangenen Ausgangssignale eine vorbestimmte Timingbedingung befriedigen.
  7. 7. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 6, welche ferner

    eine interne Spannungsverkleinerungsschaltung (70) umfaßt, die die von außen gelieferte Stromversorgungsspannung verkleinert, so daß sie eine interne Stromversorgungsspannung erzeugt, wenn sie aktiviert ist, und bei welcher in einer Matrixform die Mehrzahl von Speicherzellen angeordnet ist,

    die Selbstauffrischsteuerschaltung (30, 10b) eine Einrichtung (36, 38, 10b) enthält, die ein Zeilenwahlanweisungssignal zum Treiben einer Zeile der Mehrzahl von Speicherzellen in einen gewählten Zustand erzeugt, wenn sie aktiviert ist, und

    die interne Spannungsverkleinerungsschaltung aktiviert ist, wenn das Zeilenwahlanweisungssignal aktiv ist.
  8. 8. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 7, bei welcher der Zeitgeber (32) eine Zeitgeberschaltung (32a, 32b) enthält, die als Reaktion auf ein Ausgangssignal aus der Initialisierungsschaltung (20) eine vorbestimmte Zeit bemißt, um das Steuersignal zu erzeugen, wenn die vorbestimmte Zeit verstrichen ist.
  9. 9. Halbleiterspeichereinrichtung nach Anspruch 6, bei welcher die Selbstauffrischsteuerschaltung (10b, 30; 50) eine Einrichtung (50b-50d) enthält, die als Reaktion auf ein aus der Timing-Ermittlungsschaltung (50a) ausgegebenes Aktivierungssignal zunächst das Steuersignal erzeugt und dann das Steuersignal gemäß einem Ausgangssignal des Zeitgebers (32) erzeugt.
  10. 10. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 9, bei welcher die Initialisierungsschaltung (20) enthält:

    eine Blindzyklusermittlungsschaltung (24), die als Reaktion auf ein Betriebszyklusfestlegungssignal ermittelt, ob ein Blindzyklusmodus des Betriebs bestimmt ist, wobei das Betriebszyklusfestlegungssignal einen Betriebszyklus der Halbleiterspeichereinrichtung festlegt und zur Initialisierung der Halbleiterspeichereinrichtung der Blindzyklus ausgeführt wird, und

    ein Gatter, das als Reaktion auf das Betriebszyklusfestlegungssignal, das aktiv ist, und ein aus der Blindzyklusermittlungsschaltung ausgegebenes inaktives Signal, das anzeigt, daß kein Blindzyklus bestimmt ist, die Auffrischsteuerschaltung (30, 50) aktiviert.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com