PatentDe  


Dokumentenidentifikation DE10130933A1 16.01.2003
Titel Speichervorrichtung und Verfahren zum Steuern der Speichervorrichtung
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Hermann, Robert, 85250 Altomünster, DE;
Benedix, Alexander, 81379 München, DE;
Dueregger, Reinhard, 85586 Poing, DE;
Ruf, Wolfgang, 86316 Friedberg, DE
Vertreter PAe Reinhard, Skuhra, Weise & Partner, 80801 München
DE-Anmeldedatum 29.06.2001
DE-Aktenzeichen 10130933
Offenlegungstag 16.01.2003
Veröffentlichungstag im Patentblatt 16.01.2003
IPC-Hauptklasse G11C 5/14
Zusammenfassung Die Erfindung betrifft eine Speichervorrichtung mit mehreren Speicherzellen, die in Spalten und Zeilen angeordnet sind und auf die über Wort- und Bit-Leitungen zugegriffen werden kann, und einer Stromversorgung, wobei die Speicherzellen auf eine vorgegebene Anzahl von Speicherbänken (4) mit jeweils einem Spaltendecoder (6), einem Zeilendecoder (7) und einem Sense-Verstärker (8) für das Verstärken von Signalen auf den mehreren Wort- und Bit-Leitungen aufgeteilt sind, bei der die Stromversorgung nach einer vorgegebenen Dauer ohne Zugriff auf die Speichervorrichtung abgeschaltet wird und bei Zugriff auf die Speichervorrichtung aktiviert wird.
Um bei der Speichervorrichtung die Leistungsaufnahme im Betrieb dem tatsächlichen Bedarf anzupassen, umfasst die Stromversorgung für jede der vorgegebenen Anzahl von Speicherbänken (4) jeweils einen Stromversorgungsschaltkreis (11; 12, 13), der selektiv ein- und ausschaltbar ist. Nach einer vorgegebenen Dauer ohne Zugriff auf eine Speicherbank (4) wird der Stromversorgungsschaltkreis (11; 12, 13), der dieser Speicherbank (4) zugeordnet ist, selektiv ausgeschaltet und bei Zugriff auf diese Speicherbank (4) selektiv aktiviert.

Beschreibung[de]

Die Erfindung betrifft eine Speichervorrichtung und Verfahren zum Steuern der Speichervorrichtung und insbesondere ein Verfahren zum Minimieren der Leistungsaufnahme eine Speichervorrichtung im Betrieb.

Bei heutigen hochintegrierten Speicherbauelementen wird die Speichermatrix auf mehrere Bänke aufgeteilt, wobei jede Bank einen vorgegebenen Teil der Speichermatrix enthält. Beispiele für mehrfach aufgeteilte DRAM-Speicher sind DRAM-Bauelemente, die unterteilt sind in 4 Bänke mit jeweils 8 Mbit × 4 Speicherplatz bzw. mit jeweils 4 Mbit × 8 oder mit 2 Mbit × 16 Speicherplatz. Jede dieser Bänke umfasst einen eigenen Zeilendecoder und einen eigenen Spaltendecoder, über die das System auf die jeweilige Bank zugreift.

Um den Stromverbrauch derartiger Speicherschaltkreise zu begrenzen, werden die Speicherschaltkreise normalerweise in einem normal Betriebsmodus (normal mode) und einem leistungsreduzierten Betriebsmodus (power down mode) betrieben.

Ein solcher Halbleiterspeicher ist z. B. aus US 6 172 928 bekannt, bei dem im Verlauf der Refresh-Operation eine erste Stromversorgung die Elemente des Speichers im normalen Betriebsmodus versorgt, nicht jedoch in dem leistungsreduzierten Betriebsmodus. Eine zweite Stromversorgung versorgt im Verlauf der Refresh-Operation die Elemente des Speichers im leistungsreduzierten Betriebsmodus, nicht jedoch in dem normalen Betriebsmodus.

Bei Geräten mit vorwiegend seriellem Datenzugriff wie z. B. Grafik-Displays, MPEG3-Player, Mobiltelefonen kommt es häufig vor, dass nur ein Teil des Speichers, d. h. nur einige der Bänke des DRAM-Bauelements durchgehend benötigt werden. Da aber die Versorgung nur des ganzen Speichers abgeschaltet bzw. umgeschaltet werden kann, ist bei diesen Geräten der Stromverbrauch des Systems immer noch höher als eigentlich nötig.

Aufgabe der vorliegenden Erfindung ist es, eine Speichervorrichtung zu schaffen, bei der sich die Leistungsaufnahme im Betrieb dem tatsächlichen Bedarf anpassen lässt, und ein Verfahren zum Steuern dieser Speichervorrichtung anzugeben.

Diese Aufgabe wird gelöst durch eine Speichervorrichtung mit den Merkmalen des Anspruchs 1 und ein Verfahren mit den Merkmalen des Anspruchs 3. Bevorzugten Ausführungsformen der Erfindung sind Gegenstand der jeweiligen Unteransprüche.

Bei den heutigen DRAM-Bauelementen werden alle DRAM-Bänke gleichzeitig aktiv gehalten, auch wenn das System nur auf einer Bank zugreift, wenn das DRAM-Bauelement heruntergefahren wird, so gilt dieser "Power Down Modus" für den gesamten DRAM. Mit anderen Worten, das System kann das DRAM-Bauelement nur ganz oder gar nicht abschalten und reaktivieren.

Erfindungsgemäß wird dagegen ein "Power Down Modus" für jede einzelne DRAM-Bank im DRAM-Bauelement implementiert. Wenn eine Bank abgeschaltet wird (in den "Power Down Modus" versetzt wird), können z. B. Spannungsgeneratoren (VPP-Pumpe etc.) abgeschaltet werden. Das System erhält dadurch die Möglichkeit, jede Bank separat zu aktivieren, so dass der Kompromiss zwischen Leistung (hier: Zugriffsgeschwindigkeit auf den Speicher) und Leistungsverbrauch im Betrieb optimiert wird.

Die erfindungsgemäße Speichervorrichtung mit mehreren Speicherzellen, die in Spalten und Zeilen angeordnet sind und auf die über Wort- und Bit-Leitungen zugegriffen werden kann, und einer Stromversorgung, wobei die Speicherzellen auf eine vorgegebene Anzahl von Speicherbänken mit jeweils einem Spaltendecoder, einem Zeilendecoder und einem Sense-Verstärker für das Verstärken von Signalen auf den mehreren Wort- und Bit-Leitungen aufgeteilt sind, bei der die Stromversorgung nach einer vorgegebenen Dauer ohne Zugriff auf die Speichervorrichtung abgeschaltet wird und bei Zugriff auf die Speichervorrichtung aktiviert wird, ist dadurch gekennzeichnet, dass die Stromversorgung für jede der vorgegebenen Anzahl von Speicherbänken jeweils einen Stromversorgungsschaltkreis umfasst, der selektiv ein- und ausschaltbar ist.

Insbesondere umfasst die Stromversorgung einen Basisstromversorgungsschaltkreis und jeweils ein Schaltelement für jede der mehrere Speicherbänke, durch das nach einer vorgegebenen Dauer ohne Zugriff die jeweilige Speicherbank von der Stromversorgung getrennt wird und bei Zugriff mit dem Basisstromversorgungsschaltkreis verbunden wird.

Das erfindungsgemäße Verfahren zum Steuern einer Speichervorrichtung mit mehreren Speicherzellen, die in Spalten und Zeilen angeordnet sind und auf die über Wort- und Bit-Leitungen zugegriffen werden kann, und einer Stromversorgung, wobei die Speicherzellen auf eine vorgegebene Anzahl von Speicherbänken mit jeweils einem Spaltendecoder, einem Zeilendecoder und einem Sense-Verstärker für das Verstärken von Signalen auf den mehreren Wort- und Bit-Leitungen aufgeteilt sind, wobei die Stromversorgung für jede der vorgegebenen Anzahl von Speicherbänken jeweils einen Stromversorgungsschaltkreis umfasst, der selektiv ein- und ausschaltbar ist, bei dem nach einer vorgegebenen Dauer ohne Zugriff auf eine Speicherbank der Stromversorgungsschaltkreis, der dieser Speicherbank zugeordnet ist, selektiv ausgeschaltet wird und bei Zugriff auf diese Speicherbank selektiv aktiviert wird.

Der Ablauf der vorgegebenen Dauer, nach der eine Speicherbank abgeschaltet wird, wird insbesondere durch eine Vorrichtung außerhalb der Speichervorrichtung überwacht. Bei einer alternativen bevorzugten Ausführungsform des Verfahrens wird dagegen der Ablauf der vorgegebenen Dauer, nach der eine Speicherbank abgeschaltet wird, durch Vergleich der seit dem letzten Zugriff auf die Speicherbank vergangenen Zeit mit einem in einem (internen) Register der Speichervorrichtung abgelegten Wert bestimmt.

Ein Vorteil der Erfindung besteht darin, dass die in heutigen DRAM-Bauelementen verwendete (globale) Leistungsreduktion (Power Down Modus) für den Gesamtspeicher durch eine (individuelle) Leistungsreduktion für jede einzelne Bank des DRAM- Bauelements erweitert wird.

Im folgenden wird die Erfindung mit weiteren Merkmalen und Vorteilen anhand eines Ausführungsbeispiels erläutert, wobei Bezug genommen wird auf die beigefügten Zeichnungen.

Fig. 1 zeigt eine erste Ausführungsform der erfindungsgemäßen Speichervorrichtung.

Fig. 2 zeigt eine zweite Ausführungsform der erfindungsgemäßen Speichervorrichtung.

In Fig. 1 ist eine Speichervorrichtung mit den für die Erläuterung der Erfindung wesentlichen Elementen gezeigt. Die Speichervorrichtung umfasst mehrere (nicht gezeigte) Speicherzellen. Die Speicherzellen sind in Spalten und Zeilen angeordnet, wobei ein Zugriff über Wort- und Bit-Leitungen erfolgt. Die Adressierung der Zellen, die ausgelesen oder beschrieben werden sollen, erfolgt über einen Adress-Generator 1, der einen Spaltenadress-Zähler 2 und einen Zeilenadress- Zähler 3 ansteuert. Die Adress- und Datenleitungen sind in den Figuren durch Pfeile angedeutet.

Um bei hochintegrierten DRAM-Speicherbauelementen auch kleine Kapazitäten auslesen zu können, muss der Leseverstärker (sense amplifier) näher an der eigentlichen Speicherzelle angeordnet sein. Daher sind die Speicher in mehrere in den Figuren gestrichelt dargestellte Speicherbänke 4 aufgeteilt. Die Speicherbänke 4 umfassen jeweils einen Speicherzellenbereich 5 mit Speicherzellen. Zum Beschreiben und Auslesen der Speicherzellen in dem Speicherzellenbereich 5 umfassen die Speicherbänke 4 jeweils einen Spaltendecoder 6, einen Zeilendecoder 7 und einen Leseverstärker 8 für das Verstärken der Signale auf den mehreren Wort- und Bit-Leitungen. Die Daten, die in den Speicher geschrieben bzw. aus dem Speicher geholt werden, werden in einem Eingangspuffer 9 bzw. einem Ausgangspuffer 10 zwischengespeichert.

Um die Leistungsaufnahme eines DRAM-Speicherbauelements im Betrieb dem tatsächlichen Bedarf anpassen zu können, umfasst die Ausführungsform der Erfindung nach Fig. 1 eine Stromversorgung, bei der jede der Speicherbänke 4 jeweils einen eigenen Stromversorgungsschaltkreis 11 umfasst. Der Stromversorgungsschaltkreis 11 jeder Speicherbank 4 kann selektiv ein- und ausgeschaltet werden. Das selektive Ein- und Ausschalten der einzelnen, den Speicherbänken 4 zugeordneten Stromversorgungsschaltkreise 12 wird vorzugsweise durch Überwachung der Zugriffsadressen bestimmt. Dies kann z. B. derart erfolgen, dass der Ablauf der vorgegebenen Dauer, nach der eine Speicherbank 4 abgeschaltet wird, durch Vergleich der seit dem letzten Zugriff auf die Speicherbank 4 vergangenen Zeit mit einem in einem (nicht dargestellten) internen Register der Speichervorrichtung abgelegten Wert bestimmt wird.

Um Platz in der Speichervorrichtung zu sparen, kann statt des Registers in der Speichervorrichtung die Überwachung des Zugriffs auf die einzelnen Speicherbänke 4 von außen erfolgen. Dazu wird beispielsweise der Befehlssatz erweitert, mit dem die einzelnen Elemente der Speichervorrichtung gesteuert werden. In diesem Fall wird der Ablauf der vorgegebenen Dauer, nach der eine Speicherbank 4 abgeschaltet wird, durch eine (nicht dargestellte) Steuervorrichtung außerhalb der Speichervorrichtung bestimmt, die mit dem Adress-Generator 1verbunden ist. Durch die externe Steuervorrichtung wird über den Adress-Generator 1 dann der entsprechende Stromversorgungsschaltkreis 11 abgeschaltet bzw. eingeschaltet.

Um den benötigten Platz auf dem Chip noch weiter zu reduzieren, wird bei einer alternativen bevorzugten Ausführungsform der Erfindung nur eine Stromversorgung vorgesehen, die mit den Speicherbänken 4 über Schalter verbunden ist. In heutigen DRAM-Bauelementen können Schalter zusätzlich in die Versorgungsnetze eingebaut werden, wobei die Schalter z. B. zur Abkopplung von VPP und VBLH in einzelnen Chipregionen dienen. Bei SDRAM-Bauelementen können diese einzelnen Chipregionen z. B. Quadranten des Chips sein. Diese Deaktivierung von Versorgungsnetzen spart Leistung. Die Stromversorgung der Ausführungsform der Erfindung nach Fig. 2 umfasst einen Basisstromversorgungsschaltkreis 12 und mehrere Schaltelemente 13 der genannten Art. Bei dieser Ausführungsform bleibt der Basisstromversorgungsschaltkreis 12 im wesentlichen permanent aktiv. Die mehreren Schaltelemente 13 speisen die einzelnen Speicherbänke 4 mit der von ihm zur Verfügung gestellten Leistung. Nachdem für die vorgegebene Dauer kein Zugriff auf die Speicherbank 4 erfolgt ist, wird sie durch das entsprechende Schaltelement 13 von dem Basisstromversorgungsschaltkreis 12 getrennt. Erst bei Zugriff wird die Speicherbank 4 wieder durch das Schaltelement 13 mit dem Basisstromversorgungsschaltkreis 12 verbunden.

Auch bei dieser Ausführungsform kann die Ansteuerung der einzelnen Schaltelemente 13 statt intern durch ein Register in der Speichervorrichtung für die Überwachung des Zugriffs auf die einzelnen Speicherbänke 4 von außen erfolgen. In diesem Fall wird das entsprechende Schaltelement 13 mit einem erweiterten Befehlssatz durch eine (nicht dargestellte) Steuervorrichtung außerhalb der Speichervorrichtung über den Adress- Generator 1 abgeschaltet bzw. eingeschaltet. Bezugszeichen 1 Adress-Generator

2 Spaltenadress-Zähler

3 Zeilenadress-Zähler

4 Speicherbank

5 Speicherzellenbereich

6 Spaltenadress-Decoder in Speicherbank

7 Zeilenadress-Decoder in Speicherbank

8 Sense-Verstärker in Speicherbank

9 Eingangspuffer von Speicher

10 Ausgangspuffer von Speicher

11 Stromversorgungsschaltkreis für Speicherbank

12 Stromversorgungsschaltkreis für Speicher

13 Schalter


Anspruch[de]
  1. 1. Speichervorrichtung mit mehreren Speicherzellen, die in Spalten und Zeilen angeordnet sind und auf die über Wort- und Bit-Leitungen zugegriffen werden kann, und einer Stromversorgung, wobei die Speicherzellen auf eine vorgegebene Anzahl von Speicherbänken (4) mit jeweils einem Spaltendecoder (6), einem Zeilendecoder (7) und einem Sense-Verstärker (8) für das Verstärken von Signalen auf den mehreren Wort- und Bit-Leitungan aufgeteilt sind, bei der die Stromversorgung nach einer vorgegebenen Dauer ohne Zugriff auf die Speichervorrichtung abgeschaltet wird und bei Zugriff auf die Speichervorrichtung aktiviert wird, dadurch gekennzeichnet, dass die Stromversorgung für jede der vorgegebenen Anzahl von Speicherbänken (4) jeweils einen Stromversorgungsschaltkreis (11; 12, 13) umfasst, der selektiv ein- und ausschaltbar ist.
  2. 2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Stromversorgung einen Basisstromversorgungsschaltkreis (12) und jeweils ein Schaltelement (13) für jede der mehrere Speicherbänke (4) umfasst, durch das nach einer vorgegebenen Dauer ohne Zugriff die jeweilige Speicherbank (4) von der Stromversorgung getrennt wird und bei Zugriff mit dem Basisstromversorgungsschaltkreis (12) verbunden wird.
  3. 3. Verfahren zum Steuern einer Speichervorrichtung mit mehreren Speicherzellen, die in Spalten und Zeilen angeordnet sind und auf die über Wort- und Bit-Leitungen zugegriffen werden kann, und einer Stromversorgung, wobei die Speicherzellen auf eine vorgegebene Anzahl von Speicherbänken (4) mit jeweils einem Spaltendecoder (6), einem Zeilendecoder (7) und einem Sense-Verstärker (8) für das Verstärken von Signalen auf den mehreren Wort- und Bit-Leitungen aufgeteilt sind, wobei die Stromversorgung für jede der vorgegebenen Anzahl von Speicherbänken (4) jeweils einen Stromversorgungsschaltkreis (11; 12, 13) umfasst, der selektiv ein- und ausschaltbar ist, bei dem nach einer vorgegebenen Dauer ohne Zugriff auf eine Speicherbank (4) der Stromversorgungsschaltkreis (11; 12, 13), der dieser Speicherbank (4) zugeordnet ist, selektiv ausgeschaltet wird und bei Zugriff auf diese Speicherbank (4), selektiv aktiviert wird.
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der Ablauf der vorgegebenen Dauer, nach der eine Speicherbank (4) abgeschaltet wird, durch Vergleich der seit dem letzten Zugriff auf die Speicherbank (4) vergangenen Zeit mit einem in einem Register der Speichervorrichtung abgelegten Wert bestimmt wird.
  5. 5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der Ablauf der vorgegebenen Dauer, nach der eine Speicherbank (4) abgeschaltet wird, durch eine Vorrichtung außerhalb der Speichervorrichtung bestimmt wird.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com