PatentDe  


Dokumentenidentifikation DE10131007A1 23.01.2003
Titel Vorrichtung zum Ansteuern einer Speicherzelle eines Speicherbausteins
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Schrögmeier, Peter, 81547 München, DE;
Marx, Thilo, 78048 Villingen-Schwenningen, DE;
Dobler, Manfred, 81673 München, DE
Vertreter PAe Reinhard, Skuhra, Weise & Partner, 80801 München
DE-Anmeldedatum 27.06.2001
DE-Aktenzeichen 10131007
Offenlegungstag 23.01.2003
Veröffentlichungstag im Patentblatt 23.01.2003
IPC-Hauptklasse G11C 11/409
Zusammenfassung Die vorliegende Erfindung schafft eine Vorrichtung zum Ansteuern einer Speicherzelle (601) eines Speicherbausteins, der mit einer externen Spannung (VEXT) und einer Betriebsfrequenz (fCLK) betreibbar ist, wobei die Speicherzelle (601) eine Kapazität (600) zum Speichern von Ladungen und einen Transistor (602) zum Auslesen von Ladungen aus der Kapazität (600) und zum Einschreiben von Ladungen in die Kapazität (600), der mit einer Steuerspannung (VPP) steuerbar ist, aufweist, mit einem Ladungsspeicher (614) zum Liefern einer Steuerspannung (VPP), die größer als die externe Spannung (VEXT) ist, wobei der Ladungsspeicher (614) durch die externe Spannung (VEXT) aufladbar ist, und wobei das Aufladen des Ladungsspeichers (614) durch eine Ladesteuerfrequenz (fCC), die aus der Betriebsfrequenz (fCLK) des Speicherbausteins abgeleitet wird, steuerbar ist.

Beschreibung[de]

Die vorliegende Erfindung bezieht sich auf eine Vorrichtung zum Ansteuern einer Speicherzelle und insbesondere auf eine Vorrichtung zum Ansteuern einer Speicherzelle eines Speicherbausteins.

Fig. 1 zeigt eine typische Speicherzelle, die beispielsweise bei einem dynamischen Direktzugriffsspeicher (DRAM; DRAM = Dynamic Random Access Memory) verwendet wird. Die Speicherzelle weist eine Kapazität 100 bzw. eine Zellkapazität zum Speichern von Ladungen, in der Informationen gespeichert werden können, und einen Transistor 102, der vorzugsweise einen Feldeffekttransistor aufweist, zum Ansteuern der Kapazität 100 auf. Der Transistor 102 wird auch als Auswahltransistor oder Zelltransistor bezeichnet und zum Einlesen von Ladungen in die Kapazität 100 und zum Auslesen von Ladungen aus der Kapazität 100 verwendet. Während eines Einschreibens von Ladungen in die Kapazität 100 bzw. eines Schreibvorgangs wird der Transistor 102 mit Hilfe einer Steuerspannung VPP an einem Steuereingang 104 desselben, z. B. an dem Gate des Feldeffekttransistors, geöffnet, und es wird ein logisch niedriger Pegel bzw. eine logische 0 oder ein logisch hoher Pegel bzw. eine logische 1 in die Kapazität 100 hineingeschrieben. Danach wird der Transistor 102 geschlossen, und die Information ist gespeichert. Zum Auslesen der Information wird der Transistor 102 wieder geöffnet, und die gespeicherte Ladung kann ausgewertet werden. Um die sehr kleine in der Kapazität 100 gespeicherte Ladung bzw. Spannung zu verstärken, ist außerhalb der Speicherzelle ferner ein Differenzverstärker 106 vorgesehen, der die Spannung an der Kapazität 100 mit einer Referenzspannung VREF vergleicht und verstärkt.

Die bei Speicherzellen verwendeten Transistoren sind üblicherweise NPN-Feldeffekttransistoren, die bei einem logisch hohen Pegel einer jeweiligen Steuerspannung VPP, die an dem Steuereingang bzw. dem Gate-Anschluß des Transistors anliegt, leitend werden. Da die auszulesende Ladung in der Kapazität der Speicherzelle nur zu sehr kleinen Spannungsunterschieden von typischerweise 10-30 mV an dem Differenzverstärker führt, wird die Steuerspannung VPP an dem Steuereingang des Transistors über die normale interne Spannung VINT der Speicherzelle bzw. des Speicherbausteins, der die Speicherzelle aufweist, angehoben. Diese Maßnahme führt zu einem sehr kleinen Widerstand des NPN-Feldeffekttransistors und verhindert, dass die kleine an der Kapazität anliegende Spannung zum größten Teil an dem Transistor abfällt. Der normalerweise an dem Transistor auftretende Spannungsabfall von typischerweise 300-500 mV wird daher verringert.

Das Anheben der Steuerspannung VPP am Steuereingang des Transistors, um den Widerstand desselben zu verringern, wird üblicherweise durch eine Ladungspumpe durchgeführt, die eine Steuerspannung VPP erzeugt, die typischerweise sogar oberhalb der Versorgungsspannung bzw. der externen Spannung VEXT eines Speicherbausteins liegt. Übliche Werte für die externe Spannung VEXT an dem Speicherbaustein, für die interne Spannung VINT in dem Speicherbaustein und für die angehobene Steuerspannung VPP sind VEXT = 2,5 V, VINT = 1,8 V und VPP = 3,4 V.

Fig. 2 zeigt eine typische Speicherzelle, die durch eine Ladungspumpe angesteuert wird. Die Speicherzelle weist, wie in Fig. 1, eine Kapazität 200 zum Speichern von Ladungen und einen Transistor 202 zum Einschreiben von Ladungen in die Kapazität 200 und zum Auslesen von Ladungen aus der Kapazität 200 auf. Der Transistor 202 weist einen Steuereingang 204 auf, an dem eine Steuerspannung VPP angelegt werden kann, um das Einschreiben oder Auslesen von Ladungen zu sperren oder freizugeben. Der Transistor 202 ist typischerweise ein Feldeffekttransistor, der einen Gateanschluß als Steuereingang, einen Source-Anschluß als Eingang und einen Drain-Anschluß als Ausgang aufweist. Der Eingang des Transistors 202 ist mit der Kapazität 200 verbunden, und der Ausgang des Transistors 202 ist mit einem Differenzverstärker 206 verbunden. Der Differenzverstärker 206 wird zum Betrieb desselben mit der Baustein-internen Spannung VINT versorgt, die aus der externen Spannung VEXT bzw. Versorgungsspannung des Speicherbausteins durch einen Generator 208 erzeugt wird. Die interne Spannung VINT ist üblicherweise kleiner oder gleich der externen Spannung VEXT. Der Generator 208 erzeugt für den Differenzverstärker 206 ferner eine Referenzspannung VREF, mit der die Spannung an der Kapazität 200 verglichen wird.

Die Leitung, die den Transistor 202 mit dem Differenzverstärker 206 verbindet, wird üblicherweise als Bitleitung bzw. Bitline (BL) bezeichnet. Der Differenzverstärker 206, der auch Schreib-Lese-Verstärker genannt wird, dient daher dazu, eine sehr kleine Spannungsdifferenz auf der Bitleitung zu erkennen und zu verstärken. Der Steuereingang 204 des Transistors 202 ist mit einer Zeilenauswahlleitung 210 bzw. einer Wordline (WL) verbunden, die den Transistor 202 ansteuert. Diese Zeilenauswahlleitung 210 nimmt immer dann einen logisch hohen Pegel an, wenn die entsprechende Zeile des Speicherbausteins durch eine Zeilenauswahlschaltung 212 angesprochen wird. Wird die entsprechende Zeile nicht angesprochen, so befindet sich auf der Zeilenauswahlleitung 210 ein logisch niedriger Pegel. Ein logisch hoher Pegel auf der Zeilenauswahlleitung 210 öffnet den Transistor 202, so dass die auf der Kapazität 200 gespeicherte Ladung den Wert auf der Bitleitung verändern kann. Dabei ist es wie erwähnt wichtig, dass möglichst wenig Spannung über den Transistor 200 abfällt. Dies wird durch eine vergleichsweise hohe Steuerspannung VPP an dem Steuereingang 204 des Transistors 202 erreicht. Ein guter Wert für die Steuerspannung VPP liegt über dem Wert der externen Spannung VEXT. Der Wert von VPP ist durch die Technologie, wie z. B. die Gatedicke etc., in der ein Speicherbaustein hergestellt wird, festgelegt. Zur Erzeugung der hohen Steuerspannung VPP ist in Fig. 2 ferner eine Ladungspumpe 214 gezeigt, die verwendet wird, um die Steuerspannung VPP aus der niedrigen externen Spannung VEXT zu erzeugen.

Die Ladungspumpe 214 ist mit einem Eingang derselben mit der externen Spannung VEXT verbunden, während ein Ausgang derselben mit der Zeilenauswahlleitung 210, trennbar durch die Zeilenauswahlschaltung 212, verbunden ist. Die Ladungspumpe 214 bzw. ein VPP-Netz, das die Ladungspumpe 214 aufweist, versorgt sämtliche Zeilenauswahlleitungen von allen Speicherzellen, die sich in einem Speicherbaustein befinden, mit der Spannung VPP. Ein VPP-Netz umfasst also prinzipiell sämtliche Wortleitungen eines Speicherbausteins, und die Wortleitungen umfassen je nach Architektur und Speicherkapazität des Speicherbausteins mehrere Tausend Wortleitungen. An den Wortleitungen hängen wiederum sämtliche Auswahltransistoren des Speicherbausteins. Bei einem 256M-Speicherbaustein hängen beispielsweise 256 × 1024 × 1024 Transistoren an den Wortleitungen und damit prinzipiell an dem VPP-Netz. Natürlich wird immer nur ein kleiner Teil der Auswahltransistoren gleichzeitig angesteuert, d. h. mit der Steuerspannung VPP an dem Gate derselben versorgt. Jedesmal, wenn eine neue Zeile aktiviert wird, wird an eine Zeilenauswahlleitung WL die Spannung VPP angelegt, und die angeschlossenen Transistoren ziehen Strom aus dem VPP-Netz bzw. der Ladungspumpe 214. Abhängig davon, wie oft pro Zeiteinheit ein solches Aktivieren einer Zeilenauswahlleitung stattfindet, verhält sich der Strom an dem VPP-Netz. Für hohe Betriebsfrequenzen des Speicherbausteins finden solche Aktivierungsvorgänge pro Zeiteinheit häufiger statt, und es ist offensichtlich, dass bei einer hohen Betriebsfrequenz ein VPP-Netz bzw. die Ladungspumpe 214 mehr Leistung, d. h. mehr Ladung pro Zeiteinheit oder Strom liefern muss. Im VPP-Netz stellt sich ein maximaler Strom bei der maximalen Betriebsfrequenz des Speicherbausteins ein.

Fig. 3A und 3B zeigen den Aufbau und die Funktion einer typischen Ladungspumpe. Die Ladungspumpe ist mit der externen Spannung VEXT verbunden und liefert an dem Ausgang derselben die Steuerspannung VPP beispielsweise für den Transistor 202 in Fig. 2. Die Ladungspumpe weist eine erste Kapazität 316 und eine zweite Kapazität 318 und eine erste Gruppe von Schaltern 320, 322 und eine zweite Gruppe von Schaltern 324, 326, 327 auf.

Fig. 3A zeigt einen Ladevorgang der Ladungspumpe bzw. der Kapazitäten 316 und 318. Bei dem Ladevorgang sind die Kapazitäten durch Schließen der Schalter 324, 326, 327 und durch Öffnen der Schalter 320, 322 parallel zueinander geschaltet und werden parallel zueinander mit der externen Spannung VEXT aufgeladen. Fig. 3B zeigt hingegen einen Entladevorgang, bei dem die Ladungspumpe die aufgenommene Ladung abgibt und die erzeugte Steuerspannung VPP an einen Transistor liefert. Bei dem Entladevorgang sind die Kapazitäten 316 und 318 durch Öffnen der Schalter 324, 326, 327 und durch Schließen der Schalter 320, 322 seriell zueinander geschaltet, um eine Spannung zu liefern, die größer als die externe Spannung VEXT ist.

Der Ladevorgang und der Entladevorgang werden periodisch so lange durchgeführt, bis sich der gewünschte Spannungspegel der Steuerspannung VPP einstellt, wobei dann die Ladungspumpe deaktiviert wird. Sinkt der Wert der Steuerspannung VPP unter einen bestimmten Wert ab, so wird die Ladungspumpe aufgrund eines Schwellenvergleichs wieder aktiviert. Der zeitliche Abstand zweier Ladevorgänge wird durch einen Takt bestimmt. Dieser Takt muß optimal gewählt werden. Einerseits muß der Takt möglichst hoch sein, damit das VPP-Netz möglichst schnell geladen wird und bei Ladungsfluß das VPP-Netz auf dem gewünschten Spannungsniveau desselben gehalten wird, andererseits darf eine bestimmte Höchstfrequenz des Taktes nicht überschritten werden, damit die Ladungspumpe noch ordnungsgemäß funktionieren kann.

Fig. 4 zeigt eine Ladungspumpe 414 und den typischen Aufbau einer Ansteuerung der Ladungspumpe 414. Die Ladungspumpe 414 wird mit der externen Spannung VEXT versorgt und liefert an dem Ausgang derselben die Steuerspannung VPP. Die Ansteuerung 414 der Ladungspumpe weist einen Oszillator 428 auf, der der Ladungspumpe 414 eine Ladesteuerfrequenz fCC 430 bzw. einen Takt zuführt, der das Aufladen der Ladungspumpe 414, wie z. B. der Kapazitäten in Fig. 3, zeitlich steuert. Der Oszillator 428 ist ein Schaltungselement, das in einem Speicherbaustein zusätzlich vorgesehen ist und das eine festgelegte Ladesteuerfrequenz erzeugt, die nicht variiert werden kann. Diese Ladesteuerfrequenz ist typischerweise auf eine Frequenz festgelegt, die es der Ladungspumpe gerade ermöglicht, bei der maximalen Betriebsfrequenz eines Speicherbausteins bzw. Chips eine ausreichende Ladung bzw. stabile Steuerspannung VPP für alle angesteuerten Speicherzellen in dem Speicherbaustein zu erzeugen. Der Oszillator 428 ist daher genau für diese maximale Betriebsfrequenz schaltungstechnisch ausgelegt.

Die Ansteuerung der Ladungspumpe 414 weist ferner einen Regler 432 auf, der das Aufladen der Ladungspumpe aktiviert, wenn die Steuerspannung VPP eines Transistors einer Speicherzelle oder die Steuerspannung VPP der Transistoren von Speicherzellen eines Speicherbausteins eine bestimmte Referenzspannung VREF unterschreitet. Dazu weist der Regler 432 einen Eingang für die Steuerspannung VPP und einen Eingang für die Referenzspannung VREF auf. Die Ladungspumpe 414 und das Aufladen der Ladungspumpe 414 werden typischerweise über ein Ein/Aus-Signal 434 gesteuert, das sowohl die Ladungspumpe 414 als auch den Oszillator 428 aktivieren und deaktivieren kann.

Fig. 5 zeigt die Leistung einer Ladungspumpe von Fig. 3 abhängig von der Ladesteuerfrequenz fCC eines Oszillators, wie z. B. des Oszillators 428 in Fig. 4, der die Ladungspumpe zeitlich steuert. Die Kurve der Leistung P zeigt, dass die Leistung P um so höher ist, je höher die Frequenz fCC ist. Ab einer bestimmten maximalen Ladesteuerfrequenz fMAX bricht jedoch die Leistung der Ladungspumpe ein, was unter Bezugnahme auf Fig. 3 einerseits durch eine zeitliche Überlagerung von einem noch durchgeführten Laden und einem bereits Parallelschalten der Kapazitäten, und andererseits durch zu kurze verfügbare Zeiträume für den Ladevorgang und den Entladevorgang bestimmt ist. Dieser Punkt der maximalen Frequenz fMAX lässt sich durch Simulation der gesamten VPP-Pumpe ermitteln. Der Oszillator wird so ausgelegt, dass derselbe eine Oszillatorfrequenz bzw. Ladesteuerfrequenz liefert, die kurz vor dem Abbruch der Leistung P der Ladungspumpe liegt und die der maximalen Betriebsfrequenz fCLK des Speicherbausteins und des Leistungsbedarf bzw. dem Steuerspannungsbedarf der Speicherzellen bei dieser maximalen Betriebsfrequenz fCLK zugeordnet ist. Die gelieferte Ladesteuerfrequenz fCC ist niedriger als die maximale Ladesteuerfrequenz fMAX, damit bei Frequenzschwankungen durch die Technologie, die Temperatur und durch Versorgungsspannungsschwankungen die maximale Ladesteuerfrequenz fMAX nicht überschritten wird. Der Oszillator kann nur diese festgelegte Ladesteuerfrequenz, unabhängig davon, mit welcher Betriebsfrequenz ein Speicherbaustein tatsächlich betrieben wird, liefern.

Ein Nachteil einer Ansteuerung einer Ladungspumpe, wie sie in Fig. 4 gezeigt ist, besteht daher darin, dass der Oszillator 428 die Ladungspumpe 414 mit einer festgelegten Ladesteuerfrequenz ansteuert, die einer maximalen Betriebsfrequenz eines Speicherbausteins zugeordnet ist, um ausreichend Spannung bei dieser maximalen Betriebsfrequenz zu liefern. Die Ladungspumpe 414 erzeugt also bei geringeren Betriebsfrequenzen bzw. variierenden geringeren Betriebsfrequenzen des Speicherbausteins zu viel Ladung und die gesamte Schaltung verbraucht daher in diesen Fällen zu viel Strom.

Ein weiterer Nachteil besteht darin, dass durch den zusätzlich in dem Speicherbaustein aufzunehmenden Oszillator, der zum zeitlichen Steuern der Ladungspumpe vorgesehen ist, Chipfläche verbraucht wird.

Die Aufgabe der vorliegenden Erfindung besteht darin, eine Vorrichtung zum Ansteuern einer Speicherzelle eines Speicherbausteins und einen Speicherbaustein zu schaffen, die energieeffizientere und vereinfachte Speicherbausteine ermöglichen.

Diese Aufgabe wird durch eine Vorrichtung zum Ansteuern einer Speicherzelle eines Speicherbausteins gemäß Anspruch 1 und einen Speicherbaustein gemäß Anspruch 7 gelöst.

Ein Vorteil der Vorrichtung und des Speicherbausteins der vorliegenden Erfindung besteht darin, dass dieselben den Betrieb einer Ladungspumpe in einem optimalen Arbeitspunkt ermöglichen.

Ein weiterer Vorteil besteht darin, dass die Leistung einer Ladungspumpe durch die Betriebsfrequenz des Speicherbausteins bestimmt ist, und der Stromverbrauch der Ladungspumpe automatisch mit der jeweiligen gewählten Betriebsfrequenz des Speicherbausteins gesteuert wird und damit im Vergleich zum Stand der Technik reduziert ist.

Ein weiterer Vorteil besteht darin, dass durch den erfindungsgemäßen Aufbau der Ladungspumpe Chipfläche eingespart wird.

In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen der in Anspruch 1 angegebenen Vorrichtung und des in Anspruch 7 angegebenen Speicherbausteins.

Gemäß einer bevorzugten Weiterbildung der Vorrichtung der vorliegenden Erfindung entspricht die Ladesteuerfrequenz der Betriebsfrequenz.

Gemäß einer weiteren bevorzugten Weiterbildung der Vorrichtung der vorliegenden Erfindung weist die Vorrichtung einen Frequenzteiler auf, der die Ladesteuerfrequenz aus der Betriebsfrequenz durch Frequenzteilung erzeugt.

Gemäß einer weiteren bevorzugten Weiterbildung der Vorrichtung der vorliegenden Erfindung weist die Vorrichtung ferner einen Regler auf, der das Aufladen des Ladungsspeichers aktiviert, wenn die Steuerspannung einen bestimmten Referenzwert unterschreitet.

Gemäß einer weiteren bevorzugten Weiterbildung der Vorrichtung der vorliegenden Erfindung weist der Ladungsspeicher mindestens zwei Kapazitäten auf, die durch die Ladesteuerfrequenz derart gesteuert werden, dass dieselben während eines ersten Abschnitts eines Taktes der Ladesteuerfrequenz parallel zueinander geschaltet sind, um mit der externen Spannung aufgeladen zu werden, und während eines zweiten Abschnitts eines Taktes der Ladesteuerfrequenz seriell zueinander geschaltet sind, um die Steuerspannung zu erzeugen.

Gemäß einer weiteren bevorzugten Weiterbildung der Vorrichtung der vorliegenden Erfindung weist der Transistor einen Feldeffekttransistor mit einem Gate-Anschluß auf, an dem die Steuerspannung anliegt.

Gemäß einer bevorzugten Weiterbildung des Speicherbausteins gemäß der vorliegenden Erfindung weist der Speicherbaustein einen Speicherbaustein aus einer Gruppe auf, die einen dynamischen Direktzugriffsspeicher (DRAM), einen Synchron-Daten- Direktzugriffsspeicher (SDRAM), einen Direktzugriffsspeicher mit verbesserter Datenausgabe (EDORAM) und einen synchronen Graphik-Direktzugriffsspeicher mit doppelter Datenrate (DDR SGRAM) aufweist.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung sind nachfolgend unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert. Es zeigen:

Fig. 1 eine typische Speicherzelle eines Speicherbausteins;

Fig. 2 eine typische Speicherzelle, die durch eine Ladungspumpe angesteuert wird;

Fig. 3A und 3B den Aufbau und die Funktion einer typischen Ladungspumpe;

Fig. 4 eine Ladungspumpe und den typischen Aufbau einer Ansteuerung einer Ladungspumpe;

Fig. 5 die Leistung einer Ladungspumpe von Fig. 3 abhängig von einer Ladesteuerfrequenz;

Fig. 6 ein bevorzugtes Ausführungsbeispiel einer Vorrichtung zum Ansteuern einer Speicherzelle gemäß der vorliegenden Erfindung; und

Fig. 7 die Leistung einer Ladungspumpe in einer Vorrichtung nach Fig. 6.

Fig. 6 zeigt ein Ausführungsbeispiel einer Vorrichtung zum Ansteuern einer Speicherzelle eines Speicherbausteins gemäß der vorliegenden Erfindung. Der Speicherbaustein weist vorzugsweise einen Speicherbaustein auf, der aus einer Gruppe ausgewählt ist, die einen dynamischen Direktzugriffsspeicher (DRAM; DRAM = Dynamic Random Access Memory), einen Synchron- Daten-Direktzugriffsspeicher (SDRAM; SDRAM = Synchrone Data Random Access Memory), einen Direktzugriffsspeicher mit verbesserter Datenausgabe (EDORAM; EDORAM = Enhanced Data Out Random Access Memory) und einen synchronen Graphik- Direktzugriffsspeicher mit doppelter Datenrate (DDR SGRAM; DDR SGRAM = Double Data Rate Synchronous Graphics Dynamic Access Memory) aufweist. Der Speicherbaustein kann jedoch auch andere übliche Speicherbausteine mit den beschriebenen Speicherzellen aufweisen.

Fig. 6 zeigt zunächst eine Speicherzelle 601, die eine Kapazität 600 zum Speichern von Ladungen und einen Transistor 602 zum Einschreiben von Ladungen in die Kapazität 600 und zum Auslesen von Ladungen aus der Kapazität 600 aufweist. Der Transistor 602 weist einen Steuereingang 604 auf, an dem eine Steuerspannung VPP angelegt werden kann, um das Einschreiben oder Auslesen von Ladungen zu sperren oder freizugeben. Der Transistor 602 ist vorzugsweise ein Feldeffekttransistor, der einen Gateanschluß als Steuereingang 604, einen Source- Anschluß als Eingang und einen Drain-Anschluß als Ausgang aufweist. Der Eingang des Transistors 602 ist mit der Kapazität 600 verbunden, und der Ausgang des Transistors 602 ist mit einem Differenzverstärker 606 verbunden. Der Differenzverstärker 606 wird zum Betrieb desselben mit der Baustein- internen Spannung VINT und mit einer Referenzspannung VREF, mit der die Spannung an der Kapazität 600 verglichen wird, versorgt, wobei VINT und VREF aus der externen Spannung VEXT bzw. Versorgungsspannung des Speicherbausteins durch einen Generator 608 erzeugt werden.

Der Steuereingang 604 des Transistors 602 ist mit einer Zeilenauswahlleitung 610 verbunden, die den Transistor 602 ansteuert. Diese Zeilenauswahlleitung 610 nimmt immer dann einen logisch hohen Pegel zum Öffnen des Transistors 602 an, wenn die entsprechende Zeile des Speicherbausteins durch eine Zeilenauswahlschaltung 612 angesprochen wird. Wird die entsprechende Zeile nicht angesprochen, so befindet sich auf der Zeilenauswahlleitung 610 ein logisch niedriger Pegel.

Eine Vorrichtung 613 zum Ansteuern der Speicherzelle 601 weist einen Ladungsspeicher 614, vorzugsweise eine Ladungspumpe 614, die die hohe Steuerspannung VPP aus der niedrigen externen Spannung VEXT erzeugt, auf. Die Ladungspumpe 614 ist mit einem Eingang derselben mit der externen Spannung VEXT verbunden, während ein Ausgang derselben mit der Zeilenauswahlleitung 610, trennbar durch die Zeilenauswahlschaltung 612, verbunden ist. Das Aufladen der Ladungspumpe 614 wird durch eine Ladesteuerfrequenz fCC 630 gesteuert, die im Gegensatz zum Stand der Technik nicht durch einen Oszillator erzeugt wird, sondern aus der Betriebsfrequenz bzw. Taktfrequenz fCLK des Speicherbausteins abgeleitet wird.

Bei dem in Fig. 6 gezeigten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung weist die Vorrichtung 613 zum Ansteuern einer Speicherzelle eines Speicherbausteins ferner einen Frequenzteiler 636 auf, der vor der Ladungspumpe 614 angeordnet ist und der die Ladesteuerfrequenz fCC 630 aus der Betriebsfrequenz fCLK des Speicherbausteins durch eine Frequenzteilung erzeugt. Die Vorrichtung 613 zum Ansteuern einer Speicherzelle weist ferner einen Regler 632 auf, der das Aufladen der Ladungspumpe 614 aktiviert, wenn die Steuerspannung VPP des Transistors 602 der Speicherzelle 601 einen bestimmten Referenzwert VREF unterschreitet. Dazu umfasst der Regler 632 einen Eingang, an dem die Steuerspannung VPP anliegt, und einen weiteren Eingang, an dem die Referenzspannung VREF anliegt, die durch den Generator 608 geliefert wird. Das Aufladen der Ladungspumpe 614 wird dann durch den Regler 632 vorzugsweise über ein Ein/Aus-Signal 634 gesteuert, das die Ladungspumpe 614 aktivieren und deaktivieren kann. Der Regler 632 weist vorzugsweise einen Komparator auf, der die Steuerspannung VPP mit der Referenzspannung VREF vergleicht und daraus das Ein/Aus-Signal 634 erzeugt.

Bei dem in Fig. 6 gezeigten bevorzugten Ausführungsbeispiel wird auch der Frequenzteiler 636 durch das Ein/Aus-Signal 634 des Reglers 632 aktiviert oder deaktiviert. Bei einer alternativen Variante (nicht gezeigt) dieses Ausführungsbeispiels wird der Frequenzteiler 636 ständig betrieben.

Bei einem weiteren Ausführungsbeispiel der Vorrichtung zum Ansteuern einer Speicherzelle gemäß der vorliegenden Erfindung wird die Ladungspumpe 614 direkt durch die Betriebsfrequenz des Speicherbausteins angesteuert und es ist kein Frequenzteiler 636 wie in Fig. 6 vorgesehen.

Fig. 7 zeigt die Leistung einer Ladungspumpe in einer Vorrichtung 613 zum Ansteuern einer Speicherzelle nach Fig. 6 in Abhängigkeit von der Betriebsfrequenz fCLK eines Speicherbausteins. Ein Speicherbaustein kann üblicherweise in einem Frequenzbereich zwischen einer minimalen Betriebsfrequenz fMIN und einer maximalen Betriebsfrequenz fMAX betrieben werden. Wie zu Fig. 4 erwähnt, liefert im Stand der Technik ein Oszillator 428 zum Betreiben einer Ladungspumpe daher eine festgelegte Frequenz, die der maximalen Betriebsfrequenz fMAX zugeordnet ist oder entspricht, um sicherzustellen, dass bei der maximalen Betriebsfrequenz, die auch einer erhöhten Anzahl von Zugriffen auf die Speicherzellen entspricht, eine ausreichende Steuerspannung VPP für alle Speicherzellen eines Speicherbausteins geliefert wird. Bei der vorliegenden Erfindung wird jedoch auf den Oszillator 428 von Fig. 4 verzichtet, und die Ladsteuerfrequenz fCC der Ladungspumpe 614 wird aus der Betriebsfrequenz fCLK des Speicherbausteins entweder direkt, so dass dieselbe der Betriebsfrequenz fCLK entspricht, oder durch Frequenzteilung abgeleitet, so dass dieselbe proportional zu der Betriebsfrequenz fCLK ist. Durch direktes Steuern der Ladungspumpe 614 über die Betriebsfrequenz fCLK oder durch indirektes Steuern der Ladungspumpe 614 durch eine frequenzgeteilte Betriebsfrequenz fCLK ist die Leistung der Ladungspumpe proportional zu der Betriebsfrequenz fCLK. Dies führt dazu, dass, wie es in Fig. 7 gezeigt ist, die gelieferte Leistung P und damit der Leistungsverbrauch der Ladungspumpe 614 mit der Betriebsfrequenz fCLK und dem tatsächlichen Leitungsbedarf gekoppelt ist und zwischen der minimalen Betriebsfrequenz fMIN und der maximalen Betriebsfrequenz fMAX der Betriebsfrequenz fCLK folgt und daher einen bedarfsgemäßen und energieeffizienten Betrieb der Ladungspumpe 614 und daher des Speicherbausteins bei jeder Betriebsfrequenz 702 zwischen der minimalen Betriebsfrequenz fMIN und der maximalen Betriebsfrequenz fMAX ermöglicht.

Ein Vorteil der vorliegenden Erfindung besteht daher darin, dass die Ladesteuerfrequenz der Ladungspumpe aus der Betriebsfrequenz des Speicherbausteins abgeleitet wird und dadurch garantiert ist, dass die Ladungspumpe immer genau die richtige Menge an Ladung liefert und dadurch der externe Stromverbrauch des Speicherbausteins optimiert ist.

Ein weiterer Vorteil besteht darin, dass der übliche Oszillator durch eine einfache Frequenzteilerschaltung ersetzt werden kann, die weniger Chipfläche verbraucht. Bezugszeichenliste 100 Kapazität

102 Transistor

104 Steuereingang von 102

106 Differenzverstärker

200 Kapazität

202 Transistor

204 Steuereingang von 202

206 Differenzverstärker

208 Generator

210 Zeilenauswahlleitung

212 Zeilenauswahlschaltung

214 Ladungspumpe

316 erste Kapazität

318 zweite Kapazität

320 Schalter

322 Schalter

324 Schalter

326 Schalter

327 Schalter

414 Ladungspumpe

428 Oszillator

430 Ladesteuerfrequenz

432 Regler

434 Ein/Aus-Signal

600 Kapazität

601 Speicherzelle

602 Transistor

604 Steuereingang von 602

606 Differenzverstärker

608 Generator

610 Zeilenauswahlleitung

612 Zeilenauswahlschaltung

614 Ladungspumpe

628 Oszillator

630 Ladesteuerfrequenz

632 Regler

634 Ein/Aus-Signal

636 Frequenzteiler

702 Betriebsfrequenz


Anspruch[de]
  1. 1. Vorrichtung zum Ansteuern einer Speicherzelle (601) eines Speicherbausteins, der mit einer externen Spannung (VEXT) und einer Betriebsfrequenz (fCLK) betreibbar ist, wobei die Speicherzelle (601) eine Kapazität (600) zum Speichern von Ladungen und einen Transistor (602) zum Auslesen von Ladungen aus der Kapazität (600) und zum Einschreiben von Ladungen in die Kapazität (600), der mit einer Steuerspannung (VPP) steuerbar ist, aufweist, mit einem Ladungsspeicher (614) zum Liefern einer Steuerspannung (VPP), die größer als die externe Spannung (VEXT) ist, wobei der Ladungsspeicher (614) durch die externe Spannung (VEXT) aufladbar ist, und wobei das Aufladen des Ladungsspeichers (614) durch eine Ladesteuerfrequenz (fCC), die aus der Betriebsfrequenz (fCLK) des Speicherbausteins abgeleitet wird, zeitlich steuerbar ist.
  2. 2. Vorrichtung nach Anspruch 1, bei der die Ladesteuerfrequenz (fCC) der Betriebsfrequenz (fCLK) entspricht.
  3. 3. Vorrichtung nach Anspruch 1, die ferner einen Frequenzteiler (636) aufweist, der die Ladesteuerfrequenz (fCC) aus der Betriebsfrequenz (fCLK) durch Frequenzteilung erzeugt.
  4. 4. Vorrichtung nach Anspruch 1, 2 oder 3, die ferner einen Regler (632) aufweist, der das Aufladen des Ladungsspeichers (614) aktiviert, wenn die Steuerspannung (VPP) einen bestimmten Referenzwert (VREF) unterschreitet.
  5. 5. Vorrichtung nach einem der vorhergehenden Ansprüche, bei der der Ladungsspeicher (614) mindestens zwei Kapazitäten aufweist, die durch die Ladesteuerfrequenz (fCC) derart gesteuert werden, dass dieselben während eines ersten Abschnitts eines Taktes der Ladesteuerfrequenz (fCC) parallel zueinander geschaltet sind, um mit der externen Spannung (VEXT) aufgeladen zu werden, und während eines zweiten Abschnitts eines Taktes der Ladesteuerfrequenz (fCC) seriell zueinander geschaltet sind, um die Steuerspannung (VPP) zu erzeugen.
  6. 6. Vorrichtung nach einem der vorhergehenden Ansprüche, bei der der Transistor (602) einen Feldeffekttransitor mit einem Gate-Anschluß aufweist, an dem die Steuerspannung (VPP) anliegt.
  7. 7. Speicherbaustein, der mindestens eine Speicherzelle aufweist, wobei jede Speicherzelle eine Vorrichtung zum Ansteuern einer Speicherzelle gemäß einem der vorhergehenden Ansprüche aufweist.
  8. 8. Speicherbaustein gemäß Anspruch 7, der einen Speicherbaustein aus einer Gruppe aufweist, die einen dynamischen Direktzugriffsspeicher (DRAM), einen Synchron-Daten- Direktzugriffsspeicher (SDRAM), einen Direktzugriffsspeicher mit verbesserter Datenausgabe (EDORAM) und einen synchronen Graphik-Direktzugriffsspeicher mit doppelter Datenrate (DDR SGRAM) aufweist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com