PatentDe  


Dokumentenidentifikation DE10331571A1 03.02.2005
Titel Schaltungsanordnung
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Paulus, Christian, 82362 Weilheim, DE;
Prakash, Ramesh, 82131 Gauting, DE;
Brederlow, Ralf, Dr., 81827 München, DE
Vertreter Epping Hermann Fischer, Patentanwaltsgesellschaft mbH, 80339 München
DE-Anmeldedatum 11.07.2003
DE-Aktenzeichen 10331571
Offenlegungstag 03.02.2005
Veröffentlichungstag im Patentblatt 03.02.2005
IPC-Hauptklasse H03H 11/02
Zusammenfassung Zwei NMOSFETs (T(N)1, T(N)2) und ein PMOSFET (T(P)) sind in Reihe geschaltet, indem die Kanal-Anschlüsse jeweils benachbarter Transistoren miteinander verbunden sind, wobei der PMOSFET zwischen den NMOSFETs angeordnet ist. Die Gatespannungen werden so gewählt, dass sich stets mindestens einer der MOSFETs im Unterschwellenspannungsbetrieb befindet und dessen Kanal eine geringe Leitfähigkeit aufweist, wobei zwischen den freien Kanal-Anschlüssen der NMOSFETs unabhängig von der dort anliegenden Spannung stets ein hochohmiger Widerstand vorhanden ist.

Beschreibung[de]

In der analogen Schaltungstechnik werden analoge Filter benötigt, mit denen das Frequenzspektrum eines Signals nach Bedarf verändert wird. Dazu gehören insbesondere RC-Filter, die aus Widerständen R und Kondensatoren C bestehen und beispielsweise die Filterfunktionen von Tiefpassfiltern, Hochpassfiltern und Bandpassfiltern erfüllen. Auch in integrierten Schaltungen werden derartige Filter verwendet. Dabei tritt das Problem auf, dass insbesondere für kleine Eckfrequenzen (Grenzfrequenzen, Randfrequenzen) Kondensatoren mit hohen Kapazitätswerten und/oder hochohmige Widerstände notwendig sind. Derartige Komponenten sind in monolithisch integrierten Schaltungen jedoch nur eingeschränkt verfügbar.

Als Widerstände werden in integrierten Schaltungen bisweilen MOSFETs verwendet, die zwischen Gate und Drain kurzgeschlossen sind. Für Widerstände im k&OHgr;-Bereich sind sehr große Chipflächen erforderlich. Große Kapazitätswerte können in der Regel nur durch großflächige Kondensatoren realisiert werden. Bei Schaltungen in CMOS-Technik ist eine monolithische Integration von Kondensatoren einer Kapazität von beispielsweise 1 nF und größer wegen des großen Flächenbedarfs auf dem Chip unrentabel. Filterfunktionen in integrierten Schaltungen, insbesondere für den Audiobereich, werden daher bisher durch externe Bauteile realisiert, oder es werden aktive Filterschaltungen aufgebaut, die jedoch einen hohen schaltungstechnischen Aufwand erfordern und ebenfalls viel Chipfläche beanspruchen.

MOSFETs besitzen eine Schwellenspannung, die eine minimal erforderliche Potenzialdifferenz zwischen Source und Gate angibt, oberhalb deren der Transistorkanal im eigentlichen Sinne leitend wird. Unterhalb dieser Schwellenspannung ist der Transistorkanal sehr hochohmig. Dieser Betriebsbereich eines MOSFETs wird Unterschwellenspannungsbereich genannt.

Generatoren echter Zufallszahlen benutzen zur Erzeugung der Zufallszahlen das Rauschen von Bauelementen. Dieses Rauschen zeigt normalerweise um mindestens eine Größenordnung kleinere Signale als die durch statische Fehlanpassung (Mismatch) der Bauelemente hervorgerufenen Signale. Der Mismatch führt zu einer Störung bei der Wandlung der kleinen analogen Rauschwerte in digitale Signale, da er in dem zur Analog/Digital-Wandlung eingesetzten Komparator eine Asymmetrie der Eingangssignale hervorruft, die, entsprechend der Größe des Mismatch, durch Rauschspannungsänderungen hervorgerufene Signale unterdrückt. Sowohl die Größe des Mismatch als auch das Rauschsignal nehmen ab, wenn die Transistorfläche vergrößert wird. Speziell in diesem Fall muss also der Mismatch mit anderen schaltungstechnischen Maßnahmen unterdrückt werden, um ein ausreichend großes Rauschsignal zu erhalten und so die korrekte Funktion der Schaltung zu gewährleisten. Das kann grundsätzlich mit geeigneten RC-Filtern geschehen.

Aufgabe der vorliegenden Erfindung ist es, eine monolithisch integrierbare Schaltungsanordnung anzugeben, mit der bei geringstem Flächenbedarf hochohmige Widerstände und RC-Filter mit niedriger Eckfrequenz realisiert werden können.

Diese Aufgabe wird mit der Schaltungsanordnung mit den Merkmalen des Anspruchs 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.

Bei der Schaltungsanordnung sind mindestens ein NMOS-Feldeffekttransistor und mindestens ein PMOS-Feldeffekttransistor mit ihren Kanälen als Widerstand in Reihe geschaltet, indem die Kanal-Anschlüsse jeweils benachbarter Transistoren miteinander verbunden sind. Die freien Kanal-Anschlüsse des ersten und des letzten Transistors der Reihenschaltung stellen nun die Anschlüsse des so gebildeten hochohmigen Widerstandes dar. Die Schaltungsanordnung ist so angeschlossen, dass in deren Betrieb sich stets mindestens einer der in Reihe geschalteten Transistoren in Unterschwellenspannungsbetrieb befindet und dessen Kanal daher eine geringe Leitfähigkeit bzw. einen hohen Widerstand aufweist. Hierzu werden die Gatespannungen so eingestellt, dass unabhängig von den Spannungswerten an den Anschlüssen des Widerstandes stets ein hoher Widerstandswert der Reihenschaltung erzielt wird.

In einer bevorzugten Ausführungsform, weist die Reihenschaltung drei Transistoren auf, wobei zwei der Transistoren gleichen Typs sind, und der Kanal eines zu den zwei ersten Transistoren komplementären Transistors zwischen die beiden ersten Transistoren geschaltet ist. Die Gate-Anschlüsse der beiden Transistoren gleichen Typs sind auf ein Potenzial gebracht, das geringfügig über (unter) einem mittleren Potenzial liegt. Das Gate des Komplemantärtransistors ist auf ein Potenzial gebracht, das geringfügig unter (über) dem mittleren Potenzial liegt. Die Potenzialdifferenzen zum mittleren Potenzial sind dabei so gewählt, dass sie insbesondere kleiner als die Schwellenspannung der jeweiligen Transistoren sind.

Bei einer weiteren Ausgestaltung mit nur zwei, zueinander komplementären Transistoren ist der Drain-Anschluss eines der Feldeffekttransistoren mit einem elektrischen Potenzial beaufschlagt, das dem Mittelwert der an den Gate-Anschlüssen anliegenden elektrischen Potenziale entspricht. In einer Anordnung als RC-Filter kann die Schaltungsanordnung mit einem Kondensator versehen sein, dessen einer Anschluss mit dem Kanal-Anschluss eines der Feldeffekttransistoren verbunden ist. Weitere bevorzugte Ausführungsbeispiele sehen den Einsatz der Schaltung als Hochpassfilter und als Differenzstufe vor.

Es folgt eine genauere Beschreibung von Beispielen der Schaltungsanordnung anhand der 1 bis 5.

Die 1 zeigt ein Schema einer bevorzugten Grundschaltung.

Die 2 zeigt ein Schema einer vereinfachten Grundschaltung.

Die 3 zeigt ein Widerstand-Spannungs-Diagramm für die Schaltung gemäß der 2.

Die 4 zeigt ein Schaltungsschema für ein symmetrisches Hochpassfilter.

Die 5 zeigt eine Schaltung als rauschende Differenzstufe.

In dem Schaltungsschema der 1 sind zwei selbstsperrende NMOS-Feldeffekttransistoren T(N)1 und T(N)2 in Reihe mit einem dazwischengeschalteten selbstsperrenden PMOS-Feldeffekttransistor T(P) als Widerstand eingezeichnet. In dem Beispiel der 1 ist mittels einer Offset-Spannung V(OFF) der Mittelwert der Gate-Spannungen V(GN), V(GP) vorgegeben. Der so realisierte Widerstand an den äußeren Anschlüssen der Reihenschaltung weist stets eine geringe Leitfähigkeit auf. Der exakte Werte des Widerstands hängt dabei von den Spannungen an seinen Anschlüssen ab. Um einen näherungsweise konstanten Widerstandswert zu erreichen, ist es vorteilhaft, einen der beiden Widerstandsanschlüsse auf ein Potenzial zu bringen, das in der Nähe der Offset-Spannung liegt.

In dem Schaltungsschema der 2 ist eine vereinfachte Version des hochohmigen Widerstandes dargestellt. Dort ist ein selbstsperrender NMOS-Feldeffekttransistor T(N) in Reihe mit einem selbstsperrenden PMOS-Feldeffekttransistor T(P) als Widerstand eingezeichnet. Gegenüber der Ausführungsform aus 1 muss hier ein Anschluss des Widerstandes auf ein Potenzial in der Nähe der Offset-Spannung gebracht sein. In diesem Fall befindet sich unabhängig vom Potenzial am zweiten Anschluss des Widerstandes stets einer der Transistoren im Unterschwellenspannungsbereich. Wenn derartige Widerstände in analogen Filterschaltungen eingesetzt werden, lassen sich auch unter Verwendung monolithisch integrierter Kondensatoren außerordentlich niedrige Eckfrequenzen realisieren. In dem Beispiel der 2 ist mittels einer Offset-Spannung V(OFF) der Mittelwert der Gate-Spannungen V(GN), V(GP) vorgegeben. Zur Ausbildung eines RC-Filters befindet sich der Kondensator C in einem Zweig der Schaltung.

Falls die Schaltungsanordnung rein als Widerstand eingesetzt werden soll, ist der Kondensator C weggelassen, d. h. der betreffende Schaltungsast ist kurzgeschlossen. Der eine Kanal-Anschluss des NMOS-Feldeffekttransistors T(N) ist in diesem Fall direkt mit der Offset-Spannung V(OFF) beaufschlagt. Dieser Anschluss liegt daher immer auf dem Mittelwert der elektrischen Potenziale der Gate-Anschlüsse. Damit ist sichergestellt, dass mindestens einer der MOSFETs, der NMOS- und/oder der PMOS-Feldeffekttransistor unterhalb der Schwellenspannung betrieben wird und sein Kanal somit einen hohen Widerstand darstellt.

Die 3 zeigt ein zu der Schaltung aus 2 gehöriges Kennlinienfeld. Auf der Abszisse ist die am Ausgang OUT anliegende Drain-Spannung in Volt abgetragen. Der andere Ausgang liegt auf dem Offset-Potenzial V(OFF) = 0,75 V. Auf der Ordinate ist der Widerstand R in Ohm eingetragen. Die Kurvenschar ist für die jeweils am rechten Rand angegebenen elektrischen Potenziale V(GN), V(GP) an den Gate-Anschlüssen wiedergegeben. Der dickere vertikale Balken in der Mitte markiert die Offset-Spannung V(OFF), bei der der Widerstand in etwa den minimalen Widerstandswert aufweist. Der minimale Widerstandswert reicht von 100 k&OHgr; bis 40 G&OHgr;. Durch die Wahl der Gate-Potenziale kann daher der Widerstandswert über mehrere Größenordnungen variiert werden. Dies ist in Filterschaltungen sehr vorteilhaft, da deren Eckfrequenz über diesen Parameter sehr einfach während des Betriebs der Schaltung eingestellt werden kann.

Bei dieser Ausführungsform der Schaltung ist der Verlauf des Widerstandswerts in Abhängigkeit von den Potenzialen nicht konstant. Dies resultiert aus der Eigenschaft der MOSFETs, im Bereich unterhalb der Schwellenspannung annähernd als Stromquelle und nicht als ohmscher Widerstand zu arbeiten. Eine derartige nicht lineare Widerstandskennlinie führt zu Verzerrungen des Signals, die jedoch bei einer Vielzahl von Schaltungsanwendungen von untergeordneter Bedeutung sind.

Die Abhängigkeit des Widerstandswerts von den Spannungen an den Gate- und Drain-Anschlüssen kann teilweise dadurch reduziert werden, dass mehrere derartige Schaltungsanordnungen mit jeweils verschiedenen Mittelwerten der an den Gate-Anschlüssen anliegenden Potenziale parallel geschaltet werden. Die Leitfähigkeiten (reziproke Widerstandswerte) der Einzelschaltungen addieren sich dabei, wodurch die Kennlinie geglättet wird. Es kann auch eine geeignete Nachführung der Gate-Potenziale in Abhängigkeit von der zwischen den Drain-Anschlüssen liegenden Spannung erfolgen, womit erreicht wird, dass der Widerstandwert für jede anliegende äußere Spannung konstant ist. Ferner kann eine Nachführung der Gatepotenziale zur Kompensation eines Temperaturgangs des Widerstands vorgesehen werden.

Um ein Rauschsignal innerhalb eines Frequenzbandes einer elektronischen Schaltung zu verstärken, ohne den unvermeidbaren Mismatch der Schaltung zu verstärken, muss der durch den Mismatch verursachte Gleichspannungsversatz (DC-Offset) der Schaltung unterdrückt werden. Das kann unter Verwendung einer erfindungsgemäßen Schaltungsanordnung, vorzugsweise in der Ausführungsform gemäß der 4, erreicht werden.

Die 4 zeigt ein Hochpassfilter mit Gleichspannungsquelle zur Erzeugung eines geeigneten Arbeitspunktes für die nachfolgenden Stufen der Signalverarbeitung. Die Schaltung unterdrückt einen DC-Offset und insbesondere jede Amplitudenschwankung mit einer Frequenz, die kleiner ist als die durch die RC-Zeitkonstante des Hochpassfilters eingestellte Eckfrequenz. Durch die vorgesehenen Spannungsquellen kann zudem eine Gleichspannung am Ausgang des Filters festgelegt werden, die für die weitere Signalverarbeitung einen günstigen Arbeitspunkt einstellt. Da das Rauschen ein breitbandiges Signal ist, von dem nur das Integral über die Frequenz verstärkt werden soll, ist die exakte Eckfrequenz hier nicht von Bedeutung.

In der Schaltung gemäß der 4 sind zwei NMOS-Feldeffekttransistoren T(N)1, T(N)2 und zwei PMOS-Feldeffekttransistoren T(P)1, T(P)2 in Reihe geschaltet. Die beiden NMOS-Feldeffekttransistoren T(N)1, T(N)2 sind zwischen den beiden PMOS-Feldeffekttransistoren T(P)1, T(P)2 angeordnet. Mittels einer Offset-Spannung V(OFF) ist der Mittelwert der Gate-Spannung V(GN), die an den Gate-Anschlüssen beider NMOS-Feldeffekttransistoren T(N)1, T(N)2 anliegt, und der Gate-Spannung V(GP), die an den Gate-Anschlüssen beider PMOS-Feldeffekttransistoren T(P)1, T(P)2 anliegt, vorgegeben. Zwischen die Eingänge IN(N), IN(P) der Schaltung und die freien Kanal-Anschlüsse der PMOS-Feldeffekttransistoren T(P)1, T(P)2 ist jeweils ein Kondensator C1, C2 geschaltet.

Ein Mismatch zwischen den Eingängen einer Differenzstufe, wie sie zur Verstärkung des Rauschsignals verwendet werden kann, führt möglicherweise zu einer schlechten Gleichtaktunterdrückung von Signalen. Das kann vor allem dann auftreten; wenn der Mismatch so groß wird, dass infolge der großen Verstärkung die beiden Zweige der Differenzstufe stark asymmetrisch ausgesteuert werden. Auch einen derartigen Effekt kann man mittels der erfindungsgemäßen Schaltungsanordnung beheben.

Die 5 zeigt hierzu eine rauschende Differenzstufe mit Mismatch-Kompensation und Gain-Boost durch Ausnützung von Filtereffekten im Schaltungsschema. Die Filter zwischen den Eingängen des Differenzverstärkers und der gemeinsamen Spannungsquelle dienen zur Kompensation der Fehlanpassung für tiefe Frequenzen und filtern Signale, die eine niedrigere Frequenz als die Eckfrequenz aufweisen. Die zwischen den Lasttransistoren der Differenzstufe und deren Ausgängen angeordneten Filter dienen zur Verstärkung. Da bei hohen Frequenzen die Gate-Anschlüsse der Lasttransistoren durch die Filter von den Ausgängen entkoppelt sind, verstärken diese Transistoren proportional zu ihrer Ausgangsleitfähigkeit. Bei tiefen Frequenzen ist das Filter durchlässig, so dass ein fester Gleichspannungsarbeitspunkt der Schaltung gewährleistet ist.

CKondensator INEingang OUTAusgang RWiderstand T(N)NMOS-Feldeffekttransistor T(P)PMOS-Feldeffekttransistor V(GN)Gate-Spannung am NMOS-Feldeffekttransistor V(GP)Gate-Spannung am PMOS-Feldeffekttransistor V(OFF)Offset-Spannung

Anspruch[de]
  1. Schaltungsanordnung, bei der mindestens ein NMOS-Feldeffekttransistor (T(N)) mit zwei Kanal-Anschlüssen und einem Gate-Anschluss vorhanden ist, der eine Schwellenspannung bezüglich einer an dem Gate-Anschluss anliegenden elektrischen Gate-Spannung (V(GN)) aufweist, mindestens ein PMOS-Feldeffekttransistor (T(P)) mit zwei Kanal-Anschlüssen und einem Gate-Anschluss vorhanden ist, der eine Schwellenspannung bezüglich einer an dem Gate-Anschluss anliegenden elektrischen Gate-Spannung (V(GP)) aufweist, und in einer vorgegebenen Reihenfolge der Feldeffekttransistoren jeweils ein Kanal-Anschluss eines Feldeffekttransistors mit Ausnahme des in dieser Reihenfolge letzten Feldeffekttransistors mit einem Kanal-Anschluss des in dieser Reihenfolge nachfolgenden Feldeffekttransistors elektrisch leitend verbunden ist, so dass die Feldeffekttransistoren in Reihe geschaltet und ein Kanal-Anschluss des in der Reihenfolge ersten Feldeffekttransistors und ein Kanal-Anschluss des in der Reihenfolge letzten Feldeffekttransistors bezüglich dieser Reihenschaltung frei sind, dadurch gekennzeichnet, dass die Gate-Spannungen (V(GN), V(GP)) so gewählt sind, dass sich stets mindestens einer der in Reihe geschalteten Feldeffekttransistoren (T(N), T(P)) unterhalb seiner Schwellenspannung befindet und auf diese Weise zwischen den freien Kanal-Anschlüssen des ersten Feldeffekttransistors und des letzten Feldeffekttransistors ein Widerstand ausgebildet ist.
  2. Schaltungsanordnung nach Anspruch 1, bei der zwei NMOS-Feldeffekttransistoren (T(N)1, T(N)2) und ein PMOS-Feldeffekttransistor (T(P)) vorhanden sind oder

    zwei PMOS-Feldeffekttransistoren und ein NMOS-Feldeffekttransistor vorhanden sind und

    so in Reihe geschaltet sind, dass ein PMOS-Feldeffekttransistor (T(P)) zwischen zwei NMOS-Feldeffekttransistoren (T(N)1, T(N)2) bzw. ein NMOS-Feldeffekttransistor zwischen zwei PMOS-Feldeffekttransistoren angeordnet ist.
  3. Schaltungsanordnung nach Anspruch 2, bei der die Gate-Spannungen (V(GN)) der beiden NMOS-Feldeffekttransistoren (T(N)1, T(N)2) bzw. der beiden PMOS-Feldeffekttransistoren gleich gewählt sind und die Gate-Spannung (V(GP)) des komplementären Feldeffekttransistors (T(P)) davon abweichend gewählt ist.
  4. Schaltungsanordnung nach Anspruch 2 oder 3, bei der zwei NMOS-Feldeffekttransistoren (T(N)1, T(N)2) mit einem PMOS-Feldeffekttransistor (T(P)) in Reihe geschaltet sind und eine Offset-Spannung (V(OFF)) zwischen einer an den NMOS-Feldeffekttransistoren (T(N)1, T(N)2) anliegenden Gate-Spannung (V(GN)) und der an dem PMOS-Feldeffekttransistor (T(P)) anliegenden Gate-Spannung (V(GP)) vorgesehen ist.
  5. Schaltungsanordnung nach Anspruch 4, bei der einer der freien Kanal-Anschlüsse auf der Offset-Spannung (V(OFF)) liegt.
  6. Schaltungsanordnung nach Anspruch 1, bei der ein NMOS-Feldeffekttransistor (T(N)) und ein PMOS-Feldeffekttransistor (T(P)) vorhanden sind,

    eine Offset-Spannung (V (OFF)) zwischen der an dem NMOS-Feldeffekttransistor (T(N)) anliegenden Gate-Spannung (V(GN)) und der an dem PMOS-Feldeffekttransistor (T(P)) anliegenden Gate-Spannung (V(GP)) vorgesehen ist und

    einer der freien Kanal-Anschlüsse auf der Offset-Spannung (V(OFF)) liegt.
  7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, bei der

    ein Kondensator (C) vorhanden ist und

    der Kondensator (C) mit dem durch die in Reihe geschalteten Feldeffekttransistoren gebildeten Widerstand zu einem RC-Filter verbunden ist.
  8. Schaltungsanordnung nach Anspruch 1, bei der zwei NMOS-Feldeffekttransistoren (T(N)1, T(N)2) und zwei PMOS-Feldeffekttransistoren (T(P)1, T(P)2) vorhanden und so in Reihe geschaltet sind, dass die NMOS-Feldeffekttransistoren (T(N)1, T(N)2) zwischen den PMOS-Feldeffekttransistoren (T(P)1, T(P)2) angeordnet sind oder die PMOS-Feldeffekttransistoren (T(P)1, T(P)2) zwischen den NMOS-Feldeffekttransistoren (T(N)1, T(N)2) angeordnet sind, und zwischen einem jeweiligen Eingang (IN(P), IN(N)) der Schaltung und einem freien Kanal-Anschluss eines PMOS-Feldeffekttransistors (T(P)1, T(P)2) beziehungsweise eines NMOS-Feldeffekttransistors (T(N)1, T(N)2) jeweils ein Kondensator (C1, C2) vorhanden ist.
  9. Schaltungsanordnung nach Anspruch 8, bei der

    die Gate-Spannungen (V(GN)) der beiden NMOS-Feldeffekttransistoren (T(N)1, T(N)2) gleich gewählt sind,

    die Gate-Spannungen (V(GP)) der beiden PMOS-Feldeffekttransistoren (T(P)1, T(P)2) gleich gewählt sind und

    die Gate-Spannung (V(GN)) der beiden NMOS-Feldeffekttransistoren (T(N)1, T(N)2) und die Gate-Spannung (V(GP)) der beiden PMOS-Feldeffekttransistoren (T(P)1, T(P)2) voneinander abweichend gewählt sind.
  10. Schaltungsanordnung nach Anspruch 8 oder 9, bei der eine Offset-Spannung (V (OFF)) zwischen einer an den NMOS-Feldeffekttransistoren (T(N)1, T(N)2) anliegenden Gate-Spannung (V(GN)) und einer an den PMOS-Feldeffekttransistoren (T(P)1, T(P)2) anliegenden Gate-Spannung (V(GP)) vorgesehen ist.
  11. Schaltungsanordnung nach einem der Ansprüche 8 bis 10, die als Teil einer Differenzstufe eingesetzt ist.
Es folgen 4 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com