PatentDe  


Dokumentenidentifikation DE102004036283A1 09.06.2005
Titel Phaseninterpolationsschaltung zur Verminderung von Taktversatz
Anmelder NEC Electronics Corp., Kawasaki, Kanagawa, JP
Erfinder Kubo, Satoru, Kawasaki, Kanagawa, JP;
Otake, Toshikazu, Kawasaki, Kanagawa, JP
Vertreter Glawe, Delfs, Moll, Patentanwälte, 80538 München
DE-Anmeldedatum 27.07.2004
DE-Aktenzeichen 102004036283
Offenlegungstag 09.06.2005
Veröffentlichungstag im Patentblatt 09.06.2005
IPC-Hauptklasse H03K 5/14
Zusammenfassung Ein Phaseninterpolatorschaltkomplex besteht aus einer Verzögerungsleitung (2) und einer Phasenmischschaltung (1). Die Verzögerungsleitung (2) verzögert ein erstes Eingangstaktsignal (IN1) zum Entwickeln eines ersten verzögerten Taktsignals (IN'). Die Phasenmischschaltung (1) umfasst einen ersten Inverter (1a), der das verzögerte Taktsignal (IN1') empfängt, und einen zweiten Inverter (1b), der ein zweites Eingangstaktsignal (IN2) empfängt, das von dem ersten Eingangstaktsignal (IN1) phasenversetzt ist. Die Ausgänge des ersten und zweiten Inverters (1a, 1b) sind zusammen gekoppelt. Der Phaseninterpolatorschaltkomplex umfasst zusätzlich mindestens eine von Konstantstromquellen: eine erste (11), die zwischen einem Stromanschluss des ersten Inverters (1a) und einer Stromversorgung angeschlossen ist, eine zweite (12), die zwischen einem Erdeanschluss des ersten Inverters (1a) und Erde angeschlossen ist, eine dritte (13), die zwischen einem Stromanschluss des zweiten Inverters (1b) und einer Stromversorgung angeschlossen ist, und eine vierte (14), die zwischen einem Erdeanschluss des zweiten Inverters (1b) und Erde angeschlossen ist.

Beschreibung[de]
1. Gebiet der Erfindung

Die vorliegende Erfindung bezieht sich allgemein auf Phaseninterpolatorschaltkomplexe, genauer ausgedrückt, auf Versatzreduzierung in Phaseninterpolatorschaltkomplexen, die für Mehrphasentakte geeignet sind.

2. Beschreibung der verwandten Technik

Takt- und Datenrückgewinnung ist eine der breit bekannten Techniken, die für Hochgeschwindigkeits-Datenübertragung verwendet wird. In einem Takt- und Datenrückgewinnung annehmenden Datenübertragungssystem reproduziert ein Empfänger ein synchronisiertes Taktsignal aus einem Datensignal, das von einem Sender empfangen wurde, unter Verwendung eines Taktgenerators, der typischerweise einen Quarzoszillator und einen Frequenzvervielfacher wie zum Beispiel eine PLL- (phase lock loop, Phasenregelkreis) Schaltung einschließt; der Sender beliefert den Empfänger mit keinem Taktsignal zum Erreichen von Synchronisierung. Eine Takt- und Datenrückgewinnungstechnik beseitigt die Notwendigkeit der Übertragung eines Hochfrequenz-Taktsignals zwischen einem Sender und einem Empfänger und vereinfacht dadurch Hochgeschwindigkeits-Datenübertragung.

Eine Takt- und Datenrückgewinnungstechnik erfordert die Erzeugung eines Hochfrequenztakts in einem Empfänger zum Erreichen von Hochgeschwindigkeits-Datenübertragung; ein Sender stößt jedoch häufig auf Schwierigkeiten beim Erzeugen von Hochfrequenztakten.

Die Verwendung von Mehrphasentakten, die eine Sequenz von Taktsignalen gleich zueinander in Phase gebracht bezeichnen, ist eine der Lösungen zum Überwinden dieser Schwierigkeit. Jedes in einer Sequenz von Mehrphasensignalen enthaltene Taktsignal darf eine niedrige Frequenz haben, und dies löst vorteilhaft das Hochfrequenzproblem.

Nichtsdestoweniger schließen bedeutende Anforderungen für Mehrphasentakte reduzierten Versatz und Jitter sowie genau gesteuerte relative Einschaltdauer ein. Genau ausgedrückt, müssen Versatz, Jitter und relative Einschaltdauer von Mehrphasentakten zwei- bis viermal so genau wie die Datenübertragungsgeschwindigkeit des Datensignals gesteuert werden.

T. Saeki offenbart einen Phaseninterpolatorschaltkomplex zum Reduzieren von Versatz von Mehrphasentakten mit einfachem Schaltungsaufbau in "A 1.3-Cycle Lock Time, Non-PLL/DLL Clock Multiplier Based on Direct Clock Cycle Interpolation for 'Clock on Demand'; Ein Nicht-PLL/DLL-Taktvervielfacher mit 1.3-Zyklussperrzeit, basierend auf direkter Taktzyklusinterpolation für "Takt auf Anfrage", IEEE Journal of Solid State Circuits, Bd. 35, Nr. 11, November 2000. 1 ist ein Schaltbild, das einen 90°-Phaseninterpolatorschaltkomplex darstellt, der durch die Ziffer 201 bezeichnet ist. Der Phaseninterpolatorschaltkomplex 201 umfasst Verzögerungsleitungen 101, 103, 105 und 107 sowie Phasenmischschaltungen 102, 104, 106 und 108. Die Verzögerungsleitungen 101, 103, 105 und 107 bestehen aus in Reihe geschalteten Invertern, während die Phasenmischschaltungen 102, 104, 106 und 108 aus einem Paar parallel geschalteter Inverter und einem Ausgangsinverter bestehen, der an den Ausgang der parallel geschalteten Inverter angeschlossen ist. Die Inverter innerhalb der Verzögerungsleitungen 101, 103, 105 und 107 sind durch Ziffern 101-n, 103-n, 105-n und 107-n bezeichnet, und die Inverter innerhalb der Phasenmischschaltungen sind mit 102-n, 104-n, 106-n und 108-n bezeichnet.

Der Phaseninterpolatorschaltkomplex 201 erreicht Interpolation einer Sequenz von vier Eingangstakten IN1 bis IN4, die in einer Idealsituation gleich in Intervallen von 90° in Phase gebracht sind. Die idealen Phasen der Takte IN1, IN2, IN3 und IN4 sind als 0°, 90°, 180° bzw. 270° definiert.

Der Betrieb des Schaltkomplexes ist wie folgt. Idealerweise sind die Verzögerungsleitungen 101, 103, 105 und 107 ausgelegt, um eine Phasenverzögerung von 90° zu liefern; die Phasenverzögerung der Verzögerungsleitungen 101, 103, 105 und 107 ist im Folgenden durch das Symbol &agr; bezeichnet. Die Verzögerungsleitungen 101, 103, 105 und 107 verzögern die Eingangstakte IN1 bis IN4 und liefern die verzögerten Takte, die durch Symbole IN1' bis IN4' bezeichnet sind, für die Phasenmischer 102, 104, 106 bzw. 108. Der Phasenmischer 102 synthetisiert den verzögerten Takt IN1' mit dem Eingangstakt IN2, um einen Ausgangstakt OUT1 zu entwickeln, der idealer Weise eine Phase von 90° hat. Dementsprechend synthetisieren die Phasenmischer 104, 106 und 108 die verzögerten Takte IN2', IN3' und IN4' mit den Eingangstakten IN3, IN4 und IN1, um Ausgangstakte OUT2, OUT3 bzw. OUT4 zu entwickeln.

Idealer Weise ist die Phase des Ausgangstakts OUT1 90°; die tatsächliche Phase des Ausgangstakts OUT1 unterscheidet sich jedoch von dem idealen Wert aufgrund der Phasenvarianzen der wsprünglichen Eingangstakte IN1 bis IN4 von den idealen Phasen und der Verzögerung des Phasenmischers 102. Genau ausgedrückt, wird die tatsächliche Phase des Ausgangstaktes OUT1 durch die folgende Formel (1-1) dargestellt:

wobei &thgr;OUT1 die Phase des Ausgangstakts OUT1 ist, &agr; die Phasenverzögerung der Verzögerungsleitung 101 ist, idealer Weise 90°, &bgr; die Phasenverzögerung des Phasenmischers 102 ist, E0 der Phasenfehler des Eingangstakts IN1 ist, welcher als die Differenz zwischen den tatsächlichen und idealen Werten der Phase des Eingangstakts IN1 definiert ist, und E90 der Phasenfehler des Eingangstakts IN2 ist. Die Formel (1-1) lehrt, dass die Phase des Ausgangstakts OUT1 von dem Mittel der Phasenfehler der Eingangstakte IN1 und IN2 abhängt.

Dementsprechend werden die Phasen der Ausgangstakte OUT2, OUT3 und OUT4 durch die folgenden Formeln (1-2) bis (1-4) dargestellt:

wobei &thgr;OUT2, &thgr;OUT3 und &thgr;OUT4 Phasen der Ausgangstakte OUT2, OUT3 und OUT4 sind, E180 der Phasenfehler des Eingangstakts IN3 ist, und E270 der Phasenfehler des Eingangstakts IN4 ist.

Die vierten Ausdrücke der Formeln (1-1) bis (1-4) zeigen an, dass der Phaseninterpolatorschaltkomplex 201 keine Interpolationen zwischen zwei Eingangstakten erreicht, deren Phasen um 180° voneinander versetzt sind.

Zum Erreichen verbesserter Interpolation, wie in 2 dargestellt ist, kann ein 180°-Interpolatorschaltkomplex 202 an die Ausgänge des 90° Phaseninterpolatorschaltkomplexes 201 angeschlossen werden. Die Konfiguration des 180°-Interpolatorschaltkomplexes 202 ist beinahe identisch zu der des 90°-Phaseninterpolatorschaltkomplexes 201, außer dass die Verzögerungsleitungen 101, 103, 105 und 107, die eine Phasenverzögerung von &agr; aufweisen, durch Verzögerungsleitungen 101', 103', 105' und 107' ersetzt werden, die eine Phasenverzögerung von 2 &agr; aufweisen. Die Verzögerungsleitungen 101', 103', 105' und 107' empfangen die Takte OUT1 bis OUT4 jeweils von dem 90°-Phaseninterpolatorschaltkomplex 201. Die Phasenmischschaltung 102 des 180°-Phaseninterpolatorschaltkomplexes 202 synthetisiert den von der Verzögerungsleitung 101' empfangenen Takt mit dem Takt OUT3 zum Entwickeln eines Augangstakts OUT1', während die Phasenmischschaltung 106 den von der Verzögerungsleitung 105' empfangenen Takt mit dem Takt OUT1 zum Entwickeln eines Ausgangstakts OUT3' synthetisiert. Dementsprechend synthetisiert die Phasenmischschaltung 104 den von der Verzögerungsleitung 103' empfangenen Takt mit dem Takt OUT4 zum Entwickeln eines Ausgangstakts OUT2' innerhalb des 180°-Phaseninterpolatorschaltkomplexes 202, während die Phasenmischschaltung 108 den von der Verzögerungsleitung 107' empfangenen Takt mit dem Takt OUT2 zum Entwickeln eines Ausgangstakts OUT4' synthetisiert.

Die Phasen des Ausgangstakts OUT1' bis OUT4' werden durch die folgenden Formeln (2-1) bis (2-4) dargestellt:

wobei &thgr;OUT1', &thgr;OUT2', &thgr;OUT3' und &thgr;OUT4', die Phasen der Ausgangstakte OUT1', OUT2', OUT3' und OUT4' sind.

Die Formeln (2-1) bis (2-4) geben an, dass die Phasen der Ausgangstakte OUT1', OUT2', OUT3' und OUT4' gemeinsam von dem Mittel der Phasenfehler der Eingangstakte IN 1 bis IN4 abhängen und daher die Ausgangstakte OUT1', OUT2', OUT3' und OUT4' frei von Taktversätzen sind.

Obwohl die von den in den 1 und 2 gezeigten Schaltkomplexen erhaltenen resultierenden Ausgangstakte wirksam zum Reduzieren von Versatz sind, können sie unerwünscht unglatte Wellenformen aufweisen, einschließlich stufenartiger Wellenformen, wenn die Eingangstakte reduzierte Anstiegs- und/oder Abfallzeiten aufweisen.

Zusätzlich können die konventionellen Schaltkomplexe unter unzureichender Interpolation aufgrund der unvermeidbaren Herstellungsvariation und den Änderungen in der Betriebstemperatur sowie der Stromversorgungsspannung leiden; diese verursachen unerwünschte Änderungen in den Phasenverzögerungen der Verzögerungsleitungen und der Phasenmischschaltungen.

Außerdem umfassen jüngste Anforderungen die Erzeugung von Mehrphasentakten mit höheren Frequenzen, und dies erfordert eine Reduzierung in den unerwünschten Änderungen in den Phasenverzögerungen der Verzögerungsleitungen und der Phasenmischschaltungen.

Deshalb besteht eine Notwendigkeit zur Schaffung eines Phaseninterpolatorschaltkomplexes, der Glätte in den Wellenformen der resultierenden Mehrphasentakte verbessert und stabile Interpolation dadurch erreicht, dass er nicht dem Einfluss der Herstellungsvarianz und den Änderungen in der Betriebstemperatur und der Stromversorgungsspannung unterliegt.

Zusammenfassung der Erfindung

Die vorliegende Erfindung ist allgemein auf eine verbesserte Phaseninterpolationsarchitektur gerichtet.

Genauer ausgedrückt, besteht eine Aufgabe der vorliegenden Erfindung in der Schaffung eines Phaseninterpolatorschaltkomplexes zum Erreichen stabilisierter Interpolation von Mehrphasentakten mit reduzierten Taktversätzen.

Eine andere Aufgabe der vorliegenden Erfindung besteht in der Schaffung eines Phaseninterpolatorschaltkomplexes, der Glätte in den Wellenformen der resultierenden Mehrphasentakte verbessert.

In einem Aspekt der vorliegenden Erfindung besteht ein Phaseninterpolatorschaltkomplex aus einer Verzögerungsleitung, einer Phasenmischschaltung, sowie mindestens einer einer ersten bis vierten Konstantstromquelle. Die Verzögerungsleitung verzögert ein erstes Eingangstaktsignal zum Entwickeln eines verzögerten Taktsignals. Die Phasenmischschaltung umfasst einen ersten Inverter, der das verzögerte Eingangstaktsignal empfängt, und einen zweiten Inverter, der ein zweites Eingangstaktsignal phasenversetzt von dem ersten Eingangstaktsignal empfängt. Die Ausgänge des ersten und zweiten Inverters werden gemeinsam zusammengekoppelt. Die erste Konstantstromquelle ist zwischen einem Stromanschluss des ersten Inverters und einer Stromversorgung angeschlossen. Die zweite Konstantstromquelle ist zwischen einem Erdeanschluss des ersten Inverters und Erde angeschlossen. Die dritte Konstantstromquelle ist zwischen einem Stromanschluss des zweiten Inverters und einer Stromversorgung angeschlossen.

Schließlich ist die vierte Konstantstromquelle zwischen einem Erdeanschluss des zweiten Inverters und Erde angeschlossen.

Die erste Konstantstromquelle entwickelt vorzugsweise einen Pull-up-Strom durch den ersten Inverter, so dass eine Anstiegszeit des ersten Inverters verglichen mit einer intrinsischen Anstiegszeit des ersten Inverters erhöht wird.

Dementsprechend entwickelt die zweite Konstantstromquelle vorzugsweise einen Pull-down-Strom durch den ersten Inverter, so dass eine Abfallzeit des ersten Inverters verglichen mit einer intrinsischen Abfallzeit des ersten Inverters erhöht wird.

Außerdem entwickelt die dritte Konstantstromquelle vorzugsweise einen Pull-up-Strom durch den zweiten Inverter, so dass eine Anstiegszeit des zweiten Inverters verglichen mit einer intrinsischen Anstiegszeit des zweiten Inverters erhöht wird.

Es ist ferner zu bevorzugen, dass die vierte Konstantstromquelle einen Pull-down-Strom durch den zweiten Inverter entwickelt, so dass eine Abfallzeit des zweiten Inverters verglichen mit einer intrinsischen Abfallzeit des zweiten Inverters erhöht wird.

Die erste Konstantstromquelle hat vorzugsweise eine kleinere Treiberstärke als die eines Pull-up-Transistors innerhalb des ersten Inverters.

Dementsprechend hat die zweite Konstantstromquelle vorzugsweise eine kleinere Treiberstärke als die eines Pull-down-Transistors innerhalb des ersten Inverters.

Außerdem hat die dritte Konstantstromquelle vorzugsweise eine kleinere Treiberstärke als die eines Pull-up-Transistors innerhalb des zweiten Inverters.

Es ist ferner zu bevorzugen, dass die vierte Konstantstromquelle eine kleinere Treiberstärke als die eines Pull-down-Transistors innerhalb des zweiten Inverters hat.

Wenn die Verzögerungsleitung in Reihe geschaltete Inverter einschließt, umfasst die Verzögerungsleitung ferner Pull-up-Konstantstromquellen, die jeweils zwischen Stromanschlüssen der in Reihe geschalteten Inverter und einer Stromversorgung angeschlossen sind. Die Pull-up-Konstantstromquellen entwickeln Pull-up-Ströme jeweils durch die in Reihe geschalteten Inverter. In einer bevorzugten Ausführungsform sind die Pull-up-Ströme variabel.

Es ist ferner zu bevorzugen, dass die Verzögerungsleitung weiter Pull-down-Konstantstromquellen einschließt, die jeweils zwischen Erdeanschlüsse der in Reihe geschalteten Inverter und Erde angeschlossen sind. Die Pull-down-Konstantstromquellen entwickeln jeweils Pull-down-Ströme durch die in Reihe geschalteten Inverter. In einer bevorzugten Ausführungsform sind die Pull-down-Ströme variabel.

In einer Ausführungsform umfasst die Phasenmischschaltung ferner einen dritten Inverter mit einem Eingang, der an die zusammen gekoppelten Ausgänge des ersten und zweiten Inverters angeschlossen ist. In diesem Fall ist es zu bevorzugen, dass die Phasenmischschaltung ferner eine fünfte Konstantstromquelle angeschlossen zwischen einem Stromanschluss des dritten Inverters und einer Stromversorgung einschließt. Es ist auch zu bevorzugen, dass die Phasenmischschaltung ferner eine sechste Konstantstromquelle angeschlossen zwischen einem Erdeanschluss des dritten Inverters und Erde aufweist.

Die ersten und zweiten Eingangstaktsignale können voneinander um 360°/2n phasenversetzt sein, wobei n eine ganze Zahl darstellt.

Kurze Beschreibung der Zeichnungen

1 ist ein Schaltbild, das einen konventionellen Phaseninterpolatorschaltkomplex darstellt;

2 ist ein Schaltbild, das einen anderen konventionellen Phaseninterpolatorschaltkomplex darstellt;

3 ist ein Schaltbild, das einen Phaseninterpolatorschaltkomplex in einer ersten Ausführungsform der vorliegenden Erfindung darstellt;

4 ist ein Schaltbild, das eine Phasenmischschaltung in der ersten Ausführungsform darstellt;

5 ist ein Schaltbild, das einen exemplarischen Aufbau von Konstantstromquellen in der ersten Ausführungsform darstellt;

6 ist ein Schaltbild, das einen Phaseninterpolatorschaltkomplex in einer alternativen Ausführungsform darstellt;

7 ist ein Schaltbild, das einen Phaseninterpolatorschaltkomplex in einer anderen alternativen Ausführungsform darstellt;

8 ist ein Schaltbild, das einen Phaseninterpolatorschaltkomplex in einer zweiten Ausführungsform der vorliegenden Erfindung darstellt;

9 ist ein Schaltbild, das einen Phaseninterpolatorschaltkomplex in einer alternativen Ausführungsform darstellt;

10 ist ein Schaltbild, das einen Phaseninterpolatorschaltkomplex in einer anderen alternativen Ausführungsform darstellt;

11 ist ein Schaltbild, das einen Phaseninterpolatorschaltkomplex in einer dritten Ausführungsform der vorliegenden Erfindung darstellt;

12 ist ein Schaltbild, das einen Phaseninterpolatorschaltkomplex in einer alternativen Ausführungsform darstellt;

13 ist ein Schaltbild, das einen Phaseninterpolatorschaltkomplex in einer anderen alternativen Ausführungsform darstellt;

14 ist ein Schaltbild, das einen Phaseninterpolatorschaltkomplex in einer vierten Ausführungsform der vorliegenden Erfindung darstellt;

15 ist ein Schaltbild, das einen Phaseninterpolatorschaltkomplex in einer alternativen Ausführungsform darstellt;

16 ist ein Schaltbild, das einen Phaseninterpolatorschaltkomplex in einer anderen alternativen Ausführungsform darstellt;

17 ist ein Schaltbild, das einen Phaseninterpolatorschaltkomplex in einer fünften Ausführungsform der vorliegenden Erfindung darstellt;

18 ist ein Schaltbild, das einen Phaseninterpolatorschaltkomplex in einer alternativen Ausführungsform darstellt;

19 ist ein Schaltbild, das einen Phaseninterpolatorschaltkomplex in einer anderen alternativen Ausführungsform darstellt;

20 ist ein Schaltbild, das einen exemplarischen Aufbau von Konstantstromquellen in der vierten Ausführungsform darstellt.

Beschreibung der bevorzugten Ausführungsformen

Im Folgenden sind bevorzugte Ausführungsform der vorliegenden Erfindung detailliert unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.

Erste Ausführungsform

In einer ersten Ausführungsform, wie sie in 3 gezeigt ist, besteht ein Phaseninterpolatorschaltkomplex für Mehrphasentakte aus vier Verzögerungsleitungen 2, 4, 6 und 8 und vier Phasenmischschaltungen 1, 3, 5 und 7. Die Verzögerungsleitungen 2, 4, 6 und 8 bestehen aus in Reihe geschalteten Invertern. In 3 sind die Inverter innerhalb der Verzögerungsleitung 2 durch Ziffern 2a bis 2d bezeichnet, die Inverter innerhalb der Verzögerungsleitung 4 sind durch Ziffern 4a bis 4d bezeichnet, die Inverter innerhalb der Verzögerungsleitung 6 sind durch Ziffern 6a bis 6d bezeichnet, und die Inverter innerhalb der Verzögerungsleitung 8 sind durch Ziffern 8a bis 8d bezeichnet.

Die Verzögerungsleitungen 2, 4, 6 und 8 empfangen Eingangstaktsignale IN1, IN2, IN3 und IN4, die in einem Idealzustand gleichmäßig bei konstanten Intervallen von 90° in Phase gebracht sind; wobei die idealen Phasen der Eingangstaktsignale IN1, IN2, IN3 und IN4 als 0°, 90°, 180° bzw. 270° definiert sind. Die Verzögerungsleitungen 2, 4, 6, und 8 liefern eine Verzögerung von 90° für die Eingangstaktsignale IN1, IN2, IN3 und IN4. Die verzögerten Taktsignale, die durch Ziffern IN1', IN2', IN3' und IN4' bezeichnet sind, werden in die Phasenmischschaltungen 1, 3, 5 und 7 eingegeben.

Die Phasenmischer 1, 3, 5 und 7 synthetisieren die verzögerten Taktsignale IN1', IN2', IN3' und IN4' mit den originalen Taktsignalen IN2, IN3, IN4 und IN1 zum Entwickeln von Ausgangstaktsignalen OUT1, OUT2, OUT3 bzw. OUT4.

Genau ausgedrückt, umfasst der Phasenmischer 1 parallel geschaltete Inverter 1a und 1b sowie einen Ausgangsinverter 1c mit einem Eingang, der an die Ausgänge der Inverter 1a und 1b angeschlossen ist. Der Stromanschluss des Inverters 1a ist an eine Stromversorgung durch eine Konstantstromquelle 11 angeschlossen, und der Erdeanschluss des Inverters 1a ist durch eine Konstantstromquelle 12 an Erde angeschlossen. Genauer ausgedrückt, wie in 4 gezeigt, entwickelt die Konstantstromquelle 11 einen konstanten Pull-up-Strom durch einen Pull-up-Transistor 1a-1 innerhalb des Inverters 1a, während die Konstantstromquelle 12 einen konstanten Pull-down-Strom durch einen Pull-down-Transistor 1a-2 entwickelt. In einer bevorzugten Ausführungsform wird ein PMOS-Transistor als der Pull-up-Transistor 1a-1 verwendet, und ein NMOS-Transistor wird als der Pull-down-Transistor 1a-2 verwendet. Dementsprechend ist der Stromanschluss des Inverters 1b an eine Stromversorgung durch eine Konstantstromquelle 13 angeschlossen, und der Erdeanschluss des Inverters 1b ist durch eine Konstantstromquelle 14 an Erde angeschlossen. Die Konstantstromquelle 13 entwickelt einen Pull-up-Strom durch einen Pull-up-Transistor 1b-1 innerhalb des Inverters 1b, während die Konstantstromquelle 14 einen Pull-down-Strom durch einen Pull-down-Transistor 1b-2 entwickelt.

Erneut bezugnehmend auf 3, ist die Konfiguration der Phasenmischer 3, 5 und 7 identisch mit dem Phasenmischer 1. Der Phasenmischer 3 besteht aus Invertern 3a, 3b und 3c und Konstantstromquellen 31 bis 34. der Phasenmischer 5 besteht aus Invertern 5a, 5b und 5c und Konstantstromquellen 51 bis 54. Schließlich besteht der Phasenmischer 7 aus Invertern 7a, 7b und 7c und Konstantstromquellen 71 bis 74.

Die Konstantstromquellen 11 bis 14, 31 bis 34, 51 bis 54 und 71 bis 74 sind wichtig zum Erreichen stabilisierter Interpolation der Taktsignale IN1 bis IN4 unter Verwendung der Phasenmischschaltungen 1, 3, 5 und 7.

Für die Phasenmischschaltung 1, zum Beispiel, stabilisieren die Konstantstromquellen 11 bis 14 die Verzögerungszeiten der Inverter 1a und 1b innerhalb der Phasenmischschaltungen 1, und dadurch wird wirksam stabilisierte Interpolation der Taktsignale IN1 und IN2 erreicht.

Genau ausgedrückt, regelt die Konstantstromquelle 11 den Pull-up-Strom durch den Inverter 1a auf einen gewünschten Wert und stabilisiert auf diese Weise die Anstiegszeit des Ausgangs des Inverters 1a. Dementsprechend regelt die Konstantstromquelle 12 den Pull-down-Strom durch den Inverter 1a auf einen gewünschten Wert, und stabilisiert dadurch die Abfallzeit des Ausgangs des Inverters 1a. Dies führt zur Stabilisierung der Verzögerungszeit des Inverters 1a.

Das gleiche gilt für die Konstantstromquellen 13 und 14. Die Konstantstromquelle 13 stabilisiert die Anstiegszeit des Ausgangs des Inverters 1b, und die Konstantstromquelle 14 stabilisiert die Abfallzeit des Ausgangs des Inverters 1b. Dementsprechend stabilisieren die Konstantstromquellen 13 und 14 wirksam die Verzögerungszeit des Inverters 1b.

Stabilisierung der Verzögerungszeiten der Inverter 1a und 1b führt zu stabilisierter Interpolation zwischen den Taktsignalen IN1 und IN2.

Dementsprechend erreichen die Konstantstromquellen 31 bis 34, 51 bis 54, und 71 bis 74 wirksam stabilisierte Interpolationen zwischen den Taktsignalen IN2 und IN3, zwischen den Taktsignalen IN3 und IN4 sowie zwischen den Taktsignalen IN4 und IN1.

In einer bevorzugten Ausführungsform wirken die Konstantstromquellen 11 bis 14 als Strombegrenzer zum Erhöhen der Anstiegs- und Abfallzeiten der Inverter 1a und 1b über die intrinsischen Anstiegszeiten derselben; die intrinsischen Anstiegszeiten sind als die Anstiegszeiten der Inverterausgänge für den Fall definiert, wenn die Stromanschlüsse der Inverter 1a und 1b direkt an Stromversorgungen angeschlossen sind. Eine solche Konfiguration erzielt wirksam geglättete Wellenformen der Ausgangstaktsignale OUT1. Die erhöhten Anstiegszeiten der Inverter 1a und 1b glätten die Anstiegsflankenwellenformen der von den Invertern 1a und 1b ausgegebenen Taktsignale. Dementsprechend glätten die erhöhten Abfallzeiten der Inverter 1a und 1b die abfallenden Flankenwellenformen der von den Invertern 1a und 1b ausgegebenen Taktsignale. Dies verhindert die stufenartigen Wellenformen, die sich an dem Ausgangstaktsignal OUT1 zeigen.

Mit anderen Worten, wie in 4 gezeigt ist, regelt die Konstantstromquelle 11 den Pull-up-Strom durch den Pull-up-Transistor 1a-1 unter den maximalen Strom, den die Treiberstärke des Pull-up-Transistors 1a-1 zulässt; die Treiberstärke der Konstantstromquelle 11 ist kleiner als die des Pull-up-Transistors 1a-1. Dementsprechend ist die Treiberstärke der Konstantstromquelle 12 kleiner als die des Pull-down-Transistors 1a-2.

Das gleiche gilt für die Konstantstromquellen 13 und 14. Die Treiberstärken der Konstantstromquellen 13 und 14 sind kleiner als diejenigen der Pull-up- und Pull-down-Transistoren 1b-1 bzw. 1b-2.

Zum Erreichen verbesserter Interpolation kann eine andere Taktzuführschaltung, bei der die Phasenverzögerung der Verzögerungsleitungen auf 180° modifiziert ist, an die Ausgänge der Taktzuführschaltung von 3 in der gleichen Weise wie der in 2 gezeigte Schaltkomplex angeschlossen werden. Dies erreicht wirksam Interpolationen zwischen Taktsignalen, die bei Intervallen von 180° in Phase gebracht sind.

5 ist ein Schaltbild einer bevorzugten Konfiguration der Phasenmischschaltung 1. In einer bevorzugten Ausführungsform umfassen die Konstantstromquellen 11 und 13 PMOS-Transistoren 11a und 13a, deren Gatespannungen auf eine stabilisierte Spannung V1 geregelt sind, während die Konstantstromquellen 12 und 14 NMOS-Transistoren 12a und 14a einschließen, deren Gatespannungen auf eine stabilisierte Spannung V2 geregelt sind. Die PMOS-Transistoren 11a und 13a sind zwischen Stromversorgungen und die Stromanschlüsse der Inverter 1a und 1b geschaltet, und die NMOS-Transistoren 12a und 14a sind zwischen Erde und die Erdeanschlüsse der Inverter 1a und 1b geschaltet.

Die stabilisierten Spannungen V1 und V2 werden durch eine stabilisierte Spannungsquelle 9 entwickelt. Die stabilisierte Spannungsquelle 9 umfasst eine Konstantstromquelle 91, NMOS-Transistoren 92 und 93 sowie einen PMOS-Transistor 94. Die Sources der NMOS-Transistoren 92 und 93 sind gemeinsam an Erde angeschlossen, und die Gates der NMOS-Transistoren 92 und 93 sind aneinander gekoppelt. Zusätzlich ist der Drain des NMOS-Transistors 92 an das Gate desselben angeschlossen. Der Drain des NMOS-Transistors 93 ist an einen Drain des PMOS-Transistors 94 angeschlossen. Der Drain des PMOS-Transistors 94 ist auch an das Gate desselben angeschlossen. Die Source des PMOS-Transistors 94 ist an eine Stromversorgung angeschlossen.

Die stabilisierte Spannungsquelle 9 arbeitet wie im Folgenden beschrieben. Die Konstantstromquelle 91 entwickelt einen Konstantstrom I1 durch den NMOS-Transistor 92. Der Konstantstrom I1 entwickelt die stabilisierte Spannung V2 am Gate des NMOS-Transistors 92. Der NMOS-Transistor 92 und die NMOS-Transistoren 12a und 14a bilden Stromspiegel, und daher werden stabilisierte Ströme, die identisch mit dem Konstantstrom I1 oder proportional zu diesem sind, durch die NMOS-Transistoren 12a und 14a entwickelt. Zusätzlich bilden der NMOS-Transistor 92 und der NMOS-Transistor 93 einen anderen Stromspiegel, und deshalb wird ein Strom identisch mit dem Konstantstrom I1 durch den PMOS-Transistor 94 entwickelt. Der Konstantstrom durch den PMOS-Transistor 94 entwickelt die stabilisierte Spannung V1 am Gate des PMOS-Transistors 94. Der PMOS-Transistor 94 und die PMOS-Transistoren 11a und 11a bilden Stromspiegel, und deshalb werden stabilisierte Ströme identisch mit dem Konstantstrom I1 oder proportional zu diesem durch die PMOS-Transistoren 11a und 13a entwickelt.

Ein vorteilhaftes Merkmal der stabilisierten Spannungsquelle 9 besteht darin, dass die stabilisierte Spannungsquelle 9 beinahe unabhängig von dem Einfluss der Herstellungsvariation sowie Änderungen in der Betriebstemperatur und der Stromversorgungsspannung ist. Die Tatsache, dass die stabilisierte Spannungsquelle 9 die Stromspiegelarchitektur annimmt, erlaubt der stabilisierten Spannungsquelle 9, effektiv selbstgesteuert zu sein, und beseitigt dadurch automatisch die Einflüsse der unerwünschten Herstellungsvarianz sowie der Änderungen in der Betriebstemperatur und der Stromversorgungsspannung. Dies stabilisiert effektiv die Spannungen V1 und V2 und stabilisiert dadurch die Pull-up- und Pull-down-Ströme der Inverter 1a und 1b auf gewünschte Werte. Die Stabilisierung der Pull-up- und Pull-down-Ströme der Inverter 1a und 1b ist für den stabilen Betrieb der Phasenmischschaltung 1 bevorzugt.

Die in 5 gezeigte Konfiguration kann für die verbleibenden Phasenmischschaltungen 3, 5 und 7 gelten. In diesem Fall kann die stabilisierte Spannungsquelle 9 durch alle Phasenmischschaltungen 1, 3, 5 und 7 geteilt werden.

In einer alternativen Ausführungsform, wie in 6 gezeigt ist, können die Konstantstromquellen 12, 14, 32, 34, 52, 54, 72 und 74, die zum Entwickeln der Pull-down-Ströme verwendet werden, aus den Phasenmischschaltungen 1, 3, 5 und 7 entfernt werden. In diesem Fall werden die Erdeanschlüsse der Inverter 1a, 1b, 3a, 3b, 5a, 5b, 7a und 7b direkt an Erde angeschlossen. Obwohl die Abfallzeiten der Inverter nicht stabilisiert werden, ist dieser Aufbau dennoch wirksam für stabile Steuerung der Anstiegszeiten der Inverter, und daher nützlich zum Stabilisieren der Interpolationen der Taktsignale NI1 bis IN4.

In einer anderen alternativen Ausführungsform, wie in 7 gezeigt ist, können die Konstantstromquellen 11, 13, 31, 33, 51, 53, 71 und 73, die zum Entwickeln der Pull-up-Ströme verwendet werden, aus den Phasenmischschaltungen 1, 3, 5 und 7 anstelle der Konstantstromquellen 12, 14, 32, 34, 54, 72 und 74 entfernt werden. Dieser Aufbau ist weiterhin wirksam für stabile Steuerung der Abfallzeiten der Inverter und daher nützlich zum Stabilisieren der Interpolationen der Taktsignale IN1 bis IN4.

Zweite Ausführungsform

In einer zweiten Ausführungsform, wie sie in 8 gezeigt ist, werden Konstantstromquellen, bezeichnet durch die Ziffern 21 bis 28, 41 bis 48, 61 bis 68 und 81 bis 88, zusätzlich an die Strom- und Erdeanschlüsse der in Reihe geschalteten Inverter innerhalb der Verzögerungsleitungen 2, 4, 6 und 8 angeschlossen. Die Konstantstromquellen 21 bis 28, 41 bis 48, 61 bis 68 und 81 bis 88 regeln wirksam die Pull-up- und Pull-down-Ströme, das heißt die Anstiegs-/Abfallzeiten der in Reihe geschalteten Inverter innerhalb der Verzögerungsleitungen 2, 4, 6 und 8 und stabilisieren dadurch die Verzögerungszeiten der Verzögerungsleitungen 2, 4, 6 und 8 gegen die unerwünschte Herstellungsvarianz und die Änderungen in der Betriebstemperatur und der Stromversorgungsspannung. Dies reduziert effektiv den Taktversatz zwischen den Ausgangstaktsignalen OUT1 bis OUT4.

In einer alternativen Ausführungsform, wie in 9 gezeigt ist, können die Konstantstromquellen zwischen den in Reihe geschalteten Invertern und Erde, gekennzeichnet durch die Ziffern 22, 24, 26, 28, 42, 44, 46, 48, 62, 64, 66, 68, 82, 84, 86 und 88 aus den Verzögerungsleitungen 2, 4, 6 und 8 entfernt werden. Obwohl dieser Aufbau unwirksam zum Regeln der Abfallzeiten ist, regelt dieser Aufbau wirksam die Anstiegszeiten der in Reihe geschalteten Inverter, und stabilisiert dadurch die Verzögerungszeiten der Verzögerungsleitungen 2, 4, 6 und 8.

In einer anderen alternativen Ausführungsform, wie sie in 10 gezeigt ist, können die Konstantstromquellen zwischen den in Reihe geschalteten Invertern und der Stromversorgung, die durch die Ziffern 21, 23, 25, 27, 41, 43, 45, 47, 61, 63, 65, 67, 81, 83, 85 und 87 bezeichnet sind, aus den Verzögerungsleitungen 2, 4, 6 und 8 anstelle der Konstantstromquellen 22, 24, 26, 28, 42, 44, 46, 48, 62, 64, 66, 68, 62, 64, 66 und 68 entfernt werden. Obwohl dieser Aufbau unwirksam zum Regeln der Anstiegszeiten der in Reihe geschalteten Inverter ist, regelt er weiterhin wirksam die Abfallzeiten und stabilisiert dadurch die Verzögerungszeiten der Verzögerungsleitungen 2, 4, 6 und 8.

Dritte Ausführungsform

In einer dritten Ausführungsform, wie sie in 11 gezeigt ist, umfasst jede der Phasenmischschaltungen 1, 3, 5, 7 zusätzlich ein Paar Konstantstromquellen, von denen eine zwischen dem Stromanschluss des Ausgangsinverters und der Stromversorgung, und die andere zwischen den Erdenanschluss und Erde angeschlossen ist; die an die Stromanschlüsse der Ausgangsinverter angeschlossenen Konstantstromquellen sind durch Ziffern 15, 35, 55 und 75 bezeichnet, und die an die Erdeanschlüsse angeschlossenen Konstantstromquellen sind durch Ziffern 16, 36, 56 und 76 bezeichnet.

Die zusätzlichen Konstantstromquellen 15, 16, 35, 36, 55, 56, 75 und 76 regeln wirksam die Pull-up- und Pull-down-Ströme, das heißt die Anstiegs-/Abfallzeiten der Ausgangsinverter 1c, 3c, 5c und 7c innerhalb der Phasenmischschaltung 1, 3, 5 und 7 und stabilisieren auf diese Weise die Verzögerungszeiten der Phasenmischschaltungen 1, 3, 5 und 7 gegen die unerwünschte Herstellungsvarianz und die Änderungen in der Betriebstemperatur und der Stromversorgungsspannung. Dies reduziert wirksam den Taktversatz zwischen den Ausgangstaktsignalen OUT1 und OUT4.

Der in 11 gezeigte Aufbau, in dem alle der Inverter durch die Konstantstromquellen an die Stromversorgung und Erde angeschlossen sind, ist auch wirksam zum Reduzieren der Einflüsse des Stromrauschens auf die Ausgangstaktsignale OUT1 bis OUT4 aufgrund der erhöhten Impedanz zwischen den Invertern und der Stromversorgung und der zwischen den Invertern und Erde.

In einer alternativen Ausführungsform, wie in 12 gezeigt ist, können die Konstantstromquellen zwischen den Ausgangsinvertern und Erde, die durch Ziffern 16, 36, 56 und 76 bezeichnet sind, aus den Phasenmischschaltungen 1, 3, 5 und 7 entfernt werden. Obwohl dieser Aufbau unwirksam zum Regeln der Abfallzeiten der Ausgangsinverter 1c, 3c, 5c und 7c ist, regelt er weiterhin wirksam die Anstiegszeiten und stabilisiert dadurch die Verzögerungszeiten der Phasenmischschaltungen 1, 3, 5 und 7.

In einer anderen alternativen Ausführungsform, wie sie in 13 gezeigt ist, können die Konstantstromquellen zwischen den Ausgangsinvertern und der Stromversorgung, die durch Ziffern 15, 35, 55 und 75 bezeichnet sind, aus den Phasenmischschaltungen 1, 3, 5 und 7 anstelle der Konstantstromquellen 16, 36, 56 und 76 entfernt werden. Obwohl dieser Aufbau unwirksam zum Regeln der Anstiegszeiten der Ausgangsinverter 1c, 3c, 5c und 7c ist, regelt er weiterhin wirksam die Abfallzeiten und stabilisiert dadurch die Verzögerungszeiten der Phasenmischschaltungen 1, 3, 5 und 7.

Vierte Ausführungsform

In einer vierten Ausführungsform, wie sie in 14 gezeigt ist, sind variable Stromquellen, bezeichnet durch die Ziffern 21' bis 28', 41' bis 48', 61' bis 68' und 81' bis 88', zusätzlich an die Strom- und Erdeanschlüsse der in Reihe geschalteten Inverter innerhalb der Verzögerungsleitungen 2, 4, 6 und 8 angeschlossen. Die variablen Stromquellen 21' bis 28', 41' bis 48', 61' bis 68' und 81' bis 88' regeln wirksam die Anstiegs/Abfallzeiten der in Reihe geschalteten Inverer innerhalb der Verzögerungsleitungen 2, 4, 6 und 8 und stabilisieren dadurch die Verzögerungszeiten der Verzögerungsleitungen 2, 4, 6 und 8.

Außerdem gestalten die variablen Stromquellen 21' bis 28', 41' bis 48', 61' bis 68' und 81' bis 88' die Verzögerungszeiten der Verzögerungsleitungen 2, 4, 6 und 8 einstellbar durch Steuern der Pull-up- und Pull-down-Ströme durch die in Reihe geschalteten Inverter, und ermöglichen auf diese Weise Anpassung des Phaseninterpolatorschaltkomplexes in dieser Ausführungsform, um bei verschiedenen Frequenzen zu arbeiten. Es soll festgestellt werden, dass die Änderung in der Betriebsfrequenz Modifizierung der Verzögerungsleitungen 2, 4, 6 und 8 mit den Verzögerungszeiten derselben erfordert, um die benötigte Phasenverzögerung von 90° bereitzustellen. Zum Beispiel müssen die Verzögerungszeiten der Verzögerungsleitungen 2, 4, 6 und 8 zwischen 160 und 200 Picosekunden variabel sein, wenn die Betriebsfrequenz im Bereich zwischen 1,25 und 1,56 GHz liegt.

20 stellt einen exemplarischen Aufbau der variablen Stromquellen 21' bis 28' dar. Die Konstantstromquellen 21', 23', 25' und 27' umfassen jeweils PMOS-Transistoren 21a, 23a', 25a und 27a', deren Gatespannungen auf eine Steuerspannung V1 geregelt werden, während die Konstantstromquellen 22', 24', 26' und 28' NMOS-Transistoren 22a', 24a', 26a und 28a' einschließen, deren Gatespannungen auf eine Steuerspannung V2 geregelt werden. Die PMOS-Transistoren 21a', 23a', 25a' und 27a' werden zwischen Stromversorgungen und den Invertern 2a, 2b, 2c und 2d angeschlossen, und die NMOS-Transistoren 22a', 24a', 26a' und 28a' werden zwischen Erde und den Invertern 2a, 2b, 2c und 2d angeschlossen.

Die Steuerspannungen V1 und V2 werden durch eine variable Spannungsquelle 9' entwickelt, die auf Auswahlsignale SEL1 und SEL2 reagiert, um die Steuerspannungen V1 und V2 zu entwickeln. Die variable Spannungsquelle 9 umfasst eine Konstantstromquelle 91, NMOS-Transistoren M0, M1, M2, M3, M6, M7, M10 und PMOS-Transistoren M4, M5, M8 und M9. Die NMOS-Transistoren M0, M1, M2 und M3 wirken als ein Stromspiegel, dessen Ausgangsstrom I_OUT variabel ist. Die NMOS-Transistoren M4, M5, M6 und M7 werden zum Auswählen des NMOS-Transistors M2 und M3 als Reaktion auf die Auswahlsignale SEL1 und SEL2 verwendet. Der PMOS-Transistor M8 wird zum Bereitstellen der Steuerspannung V1 für die PMOS-Transistoren 21a', 23a', 25a' und 27a' verwendet. Der PMOS-Transistor M8 und die PMOS-Transistoren 21a', 23a', 25a' und 27a' arbeiten als Stromspiegel, die die Pull-up-Ströme für die Inverter 2a bis 2d bereitstellen, so dass die Pull-up-Ströme identisch mit dem Strom I_OUT sind. Der PMOS-Transistor M8 wird auch verwendet, um einen Stromspiegel mit dem PMOS-Transistor M9 zu bilden, um einen mit dem Ausgangsstrom I_OUT identischen Strom zu entwickeln. Der NMOS-Transistor M10 wird zum Liefern der Steuerspannung V2 für die NMOS-Transistoren 22a', 24a', 26a und 28a' verwendet. Der NMOS-Transistor M10 und die NMOS-Transistoren 22a', 24a', 26a' und 28a' wirken als Stromspiegel, die die Pull-down-Ströme für die Inverter 2a bis 2d so liefern, dass die Pull-down-Ströme identisch mit dem Strom I_OUT sind.

Die variable Spannungsquelle 9' steuert die Pull-up- und Pull-down-Ströme, die identisch mit dem Ausgangsstrom I_OUT sind, als Reaktion auf die Auswahlsignale SEL1 und SEL2. Es soll der Fall betrachtet werden, dass die Betriebsfrequenz der Mehrphasentakt-Lieferschaltung aus drei Frequenzen 1,25 GHz, 1,35 GH und 1,56 GHz auswählbar ist, welche jeweils Pull-up-Ströme und Pull-down-Ströme von X, Y, Z (mA) durch die Inverter 2a bis 2d erfordern, wobei X < Y < Z. In diesem Fall sind die NMOS-Transistoren M1, M2 und M3 ausgelegt, um solche Treiberstärken aufzuweisen, dass die NMOS-Transistoren M1, M2 und M3 Ströme von X (mA), Y-X (mA), bzw. Z-Y (mA) ansteuern; die Treiberstärken können durch Anpassen der Gatebreiten der NMOS-Transistoren M1, M2 und M3 angepasst werden. Wenn die Betriebsfrequenz auf 1,25 GHz eingestellt ist, werden beide der Auswahlsignale SEL1 und SEL2 deaktiviert, um nur den NMOS-Transistor M1 zu aktivieren. Nur der NMOS-Transistor M1 wird zum Entwickeln des Ausgangsstroms I_OUT verwendet, und dies hat zur Folge, dass der Ausgangsstrom I_OUT auf X (mA) geregelt wird. Hierdurch wird erreicht, dass die Pull-up- und Pull-down-Ströme durch die Inverter 2a bis 2d auf X (mA) angepasst werden. Für die Betriebsfrequenz von 1,35 GHz werden die NMOS-Transistoren M1 und M2 durch Aktivieren des Auswahlsignals SEL1 bei deaktiviertem Auswahlsignal SEL2 ausgewählt. Dies hat zur Folge, dass die Pull-up- und Pull-down-Ströme auf Y (mA) geregelt werden. Dementsprechend werden für die Betriebsfrequenz von 1,56 GHz alle der NMOS-Transistoren M1, M2 und M3 durch Aktivieren beider der Auswahlsignale SEL1 und SEL2 ausgewählt. Dies hat zur Folge, dass die Pull-up- und Pull-down-Ströme auf Z (mA) geregelt werden.

In einer alternativen Ausführungsform, wie in 15 gezeigt ist, können die Konstantstromquellen zwischen den in Reihe geschalteten Invertern und Erde, die durch die Ziffern 22', 24', 26', 28', 42', 44', 46', 48', 62', 64', 66', 68', 82', 84', 86' und 88' bezeichnet sind, aus den Verzögerungsleitungen 2, 4 , 6 und 8 entfernt werden. Obwohl dieser Aufbau unwirksam zum Regeln der Abfallzeiten ist, regelt dieser Aufbau wirksam die Anstiegszeiten der in Reihe geschalteten Inverter und stabilisiert auf diese Weise die Verzögerungszeiten der Verzögerungsleitungen 2, 4, 6 und 8.

In einer anderen alternativen Ausführungsform, wie in 16 gezeigt ist, können die Konstantstromquellen zwischen den in Reihe geschalteten Invertern und der Stromversorgung, die durch die Ziffern 21', 23', 25', 27', 41', 43', 45', 47', 61', 63', 65', 67', 81', 83', 85' und 87' bezeichnet sind, aus den Verzögerungsleitungen 2, 4, 6 und 8 anstelle der Konstantstromquellen 22', 24', 26', 28', 42', 44', 46', 48', 62', 64', 66', 68', 82', 84', 86' und 88' entfernt werden. Obwohl dieser Aufbau unwirksam zum Regeln der Anstiegszeiten der in Reihe geschalteten Inverter ist, regelt er weiterhin wirksam die Abfallzeiten und stabilisiert dadurch die Verzögerungszeiten der Verzögerungsleitungen 2, 4, 6 und 8.

Fünfte Ausführungsform

In einer fünften Ausführungsform ist die in 17 gezeigte Mehrphasentakt-Lieferschaltung so modifiziert, dass jede der Phasenmischschaltungen 1, 3, 5 und 7 zusätzlich ein Paar Konstantstromquellen einschließt, von denen eine zwischen dem Stromanschluss des Ausgangsinverters und der Stromversorgung, und die andere zwischen dem Erdeanschluss und Erde angeschlossen ist; die an die Stromanschlüsse der Ausgangsinverter angeschlossenen Konstantstromquellen sind durch Ziffern 15, 35, 55 und 75 bezeichnet, und die an die Erdeanschlüsse angeschlossenen Konstantstromquellen sind durch Ziffern 16, 36, 56 und 76 bezeichnet.

Wie in der dritten Ausführungsform beschrieben ist, regeln die zusätzlichen Konstantstromquellen 15, 16, 35, 36, 55, 56, 75 und 76 wirksam die Anstiegs-/Abfallzeiten der Ausgangsinverter 1c, 3c, 5c und 7c innerhalb der Phasenmischschaltung 1, 3, 5 und 7 und stabilisieren dadurch die Verzögerungszeiten der Phasenmischschaltung 1, 3, 5 und 7 gegen die unerwünschte Herstellungsvarianz und die Änderungen in der Betriebstemperatur und der Stromversorgungsspannung. Dies reduziert wirksam Taktversatz zwischen den Ausgangstaktsignalen OUT1 bis OUT4.

In einer alternativen Ausführungsform, wie in 18 gezeigt ist, können die Konstantstromquellen zwischen den Ausgangsinvertern und Erde, die durch die Ziffern 16, 36, 56 und 76 bezeichnet sind, aus den Phasenmischschaltungen 1, 3, 5 und 7 entfernt werden. Obwohl dieser Aufbau unwirksam zum Regeln der Abfallzeiten der Ausgangsinverter 1c, 3c, 5c und 7c ist, regelt er weiterhin wirksam die Anstiegszeiten und stabilisiert dadurch die Verzögerungszeiten der Phasenmischschaltungen 1, 3, 5 und 7.

In einer anderen alternativen Ausführungsform, wie in 19 gezeigt ist, können die Konstantstromquellen zwischen den Ausgangsinvertern und der Stromversorgung, die durch Ziffern 15, 35, 55 und 75 bezeichnet sind, aus den Phasenmischschaltungen 1, 3, 5 und 7 anstelle der Konstantstromquellen 16, 36, 56 und 76 entfernt werden. Obwohl dieser Aufbau unwirksam zum Regeln der Anstiegszeiten der Ausgangsinverter 1c, 3c, 5c und 7c ist, wird er weiterhin wirksam die Abfallzeiten regeln und stabilisiert dadurch die Verzögerungszeiten der Phasenmischschaltungen 1, 3, 5 und 7.

Obwohl die Erfindung in ihrer bevorzugten Form mit einem bestimmten Ausmaß von Eigenheit beschrieben worden ist, wird verstanden werden, dass die vorliegende Offenbarung der bevorzugten Form in den Konstruktionsdetails geändert wurde und die Kombination und Anordnung von Teilen angewendet werden kann, ohne vom Umfang der Erfindung abzuweichen, wie er im Folgenden beansprucht ist.


Anspruch[de]
  1. Phaseninterpolatorschaltkomplex, umfassend:

    eine Verzögerungsleitung (2), die ein erstes Eingangstaktsignal (IN1) zum Entwickeln eines verzögerten Taktsignals (IN1') verzögert; und

    eine Phasenmischschaltung (1), umfassend:

    einen ersten Inverter (1a), der das verzögerte Eingangstaktsignal (IN1') empfängt, und

    einen zweiten Inverter (1b), der ein zweites Eingangstaktsignal (IN2) phasenversetzt von dem genannten ersten Eingangstaktsignal (IN1') empfängt, wobei Ausgänge des ersten und zweiten Inverters (1a, 1b) miteinander gekoppelt sind; und

    mindestens einer von ersten bis vierten Konstantstromquellen (11 bis 14),

    wobei die erste Konstantstromquelle (11) zwischen einem Stromanschluss des ersten Inverters (1a) und einer Stromversorgung angeschlossen ist,

    wobei die zweite Konstantstromquelle (12) zwischen einem Erdeanschluss des ersten Inverters (1a) und Erde angeschlossen ist;

    wobei die dritte Konstantstromquelle (13) zwischen einem Stromanschluss des zweiten Inverters (1b) und einer Stromversorgung angeschlossen ist, und

    wobei die vierte Konstantstromquelle (14) zwischen einem Erdeanschluss des zweiten Inverters (1b) und Erde angeschlossen ist.
  2. Phaseninterpolatorschaltkomplex nach Anspruch 1, bei dem die erste Konstantstromquelle (11) einen Pull-up-Strom durch den ersten Inverter (1a) so entwickelt, dass eine Anstiegszeit des ersten Inverters (1a) verglichen mit einer intrinsischen Anstiegszeit des ersten Inverters (1a) erhöht wird.
  3. Phaseninterpolatorschaltkomplex nach Anspruch 1, bei dem die zweite Konstantstromquelle (12) einen Pull-down-Strom durch den ersten Inverter (1a) so entwickelt, dass eine Abfallzeit des ersten Inverters (1a) verglichen mit einer intrinsischen Abfallzeit des ersten Inverters (1a) erhöht wird.
  4. Phaseninterpolatorschaltkomplex nach Anspruch 1, bei dem die dritte Konstantstromquelle (13) einen Pull-up-Strom durch den zweiten Inverter (1b) so entwickelt, dass eine Anstiegszeit des zweiten Inverters (1b) verglichen mit einer intrinsischen Anstiegszeit des zweiten Inverters (1b) erhöht wird.
  5. Phaseninterpolatorschaltkomplex nach Anspruch 1, bei dem die vierte Konstantstromquelle (14) einen Pull-down-Strom durch den zweiten Inverter (1b) so entwickelt, dass eine Abfallzeit des zweiten Inverters (1b) verglichen mit einer intrinsischen Abfallzeit des zweiten Inverters (1b) erhöht wird.
  6. Phaseninterpolatorschaltkomplex nach Anspruch 1, bei dem die erste Konstantstromquelle (11) einen kleinere Treiberstärke als die eines Pull-up-Transistors (1a-1) innerhalb des ersten Inverters (1a) aufweist.
  7. Phaseninterpolatorschaltkomplex nach Anspruch 1, bei dem die zweite Konstantstromquelle (12) eine kleinere Treiberstärke als die eines Pull-down-Transistors (1a-2) innerhalb des ersten Inverters (1a) aufweist.
  8. Phaseninterpolatorschaltkomplex nach Anspruch 1, bei dem die dritte Konstantstromquelle (13) eine kleinere Treiberstärke als die eines Pull-up-Transistors (1b-1) innerhalb des zweiten Inverters (1b) aufweist.
  9. Phaseninterpolatorschaltkomplex nach Anspruch 1, bei dem die vierte Konstantstromquelle (14) eine kleinere Treiberstärke als die eines Pull-down-Transistors (1b-2) des zweiten Inverters (1b) aufweist.
  10. Phaseninterpolatorschaltkomplex nach Anspruch 1, bei der die Verzögerungsleitung (2) einschließt:

    in Reihe geschaltete Inverter (2a bis 2d), und Pull-up-Konstantstromquellen (21, 23, 25, 27, 21', 23', 25', 27'), die jeweils zwischen Stromanschlüssen der in Reihe geschalteten Inverter (2a bis 2d) und einer Stromversorgung angeschlossen sind.
  11. Phaseninterpolatorschaltkomplex nach Anspruch 10, bei dem die Pull-up-Konstantstromquellen (21', 23', 25', 27') Pull-up-Ströme jeweils durch die in Reihe geschalteten Inverter entwickeln, und wobei die Pull-up-Ströme variabel sind.
  12. Phaseninterpolatorschaltkomplex nach Anspruch 1, bei dem die Verzögerungsleitung einschließt:

    in Reihe geschaltete Inverter (2a bis 2d), und

    Pull-down-Konstantstromquellen (22, 24, 26, 28, 22', 24', 26', 28'), die jeweils zwischen Erdeanschlüssen der in Reihe geschalteten Inverter (2a bis 2d) und Erde angeschlossen sind.
  13. Phaseninterpolatorschaltkomplex nach Anspruch 12, bei dem die Pull-down-Konstantstromquellen (22', 24', 26', 28') Pull-down-Ströme jeweils durch die in Reihe geschalteten Inverter (2a bis 2d) entwickeln, und wobei die Pull-down-Ströme variabel sind.
  14. Phaseninterpolatorschaltkomplex nach Anspruch 1, bei dem die Phasenmischschaltung ferner einschließt:

    einen dritten Inverter (1c) mit einem Eingang, der an die gemeinsam gekoppelten Ausgänge des ersten und zweiten Inverters (1a, 1b) angeschlossen ist, und

    eine fünfte Konstantstromquelle (15), die zwischen einem Stromanschluss des dritten Inverters (1c) und einer Stromversorgung anschlossen ist.
  15. Phaseninterpolatorschaltkomplex nach Anspruch 1, bei dem die Phasenmischschaltung ferner einschließt:

    einen dritten Inverter (1c) mit einem Eingang, der an die gemeinsam gekoppelten Ausgänge des ersten und zweiten Inverters (1a, 1b) angeschlossen ist, und

    eine sechste Konstantstromquelle (16), die zwischen einem Erdeanschluss des dritten Inverters (1c) und Erde angeschlossen ist.
  16. Phaseninterpolatorschaltkomplex nach Anspruch 1, bei der die ersten und zweiten Eingangstaktsignale (IN1, IN2) voneinander um 360°/2n phasenversetzt sind, wobei n eine ganze Zahl darstellt.
Es folgen 20 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com