PatentDe  


Dokumentenidentifikation DE102005001856A1 04.08.2005
Titel Packungsleiterplatte, Herstellungs- und Spannungsbereitstellungsverfahren
Anmelder Samsung Electronics Co., Ltd., Kyonggi, KR
Erfinder Jang, Kyung-lae, Gyeonggi, KR;
Lee, Hee-seok, Gyeonggi, KR
Vertreter Patentanwälte Ruff, Wilhelm, Beier, Dauster & Partner, 70174 Stuttgart
DE-Anmeldedatum 07.01.2005
DE-Aktenzeichen 102005001856
Offenlegungstag 04.08.2005
Veröffentlichungstag im Patentblatt 04.08.2005
IPC-Hauptklasse H01L 23/498
IPC-Nebenklasse H01L 23/50   H01L 23/58   
Zusammenfassung Die Erfindung bezieht sich auf eine Packungsleiterplatte, auf ein zugehöriges Herstellungsverfahren und auf ein zugehöriges Verfahren zur Bereitstellung einer Versorgungsspannung für einen mikroelektronischen Chip.
Erfindungsgemäß ist eine Mehrzahl von Signal-Eingabe/Ausgabe(E/A)-Anschlüssen (160) auf einer zweiten, von der ersten verschiedenen Oberfläche des Halbleitersubstrats (110) ausgebildet, wobei wenigstens ein Teil der zweiten Oberfläche mit dem integrierten Halbleiterschaltkreis elektrisch verbunden ist, und/oder eine einzelne zugeführte Leistungsversorgungsspannung wird einem Halbleitersubstrat gewandelt und einem Bauelement eines Chips zugeführt.
Verwendung in der Chippackungstechnologie.

Beschreibung[de]

Die Erfindung bezieht sich auf eine Packungsleiterplatte, auf ein zugehöriges Herstellungsverfahren und auf ein zugehöriges Verfahren zur Bereitstellung einer Versorgungsspannung für einen mikroelektronischen Chip.

In der Halbleitertechnologie nehmen Chipabmessungen allgemein ab, während die Betriebsgeschwindigkeit, d.h. die Frequenz, von elektronischen Bauelementen allgemein zunimmt. So sind momentan übliche Packungen leichter, dünner, kürzer und/oder schmaler als früher gefertigte Packungen.

In herkömmlichen Bauelementen, die bei geringeren Geschwindigkeiten arbeiten, werden elektrische Charakteristika nicht als wesentliche Faktoren bei der Bestimmung der Leistungsfähigkeit eines Bauelements betrachtet. Mit der Zunahme der Betriebsgeschwindigkeit von Chips können jedoch elektrische Charakteristika der Packungen ein wichtiger Faktor bei der Erzielung höherer Betriebsgeschwindigkeiten sein.

Elektrische Charakteristika von Packungsanschlüssen können ebenfalls ein wichtiger Faktor bei der Erzielung höherer Betriebsgeschwindigkeiten sein. Packungsanschlüsse verbinden Chips auf der Packung mit externen Schaltkreisen. Es wurden bereits verschiedene herkömmliche Packungsstrukturen im Hinblick auf die Struktur und Anordnung von Packungsanschlüssen vorgeschlagen.

Ein herkömmlicher Chippackungstyp für einen Betrieb bei geringeren Betriebsgeschwindigkeiten beinhaltet einen Leiterrahmen und eine Mehrzahl von Anschlüssen, die entlang einer Seite der Packung in einer eindimensionalen Anordnung unter Verwendung des Leiterrahmens angeordnet sind und mit regelmäßigen Intervallen voneinander beabstandet sind.

Da herkömmliche Packungen jedoch in ihrer Abmessung reduziert werden, kann eine Beschränkung für die maximale Anzahl anbringbarer Anschlüsse bestehen. Des Weiteren können sich elektrische Charakteristika von Chips für höhere Betriebsgeschwindigkeiten aufgrund dieser Beschränkung der maximalen Anzahl anbringbarer Anschlüsse verschlechtern. Diese elektrischen Charakteristika beinhalten z.B. eine Induktanz, eine Kapazität und/oder einen Widerstand zwischen dem Leiterrahmen und wenigstens einem einer Mehrzahl von Bonddrähten innerhalb des Chips. Somit ist die vorstehend beschriebene Packungstechnik zur Verwendung in Chips mit höheren Betriebsgeschwindigkeiten nicht ohne weiteres geeignet.

Es wurden auch bereits sogenannte Chip-Scale-Packungen vorgeschlagen, um den vorstehend beschriebenen Mangel von herkömmlichen Packungen zu überwinden. Die herkömmlichen Chip-Scale-Packungen erlauben eine reduzierte Packungsabmessung für Chips mit höheren Betriebsgeschwindigkeiten.

Die herkömmliche Chip-Scale-Packung beinhaltet eine Mehrzahl von Anschlussstiften und/oder Lotkugeln, die auf wenigstens einer Oberfläche einer Packung in einer zweidimensionalen Matrix angeordnet sein können. Die Chip-Scale-Packung kann parasitäre elektrische Komponenten der Anschlussstifte und/oder Lotkugeln im Vergleich zu der vorstehend beschriebenen herkömmlichen Packung reduzieren, die den Leiterrahmen verwendet. Somit ist die herkömmliche Chip-Scale-Packung grundsätzlich zur Verwendung von Chips mit geringerer Abmessung und/oder höherer Geschwindigkeit geeignet.

Ein herkömmliche Packung mit Lotkugelgitterfeld ("Ball Grid Array"; BGA) beinhaltet einen Wafer, mikroelektronische Chips, die auf einer ersten Oberfläche des Wafers angebracht sind, und Eingabe/Ausgabe(E/A)-Anschlüsse, d.h. Lotkugeln, die auf einer zweiten Oberfläche des Wafers ausgebildet sind. Die E/A-Anschlüsse können mit wenigstens einem mikroelektronischen Chip elektrisch verbunden sein. Die mikroelektronischen Chips sind von dem Wafer getragen und mit den E/A-Anschlüssen durch den Wafer hindurch verbunden.

In herkömmlichen Chip-Scale-Packungen kann die Packungsabmessung reduziert werden, um mit der reduzierten Abmessung von darauf angebrachten mikroelektronischen Chips Schritt zu halten. Die Anzahl von E/A-Anschlüssen, d.h. die Anzahl an Lotkugeln, kann ein Faktor sein, der die Abmessung der herkömmlichen Chip-Scale-Packung beeinflusst. Da ein mikroelektronischer Chip eventuell eine reduzierte Anzahl an E/A-Anschlüssen, d.h. Lotkugeln, erfordert, ist die Reduktion der Abmessung der herkömmlichen Chip-Scale-Packungen beschränkt und abhängig von der begrenzten Anzahl von E/A-Anschlüssen.

Der Erfindung liegt als technisches Problem die Bereitstellung einer Packungsleiterplatte, eines zugehörigen Herstellungsverfahrens sowie eines zugehörigen Verfahrens zur Bereitstellung einer Versorgungsspannung zugrunde, mit denen sich die oben genannten Schwierigkeiten herkömmlicher Packungsleiterplatten wenigstens teilweise vermeiden lassen und die insbesondere die Erzielung relativ geringer Packungsabmessungen erlauben.

Die Erfindung löst dieses Problem durch die Bereitstellung einer Packungsleiterplatte mit den Merkmalen des Anspruchs 1 oder 18, eines Versorgungsspannungs-Bereitstellungsverfahrens mit den Merkmalen des Anspruchs 20 sowie eines Herstellungsverfahrens mit den Merkmalen des Anspruchs 21 oder 22.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Hierbei zeigen:

1A eine Draufsicht auf eine Chippackung gemäß der Erfindung,

1B eine vergrößerte Ansicht eines Teils A von 1A,

1C eine Sicht von unten auf die Packung von 1A,

1D eine Querschnittansicht der Packung entlang einer Linie B-B' von 1A,

1E eine vergrößerte Ansicht eines Teils C der Packung von 1D,

2A eine Draufsicht auf eine weitere Chippackung gemäß der Erfindung,

2B eine Sicht von unten auf die Packung von 2A,

2C eine Querschnittansicht der Packung entlang einer Linie D-D' von 2A,

2D eine vergrößerte Ansicht eines Teils E von 2C,

3 ein Blockdiagramm einer Chip-/Speicher-Busanordnung gemäß der Erfindung,

4 ein Logikschaltbild eines Multiplexers gemäß der Erfindung,

5 ein Schaltbild eines dritten NAND-Gatters von 4 gemäß der Erfindung,

6 ein Schaltbild eines Spannungswandlers gemäß der Erfindung und

7 ein Schaltbild eines Tiefpassfilters gemäß der Erfindung.

In den Figuren werden gleiche Referenzzeichen verwendet, um identische oder funktionell gleiche Elemente zu bezeichnen. In einer Ausführungsform der Erfindung beinhaltet ein mikroelektronischer Chip einen integrierten Halbleiterspeicherchip. In einer weiteren Ausführungsform der Erfindung beinhaltet ein integrierter Halbleiterchip einen dynamischen Speicher mit wahlfreiem Zugriff (DRAM), einen synchronen Speicher mit wahlfreiem Zugriff (SRAM), einen Flash-Speicher, einen Chip mit mikroelektromechanischem System (MEMS), ein optoelektronisches Bauelement und/oder einen Prozessor. Der Prozessor kann z.B. eine Zentralprozessoreinheit (CPU) und/oder ein digitaler Signalprozessor (DSP) sein.

In einer weiteren Ausführungsform der Erfindung beinhaltet der mikroelektronische Chip eine Mehrzahl von elektronischen Bauelementchips des gleichen Typs oder verschiedener Typen, z.B. ein Einzelchip-Datenverarbeitungsbauelement. In einer weiteren Ausführungsform der Erfindung beinhaltet das Einzelchip-Datenverarbeitungsbauelement einen Prozessor, einen Speicher und/oder periphere Bauelemente. In einer weiteren Ausführungsform der Erfindung beinhaltet der Prozessor eine Complex-Instruction-Set-Computer(CISC)-CPU oder eine Reduced-Instruction-Set-Computer(RISC)-CPU. Der Prozessor kann aus einem DSP oder einer Kombination aus einer CPU und einem DSP bestehen. Der Speicher kann einen flüchtigen Speicher und/oder einen nichtflüchtigen Speicher beinhalten. Beispiele für flüchtige Speicher können einen SRAM und/oder einen DRAM beinhalten, sind jedoch nicht darauf beschränkt. Beispiele für nichtflüchtige Speicher umfassen einen Masken-ROM, einen EEPROM oder einen Flash-Speicher. Die peripheren Bauelemente können wenigstens ein allgemeines Bauelement und/oder ein spezielles Bauelement beinhalten. Beispiele für das allgemeine Bauelement beinhalten z.B. einen Detektor, einen Zähler, einen Zeitgeber, einen E/A-Anschluss und/oder eine Steuereinheit. Beispiele für das spezielle Bauelement beinhalten z.B. eine Flüssigkristallanzeige(LCD)-Steuereinheit, eine graphische Steuereinheit und/oder eine Netzwerksteuereinheit. Der Prozessor, der Speicher und die peripheren Bauelemente können mittels Bussen (z.B. Adress-, Daten- und/oder Steuerbussen) derart miteinander verbunden sein, dass das Einzelchip-Datenverarbeitungsbauelement Daten speichern, lesen und/oder verarbeiten kann.

In einer weiteren Ausführungsform der Erfindung kann ein mikroelektronischer Chip auf einem Packungsschaltungswafer angebracht sein, der auf einem Halbleitersubstrat ausgebildet ist. Beispiele für das Halbleitersubstrat beinhalten z.B. einen Siliciumwafer, einen Silicium-auf-Isolator(SOI)-Wafer, einen Galliumarsenwafer, einen Siliciumgermaniumwafer, einen keramischen Wafer und/oder einen Quarzwafer. In einer weiteren Ausführungsform der Erfindung kann das Halbleitersubstrat durch Mikrobearbeitung gefertigt sein, und ein integrierter Halbleiterschaltkreis kann auf dem Halbleitersubstrat angebracht sein, der die Betriebseffizienz des mikroelektronischen Chips steigern kann. Der integrierte Halbleiterschaltkreis kann einen Multiplexer, einen Spannungswandler und/oder irgendeinen anderen Typ eines integrierten Halbleiterschaltkreises beinhalten. Wenn zum Beispiel der mikroelektronische Chip zwei oder mehr unterschiedliche Pegel von Versorgungsspannungen erfordert, kann der integrierte Halbleiterschaltkreis einen Spannungswandler beinhalten.

Im Folgenden wird unter Bezugnahme auf die 1A bis 1E eine Packung 100 gemäß einer Ausführungsform der Erfindung vollständiger beschrieben. Die Packung 100 beinhaltet eine Packungsleiterplatte 105 und einen mikroelektronischen Chip 130, der auf der Packungsleiterplatte 105 angebracht ist. Die Packungsleiterplatte 105 beinhaltet ein Halbleitersubstrat 110, z.B. einen integrierten Halbleiterschaltkreis 120, der auf einer Oberfläche des Halbleitersubstrats 110 durch Strukturierung ausgebildet ist, sowie eine Mehrzahl von Eingabe-/Ausgabe(E/A)-Anschlüssen 160, die mit einer jeweiligen Durchkvntaktöffnung 150 verbunden sein können. Ein Beispiel für das Halbleitersubstrat 110 beinhaltet ein Siliciumsubstrat. Der mikroelektronische Chip 130 kann so konfiguriert sein, dass er extern angelegte Signale empfängt und verarbeitet. Im gezeigten Beispiel ist der mikroelektronische Chip 130 mit dem Halbleitersubstrat 110 über Bonddrähte 140 elektrisch verbunden.

Gemäß 1B ist eine jeweilige Substratkontaktstelle 115 auf dem Halbleitersubstrat 110 ausgebildet, und eine jeweilige Chipkontaktstelle 135 ist auf dem mikroelektronischen Chip 130 ausgebildet. Die Substratkontaktstelle 115 und die Chipkontaktstelle 135 sind jeweils mittels eines der Bonddrähte 140 elektrisch miteinander verbunden.

Wie aus 1C ersichtlich, sind die Signal-E/A-Anschlüsse 160 auf der Unterseite des Halbleitersubstrats 110 in einer Gitterstruktur angeordnet und z.B. von Lotkugeln gebildet.

Im Folgenden wird unter Bezugnahme auf die 1B, 1D und 1E ein Signalübertragungspfad zwischen dem mikroelektronischen Chip 130 und den Signal-E/A-Anschlüssen 160 vollständiger beschrieben. Die Chipkontaktstellen 135 sind mit den Substratkontaktstellen 115 auf dem Halbleitersubstrat 110 mittels der Bonddrähte 140 elektrisch verbunden. Der integrierte Halbleiterschaltkreis 120 ist mittels einer ersten Verdrahtungsstruktur 120a und eines leitfähigen Materials in den Durchkontaktöffnungen 150 mit den Signal-E/A-Anschlüssen 160 elektrisch verbunden. Die Substratkontaktstellen 115 sind mittels einer zweiten Verdrahtungsstruktur 120b mit dem integrierten Halbleiterschaltkreis 120 elektrisch verbunden.

Die Durchkontaktöffnungen 150 sind auf einem Teil des Halbleitersubstrats 110 z.B. durch Verwenden einer Ätztechnik und/oder einer Lasertechnik gebildet. Die Durchkontaktöffnungen 150 sind mit wenigstens einem der integrierten Halbleiterschaltkreise 120 und der ersten Verdrahtungsstruktur 120a auf der Oberseite des Halbleitersubstrats 110 sowie mit den Signal-E/A-Anschlüssen 160 auf der Unterseite des Halbleitersubstrats 110 elektrisch verbunden.

Das leitfähige Material, das die Durchkontaktöffnungen 150 füllt, beinhaltet Cu, Al, Ag, Au, Ni und/oder irgendein anderes allgemein bekanntes, leitfähiges Material. Das leitfähige Material wird z.B. durch einen Prozess mit Sputtern, chemischer Gasphasenabscheidung oder Elektroplattieren oder durch irgendeinen anderen allgemein bekannten Anbringungsprozess angebracht.

Signale, die in das mikroelektronische Bauelement 130 eingegeben oder von diesem abgegeben werden, werden z.B. mittels des integrierten Halbleiterschaltkreises 120 verarbeitet. Die verarbeiteten Signale werden mittels der Signal-E/A-Anschlüsse 160 zu wenigstens einem externen Bauelement übertragen.

In einer Ausführungsform der Erfindung beinhaltet die Packung 100 ein Speicherbauelement. Adress- und Befehlssignale werden durch die Signal-E/A-Anschlüsse 160 übertragen und Daten werden basierend auf den Adress- und Befehlssignalen in das Speicherbauelement geschrieben oder aus diesem ausgelesen.

Wie in den 1D und 1E zu erkennen, werden der mikroelektronische Chip 130 und die Bonddrähte 140 durch ein isolierendes Verkapselungsharz 170 verkapselt. Das isolierende Verkapselungsharz 170 verbessert die Zuverlässigkeit der elektrischen Verbindung zwischen dem mikroelektronischen Chip 130 und den Bonddrähten 140 und stärkt die Haftung zwischen dem mikroelektronischen Chip 130 und den Bonddrähten 140. Beispiele für das isolierende Verkapselungsharz 170 beinhalten ein Epoxidharz und andere, allgemein bekannte Klebemittelharze, z.B. ein Siliciumharz.

Im Folgenden wird unter Bezugnahme auf die 2A bis 2D eine weitere Ausführungsform der Erfindung in Form einer Packung 200 beschrieben, die eine Packungsleiterplatte 205 und einen mikroelektronischen Chip 230 beinhaltet, der auf der Packungsleiterplatte 205 angebracht ist. Die Packungsleiterplatte 205 beinhaltet ein Halbleitersubstrat 210, einen integrierten Halbleiterschaltkreis 220, der auf wenigstens einer Oberfläche des Halbleitersubstrats 210, z.B. durch Strukturieren ausgebildet ist, sowie eine Mehrzahl von Signal-E/A-Anschlüssen 260, die mit einer Durchkontaktöffnung 250 verbunden sind. Das Halbleitersubstrat 210 ist z.B. ein Siliciumsubstrat.

Der mikroelektronische Chip 230 ist so konfiguriert, dass er extern angelegte Signale empfängt und verarbeitet. Es ist z.B. mittels Bonden unter Verwendung von Flip-Chips 240 mit dem Halbleitersubstrat 210 elektrisch verbunden.

Gemäß 2D ist eine jeweilige Substratkontaktstelle 215 auf dem Halbleitersubstrat 210 ausgebildet. Die Substratkontaktstelle 215 ist mittels der Flip-Chips 240 mit dem mikroelektronischen Chip 230 elektrisch verbunden.

Gemäß 2B sind die Signal-E/A-Anschlüsse 260 z.B. in Form von Lotkugeln in einer Gitterstruktur auf der Unterseite des Halbleitersubstrats 210 angeordnet.

Im Folgenden wird ein Übertragungspfad von Signalen zwischen dem mikroelektronischen Chip 230 und den Signal-E/A-Anschlüssen 260 unter Bezugnahme auf 2D beschrieben. Der mikroelektronische Chip 230 ist mittels Bonden unter Verwendung von Flip-Chips 240 mit den Substratkontaktstellen 215 elektrisch verbunden. Die Substratkontaktstelle 215 ist des Weiteren mit dem integrierten Halbleiterschaltkreis 220 elektrisch verbunden. Der integrierte Halbleiterschaltkreis 220 und die Signal-E/A-Anschlüsse 260 sind mit einer Verdrahtungsstruktur 220a und einem leitfähigen Material, das die Durchkontaktöffnung 250 füllt, elektrisch verbunden. Die Durchkontaktöffnung 250 wird unter Verwendung des gleichen Verfahrens hergestellt, das zur Herstellung der Durchkontaktöffnung 150 verwendet wird, wie vorstehend erörtert. Die Durchkontaktöffnung 250 ist des Weiteren mit dem gleichen Material wie dem Material, das die Durchkontaktöffnung 150 füllt, oder irgendeinem anderen allgemein bekannten, leitfähigen Material gefüllt.

Signale, die in das mikroelektronische Bauelement eingegeben oder von diesem abgegeben werden, werden durch den integrierten Halbleiterschaltkreis 220 verarbeitet und zu wenigstens einem externen Bauelement über die Signal-E/A-Anschlüsse 260 übertragen. Die Packung 200 beinhaltet z.B. ein Speicherbauelement. Adress- und Befehlssignale werden durch die Signal-E/A-Anschlüsse 260 übertragen und Daten werden basierend auf den Adress- und Befehlssignalen zur Packung 200 geschrieben oder aus dieser ausgelesen. Der mikroelektronische Chip 230 und die Flip-Chips 240 sind gemäß den 2C und 2D mittels eines isolierenden Verkapselungsharzes 270 verkapselt.

3 stellt ein Blockdiagramm einer Anordnung gemäß der Erfindung dar, die eine Busanordnung 300 mit z.B. den mikroelektronischen Chips 130 und/oder 230 der 1A bis 1E bzw. 2A bis 2D, eine Multiplexeranordnung 350 mit z.B. den integrierten Halbleiterschaltkreisen 120 und/oder 220, die auf wenigstens einer Oberfläche der Halbleitersubstrate 110 bzw. 210 ausgebildet sind, und Signal-E/A-Anschlüsse 360 beinhaltet, z.B. die Signal-E/A-Anschlüsse 160 und/oder 260. Die Signal-E/A-Anschlüsse 360 beinhalten z.B. Lotkugeln und/oder Anschlussstifte.

Ein Adressbus 310 und ein Datenbus 315 arbeiten nicht gleichzeitig, wenn die Busanordnung 300 wenigstens einen Festwertspeicher (ROM), der als Speicherbauelement zum Speichern von Einstellinformation eines E/A-Grundsystems (BIOS) verwendet werden kann, und/oder einen statischen Speicher mit wahlfreiem Zugriff (SRAM) beinhaltet, der als Cache-Speicher verwendet werden kann. So ist ein erster Multiplexer 352 mit dem Adressbus 310 und/oder dem Datenbus 315 derart elektrisch verbunden, dass der Adressbus 310 bzw. der Datenbus 315 sich wenigstens einen Signal-E/A-Anschluss teilen. In einem Fall, in dem zum Beispiel 26 Anschlüsse dem Adressbus 310 (d.h. für eine Leistungsversorgungsspannung) zugeteilt sind und 15 Anschlüsse dem Datenbus 315 (d.h. für eine Leistungsversorgungsspannung) zugeteilt sind, wird eine Gesamtanzahl von erforderlichen Signal-E/A-Anschlüssen 360 von 41 (d.h. der Summe von 15 und 26) auf 26 reduziert, indem der erste Multiplexer 352 mit dem Adressbus 310 und dem Datenbus 315 verbunden wird.

Eine erste und eine zweite Bank arbeiten nicht gleichzeitig, wenn ein Adress- und ein Datenbus 320 und 325 der ersten Bank eines SDRAM zugeteilt sind, der als Hauptspeicher verwendet wird, und ein Adress- und ein Datenbus 330 und 335 der zweiten Bank des SDRAM zugeteilt sind. Somit teilen die erste und die zweite Bank Adress- und/oder Datenbusse. Mit anderen Worten teilen dich die erste und die zweite Bank Signal-E/A-Anschlüsse, indem zum Beispiel ein zweiter Multiplexer 354 mit dem Adressbus 320 der ersten Bank und dem Adressbus 330 der zweiten Bank verbunden ist und/oder ein dritter Multiplexer 356 mit dem Datenbus 325 der ersten Bank und dem Datenbus 335 der zweiten Bank verbunden ist. Wenn zum Beispiel 15 Anschlüsse jedem der Adressbusse 320 und 330 zugeteilt sind und 32 Anschlüsse jedem der Datenbusse 325 und 335 zugeteilt sind, wird eine Gesamtanzahl von Signal-E/A-Anschlüssen 360 von 94 (d.h. die Summe von 30 Anschlüssen für jeden der Adressbusse 320 und 330 und 64 Anschlüssen für die Datenbusse 325 und 335) auf 47 (d.h. die Summe von 15 Anschlüssen für einen der Adressbusse 320 und 330 und 32 Anschlüssen für einen der Datenbusse 325 und 335) reduziert, indem der zweite bzw. dritte Multiplexer 354 und 356 verwendet wird.

4 stellt ein Logikschaltbild eines Multiplexers 400 gemäß der Erfindung dar. Der Multiplexer 400 beinhaltet ein erstes NAND-Gatter NAND1, das ein erstes Taktsignal clkA und ein inverses Signal eines Steuersignals sel empfängt, ein zweites NAND-Gatter NAND2, welches das Steuersignal sel und ein zweites Taktsignal clkB empfängt, ein drittes NAND-Gatter NAND3, das ein Ausgangssignal in1 des ersten NAND-Gatters NAND1 empfängt, und einen Inverter IV2, der ein Ausgangssignal aus dem dritten NAND-Gatter NAND3 empfängt und ein inverses Signal clk_out abgibt. Der Multiplexer 400 gibt das erste oder zweite Taktsignal clkA und clkB als Ausgangssignal clk_out basierend auf dem Steuersignal sel ab.

5 stellt ein Schaltbild des dritten NAND-Gatters NAND3 von 4 gemäß der Erfindung dar. Das dritte NAND-Gatter NAND3 beinhaltet PMOS-Transistoren P1 und P2, die parallel zwischen eine Leistungsversorgungsspannung Vcc und einen Ausgangsanschluss OUT PORT eingeschleift sind und das Ausgangssignal in1 von dem ersten NAND-Gatter NAND1 beziehungsweise ein Ausgangssignal in2 von dem zweiten NAND-Gatter NAND2 empfangen. Das dritte NAND-Gatter NAND3 beinhaltet des Weiteren NMOS-Transistoren N1 und N2, die seriell zwischen den Ausgangsanschluss OUT PORT und eine Massespannung Vss eingeschleift sind und des Weiteren das Ausgangssignal in1 des ersten NAND-Gatters NAND1 beziehungsweise das Ausgangssignal in2 des zweiten NAND-Gatters NAND2 empfangen.

Wenn wenigstens eines der Ausgangssignale in1 und in2 des ersten beziehungsweise zweiten NAND-Gatters NAND1 und NAND2 auf einem ersten Logikpegel liegt, gibt das dritte NAND-Gatter NAND3 ein Signal mit einem zweiten Logikpegel an den Ausgangsanschluss OUT PORT ab. Wenn die Ausgangssignale in1 und in2 des ersten beziehungsweise zweiten NAND-Gatters NAND1 und NAND2 auf dem zweiten Logikpegel liegen, aktivieren die NMOS-Transistoren N1 und N2 das dritte NAND-Gatter NAND3, um ein Signal auf dem ersten Logikpegel an den Ausgangsanschluss OUT PORT abzugeben. Der erste Logikpegel kann ein "niedriger" Logikpegel sein und der zweite Logikpegel ein "hoher" Logikpegel, oder umgekehrt.

6 stellt ein Schaltbild eines Spannungswandlers 600 gemäß der Erfindung dar. Der Spannungswandler 600 kann ein Teil der integrierten Halbleiterschaltkreise 120 und/oder 220 sein und beinhaltet Widerstände R1, R2 und R3, Operationsverstärker Op-Amp1 und Op-Amp2 und Lastkondensatoren C1 und C2.

Der Packung 100/200 wird durch die Signal-E/A-Anschlüsse 160/260 eine Spannung V1 von einer Systemplatine zugeführt. Spannungen V2 und V3 werden von den Kondensatoren C1 beziehungsweise C2 zugeführt. Die Spannungen V2 und V3 variieren mit dem Widerstandswert der Widerstände R1, R2 und R3 und lassen sich mit den folgenden Gleichungen beschreiben:

Eine Kugelgitteranordnung (BGA) mit feinem Rastermaß (BGA) mit 272 Anschlüssen beinhaltet 26 Anschlüsse, die mit einer Leistungsversorgungsspannung V1 von 3,3V verknüpft sind, 26 Anschlüsse, die mit einer Leistungsversorgungsspannung V2 von 2,5V verknüpft sind, sowie 3 Anschlüsse, die mit einer Leistungsversorgungsspannung von 1,2V verknüpft sind.

Ein Halbleitersubstrat, das den Spannungswandler 600 von 6 beinhaltet, erfordert keine Anschlüsse für die Leistungsversorgungsspannung V2 von 2,5V und/oder die Leistungsversorgungsspannung V3 von 1,2V. Mit anderen Worten ist die Anzahl von Signal-E/A-Anschlüssen 160/260 reduziert, da die Anschlüsse für die Spannung V1 für die Leistungsspannungen V1, V2 und V3 verwendet werden können. Des Weiteren wird für die Leistungsversorgungsspannung V1 von 3,3V eine relativ geringe Anzahl von Anschlüssen (z.B. 26 Anschlüsse) verwendet, um der Packung 100/200 Leistung zuzuführen.

In einer Ausführungsform der Erfindung sind passive Elemente, z.B. Kondensatoren, auf dem Halbleitersubstrat zusammen mit dem Spannungswandler 600 angebracht, und einem mikroelektronischen Chip wird über den Spannungswandler 600 und die passiven Elemente eine Leistungsversorgungsspannung zugeführt. Die passiven Elemente, z.B. Kondensatoren, sind auf dem Halbleitersubstrat ausgebildet und stabilisieren die Leistungsversorgungsspannung. Somit ist es möglich, eine stabile Leistungsversorgungsspannung für den mikroelektronischen Chip unter Verwendung von weniger Anschlüssen als bei der herkömmlichen Packungstechnik bereitzustellen. Die Anzahl von Anschlüssen, die zum Beispiel für die Leistungsversorgungsspannung V1 von 3,3V erforderlich ist, kann auf 10 Anschlüsse oder weniger reduziert werden.

In einer Ausführungsform der Erfindung wird die Anzahl an erforderlichen Signal-E/A-Anschlüssen 160/260 für die Leistungsversorgungsspannungen V1, V2 und V3 von 55 Anschlüssen auf 10 Anschlüsse oder weniger reduziert, was eine Abnahme von wenigstens 80% bezüglich der Anzahl von Anschlüssen anzeigt, die für die Leistungsversorgungsspannungen V1, V2 und V3 notwendig sind. Die Abnahme der Anzahl von Anschlüssen, die für die Leistungsversorgungsspannungen V1, V2 und V3 erforderlich sind, ermöglicht eine Reduktion der Packungsabmessung, da die Anzahl von Anschlüssen innerhalb einer Packung wenigstens teilweise die minimale Abmessung für die Packung bestimmt. Des Weiteren wird der Prozess der Auslegung einer Systemplatine vereinfacht, da lediglich eine Leistungsversorgungsspannung zu der Packung übertragen wird.

In einer Ausführungsform der Erfindung wird eine einzige Leistungsversorgungsspannung, die der Packung von einer Systemplatine zugeführt wird, mit einem auf dem Halbleitersubstrat 110/210 angebrachten Spannungswandler derart in eine Mehrzahl von Leistungsversorgungsspannungen gewandelt, dass die Mehrzahl von Leistungsversorgungsspannungen ihren zugehörigen Bauelementen innerhalb eines System-auf-Chip (SOC) zugeführt wird. Somit wird ein Teil der Mehrzahl von Signal-E/A-Anschlüssen 160/260 durch einzelne Spannungssignal-E/A-Anschlüsse ersetzt (d.h. E/A-Anschlüsse, die einen gleichen Spannungspegel durchleiten).

In einer Ausführungsform der Erfindung wird ein Abwärtsspannungswandler als Spannungswandler verwendet. Es versteht sich jedoch, dass der Spannungswandler nicht auf einen Abwärtsspannungswandler beschränkt ist. Es kann zum Beispiel auch ein Aufwärtsspannungswandler als Spannungswandler verwendet werden.

In einer Ausführungsform der Erfindung beinhaltet der integrierte Halbleiterschaltkreis 120/220 einen Schaltkreis mit passiven Elementen. Beispiele für die passiven Elemente umfassen einen Kondensator, einen Induktor, einen Widerstand, einen Durchlassfilter und/oder irgendein anderes herkömmliches passives Element. Wenn der mikroelektronische Chip 130/230 bei einer hohen Geschwindigkeit arbeitet (z.B. 100 MHz oder mehr), kann eine Fluktuation einer diesem zugeführten Leistungsversorgungsspannung auftreten. Die Fluktuation der dem mikroelektronischen Chip 130/230 zugeführten Leistungsversorgungsspannung kann verhindert werden, indem ein Kondensator mit dem mikroelektronischen Chip 130/230 verbunden wird, wodurch ein stabilerer Betrieb des mikroelektronischen Chips 130/230 bei höherer Geschwindigkeit ermöglicht wird. Der Kondensator reduziert außerdem einen induktiven Pfad der Leistungsversorgungsspannung und kann als lokale Batterie wirken.

7 stellt ein Schaltbild eines Tiefpassfilters 400 gemäß einer Ausführungsform der Erfindung dar. Der Tiefpassfilter 400 kann ein Teil des integrierten Halbleiterschaltkreises 120/220 sein und beinhaltet einen Widerstand 410, einen Induktor 420 und einen Kondensator 430.

Gemäß der Erfindung kann die Packungsabmessung durch einen Strukturierungsprozess reduziert werden. In dieser Ausführungsform reduziert eine Strukturierung passiver Elemente auf einem Halbleitersubstrat die Packungsabmessung. Des Weiteren kann ein Tiefpassfilter und/oder ein Hochpassfilter gebildet werden, indem passive Elemente miteinander verbunden werden, wodurch Betriebscharakteristika eines mikroelektronischen Chips verbessert werden.

Für die oben beschriebenen Ausführungsformen der Erfindung ist offensichtlich, dass sie auf vielfältige Weise variiert werden können. Zum Beispiel wurden die vorstehend beschriebenen leitfähigen Materialien lediglich als Beispiele angegeben, und ein beliebiges, allgemein bekanntes leitfähiges Material kann verwendet werden.

Des Weiteren beziehen sich die vorstehend beschriebenen Oberflächen, z.B. Oberflächen des Halbleitersubstrats 110/210 und/oder des integrierten Halbleiterschaltkreises 120/220, auf eine beliebige Oberfläche und sind nicht auf eine einzige Oberfläche beschränkt, sondern können sich auf eine beliebige Anzahl von Oberflächen auf einem Bauelement beziehen.


Anspruch[de]
  1. Packungsleiterplatte mit

    – einem auf einer ersten Oberfläche eines Halbleitersubstrats (110) ausgebildeten integrierten Halbleiterschaltkreis (120), der wenigstens ein mit einem mikroelektronischen Chip (130) verknüpftes Signal verarbeitet,

    gekennzeichnet durch

    – eine Mehrzahl von Signal-Eingabe/Ausgabe(E/A)-Anschlüssen (160), die auf einer zweiten, von der ersten verschiedenen Oberfläche des Halbleitersubstrats (110) ausgebildet sind, wobei wenigstens ein Teil der zweiten Oberfläche mit dem integrierten Halbleiterschaltkreis elektrisch verbunden ist.
  2. Packungsleiterplatte nach Anspruch 1, dadurch gekennzeichnet, dass das wenigstens eine Signal ein Signal, das in den mikroelektronischen Chip eingegeben wird, und/oder ein Signal beinhaltet, das von dem mikroelektronischen Chip abgegeben wird.
  3. Packungsleiterplatte nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Halbleitersubstrat ein Siliciumsubstrat ist.
  4. Packungsleiterplatte nach Anspruch 3, dadurch gekennzeichnet, dass der integrierte Halbleiterschaltkreis auf dem Siliciumsubstrat ausgebildet ist.
  5. Packungsleiterplatte nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der integrierte Halbleiterschaltkreis wenigstens ein passives Element beinhaltet, das auf dem Halbleitersubstrat angebracht ist.
  6. Packungsleiterplatte nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der integrierte Halbleiterschaltkreis einen Multiplexer und/oder einen Spannungswandler beinhaltet.
  7. Packungsleiterplatte nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass das wenigstens eine passive Element einen Kondensator, einen Induktor, einen Widerstand und/oder einen Durchlassfilter beinhaltet.
  8. Packungsleiterplatte nach Anspruch 7, dadurch gekennzeichnet, dass der Durchlassfilter einen Bandpassfilter, einen Tiefpassfilter und/oder einen Hochpassfilter beinhaltet.
  9. Packungsleiterplatte nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass der integrierte Halbleiterschaltkreis wenigstens einen Multiplexer beinhaltet und der mikroelektronische Chip wenigstens zwei Bauelemente beinhaltet, die durch eine Auswahl des wenigstens einen Multiplexers aktiviert werden.
  10. Packungsleiterplatte nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, dass der integrierte Halbleiterschaltkreis wenigstens einen Spannungswandler beinhaltet und der mikroelektronische Chip Versorgungsspannungen mit wenigstens zwei Spannungspegeln erfordert.
  11. Packungsleiterplatte nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass der integrierte Halbleiterschaltkreis mittels einer ersten elektrischen Verbindung mit dem mikroelektronischen Chip verbunden ist und wenigstens einer der Signal-E/A-Anschlüsse mittels einer zweiten elektrischen Verbindung mit dem integrierten Halbleiterschaltkreis elektrisch verbunden ist.
  12. Packungsleiterplatte nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die Signal-E/A-Anschlüsse wenigstens eine Lotkugel beinhalten.
  13. Packungsleiterplatte nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass die zweite elektrische Verbindung ein leitfähiges Material in einer Durchkontaktöffnung beinhaltet.
  14. Packungsleiterplatte nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass die erste Oberfläche unter Verwendung eines isolierenden Verkapselungsharzes verkapselt ist.
  15. Packungsleiterplatte nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass eine Oberfläche des Halbleitersubstrats, die den mikroelektronischen Chip beinhaltet, mit einem isolierenden Verkapselungsharz verkapselt ist.
  16. Packungsleiterplatte nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass die Durchkontaktöffnung durch das Halbleitersubstrat hindurch ausgebildet ist.
  17. Packungsleiterplatte nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, dass die erste elektrische Verbindung eine Drahtbondverbindung und/oder eine Flip-Chip-Bondverbindung beinhaltet.
  18. Packungsleiterplatte mit

    – einer Mehrzahl von Eingabe-/Ausgabe(E/A)-Anschlüssen, die eine Mehrzahl von Leistungsversorgungsanschlüssen beinhalten,

    gekennzeichnet durch

    – ein Halbleitersubstrat zum Empfangen einer einzelnen Leistungsversorgungsspannung von den Leistungsversorgungsanschlüssen und Wandeln der einzelnen Leistungsversorgungsspannung in wenigstens eine andere Leistungsversorgungsspannung, wobei ein mikroelektronischer Chip wenigstens ein Bauelement beinhaltet, das die wenigstens eine andere Leistungsversorgungsspannung erfordert.
  19. Packungsleiterplatte nach Anspruch 18, dadurch gekennzeichnet, dass das Halbleitersubstrat einen Spannungswandler zum Wandeln der einzelnen Leistungsversorgungsspannung in die wenigstens eine andere erforderliche Leistungsversorgungsspannung beinhaltet.
  20. Verfahren zur Bereitstellung einer Versorgungsspannung für einen mikroelektronischen Chip, gekennzeichnet durch folgende Schritte:

    – Empfangen einer ersten Spannung an einem Halbleitersubstrat als einzige empfangene Leistungsversorgungsspannung,

    – Wandeln der ersten Spannung in wenigstens eine andere Leistungsversorgungsspannung und

    – Zuführen der wenigstens einen anderen Leistungsversorgungsspannung zu dem mikroelektronischen Chip.
  21. Verfahren zur Herstellung einer Packungsleiterplatte, gekennzeichnet durch folgende Schritte:

    – Bilden eines integrierten Halbleiterschaltkreises auf einer ersten Oberfläche eines Halbleitersubstrats, wobei der integrierte Halbleiterschaltkreis wenigstens ein Signal verarbeitet, das mit einem mikroelektronischen Chip verknüpft ist, und

    – Bilden einer Mehrzahl von Signal-Eingabe/Ausgabe(E/A)-Anschlüssen, die auf einer von der ersten verschiedenen, zweiten Oberfläche des Halbleitersubstrats ausgebildet sind, wobei wenigstens ein Teil der zweiten Oberfläche mit dem integrierten Halbleiterschaltkreis elektrisch verbunden ist.
  22. Verfahren zur Herstellung einer Packungsleiterplatte nach einem der Ansprüche 1 bis 19.
Es folgen 7 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

  Patente PDF

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com