PatentDe  


Dokumentenidentifikation DE69533483T2 22.09.2005
EP-Veröffentlichungsnummer 0000783801
Titel DIGITALES AGC FÜR CDMA-FUNKTELEFON
Anmelder Nokia Corp., Espoo, FI
Erfinder OSTMAN, Kjell, FIN-24280 Salo, FI
Vertreter TER MEER STEINMEISTER & Partner GbR Patentanwälte, 81679 München
DE-Aktenzeichen 69533483
Vertragsstaaten DE, FR, GB, SE
Sprache des Dokument EN
EP-Anmeldetag 25.09.1995
EP-Aktenzeichen 959345141
WO-Anmeldetag 25.09.1995
PCT-Aktenzeichen PCT/US95/12180
WO-Veröffentlichungsnummer 0096010298
WO-Veröffentlichungsdatum 04.04.1996
EP-Offenlegungsdatum 16.07.1997
EP date of grant 08.09.2004
Veröffentlichungstag im Patentblatt 22.09.2005
IPC-Hauptklasse H04B 1/00
IPC-Nebenklasse H03G 3/30   

Beschreibung[de]
GEBIET DER ERFINDUNG

Diese Erfindung bezieht sich allgemein auf Telekommunikationsvorrichtungen und insbesondere auf Funktelephone, die ein Spread-Spectrum-CDMA-Protokoll (CDMA = Code Division Multiple Access = Vielfachzugriff durch Codetrennung) unterstützen.

HINTERGRUND DER ERFINDUNG

Eine Direktfolge- oder Direktfolgecodierung-Spread-Spectrum-Kommunikationstechnik kombiniert im Wesentlichen zwei Digitalsignale oder Bitströme, um vor der Übertragung ein drittes Signal zu erzeugen. Das erste Signal ist ein Datensignal wie etwa das Ausgangssignal einer Schaltung für digitalisierte Sprache. Das erste Signal kann beispielsweise eine Bitrate von 10 kbit/s haben. Das zweite Signal wird durch einen Zufallsgenerator oder Pseudo-Zufallsrauschen-(PN)-Generator erzeugt und ist ein Strom von im Wesentlichen zufälligen Bis mit einer Bitrate, die um einige Größenordnungen höher als die Bitrate des digitalisierten Sprachsignals ist. Die Modulation dieser beiden Signale führt zu dem dritten Signal, das dieselbe Bitrate wie das zweite Signal aufweist. Jedoch enthält das dritte Signal außerdem das digitalisierte Sprachsignal. Im Empfänger erzeugt ein gleicher Zufallsgenerator einen zufälligen Bitstrom, der die ursprüngliche, für die Modulation im Sender verwendete Zufallsfolge widerspiegelt. Für einen korrekten Betrieb nach einer Trägerfrequenzdemodulation muss der PN-Generator des Empfängers auf die ankommende PN-Folge synchronisiert werden. Durch Entfernen der Zufallsfolge aus dem Empfangssignal und seinem Integrieren über eine Zeichenperiode wird ein Despread-Signal erhalten. Idealerweise repräsentiert das Despread-Signal genau das ursprüngliche 10-kbit/s-Sprachsignal.

Der einstweilige TIA/EIA-Standard "Mobile Station-Base Station Compatibility Standard for Dual-Mode Wideband Spread Spectrum Cellular System", TIA/EIA/IS-95 (Juli 1993) legt im Abschnitt 6.1.2. fest, dass eine Mobilstation zwei unabhängige Verfahren für die Einstellung der Ausgangsleistung bereitstellen soll. Diese beiden Verfahrenen sind eine Open-Loop-Schätzung, die lediglich auf dem Mobilstationsbetrieb basiert, und eine Closed-Loop-Korrektur, die sowohl die Mobilstation als auch den Zellenstations-Controller bzw. die Basisstation betrifft. Beim letztgenannten Verfahren reagiert die Mobilstation auf Leistungssteuerbits, die über einen Vorwärtsverkehr-Kanal, um seinen Ausgangsleistungspegel einzustellen, empfangen werden. Beim erstgenannten Verfahren wird die Empfangssignalstärke von der Basisstation verwendet.

Die Leistungssteuerung beim CDMA-System ist auch in einer Veröffentlichung mit dem Titel "Introduction to CSMA and the Proposed Common Air Interface Specification (CAI) for a Spread Spectrum Digital Cellular Standard-An Overview of the Application of Code Division Multiple Access (CDMA) to Digital Cellular Systems and Personal Cellular Networks", QUALCOMM Incorporated, 28.3.92 auf den Seiten 10 und 12 beschrieben und allgemein in 3-2 gezeigt. Wie in jener Veröffentlichung beschrieben ist, ist das Ziel des Prozesses zur Leistungssteuerung des Mobilstationssenders, im Zellenstations-Empfänger eine Nenn-Empfangssignalleistung von jedem Mobilstationssender, der innerhalb der Zelle arbeitet, zu erzeugen. Wenn sämtliche Mobilstationen in dieser Weise gesteuert werden, ist das Endergebnis, dass die in der Zellenstation von sämtlichen Mobilstationen aufgenommene Gesamtsignalleistung gleich der Nenn-Empfangsleistung mal der Anzahl von Mobilstationen ist.

Es darf deshalb angenommen werden, dass die Steuerung der Sendeleistung beim Entwurf der Mobilstation wie etwa eines Funktelephons für einen Betrieb im CDMA-Telekommunikationssystern eine wichtige Überlegung ist.

Da ferner die Open-Loop-Leistungssteuerung auf dem durch die Mobilstation von der Zellenstation empfangenen Signal beruht, spielt die Arbeitsweise des Mobilstationsempfängers eine wichtige Rolle für den korrekten Betrieb der Open-Loop-Leistungssteuerung. Insbesondere muss der Ablauf der AGC-Funktion (AGC = Automatic Gain Control = automatischer Schwundausgleich) des Empfängers sorgfältig durchdacht sein.

Beim CDMA-System wird gefordert, dass der Empfänger über einen 80-dB-Bereich arbeitet. Wegen der hohen Abtastrate ist die Anzahl der Auflösungsbits des Analog-Digital-(A/D)-Umsetzers eines Empfängers jedoch begrenzt. Die AGC-Funktion des Empfängers muss außerdem Schwankungen des Empfangssignals, die durch langsames sowie schnelles Fading (Schwunderscheinungen) bedingt sind, in Einklang bringen, was das durch die begrenzte Auflösung des A/D-Umsetzers hervorgerufene Problem noch weiter kompliziert.

Beim CDMA-System sollte die Funktion des schnellen automatischen Schwundausgleichs (fast AGC) das Funktionieren der Empfängeralgorithmen nicht beeinträchtigen und idealerweise die zur Decodierung durch Faltungsoperation und zur Synchronisierungserlangung gesammelten Informationen nicht verfälschen.

Die CDMA-Spezifikation legt außerdem das das Verhalten des Mobilstationssenders fest. Die Reaktionszeit der Sendeleistung auf eine Änderung des Empfangssignalpegels, nach der der Sendeleistungspegel auf neue Grenzwerte eingestellt sein sollte, ist auf 30 ms festgelegt. Grenzwerte sind auch für die Übergangsperiode spezifiziert. Jedoch ist die spezifizierte Sender-Reaktionszeitkonstante von 30 ms zu lang für die Funktion des schnellen automatischen Schwundausgleichs des Empfängers (fast receiver AGC) und schließt somit eine Lösung aus, bei der die Sender- und die Empfänger-AGC-Einstellungen gleich wären.

Zusätzlich ist die Genauigkeit der Sendeverstärkungseinstellung durch die CDMA-Spezifikation in engen Grenzen festgelegt. Um der Spezifikation zu genügen, ist im Sender eine Sendeleistungsschrittweite von 0,25 dB erforderlich. Umgekehrt ist der Empfänger gegenüber einer Ungenauigkeit der Verstärkungseinstellung ziemlich tolerant, was eine weniger komplizierte und weniger kostenaufwändige Lösung ermöglicht. Außerdem erfordert der Empfänger eine Schrittweite von mehr als 0,25 dB, um eine höhere Nachlauffrequenz zu ermöglichen.

Die folgenden US-Patente und weiteren Veröffentlichungen beziehen sich allgemein auf die Lehren dieser Erfindung.

US-Patent 5.168.505 an Akazawa u. a., erteilt am 1. Dezember 1992 mit dem Titel "AUTOMATIC GAIN CONTROL DEVICE FOR SPREAD SPECTRUM COMMUNICTION DEVICE".

US-Patent 5.107.225 an Weatley, III u. a., erteilt am 21. Mai 1992 mit dem Titel "HIGH DYNAMIC RANGE CLOSED LOOP AUTOMATIC GAIN CONTROL CIRCUIT".

US-Patent 5.093.840 an Schilling, erteilt am 3. März 1992 mit dem Titel "ADAPTIVE POWER CONTROL FOR A SPREAD SPECTRUM TRANSMITTER".

US-Patent 5.099.204 an Weatley, III, erteilt am 24. März 1992 mit dem Titel "LINEAR GAIN CONTROL AMPLIFIER".

US-Patent 5.132.985 an Hashimoto u. a., erteilt am 21. Juli 1992 mit dem Titel "SPREAD SPECTRUM RECEIVER".

US-Patent 5.056.109 an Gilhousen u. a., erteilt am 8. Oktober 1991 mit dem Titel "METHOD AND APPARATUS FOR CONTROLLING TRANSMISSION POWER IN A CDMA CELLULAR MOBILE TELEPHONE SYSTEM".

US-Patent 5.265.119 an Gilhousen u. a., erteilt am 23. November 1993 mit dem Titel "METHOD AND APPARATUS FÜR CONTROLLING TRANSMISSION POWER IN A CDMA CELLULAR MOBILE TELEPHONE SYSTEM".

US-Patent 4.993.044 an Akazawa, erteilt am 12. Februar 1991 mit dem Titel "SPREAD-SPECTRUM COMMUNICATION RECEIVER".

US-Patent 4.901.307 an Gilhousen u. a., erteilt am 13. Februar 1990 mit dem Titel "SPREAD SPECTRUM MULTIPLE ACCESS COMMUNICATION SYSTEM USING SATELLITE OR TERRESTRIAL REPEATERS".

Internationale PCT-Anmeldung Nr. WO 93/10609, veröffentlicht am 27. Mai 1993 mit dem Titel "ADAPTIVE POWER CONTROL FOR A SPREAD SPECTRUM COMMUNICATIONS SYSTEM AND METHOD".

Internationale PCT-Anmeldung Nr. WO 93/07702, veröffentlicht am 15. April 1993 mit dem Titel "TRANSMITTER POWER CONTROL SYSTEM".

Internationale PCT-Anmeldung Nr. WO 93/05585, veröffentlicht am 18. März 1993 mit dem Titel "A METHOD FÜR AUTOMATIC TRANSMISSION POWER CONTROL IN A TRANSCEIVER SUITABLE FOR A CDMA ENVIRONMENT EMPLOYING DIRECT SEQUENCE DIFFUSION".

AUFGABEN DER ERFINDUNG

Es ist eine Aufgabe dieser Erfindung, eine digitale AGC-Implementierung bereitzustellen, die eine verbesserte Empfänger- und Sendersteuerung in einem Sende-Empfänger ermöglicht.

Es ist eine weitere Aufgabe dieser Erfindung, eine Empfänger-AGC-Funktion und eine Open-Loop-Sendeleistungssteuerfunktion bereitzustellen, die jeweils eine eigene Nachlauffrequenz besitzen.

Es ist eine Aufgabe dieser Erfindung, ein Verfahren und eine Schaltungsanordnung zur Verwendung in einem Spread-Spectrum-Funktelephon zu schaffen, die eine Empfänger-AGC-Funktion und eine Open-Loop-Sendeleistungssteuerfunktion bereitstellen, die jeweils eine eigene Nachlauffrequenz besitzen.

ZUSAMMENFASSUNG DER ERFINDUNG

Die oben genannten und weiteren Probleme werden durch ein Verfahren und eine Schaltungsanordnung in Übereinstimmung mit dieser Erfindung beseitigt. Diese Erfindung lehrt ein Verfahren und Schaltungen, die in Übereinstimmung mit dem Verfahren arbeiten, zum Erzeugen eines Empfänger-AGC-Signals für einen Sende-Empfänger wie etwa einen Spread-Spectrum-Sende-Empfänger.

Das Verfahren umfasst die folgenden Schritte: (a) Integrieren der Leistung eines empfangen und abgetasteten Signals; (b) Berechnen eines Logarithmus der aufgenommenen, integrierten Leistung; (c) Subtrahieren eines vorgegebenen Referenzwertes vom Logarithmus der Leistung, um ein erstes Fehlersignal zu erzeugen; (d) Filtern des ersten Fehlersignals; (e) Vergleichen des gefilterten ersten Fehlersignals mit einer ersten Schwelle; (e) Inkrementieren oder Dekrementieren eines ersten Zählerwertes in Abhängigkeit vom Ergebnis des Vergleichschrittes unter gleichzeitigem Rücksetzen des Filterakkumulators; und (f) Umsetzen des ersten Zählerwertes in eine analoge Spannung, die die Verstärkung eines Empfänger steuert.

In einer bevorzugten Ausführungsform dieser Erfindung ist der Logarithmus der Zweierlogarithmus der aufgenommenen, integrierten Leistung, wobei der Rechenschritt die folgenden Teilschritte umfasst: (a) Eingeben eines Digitalwortes, das einen Wert der aufgenommenen, integrierten Leistung repräsentiert, in eine Prioritätscodiereinrichtung, um die Stelle des höchstwertigen gesetzten Bits des Digitalwortes zu bestimmen; und (b) Verwenden der bestimmten Stelle als Zweierlogarithmus.

Falls der Logarithmus der Zweierlogarithmus ist, umfasst der Rechenschritt die folgenden Teilschritte: (a) Eingeben eines Digitalwortes, das einen Wert der aufgenommenen, integrierten Leistung repräsentiert, in eine Prioritätscodiereinrichtung, um die Stelle des höchstwertigen gesetzten Bits des Digitalwortes zu bestimmen; (b) Extrahieren eines oder mehrerer Bits, die zu dem bestimmten höchstwertigen gesetzten Bit benachbart sind; (c) Verketten der ein oder mehreren extrahierten Bits zu einem Wert, der die bestimmte Stelle des höchstwertigen gesetzten Bits repräsentiert; und (d) Verwenden der sich ergebenden verketteten Bits als Näherungswert für den Zweierlogarithmus.

Das Verfahren umfasst ferner das Erzeugen eines Sender-AGC-Wertes durch die folgenden Schritte: (a) Erzeugen eines zweiten Zählerwertes; (b) Subtrahieren des zweiten Zählerwertes vom ersten Zählerwert, um ein zweites Fehlersignal zu bilden; (c) Filtern des zweiten Fehlersignals; (d) Vergleichen des gefilterten zweiten Fehlersignals mit einer vorgegebenen zweiten Schwelle; (e) Inkrementieren oder Dekrementieren des zweiten Zählerwertes und Rücksetzen des Filterakkumulators in Abhängigkeit vom Ergebnis des Schrittes, in dem das gefilterte zweite Fehlersignal verglichen wird; und (f) Umsetzen wenigstens des zweiten Zählerwertes in eine analoge Spannung, die die Verstärkung eines Senders steuert.

In einer bevorzugten Ausführung wird ein dritter Zählerwert in Abhängigkeit von den empfangenen Leistungssteuerungs-Befehlsbits gesetzt, wobei das Verfahren die folgenden Schritte umfasst: (a) Addieren des zweiten Zählerwertes zum dritten Zählerwert; und (b) Umsetzen der Summe aus dem zweiten und dem dritten Zählerwert in eine analoge Spannung, die die Verstärkung eines Spread-Spectrum-Sendeverstärkers steuert.

Die Umsetzschritte umfassen jeweils vorzugsweise einen einleitenden Schritt, in dem eine Verstärkersteilheitskorrektur an dem ersten Zählerwert und dem dritten Zählerwert vor der Umsetzung dieser Werte in analoge Spannungen vorgenommen wird.

Die Lehren dieser Erfindung schaffen folglich ein AGC-Signal, das auf Änderungen eines Empfangssignals in beiden Richtungen schnell reagiert (zunehmende oder abnehmende Signalstärke). Ferner wird die Empfangsverstärkung durch einen ersten inkrementalen Wert verändert, während die Sendeverstärkung durch einen zweiten inkrementalen Wert verändert wird. In einer gegenwärtig bevorzugten Ausführungsform der Erfindung wird die Empfangsverstärkung in Schritten von 1 dB verändert, während die Sendeverstärkung in Schritten von 0,125 dB verändert wird.

KURZBESCHREIBUNG DER ZEICHNUNG

Die oben angeführten und weiteren Merkmale der Erfindung werden deutlicher in der folgenden genauen Beschreibung der Erfindung, wenn sie in Verbindung mit der beigefügten Zeichnung gelesen wird, worin:

1 ein vereinfachter Blockschaltplan eines Funktelephons ist, das in Übereinstimmung mit dieser Erfindung konstruiert ist und betrieben wird;

2 ein Blockschaltplan ist, der die digitalen AGC- und Sendeleistungs-Steuerschaltungen von 1 näher zeigt;

3 eine schematische Darstellung ist, die eine ROM-basierte Suchschaltung (34a von 2) zum Bestimmen der Empfangssignalleistung zeigt;

4 den Block 38a von 2 näher zeigt;

5 ein Blockschaltplan einer gegenwärtig bevorzugten Ausführungsform zum Implementieren der Blöcke 38a und 38b von 2 ist; und

6 ein Graph ist, der die Auswirkung eines in 5 gezeigten Skalierungsblocks zeigt.

GENAUE BESCHREIBUNG DER ERFINDUNG

In 1 ist eine gegenwärtig bevorzugte Ausführungsform eines Spread-Spectrum-CDMA-Funktelephons 10 in Übereinstimmung mit dieser Erfindung gezeigt. Wie deutlich wird, können bestimmte Blöcke des Funktelephons 10 mit diskreten Schaltungselementen oder als Softwareroutinen, die durch einen geeigneten digitalen Datenprozessor wie etwa einen sehr schnellen Signalprozessor ausgeführt werden, implementiert sein. Alternativ kann eine Kombination aus Schaltungselementen und Softwareroutinen verwendet werden. Die folgende Beschreibung ist als solche nicht dazu gedacht, die Anwendung dieser Erfindung auf irgendeine bestimmte technische Ausführungsform zu begrenzen.

In der bevorzugten Ausführungsform dieser Erfindung arbeitet das Funktelephon 10 in Übereinstimmung mit dem einstweiligen TIA/EIA-Standard "Mobile Station-Base Station Compatibility Standard for Dual-Mode Wideband Spread Spectrum Cellular System", TIA/EIA/IS-95 (Juli 1993). Jedoch ist die Kompatibilität mit diesem besonderen einstweiligen Standard nicht als Begrenzung der Praxis dieser Erfindung aufzufassen.

Das Funktelephon 10 enthält eine Antenne 12 zum Empfangen von HF-Signalen von einer Zellenstation, die hernach als Basisstation (nicht gezeigt) bezeichnet wird, und zum Senden von HF-Signalen an die Basisstation. Wenn im Digitalmodus (CDMA-Modus) gearbeitet wird, werden die HF-Signale phasenmoduliert, um Sprach- und Zeichengabeinformationen zu befördern. Mit der Antenne 12 sind ein verstärkungsgeregelter Empfänger 14 und ein verstärkungsgeregelter Sender 16 verbunden, um die phasenmodulierten HF-Signale zu empfangen bzw. zu senden. Ein Frequenzsynthetisator 18 liefert unter der Steuerung eines Controllers 20 die erforderlichen Frequenzen an den Empfänger und den Sender. Der Controller 20 umfasst eine MCU mit niedriger Geschwindigkeit, die über einen Codec 22 eine Schnittstelle zu einem Lautsprecher 22a und einem Mikrofon 22b sowie zu einer Tastatur und einer Anzeige 24 bedient. Im Allgemeinen ist die MCU für die gesamte Steuerung und den gesamten Betrieb des Funktelephons 10 verantwortlich. Der Controller 20 umfasst außerdem vorzugsweise einen digitalen Signalprozessor (DSP) höherer Geschwindigkeit, der für die Echtzeitverarbeitung der empfangen und gesendeten Signale geeignet ist.

Die empfangenen HF-Signale werden im Empfänger in das Basisband umgesetzt und an einen Phasendemodulator 26 angelegt, der gleichphasige (I-) und um 90° phasenverschobene (Q-)Signale aus dem Empfangssignal ableitet. Die I- und Q-Signale werden durch geeignete A/D-Umsetzer (26a und 26b) von 2) in digitale Darstellungen umgesetzt und an einen Demodulator 28 mit drei Zweigen (F1–F3) angelegt. Jeder der Zweige enthält einen lokalen PN-Generator. Die Ausgabe des Demodulators 28 wird an einen Kombinierer 30 angelegt, der über einen Entschachteler und Decodierer 32 ein Signal an den Controller 20 ausgibt. Die digitale Signaleingabe in den Controller 20 drückt Sprachabtastwerte oder Zeichengabeinformationen aus. Die Weiterverarbeitung dieses Signals durch den Controller 20 hängt nicht mit dem Verständnis dieser Erfindung zusammen und wird mit der Ausnahme, das anzumerken ist, dass die Zeichengabeinformationen Sendeleistungssteuerbits enthalten, die von der Basisstation an das Funktelephon 10 gesendet werden, nicht näher beschrieben.

Die I- und Q-Signalausgaben vom I-Q-Demodulator 26 werden in Übereinstimmung mit dieser Erfindung auch an einen digitalen Empfänger-AGC-Block 34 angelegt, der diese in einer weiter unten beschriebenen Weise verarbeitet und der ein Ausgangssignal für einen Verstärkersteilheitskorrekturblock 36 erzeugt. Eine Ausgabe des Steilheitskorrekturblocks 36 ist das Rx GAIN-Signal, das für die automatische Steuerung der Verstärkung des Empfängers 14 verwendet wird.

Die Ausgabe des digitalen Empfänger-AGC-Blocks 34 wird außerdem an einen Tx-Open-Loop-Leistungssteuerungsblock 38 angelegt. Ein Tx-Closed-Loop-Steuerungsblock 40 nimmt die empfangenen Sendeleistungssteuerbits vom Controller 20 an. Ein Addierer 42 addiert die Ausgabe des Tx-Open-Loop-Steuerungsblocks 38 zur Ausgabe des Tx-Closed-Loop-Steuerungsblocks 40 und erzeugt ein Summensignal, das an den Steilheitskorrektor 36 und von dort an einen Tx-Begrenzerblock 44 angelegt wird. Die Ausgabe des Tx-Begrenzerblocks 44 ist das Tx GAIN-Signal, das an den Sender 16 angelegt wird, um dessen Ausgangsleistung zu steuern.

Eine Eingabe an den Sender 16 (Vocoder-Sprach- und/oder Zeichengabeinformationen) wird von dem Controller 20 über einen Codierer durch Faltungsoperation, einen Entschachteler, einen Walsh-Modulator, einen PN-Modulator und einen I-Q-Modulator, die allgemein als Block 46 gezeigt sind, abgeleitet.

Bevor der Aufbau und die Arbeitsweise des digitalen Empfänger-AGC-Blocks 34, des Steilheitskorrektors 36 und der Open- und Closed-Loop-Senderblöcke 38, 40, 42 und 44 beschrieben werden, sei zuvor angemerkt, dass ein optimal abgetastetes Signal, das von einer Basisstation, deren gesamte Kanäle betriebsbereit sind, empfangen wird, einen Dynamikbereich von etwa 64/1 oder 18 dB hat. Außerdem kann ein schnelles Fading einen Dynamikbereich von etwa +6 dB bis –34 dB haben. Sofern die Empfänger-AGC nicht geeignet ist, das schnelles Fading vollkommen zu verfolgen, ist die Wahrscheinlichkeit groß, dass das Signal durch den A/D-Umsetzer des Empfängers abgeschnitten wird oder das Signal für den A/D-Umsetzer zu kein ist (A/D-Unterlauf). Jedoch erfolgt das Abschneiden im Allgemeinen symmetrisch und kann bis zu einem gewissen Maß toleriert werden. Von der Empfänger-AGC-Schritt-Reaktionszeitkonstante von 0,5 Millisekunden (ms) bis 2 ms als solche wird angenommen, dass sie für die Empfänger-AGC anmessen ist, um schnelles Fading angemessen zu verfolgen und Abschneiden und A/D-Umsetzer-Überlauf und -Unterlauf zu verhindern.

Folglich wird sich zeigen, dass diese Erfindung auch eine Empfänger-AGC-Funktion mit einer hohen Verfolgungs- oder Nachführgeschwindigkeitsfähigkeit erfüllt, wenn entweder eine Signalverstärkung oder Signaldämpfung gefordert wird.

Zur genauen Beschreibung der Empfänger-AGC-Funktion und der Sendeleistungssteuerungsfunktion, die oben in der Beschreibung von 1 kurz erwähnt worden sind, wird nun Bezug auf 2 genommen. In 2 sind die Teilkomponenten der Empfänger-AGC (RCVR AGC) 34 mit 34a34e bezeichnet, während die Teilkomponenten der Tx-Open-Loop-Leistungssteuerung 38 mit 38a38c bezeichnet sind.

Anhand der digitalen Ausgaben (A/Ds 26a und 26b) des I-Q-Phasendemodulators 26 wird die Leistung der I- und Q-Abtastwerte durch den Block 34a wenigsten einmal pro Chip und vorzugsweise zweimal pro Chip, beispielsweise über eine Suche in der ROM-Tabelle 34b, berechnet. Die berechneten Leistungen werden über eine vorgegebene Periode, die beispielsweise einem Zeichen (64 Chips) entspricht, integriert. Das integrierte Ausgangssignal ist hier als Rx_AGC oder als RxAGC bezeichnet.

Ein geeignetes Verfahren für das Bestimmen der Empfangssignalleistung beim einmaligen Abtasten pro Chip, das auf der ROM-Suche basiert, ist folgendes. Es wird auch auf 3 Bezug genommen.

Die Ausgaben der 6-bit-A/Ds 26a und 26b werden zeitlich gemultiplext und als Adresse für den ROM 34b verwendet. Folglich beträgt der Adressraum des ROM 26 = 64. Der Inhalt des ROM 34b an jeder Adresse ist das Quadrat jener Adresse; d. h., dass dann, wenn die Ausgabe einer der A/Ds "25" lautet, der ROM-Inhalt an der Adresse 25 625 lautet. Die größtmögliche positive Ausgabe eines der A/Ds ist "31", was quadriert 961 ergibt. Ähnlich ist die kleinstmögliche negative Ausgabe eines der A/Ds "–32", was quadriert 1024 ergibt. Diese Zahl wird jedoch auf 1023 gekürzt. Im Ergebnis ist die Datenausgabebreite-Anforderung des ROM 34b auf 10 Bits begrenzt, weshalb die Gesamt-ROM-Größe 64 _ 10 bit beträgt.

Der Ausgang des ROM 34b ist mit einem Integrator verbunden, der einen Addierer 35a und ein Register 35b umfasst. Das Register 35b wird durch einen 2X-Chip-Taktgeber getaktet, der außerdem den Zähler 35d taktet, der 128 Abtastwerte zählt. Das Taktsignal wählt außerdem mit dem MUX 35e zwischen den I- und den Q-A/Ds 26a bzw. 26b. Im Ergebnis werden die A/D-Ausgaben an die Adresseingänge des ROM 34b zeitlich gemultiplext, wobei der ROM als Reaktion das Quadrat der A/D-Ausgangswerte ausgibt. Die Ausgabe des ROM 34b wird dann zu dem im Register 35b gespeicherten Wert addiert, wobei das Ergebnis der Addition dann in das Register 35b zurück gespeichert wird. Bei jedem 64. Chip wird ein zweites Register 35c getaktet, um die Ausgabe des Addierers 35a zu speichern, wobei gleichzeitig das erste Register 35b gelöscht wird. Im Ergebnis enthält das zweite Register einen Wert, der der Energie von 64 aufeinander folgenden Chips oder 1 Zeichen entspricht.

Wiederum in 2 und in Übereinstimmung mit einem Aspekt dieser Erfindung wird die Leistung des Eingangssignals (Rx_AGC), um bei der Erhöhung der Verstärkung und auch bei Absenkung der Verstärkung eine gleiche Änderungsgeschwindigkeit zu erhalten, nicht direkt verwendet, sondern stattdessen der Logarithmus (mit irgendeiner Logarithmusbasis) des Signals verwendet.

Genauer wird in der bevorzugten Ausführungsform dieser Erfindung mit einem Prioritätscodierer 34c der Zweierlogarithmus der Leistung berechnet, wobei der Zweierlogarithmus als Stelle des höchstwertigen gesetzten Bits genommen wird.

Beispielsweise wird mit den 6-bit-A/D-Umsetzern 26a und 26b der Logarithmus so skaliert, dass eine Leistung von 0 ≤ Leistung < 2 eine null zurückgibt, 2 ≤ Leistung < 4 eine 1 zurückgibt usw. Folglich entspricht jede Einheit des logarithmischen Wertes einer Leistung von 3 dB. Somit ergibt eine mittlere Eingangsamplitude von 4 (aus dem 6-bit-A/D-Umsetzerraum von 0–32) eine lineare Leistung von 64 _ 2 _ 42 = 2048, was dem logarithmischen Wert 11 entspricht.

Ferner werden durch Anhängen der zwei Bits rechts vom höchstwertigen gesetzten Bit des Wertes der linearen Leistung zwei zusätzliche Bits für den Logarithmus berechnet. Obwohl dies eine lineare Näherung der Logarithmusfunktion ist, hat sich der Fehler als unwesentlich herausgestellt. Die Auflösung der Leistungsmessung beträgt somit etwa 0,75 dB.

Der gewünschte Logarithmus der Leistung (in dem Beispiel oben: 4 _ 11 = 44) wird also von der berechneten Leistung im Block 34c subtrahiert, wobei der Differenzwert (Fehlersignal e1) in ein einpoliges Tiefpassfilter 34d eingegeben wird, dessen Zeitkonstante die Geschwindigkeit der gesamten digitalen AGC-Schaltung bestimmt. Lediglich als Beispiel ergibt ein Filterrückkopplungsfaktor 1 – (31/32) eine Zeitkonstante von etwa 1,6 ms.

Die Ausgabe des Filters 34d wird in eine Schwellendetektor- und Zählerschaltung 34e eingegeben, wo die gefilterte Ausgabe einmal pro Zeichen durch Vergleichen derselben mit einem ersten Schwellenwert TRESH1 überwacht wird. Wenn festgestellt wird, dass die gefilterte Ausgabe die erste Schwelle überschreitet, wird der Zähler (CNTR) in Abhängigkeit vom Vorzeichen der überschrittenen Schwelle inkrementiert oder dekrementiert. Gleichzeitig wird der Filterakkumulator rückgesetzt. Für einen theoretisch korrekten Betrieb sollte der Filterakkumulator auf die entgegengesetzte Schwelle eingestellt werden. Dies bedeutet, dass der Zähler dann, wenn die positive Schwelle überschritten wird, hochzählt und das Filterregister auf die negative Schwelle eingestellt wird. Jedoch kann dies dazu führen, dass der Zähler sofort in die Gegenrichtung zählt. Deshalb wird bevorzugt, bis zu einem gewissen Grad eine Hysterese zu verwenden. In der bevorzugten Ausführungsform werden ±0,16667 als Schwelle und ±0,125 als Rücksetzwert verwendet. Um eine noch stärkere Hysterese zu bilden, könnte der Filterakkumulator auf null rückgesetzt werden. Die Ausgabe des Zählers wird eventuell einem in dem Steilheitskorrektorblock 36 enthaltenen A/D-Umsetzer zugeführt, der ein Signal Rx GAIN ausgibt, um die Empfangsverstärker zu steuern.

Damit eine Einheitsänderung der Eingabe und der Ausgabe des Filters 34d einer 3-dB-Änderung der Leistung entspricht, wird die Schwelle (TRESH1) vorzugsweise auf ±0,33333 (1 dB) für eine AGC-Schrittweite von 2 dB oder auf ±0,166667 (0,5 dB) für eine AGC-Schrittweite von 1 dB eingestellt. Dies bedeutet, dass der Wert von TRESH1 eine Funktion der gewünschten Empfänger-AGC-Schrittweite ist.

Das Empfänger-AGC-Signal erreicht einen stabilen Wert, wenn negative Werte des Logarithmus so oft wie positive Werte am Eingang des Tiefpassfilters 34d auftreten. Ein optimaler stabiler Zustand der AGC tritt ein, wenn eine Signal-Konstruktionshöhe von 6–12 dB in den A/D-Umsetzern 26a und 26b vorhanden ist. Wegen der begrenzten Anzahl von Bits wird die Konstruktionshöhe für den stabilen Zustand bei einer gegebenen Anwendung am besten empirisch bestimmt.

Obwohl es mehrere mögliche Verfahren zum Verändern der Signal-Konstruktionshöhe in dem A/D-Umsetzer gibt, verändert ein gegenwärtig bevorzugtes Verfahren den Erwartungswert des Logarithmus der Eingangsleistung. Es sei angemerkt, das Parameter für die Sender-AGC-Bestimmung gleichzeitig verändert werden sollten, wie nachstehend beschrieben wird.

Die digitale Sender-AGC-Funktion 38 umfasst einen ähnlichen Schrittzähler 38a wie den Empfänger-AGC-Schrittzähler 34e. Der Sender-AGC-Schrittzählerwert wird vom Schrittzählerwert der Empfänger-AGC subtrahiert, um ein zweites Fehlersignal (e2) zu bilden. Das Fehlersignal e2 wird in einem einpoligen Tiefpassfilter 38b, dessen Zeitkonstante so gewählt ist, dass die Gesamtzeitkonstante für die Sender-AGC-Funktion etwa 30 ms beträgt, gefiltert. Ein Filterrückkopplungsverhältnis von 1 – (1023/1024) liefert diese Zeitkonstante.

Die Schrittweite der Sender-AGC ist vorzugsweise nicht größer als 0,125 dB. Unter Annahme eines 1-dB-Schrittes beim Empfänger-AGC-Signal (Rx_AGC) wird die Rx AGC-Zählerwertausgabe als solche von 34e um drei nach links verschoben, bevor die Differenz bestimmt wird.

Dieses Verfahren ergibt an sich schon eine Genauigkeit von 1 dB beim Sender-AGC-Signal. Um eine höhere Genauigkeit zu erzielen, wird stattdessen die über ein Zeichen (Rx_AGC) integrierte Leistung verwendet. Ein im Voraus berechneter Erwartungswert der über ein Zeichen integrierten Leistung wird vom Momentanwert der integrierten Leistung subtrahiert, wobei das Ergebnis in dem oben erwähnten Tiefpassfilter 38b gefiltert wird. Wie zuvor bedeutet dies, dass die Logarithmusfunktion durch eine lineare Funktion angenähert wird. Nach dem oben angegebenen Beispiel erfährt die lineare mittlere Leistung des Signals, wenn der gewünschte logarithmische Wert 44 lautet, eine Veränderung von 1 dB und entspricht somit einem Wert zwischen 2048 und 2578, weshalb der gewünschte Wert der linearen Leistung auf (2048 + 2560)/2 = 2313 eingestellt wird. Damit die Eingabe des Filters 38b von 1 dB dem Wert 8 entspricht, wird diese Eingabe um 8 nach rechts verschoben ((100,1 – 1) _ 2048 = 530 ≡ 512, 512/8 = 64 ⇒ 6 Verschiebungen nach rechts).

Falls die Signal-Konstruktionshöhe in den Empfänger-A/D-Umsetzern 26a und 26b durch Verändern des Erwartungswertes des Logarithmus der Empfangsleistung verändert wird, wird auch der oben erwähnte Erwartungswert der linearen Leistung verändert. Dies erfolgt vorzugsweise durch ein geeignetes zusätzliches Verschieben des Wertes der linearen Leistung. Die folgende Tabelle gibt die geeigneten Werte für diese zusätzliche Verschiebung bei gegebenem gewünschten Empfängerleistungslogarithmus an.

Tabelle

Insbesondere berechnet der Block 38a in 2 die Differenz zwischen den Werten des Rx-Zähler-(CNTR)-Blocks 34e und einem Tx-Zähler-(CNTR)-Block 38c. Diese Differenz wird dann in einem Tiefpass gefiltert und mit der Schwelle verglichen. Wenn die Schwelle überschritten wird, zählt der Zähler des Blocks 38c aufwärts oder abwärts, wobei der neue Wert zum Block 38a zurückgeführt wird, wo er wiederum mit dem Rx-Zählerwert vom Block 34e verglichen wird. Dieser Prozess setzt sich fort, bis die Werte der Rx- und Tx-Zähler gleich sind.

Der Block 38a berechnet außerdem die Differenz zwischen der empfangenen linearen Leistung vom Block 34a und einem vorgegebenen festen Wert (REF). Diese Differenz wird ebenso dem Tiefpassfilter 38b zugeführt. Im Ergebnis gibt es für jede Prozessiteration zwei Eingangswerte für das Filter 38b.

In dieser Hinsicht besteht die Funktion der Empfängerkette (Blöcke 26ab und 34ae), die in 4 gezeigt sind, darin, die mittlere Eingangsamplitude für die A/D-Umsetzer 26a und 26b konstant zu halten. Beispielsweise sei angenommen, dass die gewünschte absolute Amplitude einer A/D-Ausgabe von 8 (aus dem absoluten A/D-Bereich von 0–32) entspricht. Dann wäre die gemessene Leistung nach Integration 82 _ 128 = 8192. Dieser Wert ist somit ein vorgegebener fester Referenzwert (Referenz der linearen Leistung).

Gemäß der bevorzugten Implementierung dieser Erfindung entspricht ein Schritt in der Ausgabe des Zählers 34e einer Verstärkungsänderung von 1 dB, während ein Schritt in der Ausgabe des Zählers 38c 0,125 dB entspricht. Folglich sollte die Ausgabe des Zählers 38c vor der Subtraktion des TxAGC-Zählerwertes durch den Block 39d mit 8 multipliziert (im Block 39a um 3 nach links verschoben) werden. Die Schalter 39e und 39f dienen als Multiplexer, um den TxAGC-Zählerwert und die verschobenen RxAGC-Zählerwerte mit dem Subtrahierer 39d zu verbinden oder einen verschobenen Rx-Wert der linearen Leistung und einen verschobenen Referenzwert der linearen Leistung mit dem Subtrahierer 39d zu verbinden.

Um die lineare Leistung REF und die lineare RxAGC Ausgabe für einen Moment außer Acht zu lassen, wäre die Tx-Open-Loop im Gleichgewicht, wenn der Wert des RxAGC-Zählers 34e mal 8 gleich dem Wert des TxAGC-Zählers ist. Obwohl der Tx-Zähler einen beliebigen Wert haben kann, wenn er sich im Übergang befindet, hat seine Ausgabe in jedem stabilen Zustand einen Wert, der n _ 8 beträgt, was bedeutet, dass die Tx-Open-Loop eine Auflösung im stabilen Zustand von 8 _ 0,125 = 1 dB haben würde. Jedoch ist diese Auflösung nicht ausreichend, um die Anforderungen der IS-95-Spezifikation zu erfüllen.

Um die Auflösung zu vergrößern, verwendet die Erfindung die Differenz zwischen dem Wert der linearen Leistung und ihrem entsprechenden Referenzwert. Hierbei wird die Leistung linear anstatt in dB ausgedrückt, wofür zuerst eine lineare Näherung der Logarithmusfunktion ausgeführt wird. Da die Absicht ist, die Auflösung zu vergrößern, wird die Zählerdifferenz so gestaltet, dass die große Verstärkungsdifferenz verarbeitet wird und die Differenz zwischen dem Wert der linearen Leistung und der Referenz auf 3 dB begrenzt wird.

Wenn nun vor Augen geführt wird, dass 3 dB einem linearen Wert von 2 entsprechen, entsprechen 2 dB 1,58 ≈ 1,5; entsprechen 1 dB 1,2589 ≈ 1,25; entsprechen 0,5 dB 1,122 ≈ 1,125; entsprechen 0,25 dB 1,0593 ≈ 1,0625; entsprechen 0,125 dB 1,0292 ≈ 1,03125 usw.; es ist somit ersichtlich, dass, solange die Differenz kleiner als 3 dB ist, eine Verdopplung der dB-Zah; einer Verdopplung der Stellen hinter dem Komma entspricht.

Falls eine Definition erstellt wird, dass 0 dB 1 _ 8192 entsprechen, dann sind 01,25 dB 1,03125 _ 8192 = 8448. Deshalb entspricht eine Verstärkungsänderung von 0,125 dB einer Änderung von 256 des Wertes der linearen Leistung, entspricht eine Verstärkungsänderung von 0,25 dB einer Änderung von 512 usw.

Oben wurde gesagt, dass eine Einheitsschrittänderung im TxAGC-Zähler 38c einer Verstärkungsänderung von 0,125 dB entspricht. Da bei der linearen Differenz 0,125 dB 256 entsprechen, wird diese folglich durch 256 geteilt (im Block 39b um 8 nach rechts verschoben), bevor sie in das Filter 38b eingegeben wird.

Nun sei angenommen, dass der RxAGC- und der TxAGC-Zähler die Werte 24 bzw. 192 (8 _ 24) besitzen. Für diesen Fall ändert sich die mittlere Eingangsleistung vom gewünschten Wert 8192 auf 8448, was eine Verstärkungsänderung von 0,125 dB ergibt. Der Empfängerzähler 34e reagiert auf diese Verstärkungsänderung nicht, da die Änderung kleiner als 1 dB ist. Jedoch ist die lineare Differenz, die in das Filter 38b eingegeben wird, (8192 – 8448)/256 = –1. Nach einer Zeitperiode, die von der Zeitkonstante des Filters 38b abhängt, zählt der TxAGC-Zähler 38c um einen Schritt abwärts auf 191. Folglich ist die Differenz zwischen den Zählern 8 _ 24 – 191 = 1. Die beiden Eingaben in das Filter 38b heben sich nun gegenseitig auf, jedoch hat die Sendeverstärkung um 0,125 dB abgenommen. Dies bedeutet, dass die Schaltung die Auflösung der TxAGC auf 0,125 dB erhöht hat, wodurch die Spezifikation erfüllt ist.

Es sei angemerkt, dass die lineare Näherung bei negativen Verstärkungsänderungen nicht ebenso gut arbeitet, da –1 dB 0,794 entsprechen, jedoch 0,741 entsprechen sollten, –2 dB 0,630 entsprechen, jedoch 0,415 entsprechen sollten, usw. Das heißt, dass die lineare Näherung bei Differenzen kleiner als –2 dB am besten arbeitet. Wie oben erläutert worden ist, sollte außerdem der wahre Referenzwert (100,1 _ 8192 + 8192)/2 = 9252 anstatt 9182 sein. Obwohl der Erstere bei der Subtraktion wirklich verwendet wird, wird bei der Skalierung der Näherung (der Teilung durch 256) der Letztere verwendet. Der korrekte Skalierungswert wäre 10313/8192 _ 256 = 322, jedoch würde dies zu einer ziemlich schwerfälligen Hardwareimplementierung führen. Dies ergibt einen kleinen Fehler der Näherung, der in Wirklichkeit teilweise dadurch aufgehoben wird, dass für negative Verstärkungsänderungen ein größerer Fehler als für positive Verstärkungsänderungen vorkommen kann.

Zusammenfassend wird vorgezogen, zwei Eingaben an das Filter 38b zu liefern, um eine relativ große Schrittweite bei der RxAGC zu ermöglichen und schnelle Änderungen des Eingangssignalpegels aufzuheben. Andererseits muss die TxAGC langsamer und genauer sein. Wenn die TxAGC lediglich der RxAGC folgte, wäre die Auflösung der TxAGC nicht angemessen. Durch Einführen des Wertes der linearen Leistung vom Block 34a und ihrer gleichwertig verschobenen Referenzwerte der linearen Leistung (Block 39c) wird es jedoch möglich, die Genauigkeit der TxAGC auf den geforderten Pegel zu erhöhen.

Obwohl die obige Beschreibung dazu dient, die Arbeitsweise der Erfindung zu beschreiben, sei angemerkt, dass es mehrere mögliche Implementierungen gibt. Beispielsweise zeigt 5 eine gegenwärtig bevorzugte Implementierung, bei der die Blöcke 38a und 38b integriert sind, wodurch eine große Hardwareeinsparung möglich wird.

Die Ausführungsform von 5 umfasst einen 5-zu-1-Multiplexer 50, eine 1/x-Skalierungsschaltung 52 (beispielsweise ist x = 1024), einen Addierer/Subtrahierer 54 und ein Filter (D-Flipflop) 56. Zur Speicherung der Ausgabe des Filters 56 kann ein Register 58 verwendet werden. Eine Zustandsmaschine 60 steuert den gesamten Betrieb und die gesamte Synchronisierung dieser Komponenten. Die Gesamtübertragungsfunktion der in 5 gezeigten Schaltung gleicht einem einpoligen IIR-Filter. Der Wert x kann programmierbar sein. Im Allgemeinen beeinflusst der Wert x die Reaktionszeit der Schaltung (und folglich den Sendeleistungspegel) auf eine Schrittänderung des Eingangsempfangspegels, wie in dem exemplarischen Graphen von 6 angegeben ist.

Wiederum in 2 bildet die Ausgabe des Sender-AGC-Filters 39b den Open-Loop-Gesamtleistungsschätzwert. Wie beschrieben worden ist, wird dieser Schätzwert an einen Komparator 38c angelegt, der durch Vergleich mit einer zweiten Schwelle (TRESH2) erfasst, ob die Schrittschwelle überschritten wird, wobei in diesem Fall der interne Tx-Zähler je nach Vorzeichen der überschrittenen Schwelle inkrementiert oder dekrementiert wird. Da eine Einheit in der Filter-38b-Eingabe und -Ausgabe 0,125 dB entspricht und dieser Wert auch die Schrittweite der TxAGC ist, liegt die bipolare Schwelle (TRESH2) vorzugsweise im Bereich von ±0,5.

Zur Zählung der vom Controller 20 ausgegebenen Closed-Loop-Leistungsschritte wird ein zweiter Zähler 40 verwendet, wobei mit dem Addierer 42 die Ausgabe des Zählers 40 zur Ausgabe des Zählers in 38c addiert wird.

Es wurde festgestellt, dass eine Sender-AGC-Schrittweite von 0,5 dB unter der Annahme einer idealen analogen Hardware die Anforderungen der einstweiligen CDMA-Spezifikation erfüllt. Jedoch wird aus derselben Überlegung wie für die Empfänger-AGC eine Schrittweite von 0,125 dB mit einem 10-bit-D/A-Umsetzer 44a bevorzugt.

Eine gegenwärtig bevorzugte Umsetzungsrate für die A/Ds 26a und 26b ist 9,6 kHz, da sich die Stelle der Closed-Loop-Leistungssteuerbits ändert und innerhalb von 500 Mikrosekunden des Empfangs zur Wirkung gebracht werden muss. Jedoch liegen andere Umsetzungsraten im Umfang der Lehren dieser Erfindung.

Der Tx-Begrenzerblock 44 arbeitet in einer einem Komparator und einem Schalter ähnlichen Weise. Die Eingabe in den Block 44 ist der Verstärkungswert, den der TxAGC-Algorithmus geeignet bestimmt hat. Dieser Verstärkungswert wird mit einem voreingestellten Wert verglichen, der die (nach dem Standard und/oder durch den Entwurf) höchstmögliche zulässige Verstärkung repräsentiert. Wenn die Verstärkung den voreingestellten Wert überschreitet, wird dieser anstelle der berechneten Verstärkung durch den DAC/D/A-Umsetzer) ausgegeben. In dieser Weise wird die Ausgangsleistung des Senders der Datenendeinrichtung auf einen vorgegebenen Maximalwert begrenzt. Ferner ist der maximale Ausgangsleistungspegel adaptiv gehalten. Folglich wird der voreingestellte Wert durch einen Wert von einem weiteren Zähler (CNTR) ersetzt. Die Eingabe des Blocks 44 wird mit dem Zählerwert verglichen. Wenn die Eingabe den Zählerwert überschreitet, wird der Zählerwert ausgegeben. Gleichzeitig wird veranlasst, dass der Zähler einen Schritt aufwärts oder abwärts zählt. Die Zählrichtung wird durch ein 1-bit-Signal vom HF-Abschnitt bestimmt, wo ein Vergleich angestellt wird, ob ein erfasster absoluter Ausgangsleistungspegel den höchstzulässigen Ausgangsleistungspegel überschreitet. In dieser Weise ist die TxAGC-Bestimmung mit dem momentanen absoluten Ausgangsleistungspegel verknüpft, wobei die Adaptivität sicherstellt, dass der maximale Ausgangsleistungspegel trotz der Unterschiede in den Temperaturen und den Komponententoleranzen fest ist.

Die Einzelheiten der Arbeitsweise des Tx-Begrenzers 44 sind in dem gemeinsam übertragenen US-Patent Nr. 5.548.616, eingereicht am 9. September 1994 von Lars Mücke u. a., mit dem Titel "Spread Spectrum Radiotelephone having Adaptive Transmitter Gain Control" beschrieben.

Die Empfangs- und Sendeleistungsverstärker erfordern üblicherweise eine Steilheitskorrektur, die an ihren jeweiligen Verstärkungssteuersignalen vorgenommen wird. Zu diesem Zweck werden die vorzeichenlose Ausgabe vom Schrittzähler 40 und die Summe der Schrittzähler 38c und 40 durch Invertieren der Vorzeichenbits in Zweierkomplementzahlen umgewandelt. Jede Zweierkomplementzahl wird dann zur Korrektur der Verstärkungssteilheit im Block 36 mit einer 7-bit-Zahl multipliziert.

Wenn angenommen wird, dass bei der Leistungsverstärkersteilheit ein maximaler Fehler von 50% vorkommt, sollte der Wert der 7-bit-Zahl zwischen 0,5–1,5 ⟹ –2 bis 2 liegen, da der Multiplizierer Zweierkomplementmultiplikationen ausführen können muss. Folglich entspricht das niedrigstwertige Bit 1/32, wobei der Fehler nach der Korrektur maximal 1/64 oder 1,56% beträgt.

Für den Fall, in dem eine S-Kurve-Senderkorrektur gewünscht wird, wird der Dynamikbereich in mehrere (z. B. 4, 8, 16 usw.) Unterbereiche unterteilt, wovon jeder seinen eigenen Korrekturfaktor besitzt. Die 2 (oder 3, 4 usw.) höchstwertigen Bits werden dann zur Auswahl des korrekten Korrekturfaktorunterbereiches verwendet.

Eine gegenwärtig bevorzugte Ausführungsform dieser Erfindung ist somit beschrieben worden. Jedoch könnten an dieser Ausführungsform mehrere Modifikationen vorgenommen werden, die dennoch im Umfang der Lehren dieser Erfindung blieben. Beispielsweise könnten für die verschiedenen Schwellen, die zum Inkrementieren und Dekrementieren der Zähler in den Blöcken 34e und 38c verwendet werden, andere Werte und Wertebereiche verwendet werden. Ferner kann beispielsweise die Nachschlagtabelle 34b in irgendeinem geeigneten Typ von Speichervorrichtung wie etwa einem RAM enthalten sein, der durch den Controller 20 mit geeigneten Werten geladen wird. Außerdem kann eine Referenz für einen Zähler oder einen Zählerwert auch so gelesen werden, dass er ein Register oder einen Registerwert enthält. Beispielsweise kann eine Speicherstelle unter Softwaresteuerung inkrementiert und dekrementiert werden und deshalb einem Zähler wie etwa einer dekadischen oder binären Zählervorrichtung oder Zählschaltung funktionell gleichwertig sein.

Ferner können die Lehren dieser Erfindung bei HF-Sende-Empfängern allgemein, was TDMA-(Time Division Multiple Access-Type = Mehrfachzugriff im Zeitmultiplex)-Sende-Empfänger mit einschließt, angewandt werden; sie sind nicht auf die Anwendung mit Spread-Spectrum- und/oder CDMA-Sende-Empfängertypen begrenzt. Außerdem sollte klar sein, dass die Leistung über jede geeignete Zeitperiode integriert werden kann und nicht ausschließlich über eine einem Zeichen entsprechende Periode integriert werden muss.

Obwohl die Erfindung mit Bezug auf ihre bevorzugten Ausführungsformen gezeigt und beschrieben worden ist, werden Fachleute erkennen, dass Änderungen daran nach Form und Details vorgenommen werden können, ohne vom Umfang der Erfindung, wie er in den beigefügten Ansprüchen definiert ist, abzuweichen.


Anspruch[de]
  1. Verfahren zum Erzeugen eines Verstärkungssteuersignals für einen Sende-Empfänger, das die folgenden Schritte umfasst:

    Integrieren der Leistung eines empfangen und abgetasteten Signals;

    Berechnen eines Logarithmus der aufgenommenen, integrierten Leistung;

    Subtrahieren eines vorgegebenen Referenzwertes vom Logarithmus der aufgenommenen, integrierten Leistung, um ein erstes Fehlersignal zu erzeugen;

    dadurch gekennzeichnet, dass es ferner die folgenden Schritte umfasst:

    Filtern des ersten Fehlersignals;

    Vergleichen des gefilterten ersten Fehlersignals mit einer vorgegebenen ersten Schwelle;

    Inkrementieren oder Dekrementieren eines ersten Zählerwertes und Rücksetzen eines Filterakkumulators in Abhängigkeit vom Ergebnis des Vergleichschrittes; und

    Umsetzen des ersten Zählerwertes in eine analoge Spannung, die die Verstärkung des Empfängers steuert.
  2. Verfahren nach Anspruch 1, wobei der Logarithmus der Zweierlogarithmus der Leistung ist und wobei der Schritt des Berechnens des Logarithmus die folgenden Schritte umfasst:

    Eingeben eines Digitalwortes, das einen Wert der aufgenommenen, integrierten Leistung repräsentiert, in eine Prioritätscodiereinrichtung, um die Stelle des höchstwertigen gesetzten Bits des Digitalwortes zu bestimmen; und

    Verwenden der bestimmten Stelle als Zweierlogarithmus.
  3. Verfahren nach Anspruch 1, wobei der Logarithmus der Zweierlogarithmus der Leistung ist und wobei der Rechenschritt die folgenden Schritte umfasst:

    Eingeben eines Digitalwortes, das einen Wert der aufgenommenen, integrierten Leistung repräsentiert, in eine Prioritätscodiereinrichtung, um die Stelle des höchstwertigen gesetzten Bits des Digitalwortes zu bestimmen;

    Extrahieren eines oder mehrerer Bits, die zu dem bestimmten höchstwertigen gesetzten Bit benachbart sind;

    Verketten der ein oder mehreren extrahierten Bits zu einem Binärwert, der die bestimmte Stelle des höchstwertigen gesetzten Bits repräsentiert; und

    Verwenden der sich ergebenden verketteten Bits als Näherungswert für den Zweierlogarithmus.
  4. Verfahren nach Anspruch 1, das ferner die folgenden Schritte umfasst:

    Erzeugen eines zweiten Zählerwertes;

    Subtrahieren des zweiten Zählerwertes vom ersten Zählerwert, um ein zweites Fehlersignal zu bilden;

    Filtern des zweiten Fehlersignals;

    Vergleichen des gefilterten zweiten Fehlersignals mit einer vorgegebenen zweiten Schwelle;

    Inkrementieren oder Dekrementieren eines zweiten Zählerwertes und Rücksetzen des Filterakkumulators in Abhängigkeit vom Ergebnis des Schrittes, in dem das gefilterte zweite Fehlersignal verglichen wird; und

    Umsetzen wenigstens des zweiten Zählerwertes in eine analoge Spannung, die die Verstärkung eines Senders steuert.
  5. Verfahren nach Anspruch 1, das ferner die folgenden Schritte umfasst:

    Erzeugen eines zweiten Zählerwertes;

    Subtrahieren des zweiten Zählerwertes vom ersten Zählerwert, um ein zweites Fehlersignal zu bilden;

    Filtern des zweiten Fehlersignals;

    Vergleichen des gefilterten zweiten Fehlersignals mit einer vorgegebenen zweiten Schwelle;

    Inkrementieren oder Dekrementieren des zweiten Zählerwertes und Rücksetzen des Filterakkumulators in Abhängigkeit vom Ergebnis des Schrittes, in dem das gefilterte zweite Fehlersignal verglichen wird;

    Setzen eines dritten Zählerwertes in Abhängigkeit von den empfangenen Leistungssteuerungs-Befehlsbits;

    Addieren des zweiten Zählerwertes zum dritten Zählerwert, um eine Summe aus dem zweiten und dem dritten Zählerwert zu bilden; und

    Umsetzen der Summe aus dem zweiten Zählerwert und dem dritten Zählerwert in eine analoge Spannung, die die Verstärkung eines Senders steuert.
  6. Verfahren nach Anspruch 5, wobei die Umsetzschritte jeweils einen einleitenden Schritt umfassen, in dem eine Verstärkersteilheitskorrektur an dem ersten Zählwert und an dem dritten Zählwert vorgenommen wird.
  7. Vorrichtung zum Erzeugen eines Verstärkungssteuersignals für einen Sende-Empfänger, die umfasst:

    Mittel (34a) für das Integrieren der Leistung eines empfangenen und abgetasteten Signals;

    Mittel (34c) für das Berechnen eines Logarithmus der aufgenommenen, integrierten Leistung;

    Mittel (34c) für das Subtrahieren eines vorgegebenen Referenzwertes vom Logarithmus der Leistung, um ein erstes Fehlersignal zu erzeugen;

    dadurch gekennzeichnet, dass sie ferner umfasst:

    Mittel (34d) für das Filtern des ersten Fehlersignals;

    Mittel (34e) für das Vergleichen des gefilterten ersten Fehlersignals mit einer vorgegebenen ersten Schwelle;

    Mittel (34e) für das Inkrementieren oder Dekrementieren eines ersten Zählerwertes und Rücksetzen eines Filterakkumulators in Abhängigkeit vom Ergebnis des Vergleichschrittes; und

    Mittel (36a D/A) für das Umsetzen des ersten Zählerwertes in eine analoge Spannung, die die Verstärkung eines Empfängers steuert.
  8. Vorrichtung nach Anspruch 7, wobei der Logarithmus der Zweierlogarithmus der Leistung ist und wobei die Rechenmittel (34c) umfassen:

    Prioritätscodiermittel für das Eingeben eines Digitalwortes, das einen Wert der aufgenommenen, integrierten Leistung repräsentiert, um die Stelle des höchstwertigen gesetzten Bits des Digitalwortes zu bestimmen; und

    Mittel zum Bezeichnen der bestimmten Stelle als Zweierlogarithmus.
  9. Vorrichtung nach Anspruch 7, wobei der Logarithmus der Zweierlogarithmus der Leistung ist und wobei die Rechenmittel (34c) umfassen:

    Prioritätscodiermittel für das Eingeben eines Digitalwortes, das einen Wert der aufgenommenen, integrierten Leistung repräsentiert, um die Stelle des höchstwertigen gesetzten Bits des Digitalwortes zu bestimmen;

    Mittel zum Extrahieren eines oder mehrerer Bits, die zu dem bestimmten höchstwertigen gesetzten Bit benachbart sind;

    Mittel zum Verketten der ein oder mehreren extrahierten Bits zu dem bestimmten höchstwertigen gesetzten Bit; und

    Mittel zum Bezeichnen der sich ergebenden verketteten Bits als Näherungswert für den Zweierlogarithmus.
  10. Vorrichtung nach Anspruch 7, die ferner umfasst:

    Mittel (38) für das Erzeugen eines zweiten Zählerwertes;

    Mittel (38a) für das Subtrahieren des zweiten Zählerwertes vom ersten Zählerwert, um ein zweites Fehlersignal zu bilden;

    Mittel (38b) für das Filtern des zweiten Fehlersignals;

    Mittel (38c) für das Vergleichen des gefilterten zweiten Fehlersignals mit einer vorgegebenen zweiten Schwelle;

    Mittel (38c) für das Inkrementieren oder Dekrementieren des zweiten Zählerwertes und Rücksetzen eines Filterakkumulators in Abhängigkeit vom Ergebnis des Schrittes, in dem das gefilterte zweite Fehlersignal verglichen wird; und

    Mittel (44) für das Umsetzen wenigstens des zweiten Zählerwertes in eine analoge Spannung, die die Verstärkung eines Senders steuert.
  11. Vorrichtung nach Anspruch 7, die ferner umfasst:

    Mittel (38) für das Erzeugen eines zweiten Zählerwertes;

    Mittel (38a) für das Subtrahieren des zweiten Zählerwertes vom ersten Zählerwert, um ein zweites Fehlersignal zu bilden;

    Mittel (38b) für das Filtern des zweiten Fehlersignals;

    Mittel (38c) für das Vergleichen des gefilterten zweiten Fehlersignals mit einer vorgegebenen zweiten Schwelle;

    Mittel (40) für das Inkrementieren oder Dekrementieren des zweiten Zählerwertes und für das Rücksetzen eines Filterakkumulators in Abhängigkeit vom Ergebnis des Schrittes, in dem das gefilterte zweite Fehlersignal verglichen wird;

    Mittel (42) für das Setzen eines dritten Zählerwertes in Abhängigkeit von den empfangenen Leistungssteuerungs-Befehlsbits;

    Mittel (44 D/A) für das Addieren des zweiten Zählerwertes zum dritten Zählerwert, um eine Summe aus dem zweiten und dem dritten Zählerwert zu bilden; und

    Mittel für das Umsetzen der Summe aus dem zweiten und dem dritten Zählerwert in eine analoge Spannung, die die Verstärkung eines Senders steuert.
  12. Vorrichtung nach Anspruch 11, wobei die Umsetzungsmittel (36a D/A, 44 D/A) jeweils Mittel (36a) für die Vornahme einer Verstärkersteilheitskorrektur an dem ersten Zählerwert und an dem dritten Zählerwert enthalten.
  13. Verfahren für den Betrieb eines Spread-Spectrum-Funktelephons, das die folgenden Schritte umfasst:

    Empfangen eines Spread-Spectrum-HF-Signals und Verstärken des Empfangssignals mit wenigstens einem Empfangsverstärker;

    Demodulieren des empfangenen HF-Signals, um ein gleichphasiges I-Signal und ein um 90° phasenverschobenes Q-Signal abzuleiten;

    wiederholtes Quadrieren der Größe der I- und Q-Signale und Integrieren der quadrierten Größen über eine Periode, um eine Angabe für die Leistung des Empfangssignals über die Periode abzuleiten;

    Erlangen eines Logarithmus der abgeleiteten Leistungsangabe;

    Erlangen eines ersten Fehlersignals, das die Differenz zwischen dem Logarithmus der Leistungsangabe und einer vorgegebenen Leistung angibt;

    dadurch gekennzeichnet, dass es ferner die folgenden Schritte umfasst:

    Filtern des ersten Fehlersignals;

    Vergleichen des gefilterten ersten Fehlersignals mit einem ersten bipolaren Schwellensignal und Inkrementieren oder Dekrementieren eines ersten Zählerwertes sowie Rücksetzen eines Filterakkumulators entsprechend dem Vergleich; und

    Erzeugen eines Verstärkungssteuersignals für den wenigstens einen Empfangsverstärker entsprechend dem ersten Zählerwert.
  14. Verfahren nach Anspruch 13, wobei der Quadrierschritt die folgenden Schritte umfasst:

    Umsetzen jedes der I- und Q-Signale in eine digitale Darstellung;

    abwechselndes Anlegen der digitalen Darstellungen an Adresseingänge einer Speichervorrichtung; und

    Ausgeben für jedes Anlegen einer der digitalen Darstellungen eines Wertes von der Speichervorrichtung, der dem Quadrat der digitalen Darstellung entspricht.
  15. Verfahren nach Anspruch 13, das ferner die folgenden Schritte umfasst:

    Erzeugen eines zweiten Zählerwertes;

    Subtrahieren des zweiten Zählerwertes vom ersten Zählerwert, um ein zweites Fehlersignal zu bilden;

    Filtern des zweiten Fehlersignals;

    Vergleichen des gefilterten zweiten Fehlersignals mit einem zweiten bipolaren Schwellensignal und Inkrementieren oder Dekrementieren des zweiten Zählerwertes sowie Rücksetzen eines Filterakkumulators entsprechend dem Vergleich, um einen Open-Loop-Sendeleistungssteuerwert zu bilden;

    Kombinieren des Open-Loop-Leistungssteuerwertes mit einem Closed-Loop-Leistungssteuerwert, um einen kombinierten Leistungssteuerwert zu bilden; und

    Erzeugen eines Verstärkungssteuersignals für wenigstens einen Sendeverstärker entsprechend dem kombinierten Leistungssteuerwert.
  16. Verfahren nach Anspruch 13, das ferner die folgenden Schritte umfasst:

    Erzeugen eines zweiten Zählerwertes;

    Subtrahieren des zweiten Zählerwertes vom ersten Zählerwert und Subtrahieren der abgeleiteten Angabe für die Leistung des Empfangssignals über die Periode von einem Referenzwert, um ein zweites Fehlersignal zu bilden;

    Filtern des zweiten Fehlersignals;

    Vergleichen des gefilterten zweiten Fehlersignals mit einem zweiten bipolaren Schwellensignal und Inkrementieren oder Dekrementieren des zweiten Zählerwertes sowie Rücksetzen eines Filterakkumulators entsprechend dem Vergleich, um einen Open-Loop-Sendeleistungssteuerwert zu bilden;

    Kombinieren des Open-Loop-Leistungssteuerwertes mit einem Closed-Loop-Leistungssteuerwert, um einen kombinierten Leistungssteuerwert zu bilden; und

    Erzeugen eines Verstärkungssteuersignals für wenigstens einen Sendeverstärker entsprechend dem kombinierten Leistungssteuerwert.
  17. Spread-Spectrum-Sende-Empfänger (10), der ferner umfasst:

    einen Sender zum Senden eines Spread-Spectrum-HF-Signals über wenigstens einen Sendeverstärker (16);

    einen Empfänger zum Empfangen eines Spread-Spectrum-HF-Signals und zum Verstärken des Empfangssignals mit wenigstens einem Empfangsverstärker (14);

    einen Demodulator (26) zum Demodulieren des empfangenen HF-Signals, um ein gleichphasiges I-Signal und ein um 90° phasenverschobenes Q-Signal abzuleiten;

    Mittel (34) für das Ableiten aus den I- und Q-Signalen einer Angabe für die Leistung des Empfangssignals über eine Periode;

    Mittel (34c) für das Erlangen eines ersten Fehlersignals, das die Differenz zwischen der Leistungsangabe und einer vorgegebenen Leistung angibt;

    dadurch gekennzeichnet, dass er ferner umfasst:

    ein erstes Filter (34d) zum Filtern des ersten Fehlersignals;

    Mittel (34e) für das Vergleichen des gefilterten ersten Fehlersignals mit einem ersten Schwellensignal und für das schrittweise Inkrementieren oder Dekrementieren eines ersten Wertes sowie für das Rücksetzen eines Filterakkumulators entsprechend dem Vergleich;

    Mittel (36a) für das Erzeugen eines Verstärkungssteuersignals für den wenigstens einen Empfangsverstärker entsprechend dem ersten Wert;

    Mittel (38) für das Erzeugen eines zweiten Wertes;

    Mittel (38a) für das Subtrahieren des zweiten Wertes vom ersten Wert und zum Subtrahieren der abgeleiteten Angabe für die Leistung des Empfangssignals über die Periode von einem Referenzwert, um ein zweites Fehlersignal zu bilden;

    ein zweites Filter (38b) zum Filtern des zweiten Fehlersignals;

    Mittel (38c) für das Vergleichen des gefilterten zweiten Fehlersignals mit einem zweiten Schwellensignal und für das schrittweise Inkrementieren oder Dekrementieren des zweiten Wertes sowie für das Rücksetzen eines Filterakkumulators entsprechend dem Vergleich, um einen Open-Loop-Sendeleistungssteuerwert zu bilden;

    Mittel (42) für das Kombinieren des Open-Loop-Leistungssteuerwertes mit einem Closed-Loop-Leistungssteuerwert, um einen kombinierten Leistungssteuerwert zu bilden; und

    Mittel (44) für das Erzeugen eines Verstärkungssteuersignals für den wenigstens einen Sendeverstärker entsprechend dem kombinierten Leistungssteuerwert.
  18. Spread-Spectrum-Sende-Empfänger nach Anspruch 17, wobei die Ableitemittel (34) umfassen:

    Mittel (34a) für das wiederholte Quadrieren der Größe der I- und Q-Signale; und

    Mittel (34a) für das Integrieren der quadrierten Größen über eine Periode, um eine Angabe für die Leistung des Empfangssignals über die Periode abzuleiten.
  19. Spread-Spectrum-Sende-Empfänger nach Anspruch 17, wobei eine inkrementale oder dekrementale Schrittweite für den ersten Wert gleich einem durch eine vorgegebene dB-Zahl ausgedrückten Wert ist und wobei die abgeleitete Angabe für die Leistung des Empfangssignals über die Periode eine lineare Näherung der Leistung des Empfangssignals über die Periode ist.
  20. Spread-Spectrum-Sende-Empfänger nach Anspruch 19, umfassend Mittel für das Steuern des Open-Loop-Sendeleistungssteuerwertes über die Differenz zwischen der abgeleiteten Angabe für die Leistung des Empfangssignals über die Periode und dem Referenzwert, wobei die Auflösung kleiner als die vorgegebenen dB-Zahl ist.
  21. Spread-Spectrum-Sende-Empfänger nach Anspruch 20, wobei die vorgegebene dB-Zahl eins ist.
  22. Spread-Spectrum-Sende-Empfänger nach Anspruch 17, wobei der Wert der ersten Schwelle eine Funktion der gewünschten Schrittweite in dB des Empfangsverstärkungssteuersignals ist.
  23. Spread-Spectrum-Sende-Empfänger nach Anspruch 17, wobei der Wert der zweiten Schwelle eine Funktion der gewünschten Schrittweite in dB des Sendeverstärkungssteuersignals ist.
  24. Spread-Spectrum-Sende-Empfänger nach Anspruch 17, wobei der Wert der ersten Schwelle in dB angenähert der halben gewünschten Schrittweite in dB des Empfangsverstärkungssteuersignals entspricht.
  25. Spread-Spectrum-Sende-Empfänger nach Anspruch 17, wobei

    der Wert der ersten Schwelle eine Funktion der gewünschten Schrittweite in dB des Empfangsverstärkungssteuersignals ist,

    der Wert der zweiten Schwelle eine Funktion der gewünschten Schrittweite in dB des Sendeverstärkungssteuersignals ist und

    die gewünschte Schrittweite in dB des Sendeverstärkungssteuersignals kleiner als die gewünschte Schrittweite in dB des Empfangsverstärkungssteuersignals ist.
  26. Spread-Spectrum-Sende-Empfänger nach Anspruch 17, wobei die Periode eine Zeichenperiode ist.
Es folgen 4 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com