PatentDe  


Dokumentenidentifikation DE69533858T2 06.10.2005
EP-Veröffentlichungsnummer 0000813705
Titel HOCHPRÄZISE SPANNUNGSREGELSCHALTUNG ZUM PROGRAMMIEREN VON MEHRSTUFIGEN FLASH-SPEICHERN
Anmelder Intel Corp., Santa Clara, Calif., US
Erfinder JAVANIFARD, Johnny, Sacramento, US;
WOJCIECHOWSKI, Kenneth, Folsom, US;
TEDROW, Kerry, Orangevale, US;
KEENEY, Stephen, Sunnyvale, US;
FAZIO, Albert, Los Gatos, US;
ATWOOD, Gregory, San Jose, US
Vertreter Zenz, Helber, Hosbach & Partner GbR, 45128 Essen
DE-Aktenzeichen 69533858
Vertragsstaaten DE, FR, GB, IT
Sprache des Dokument EN
EP-Anmeldetag 04.05.1995
EP-Aktenzeichen 959183906
WO-Anmeldetag 04.05.1995
PCT-Aktenzeichen PCT/US95/05588
WO-Veröffentlichungsnummer 0095033232
WO-Veröffentlichungsdatum 07.12.1995
EP-Offenlegungsdatum 29.12.1997
EP date of grant 15.12.2004
Veröffentlichungstag im Patentblatt 06.10.2005
IPC-Hauptklasse G05F 1/10
IPC-Nebenklasse G05F 1/46   H03K 3/02   H03K 5/22   

Beschreibung[de]
Gebiet der Erfindung

Die vorliegende Erfindung betrifft allgemein eine Spannungsregelung und insbesondere die exakte Spannungsregelung zum Programmieren einer Speicherzelle, die eine Mehrzahl von Datenbits speichert.

Hintergrund

Nicht-flüchtige Halbleiterspeicher verwenden eine Vielzahl von Halbleiterspeicherzellendesigns. Eine Art von Speicherzellen verwendet ein elektrisch isoliertes Floating-Gate zum Festhalten von Ladung. Zum Einbringen von Ladung in das Floating-Gate und zum Abziehen von Ladung von diesem können eine Vielzahl von Mechanismen verwendet werden. Das Tunneln von Elektronen kann sowohl zur Ladungsinjektion als auch zum Abziehen von Ladung von dem Floating-Gate einer Speicherzelle verwendet werden. Die Injektion heißer Elektronen ist ein weiterer Mechanismus zum Einbringen einer Ladung in ein Floating-Gate einer Speicherzelle. Andere nicht-flüchtige Halbleiterspeicher verwenden ein Einfangdielektrikum (trapping dielectric), um Ladung zwischen dem Steuer-Gate einer Speicherzelle und Silizium einzubringen oder dort zu entfernen.

Bei einer ein Floating-Gate umfassenden Speicherzelle werden Daten in der Speicherzelle gespeichert, in dem die Ladungsmenge auf dem Floating-Gate geändert wird, was bewirkt, daß die Schwellspannung Vt der Speicherzelle verändert wird. Eine übliche bekannte Speicherzelle ist in der Lage, einen von zwei möglichen analogen Zuständen zu erreichen, welche entweder "programmiert" oder "gelöscht" sind. Die analogen Zustände einer Speicherzelle können ausgedrückt werden als Bereiche von Schwellenspannungen Vt, von Zellströmen Id oder von Ladungspegeln, die auf dem Floating-Gate gespeichert sind. Theoretisch kann die Flashzelle für jedes Elektron, das auf das Floating-Gate hinzugefügt wird, einen separat identifizierbaren Zustand aufweisen. Die maximal mögliche Anzahl von Zuständen für eine Speicherzelle ist praktisch begrenzt aufgrund von Inkonsequenzen in der Speicherzellenstruktur, einem Ladungsverlust mit der Zeit, thermischen Gesichtspunkten und Ungenauigkeiten beim Messen der Ladung auf dem Floating-Gate, was die Möglichkeit der Bestimmung der in der Speicherzelle gespeicherten Daten beeinflußt. Für das Floating-Gate ist es jedoch möglich, mehr als zwei analoge Zustände zu erreichen. Dies ermöglicht ein Speichern von mehreren Datenbits in einer einzelnen Speicherzelle, was gelegentlich Mehrzustands- oder Mehrebenenspeicherung genannt wird.

Ein Erhöhen der Anzahl von Bits, die in einer einzigen Speicherzelle gespeichert werden, hat mehrere Konsequenzen für das Programmieren der Speicherzelle. Erstens erfordert die Speicherung von mehreren Bits in einer Speicherzelle üblicherweise einen engen Bereich von Vt-Spannungen für jeden Zustand. Ein "Programmier-Overshoot" wird somit ein Problem und es muß dafür gesorgt werden, daß die Speicherzelle präzise in den gewünschten analogen Zustand gebracht wird. Programmier-Overshoots treten auf, wenn die Speicherzelle über den gewünschten Zustand hinaus programmiert wird. Ein Programmier-Overshoot ist üblicherweise für bekannte Single-Bit-Flash-Zellen kein Problem, da die Single-Bit-Flash-Zelle keinen Zustand außer dem programmierten Zustand erreichen kann.

Zweitens führen die engen Bereiche von Schwellenspannungen Vt für jeden Zustand und der Bedarf einer genauen Anordnung der Zustände dazu, daß die Werte der Programmierspannungspegel ein kritischer Parameter für eine genaue Programmierung der Speicherzellen sind. Üblicherweise wird eine externe Stromversorgung verwendet, um die Programmierspannungspegel zu bestimmen: Die den meisten Stromversorgungen inhärente Ungenauigkeit wird daher unangenehm. Beispielsweise weist die Programmierspannung VG, die an das ausgewählte Gate einer Speicherzelle während der Programmierung angelegt wird, eine 1 : 1 Übereinstimmung mit der endgültigen Schwellenspannung Vt der Speicherzelle auf. Sämtliche Schwankungen der Programmierspannung VG während eines Programmierzyklus führen zu entsprechenden Schwankungen der Schwellenspannung Vt und ein Programmier-Overshoot kann auftreten.

Ein Verfahren zum Bereitstellen genauer Programmierungsspannungspegel besteht darin, eine Stromversorgung mit einer sehr hohen Genauigkeit zu verwenden, beispielsweise mit einem 1% Sollwertgenauigkeitsgrad. Derartige Stromversorgungen sind jedoch kostspielig und eine andere Lösung wäre vorzuziehen.

Darüber hinaus ist in der US-A-5281866 (Rundal) eine Bezugsspannungsschaltung beschrieben, die eine schnelle Leistungsabgabe bei einem geringeren Power-Standby-Zustand ermöglicht.

Zusammenfassung und Ziele der Erfindung

Eine Aufgabe der vorliegenden Erfindung ist es, eine stabile Spannungsbezugsschaltung zur Verwendung durch eine Spannungsregelschaltung bereitzustellen.

Ein weiteres Ziel der Erfindung ist es, geregelte Programmierspannungen für die Programmierung einer Speicherzelle bereitzustellen.

Ein weiteres Ziel der Erfindung ist es, eine Spannungsregelschaltung bereitzustellen, die eine Ausgangsspannung mit hoher Genauigkeit liefert, die unabhängig von Änderungen einer externen Eingangsstromversorgung ist, wobei derartige Ausgangsspannungen mit hoher Genauigkeit zum Programmieren von Mehrebenenspeicherzellen verwendbar sind.

Diese und andere Aufgaben der Erfindung werden bereitgestellt durch eine Spannungsregelschaltung, die eine Abtast- und Halteschaltung zum Abtasten einer Eingangsspannung und zum Halten einer Bezugsspannung, die als Antwort auf die Eingangsspannung erzeugt wird, umfaßt. Die Abtast- und Halteschaltung umfaßt einen Kondensator, der die Bezugsspannung hält. Die Spannungsregelschaltung umfaßt ferner eine mit dem Kondensator der Abtast- und Haltespannung gekoppelte Regelschaltung. Die Regelschaltung gibt eine Ausgangsspannung unter Verwendung der von dem Kondensator gelieferten Bezugsspannung aus.

Andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus den begleitenden Zeichnungen und der folgenden detaillierten Beschreibung deutlich.

Kurzbeschreibung der Zeichnungen

Die vorliegende Erfindung ist exemplarisch und nicht zur Beschränkung auf die Figuren der beiliegenden Zeichnungen dargestellt, in welchen gleiche Bezugszeichen ähnliche Elemente bezeichnen und in welchen:

1 ein Computersystem zeigt.

2 zeigt eine Solid-State-Festplatte einschließlich einer Programmierspannungsregelschaltung.

3 zeigt eine nicht-flüchtige Speichereinrichtung einschließlich einer Programmierspannungsregelschaltung.

4 zeigt eine zum Programmieren konfigurierte Flash-Speicherzelle.

5 zeigt eine Programmierspannungsregelschaltung.

6 zeigt ein alternatives Ausführungsbeispiel für die Eingangsschaltung der Programmierspannungsregelschaltung.

7 ist ein den Betrieb einer Programmierspannungsregelschaltung zeigendes Zeitdiagramm.

8 zeigt einen Operationsverstärker.

Detaillierte Beschreibung

1 zeigt ein Computersystem eines Ausführungsbeispiels. Das Computersystem umfaßt üblicherweise einen Bus 11, an welchen ein Prozessor 12, ein Hauptspeicher 14, ein statischer Speicher 16, eine Massenspeichereinrichtung 17 und ein IC-Controller 18 gekoppelt sein kann. Der statische Speicher 16 kann einen elektrisch löschbaren programmierbaren Flash-Nur-Lese-Speicher ("Flash-EEPROM") oder andere nicht-flüchtige Speichereinrichtungen umfassen, die mehrere Datenbits pro Zelle speichern. Entsprechend kann die Massenspeichereinrichtung 17 ein Solid-State-Festplattenlaufwerk 17 sein, welches nicht-flüchtige Speichereinrichtungen mit einer Mehrzahl von Bits pro Zelle zum Speichern von Daten verwendet. Das Solid-State-Festplattenlaufwerk 17 emuliert eine Standard-IDE-Hardware und mit einem BIOS ausgerüstete Systeme und verwendet eine der Industrienorm entsprechende AT-Attachment-Schnittstelle bzw. -Interface für Plattenlaufwerk-(ATA)-Befehle, so daß keine Software-Treiber notwendig sind. Auf diese Weise erscheint dem Computersystem das Solid-State-Festplattenlaufwerk 17 als ein magnetisches Festplattenlaufwerk, jedoch weist das Solid-State-Festplattenlaufwerk 17 eine verminderte Dicke und ein vermindertes Gewicht verglichen mit üblichen magnetischen Festplattenlaufwerken auf, wodurch das Solid-State-Festplattenlaufwerk für tragbare Computer besonders vorteilhaft ist.

IC-Karten 19 und 20 können in dem Computersystem enthalten sein und sind mit einem PCMCIA-Bus 26 gekoppelt. Der PCMCIA-Bus 26 ist mit dem Bus 11 und dem IC-Controller 18 gekoppelt, um Kommunikationsinformationen zwischen den Karten 19 und 20 und dem Rest des Computersystems bereitzustellen. Der IC-Controller 18 stellt den IC-Karten 19 und 20 über den PCMCIA-Bus 26 Steuer- und Adreßinformationen bereit und ist mit dem Bus 11 gekoppelt. Die IC-Karten 19 und 20 können Speicherkarten sein, die nicht-flüchtige Speichereinrichtungen mit mehreren Bits pro Zelle zum Speichern von Daten umfassen.

Das Computersystem kann ferner eine Anzeigeeinrichtung 21, eine Tastatur 22, eine Cursorsteuereinrichtung 23, eine Hard-Copy-Einrichtung und eine Sound-Sampling-Einrichtung 25 umfassen. Die spezielle Konfiguration des Computersystems wird durch die speziellen Anwendungen bestimmt, für welche das Computersystem verwendet wird. Beispielsweise kann das Computersystem nach 1 ein persönlicher digitaler Assistent (PDA), ein Pen-Computersystem, ein Mainframe-Computer oder ein Personalcomputer sein.

2 zeigt die Massenspeichereinrichtung detaillierter. Die Massenspeichereinrichtung 17 ist als Solid-State-Festplattenlaufwerk gezeigt, das eine nicht-flüchtige Speichereinrichtung 30 zum Speichern von Informationen umfaßt. Die Speichereinrichtung 30 umfaßt ein (nicht gezeigtes) Speicherzellen-Array, wobei jede Speicherzelle in einem oder mehreren analogen Zuständen sein kann. Eine Systemstromversorgung 35 stellt dem Solid-State-Festplattenlaufwerk 17 geregelte Betriebsspannungen bereit. Diese Systemstromversorgung 35 ist mit einer Ausgangsleistung von 3,3 Volt bei einer Genauigkeit von +/–10% gezeigt. Zusätzlich zu der Speichereinrichtung 30 umfaßt das Solid-State-Festplattenlaufwerk 17 3,3-Volt-Komponenten 37, welche ihre Betriebsspannung von der Systemstromversorgung 35 beziehen und 5,0-Volt-Komponenten 38, welche ebenso ihre Betriebsspannungen von der Systemstromversorgung 35 beziehen. wie gezeigt beziehen die 5,0-Volt-Komponenten 38 ihre Betriebsspannungen von einem Gleichstromwandler 39, welcher mit der Systemstromversorgung 35 zum Ausgeben verschiedener Spannungen an die Speichereinrichtung 30 gekoppelt ist.

Die Versorgungspins des Gleichstromwandlers 39 umfassen einen VCC-Pin, einen VPP-Pin, einen VR-Pin und einen 5v-Pin. Jeder dieser Versorgungspins ist intern mit der Schaltung des Gleichstromwandlers 39 verbunden, der von der Schaltung jedes anderen Versorgungspins isoliert ist. Auf diese Weise sind die Versorgungspins voneinander entkoppelt und das von der Aktivität der Last eines anderen Versorgungspins resultierende Rauschen ist reduziert. Somit kann der Gleichstromwandler 39 als Äquivalent für vier getrennte Gleichstromwandler, von denen jeder einen Versorgungspin aufweist, bereitgestellt werden.

Mit der Ausnahme der I/O-Schaltung, welche bei 3,3 Volt arbeitet, weist die Speichereinrichtung 30 eine Betriebsspannung VCC von 5,25 Volt bei +/–2% auf. Die Betriebsspannung VCC wird von der Speichereinrichtung 30 für alle Leseoperationen verwendet und kann von den 5,0-Volt-Komponenten 38 verwendet werden. Vorzugsweise stellt der VCC-Versorgungspin des Gleichstromwandlers 39 lediglich der Speichereinrichtung 30 Strom bereit, so daß das Rauschen und die Last des Gleichstromwandlers 39 reduziert ist. Die Ausgangsleistung des 5v-Versorgungspins ist 5,0 Volt.

Der Gleichstromwandler liefert ferner eine Programmierspannung VPP von 12,0 Volt bei +/–2% an eine Programmierspannungsregelschaltung 45 der Speichereinrichtung 30. Alternativ kann der Gleichstromwandler eine stabile Bezugsspannung VR von 11,0 Volt bei 0,5 bis 1,0% Genauigkeit ausgeben, wie es durch die gestrichelten Linien gezeigt ist. Der Versorgungspin mit stabiler Bezugsspannung VR ist ein leistungsarmer Versorgungspin, der in der Lage ist, einen begrenzten Strom zu liefern. Wie es unten beschrieben wird, empfängt die Programmierspannungsregelschaltung 45 eine Eingangsspannung und stellt eine Ausgangsspannung bereit, die unabhängig von der Eingangsspannungsversorgung ist. Die Eingangsspannung kann entweder VPP oder VR sein und die Ausgangsspannung kann als eine Programmierspannung zum Programmieren einer nichtflüchtigen Speicherzelle verwendet werden. Die durch die Programmierspannungsregelschaltung 45 bereitgestellte Genauigkeit ist insbesondere beim Programmieren einer Speicherzelle nützlich, die drei oder mehr Zustände erreichen kann, d. h. eine Speicherzelle, die mehr als 1 Datenbit speichert. IC-Karten 19 und 20 können eine Architektur ähnlich der des Solid-State-Festplattenlaufwerks 17 aufweisen.

3 zeigt die Speichereinrichtung detaillierter. Die Speichereinrichtung 30, welche auf einem einzigen Halbleitersubstrat hergestellt wird, umfaßt ein Speicher-Array 50, einen X-Decodierer 52, einen Y-Decodierer 54, eine Meßschaltung 56, ein Bezugs-Array 58, eine Steuer-Engine 60, einen Spannungsschalter 62, eine Befehlsschnittstelle 64 und eine Programmierregelschaltung 45, welche wie weiter unten beschrieben arbeitet.

Anwender stellen der Speichereinrichtung 30 über Adreßleitungen 66 Adressen zur Verfügung und empfangen Daten von der Speichereinrichtung 30 über Datenleitungen 68. Die Speichereinrichtung 30 speichert Daten unter Verwendung von nichtflüchtigen Speicherzellen innerhalb des Speicher-Arrays 50. Die Schwellenspannungen der nicht-flüchtigen Speicherzellen können während der Programmierung geändert werden, wodurch ein Speichern von analogen Spannungspegeln ermöglicht wird. Das Speicher-Array 50 kann jede Art von Speicherzelle mit programmierbaren Schwellenspannungen umfassen, wie beispielsweise Speicherzellen mit Einfangdielektrika oder Floating-Gates. Bei einem Ausführungsbeispiel besteht das Speicher-Array 50 aus Flash-Speicherzellen, die jeweils zwei oder mehrere analoge Zustände erreichen können.

Um in dem Speicher-Array 50 gespeicherte Daten zu lesen, wählen der X-Decodierer 52 und der Y-Decodierer 54 eine Anzahl von Speicherzellen des Speicher-Arrays 50 aus als Antwort auf eine von einem Benutzer bereitgestellte Adresse, die über die Adreßleitungen 66 empfangen wurde. Der X-Decodierer 52 wählt die entsprechende Zeile innerhalb des Speicher-Arrays 50. Aus diesem Grunde wird der X-Decodierer 52 auch Zeilendecodierer 52 genannt. Entsprechend wählt der Y-Decodierer 54 die entsprechende Spalte innerhalb des Speicher-Arrays 50 aus. Aufgrund seiner Funktion wird der Y-Decodierer 54 auch Spaltendecodierer 54 genannt.

Die Datenausgabe von dem Speicher-Array 50 ist mit dem Y-Decodierer 54 gekoppelt, welcher die Daten an die Meßschaltung 56 weiterleitet. Die Meßschaltung 56 vergleicht die Zustände der ausgewählten Speicherzellen mit den Zuständen von Bezugszellen eines Bezugszellen-Arrays 58. Die Meßschaltung 56 umfaßt Differentialkomparatoren, die digitale logische Spannungspegel als Antwort auf den Vergleich zwischen Speicherzellen und Bezugszellen ausgeben. Auf diese Weise werden die analogen Zustände der Speicherzellen ausgedrückt und als digitale Daten ausgegeben.

Bei einem Ausführungsbeispiel der Speichereinrichtung 30 steuert eine Steuer-Engine 60 das Löschen und Programmieren des Speicher-Arrays 50. Die Steuer-Engine 60 steuert ferner das Programmieren von Mehrebenen-Zellen. Bei einem Ausführungsbeispiel umfaßt die Steuer-Engine 60 einen Prozessor, der von einem in einem On-Chip-Speicher gespeicherten Mikrocode gesteuert wird. Die spezielle Implementierung der Steuer-Engine 60 beeinflußt die vorliegende Spannungsregelschaltung mit hoher Genauigkeit nicht.

Die Steuer-Engine 60 verwaltet das Speicher-Array 50 über eine Steuerung des Zeilendecodierers 52, des Spaltendecodierers 54, der Meßschaltung 56, des Bezugszellen-Arrays 58, des Spannungsschalters 62 und der Programmierspannungsregelschaltung 45. Der Spannungsschalter 62 steuert die verschiedenen Spannungspegel, die zum Lesen und Löschen des Speicher-Arrays 50 notwendig sind und liefert ferner eine Drain-Spannung VDD zum Programmieren. Die Programmierspannungsregelschaltung 45 stellt die Selektions-Gate-Spannungen zum Programmieren bereit.

Benutzerbefehle zum Lesen, Löschen und Programmieren werden zur Steuer-Engine 60 über eine Befehlsschnittstelle 64 übertragen. Der externe Benutzer gibt über drei Steuerpins Befehle an die Befehlsschnittstelle 64: Ausgabefreigabe OEB, Schreibfreigabe WEB und Chipfreigabe CEB.

4 zeigt eine zum Programmieren konfigurierte Flash-Speicherzelle. Die Flash-Speicherzelle 70 umfaßt ein Selektions-Gate 71, welches mit einer Programmierspannung VG verbunden ist. Eine übliche Programmierspannung VG für bekannte Flash-Speicherzellen beträgt 12 Volt und wird von einer Programmierspannungsversorgung VPP geliefert. Die Flash-Speicherzelle 70 umfaßt ferner ein Floating-Gate 72, eine Quelle 73 und ein Drain 74, wobei die Quelle 73 und der Drain 74 in einem Substrat 75 gebildet sind. Die Speicherzelle wirkt im wesentlichen als ein Feldeffekttransistor ("FET") mit einer Schwellenspannung Vt, die gemäß der auf dem Floating-Gate 72 gespeicherten Ladungsmenge variabel ist. Der primäre Mechanismus zum Anordnen von Ladung auf dem Floating-Gate 72 ist eine Injektion heißer Elektronen. Die Flash-Speicherzelle 70 ist in der Lage, zwei oder mehr analoge Zustände zu erreichen.

Ein Anlegen der Programmierspannung VG an das Selektions-Gate 71 schaltet den FET der Flash-Speicherzelle an, was einen Stromfluß von dem Drain 74 zu der Quelle 73 bewirkt. Die Programmierschaltung VG erzeugt ferner ein "vertikales" elektrisches Feld zwischen dem Substrat 75 und dem Floating-Gate 72. Ein Elektronenstrom in dem vertikalen elektrischen Feld ist als Pfeil mit seiner Spitze bei dem Floating-Gate 72 und seinem Ende bei dem Substrat 75 gezeigt. Dies zeigt im wesentlichen die Richtung des Elektronenstroms in dem vertikalen elektrischen Feld. Wie gezeigt ist die Quelle 73 mit der Systemmasse VSS gekoppelt und der Drain 74 ist mit einer Drainspannung VDD gekoppelt. Die Potentialdifferenz zwischen dem Drain 74 und der Quelle 73 erzeugt ein "horizontales" elektrisches Feld, das die Elektronen von der Quelle 73 durch den Kanal zu dem Drain 74 beschleunigt. Bei einem Ausführungsbeispiel ist es für VDD ausreichend, 5 bis 7 Volt größer zu sein als die Spannung bei der Quelle 73. Ein Elektronenstrom in dem horizontalen elektrischen Feld ist als ein Pfeil mit seiner Spitze bei dem Drain 74 und seinem Ende bei der Quelle 73 gezeigt. Dieses zeigt im wesentlichen die Richtung des Elektronenstroms durch den Kanal. Die beschleunigten oder "heißen" Elektronen kollidieren mit der Gitterstruktur des Substrats 75 und einige der heißen Elektronen werden durch das vertikale elektrische Feld auf das Floating-Gate gelenkt. Auf diese Weise kann die Menge der auf dem Floating-Gate gespeicherten Ladung erhöht werden.

Die Steuer-Engine 60 steuert das Anlegen von Spannungen an die Flash-Speicherzelle unter Verwendung von einem oder mehreren "Programmierpulsen" zum Programmieren der Flash-Speicherzelle. Ein Programmierpuls ist eine festgelegte Zeitspanne, während derer die Programmierspannung VG und die Drainspannung VDD anliegen. Ein "Programmierzyklus" ist eine maximale Zeit, die durch einen bestimmten Programmieralgorithmus zum Programmieren einer Flash-Speicherzelle erlaubt ist. In einem einzigen Programmierzyklus sind üblicherweise mehrere Programmierpulse enthalten.

5 zeigt eine Programmierspannungsregelschaltung gemäß einem Ausführungsbeispiel. Die Programmierspannungsregelschaltung kann verwendet werden, um eine Programmierspannung VG an dem Selektionsgatter einer Speicherzelle während der Programmierung bereitzustellen. Die Programmierspannungsregelschaltung kann ferner verwendet werden, um eine Quellenspannung und die Drainspannung VDD während der Programmierung der Speicherzelle zu liefern. Die von der Programmierspannungsregelschaltung bereitgestellte Genauigkeit ist insbesondere nützlich, wenn die Speicherzelle in der Lage ist, drei oder mehr analoge Zustände zu erreichen.

Die Programmierspannungsregelschaltung 45 umfaßt eine Abtast- und Haltespannung 501, die eine Eingangsspannung Vin zum Erzeugen einer Bezugsspannung Vref abtastet, welche die Abtast- und Halteschaltung 501 für den Zeitraum eines vollen Programmierzyklus hält. Die Regelschaltung 503 verwendet die Bezugsspannung Vref um die gewünschten Ausgangsspannungen Vout zu liefern. Gemäß einem Ausführungsbeispiel bestimmt die Steuer-Engine, wann die Abtast- und Halteschaltung 501 die Eingangsspannung Vin abtastet und programmiert die Regelschaltung 503 zum Ausgeben der notwendigen Ausgabespannungen für jeden Programmierpuls des Programmierzyklus. Die Eingangsspannung Vin ist die Programmierspannung VPP und die Ausgangsspannung Vout ist die Gate-Spannung, welche an die Gates der Speicherzellen für die Programmierung angelegt wird. Alternativ kann die Eingangsspannung Vin die stabile Bezugsspannung VR sein.

Die Abtast- und Halteschaltung 501 umfaßt eine Eingangsschaltung 505, die mit der Eingangsspannung Vin gekoppelt ist, einen Schalter 510, der mit der Eingangsschaltung 505 gekoppelt ist und eine Spannungsbezugsschaltung 515, die mit dem Schalter 510 gekoppelt ist. Die Eingangsschaltung 505 ist in Form von Widerständen R1 und R2 gezeigt, welche in Serie zwischen der Eingangsspannung Vin und der Systemmasse VSS geschaltet sind. Der Schalter 510 ist als n-Kanal-Feldeffekttransistor ("FET") N1 gezeigt, wobei dessen Drain mit der Eingangsschaltung 505 an dem Knoten 506 gekoppelt ist. Somit sind die Widerstände R1 und R2 als Spannungsteiler zum Liefern der Bezugsspannung Vref an die Spannungsbezugsschaltung 515 konfiguriert, wenn der Schalter 510 geschlossen ist. Bei diesem Ausführungsbeispiel weisen die Widerstände R1 und R2 vorzugsweise den gleichen Wert auf, so daß der Bezugsspannungspegel Vref gleich der Hälfte von VPP ist.

Der FET N1 wird als Antwort auf ein Abtastfreigabesignal (sample enable signal) SMPLEN ein- und ausgeschaltet, welches zu dem Gate von FET N1 geliefert wird. Der FET N1 ist vorzugsweise so klein wie möglich, um die kapazitive Durchführung zu verringern, wenn der FET N1 abgeschaltet wird. Das SMPLEN-Signal ist ein aktives Hoch-Signal.

Die Source von FET N1 ist mit der Spannungsbezugsschaltung 515 gekoppelt, welche als einen Kondensator C1 umfassend dargestellt ist, der zwischen der Source von FET N1 und der Systemmasse VSS geschaltet ist. Wenn der Schalter 510 geschlossen ist, ist die von der Eingangsschaltung 505 bereitgestellte Bezugsspannung Vref mit der Spannungsbezugsschaltung 515 gekoppelt. Bei diesem Ausführungsbeispiel ist der Kondensator C1 auf die Bezugsspannung Vref geladen, wenn der Schalter 510 geschlossen ist. Der Schalter 510 ist vorzugsweise für eine Zeit geschlossen, die ausreichend ist, um ein Laden des Kondensators C1 auf Vref sicherzustellen. Wenn der Schalter 510 öffnet, wird die Eingangsschaltung 505 von der Spannungsbezugsschaltung 510 entkoppelt, wobei der Kondensator C1 die Bezugsspannung Vref hält. Der Kondensator C1 muß derart gewählt werden, daß er die Bezugsspannung Vref für die Zeitdauer eines Programmierzyklus halten kann. Bei diesem Ausführungsbeispiel ist eine Millisekunde eine ausreichende Zeit. Ferner ist der Kondensator verglichen mit der entsprechenden Kapazität für die Regelschaltung 503 vorzugsweise sehr grob, um die Auswirkungen von Rauschen zu vermindern, welches über die Regelschaltung 503 mit dem Kondensator C1 gekoppelt wird.

Die Kondensatoren entladen sich mit der Zeit aufgrund eines Ladungsverlusts und werden üblicherweise aufgrund ihrer Flüchtigkeit nicht als Spannungsreferenzen verwendet. Zum Programmieren von nicht-flüchtigen Speicherzellen ist die Zeitdauer jedoch ausreichend, für welche die Spannung eines Kondensators stabil bleiben kann, um eine Bezugsspannung Vref für einen vollständigen Programmierzyklus bereitzustellen. Der Kondensator muß zwischen Programmierzyklen neu geladen werden, was bedeutet, daß die Bezugsspannung Vref von Programmierzyklus zu Programmierzyklus um die Sollwertgenauigkeit der externen Versorgung schwankt, jedoch wird die Referenzspannung Vref von Programmierpuls zu Programmierpuls für jeden Programmierzyklus stabil gehalten. Diese zusätzliche Stabilität hilft eine konstantere Gate-Spannung und Gate-Schrittspannung beim Programmieren von Speicherzellen sicherzustellen, was die Möglichkeit eines Programmier-Overshoots vermindert.

Die Programmierspannungsregelschaltung 45 kann für jede Anwendung als eine Spannungsregelschaltung verwendet werden, bei welcher eine konstante Regelung nicht erforderlich ist. Wenn wie bei diesem Ausführungsbeispiel die von der Abtast- und Haltespannung gelieferte Spannungsreferenz nur für einen begrenzten Zeitraum zur Verfügung gestellt werden muß, kann die Spannungsregelschaltung implementiert werden.

Die Regelschaltung 503 enthält in der Darstellung einen Operationsverstärker 520 und eine programmierbare Ohmsche Teilerschaltung 525. Der Operationsverstärker 520 ist geschaltet als nicht-invertierender Verstärker mit einer vordefinierten Verstärkung, wobei sein positiver Eingang mit der Spannungsbezugsschaltung 515 und sein negativer Eingang über die programmierbare Ohmsche Teilerschaltung 525 mit seinem Ausgang gekoppelt ist. Die Programmierspannungsversorgung VPP ist die Spannungsversorgung für den Operationsverstärker 520.

Die programmierbare Ohmsche Teilerschaltung 530 umfaßt Widerstände R3–Rk, die derart in Serie zwischen dem Ausgang des Operationsverstärkers 525 und Systemmasse VSS gekoppelt sind, daß eine Mehrzahl von Knoten definiert werden, und zwar jeweils einer zwischen dem Ausgang des Operationsverstärkers 525 und dem Widerstand R3 und zwischen jedem Widerstand. Bei einer Mehrzahl von n-Kanal-FETs N2–Nk sind deren Drains mit entsprechenden Drains der Knoten gekoppelt und deren Sources sind mit einem üblichen Ausgangsknoten zum Bereitstellen der Ausgangsspannung Vout gekoppelt. Die FETs N2–Nk wirken als Schalter in Antwort auf Steuerspannungen, die an den Gates der FETs anliegen. Die Steuerspannungen werden von einer Steuer-Engine geliefert, welche die Ausgangsspannung Vout während des Programmierens entsprechend dem genauen oben beschriebenen Anordnungsalgorithmus steuert. Vorzugsweise kann lediglich einer der FETs N2–Nk zu einer gegebenen Zeit eingeschaltet werden. Die Widerstände R3–Rk haben vorzugsweise gleiche Werte, um einen Bereich von Ausgangsspannungen Vout bereitzustellen, die in gleichen Schritten erhöht sind. Die maximale Spannung Vmax, die minimale Spannung Vmin und die Schrittgröße werden vorzugsweise so gewählt, daß die von dem bestimmten verwendeten Programmieralgorithmus erforderten werte bereitgestellt werden können. Bei diesem Ausführungsbeispiel beträgt der Spannungsbereich für Vout 2,4 Volt bis 10,8 Volt in 20 Millivolt Schritten. Daher ist die Spannung direkt an dem Ausgang des Operationsverstärkers gleich 10,8 Volt und die Spannung an dem Widerstand Rk ist gleich 2,7 Volt. Der negative Eingang des Operationsverstärkers 520 ist daher mit der programmierbaren Ohmschen Teilerschaltung 525 bei einem anderen als dem gezeigten Abzweigpunkt gekoppelt. Ein "Abzweigpunkt" ist ein Knoten zwischen Widerständen in der Ohmschen Teilerschaltung 525.

6 zeigt ein alternatives Ausführungsbeispiel der Eingangsschaltung 505. Das Ausführungsbeispiel der Eingangsschaltung 505 lädt den Kondensator C1 schneller. In der Darstellung steuern drei Steuersignale SMPLEN, SAMPLEB und PRECHGB den Betrieb der Eingangsschaltung 505 über Signalleitungen 605, 610 bzw. 615. Die Steuersignale werden von der (nicht gezeigten) Steuer-Engine bereitgestellt, deren Betrieb weiter unten detaillierter beschrieben ist. Das SMPLEN-Signal steuert einen Pegelumsetzer 620 zum Ein- und Ausschalten des FET N1 der Umschalt-Schaltung 510. Wenn das HOLD-Signal ein logisch hohes (aktives) Signal ist, gibt der Pegelumsetzer 620 ein Hoch-Spannungssignal an das Gate von FET N1, was den FET einschaltet, so daß der Kondensator C1 mit der Eingangsschaltung 505 am Knoten 506 gekoppelt ist.

Das SAMPLEB-Signal steuert einen Pegelumsetzer 625 zum Ein- und Ausschalten eines p-Kanal-FETs TP1 und eines n-Kanal-FETs TN1. Der Pegelumsetzer 625 weist einen einziges Ausgang auf, so daß nur einer der FETs zu einer gegebenen Zeit eingeschaltet ist. Wenn SAMPLEB logisch hoch (inaktiv) ist, wird der FET TP1 ausgeschaltet und der FET TN1 eingeschaltet. Wenn SAMPLEB logisch niedrig (aktiv) ist, wird FET TP1 eingeschaltet und FET TN1 ausgeschaltet.

Das PRECHGB-Signal steuert einen Pegelumsetzer 630 zum Ein- oder Ausschalten eines p-Kanal-FET TP2 und eines n-Kanal-FET TN1. Der Pegelumsetzer 630 weist komplementäre Ausgänge auf, wobei der nicht invertierende Ausgang mit dem Gate des FET TP2 und der invertierende Ausgang mit dem Gate von TN2 gekoppelt ist. Somit sind die FETs TP2 und TN2 entweder beide eingeschaltet oder aus. Wenn PRECHGB logisch hoch (inaktiv) ist, sind die beiden FETs TP2 und TN2 aus. Wenn PRECHGB logisch niedrig (aktiv) ist, sind beide FETs TP2 und TN2 eingeschaltet. Jeder Pegelumsetzer 620, 625 und 630 wird durch die VPP-Versorgung versorgt. Die nicht invertierenden Ausgänge geben eine Spannung aus, die ungefähr gleich VPP ist, wenn das Eingangssteuersignal ein logisch hohes ist und die invertierenden Ausgänge geben die gleiche Spannung aus, wenn das Ausgangssteuersignal ein logisch niedriges ist.

Die Widerstände R1 und R2 stellen die Bezugsspannung Vref an dem Knoten 506 bereit, wenn das SAMPLEB-Signal aktiv niedrig ist. Wie zuvor beschrieben, ist der Widerstand R1 vorzugsweise gleich dem Widerstand R2, so daß Vref gleich einhalb VPP ist. Der Widerstand R2 ist so zwischen dem Knoten 506 und der Systemmasse VSS gekoppelt, daß der Drain des Schalters FET N1 auf Systemmasse gezogen wird, wenn die SAMPLEB- und PRECHGB-Signale inaktiv hoch sind. Dies isoliert den Kondensator C1 wirksam von jeglichem Rauschen von der VPP-Versorgung, welches anderenfalls mit dem Kondensator über die Eingangsschaltung 505 und den Schalter 510 gekoppelt wäre.

Die P-Kanal-FETs TP3 und TP4 werden als eine Vorladeschaltung für ein schnelles Vorladen des Kondensators C1 bereitgestellt, wenn der Schalter 510 geschlossen ist. Die Vorladeschaltung wird als Antwort auf das PRECHGB-Signal freigegeben und deaktiviert, welches einen Pfad zwischen der Spannungsversorgung VPP und der Systemmasse VSS erzeugt, indem die FETs TP2 und TN2 eingeschaltet werden, und welches den Weg entfernt, indem die FETs TP2 und TN2 ausgeschaltet werden. Die Substrate der FETs TP3 und TP4 sind beide mit deren Sources verbunden und deren Drains sind mit deren Gates gekoppelt. Der von der Vorladeschaltung erzeugte Strom ist größer als der von den Widerständen R1 und R2 bereitgestellte, und der Kondensator wird schnell vorgeladen, was die Gesamtzeit zum Laden des Kondensators C1 vermindert.

7 ist ein Zeitdiagramm, welches den Betrieb der Eingangsschaltung 505 als Antwort auf die Steuersignale zeigt. Anfänglich ist der Schalter 510 ausgeschaltet und die Abtast- und Halteschaltung ist in einem Aus-Zustand. Zur Zeit t1 wird der Schalter 510 geschlossen, wenn das SAMPLEN-Signal aktiv hoch wird. Gleichzeitig werden sowohl das PRECHGB- als auch das SAMBLEB-Signal aktiv niedrig gesetzt, um die Ladegeschwindigkeit für den Kondensator C1 zu erhöhen. Dieser Zeitraum des Vorladens wird als der Vorladezustand der Abtast- und Halteschaltung 501 bezeichnet. Zur Zeit t2 wird das PRECHGB-Signal inaktiv hoch, was den Vorladezustand beendet und den Ladezustand für die Abtast- und Halteschaltung 501 beginnt. Der Kondensator wird während des Ladezustands vollständig auf die Bezugsspannung Vref geladen. Der Vorlade- und Ladezustand definieren zusammen den Abtastzustand für die Abtast- und Haltespannung 501, in welcher die Eingangsspannung Vin abgetastet wird. Zur Zeit t3 werden alle drei Steuersignale inaktiv und der Schalter 510 wird geöffnet, was bewirkt, daß die Abtast- und Halteschaltung 501 in einen Haltezustand eintritt, in welchem der Kondensator die Bezugsspannung Vref hält.

8 zeigt einen Operationsverstärker gemäß einem Ausführungsbeispiel. Der Operationsverstärker 520 umfaßt ein Differentialeingangspaar von p-Kanal-FETs TP11 und TP12. Das Gate von TP12 ist mit der Spannung V+ an dem positiven Anschluß verbunden und das Gate von TP11 ist mit der Spannung V an dem negativen Anschluß verbunden. Wie es in 5 gezeigt ist, ist der positive Anschluß von Operationsverstärker 520 mit dem Kondensator C1 gekoppelt und die Spannung V+ ist die Bezugsspannung Vref. Die Spannung V ist die Spannung von der programmierbaren Ohmschen Teilerschaltung 530. Der p-Kanal-FET TP10 (und) wirkt als eine Stromquelle für das Differentialpaar, wenn der Operationsverstärker 520 freigegeben ist. Ein komplementäres Paar von Freigabesignalen OPAMPEN und OPAMPENB werden von der Steuer-Engine 60 oder einer anderen Steuerschaltung zum Freigeben und Deaktivieren des Operationsverstärkers 520 bereitgestellt. Wenn der Operationsverstärker 520 deaktiviert ist, ist der Ausgabeknoten 803 in einem Tri-State-Zustand, so daß die programmierbare Ohmsche Teilerschaltung 530 mit anderen Spannungseingängen verwendet werden kann.

Die p-Kanal-FETs TP13 und TP14 sind Kaskodeneinrichtungen, die die Spannung an den Knoten 801 bzw. 802 begrenzen. Ein Begrenzen der Spannung an dem Knoten 803 begrenzt die Drain-Zu-Source-Spannung von FET TP12, so daß das Erzeugen von heißen Elektronen über das Gate von FET TP12 vermieden wird. Heiße Elektronen erhöhen die Geschwindigkeit, mit welcher der Kondensator C1 effektiv entlädt, und derartige Effekte sollten vermieden werden, um besser sicherzustellen, daß der Kondensator C1 die Bezugsspannung Vref für die gewünschte Zeitdauer bereitstellt.

Die p-Kanal-FETs TP16–TP19 wirken als eine Spannungsteilerschaltung zum Bereitstellen einer Vorspannung für die Gates der Kaskoden-FETs TP13 und TP14. Die Spannung an dem Knoten 803 ist ungefähr gleich einviertel von VPP. Die FETs TP16–TP19 können entsprechend durch Widerstände ersetzt werden. Der FET TP15 entkoppelt VPP von den FETs TP16–TP19, wenn der Operationsverstärker 520 deaktiviert ist.

Die Endstufe des Operationsverstärkers 520 umfaßt einen Kondensator C10 und n-Kanal-FETs TN16, TN17 und TP23. Der FET TN16 ist ein Bauelement mit einer geringen Schwellenspannung und dicker Oxidschicht, das den FET TN17 von den hohen Spannungen an dem Ausgangsknoten 804 isoliert. Der FET TP23 wirkt als Spannungsquelle für die Endstufe, wenn der Operationsverstärker 520 eingeschaltet ist.

Eine Freigabeschaltung für den Operationsverstärker 520 umfaßt n-Kanal-FETs TN13–TN15 und p-Kanal-FETs TP20–TP22. Der Operationsverstärker 520 ist eingeschaltet, wenn das OPAMPEN-Signal logisch hoch und das OPAMPENB-Signal logisch niedrig ist. Der Operationsverstärker 520 ist ausgeschaltet, wenn das OPAMPEN-Signal logisch niedrig und das OPAMBENB-Signal logisch hoch ist. Ein Ausschalten des Operationsverstärkers bewirkt, daß die FETs TP10, TN11 und TN12 ausgeschaltet werden, so daß dem Differentialpaar TP11 und TP12 kein Strom bereitgestellt wird. Ferner werden die FETs TN13 und TN14 eingeschaltet, was die FETs TN16 und TN17 ausschaltet, wodurch der Ausgangsknoten 804 von Systemmasse VSS isoliert wird. Schließlich wird der FET TP20 eingeschaltet, was bewirkt, daß das Gate von FET TP23 gegen VPP gezogen wird. Der FET TP23 wird daraufhin ausgeschaltet, was den Ausgabeknoten 804 von VPP isoliert. Der Ausgabeknoten 804 schwebt (floats) daher, wenn der Operationsverstärker 520 ausgeschaltet wird.

In der vorangehenden Beschreibung wurde die Erfindung unter Bezugnahme auf spezifische exemplarische Ausführungsbeispiele beschrieben. Die Beschreibung und Zeichnungen sollen dementsprechend eher im veranschaulichendem als im beschränkendem Sinne betrachtet werden.


Anspruch[de]
  1. Eine Spannungsregelschaltung mit:

    einer Abtast- und Halteschaltung (501) zum Abtasten einer Eingangsspannung und zum Halten einer Bezugsspannung, die als Antwort auf die Eingangsspannung erzeugt wird, wobei die Abtast- und Halteschaltung einen Kondensator C1 umfaßt, der die Bezugsspannung hält; und

    einer mit dem Kondensator C1 der Abtast- und Haltespannung gekoppelten Regelschaltung (503), wobei die Regelschaltung unter Verwendung der von dem Kondensator C1 gelieferten Bezugsspannung eine Ausgangsspannung ausgibt.
  2. Die Spannungsregelschaltung nach Anspruch 1, wobei die Abtast- und Halteschaltung (501) ferner aufweist:

    eine mit der Eingangsspannung gekoppelte Eingangsschaltung (505), wobei die Eingangsschaltung die Bezugsspannung als Antwort auf die Eingangsspannung erzeugt;

    einen mit der Eingangsschaltung und dem Kondensator C1 gekoppelten Schalter (510), wobei der Schalter als Antwort auf ein erstes Steuersignal die Eingangsschaltung mit dem Kondensator C1 koppelt, wenn das erste Steuersignal in einem ersten Zustand ist, so daß der Kondensator C1 auf die Bezugsspannung geladen wird, und die Eingangsschaltung von dem Kondensator C1 entkoppelt, wenn das erste Steuersignal in einem zweiten Zustand ist.
  3. Die Spannungsregelschaltung nach Anspruch 2, wobei die Eingangsschaltung (505) aufweist:

    einen mit der Eingangsspannung gekoppelten ersten Widerstand R1;

    einen in Reihe mit dem ersten Widerstand mit Masse gekoppelten zweiten widerstand R2, wobei die Bezugsspannung an einem Knoten zwischen dem ersten und dem zweiten Widerstand anliegt.
  4. Die Spannungsregelschaltung nach Anspruch 3, wobei die Eingangsschaltung (505) ferner aufweist:

    eine mit dem Knoten und mit einer Versorgungsspannung gekoppelte Vorladeschaltung TP3, TP4, wobei die Vorladeschaltung den Kondensator C1 schnell lädt.
  5. Die Spannungsregelschaltung nach Anspruch 4, wobei der erste Widerstand R1 mit der Versorgungsspannung als Antwort auf ein zweites Steuersignal gekoppelt wird.
  6. Die Spannungsregelschaltung nach Anspruch 5, wobei die Vorladeschaltung TP3, TP4 mit der Versorgungsspannung als Antwort auf ein drittes Steuersignal gekoppelt wird.
  7. Die Spannungsregelschaltung nach Anspruch 1, wobei die Regelschaltung (503) aufweist:

    einen Operationsverstärker (520) mit einem Ausgang, einem ersten Eingang und einem zweiten Eingang, wobei der erste Eingang zum Empfangen der Bezugspannung gekoppelt ist;

    eine mit dem Ausgang des Operationsverstärkers gekoppelte programmierbare ohmsche Teilerschaltung (525), wobei die programmierbare ohmsche Teilerschaltung (525) die Ausgangsspannung als Antwort auf den Ausgang des Operationsverstärkers (520) und ein Steuersignal zur Verfügung stellt, wobei der zweite Eingang des Operationsverstärkers (520) mit der programmierbaren ohmschen Teilerschaltung (525) gekoppelt ist.
  8. Die Spannungsregelschaltung nach Anspruch 7, wobei die programmierbare ohmsche Teilerschaltung (525) aufweist:

    eine Mehrzahl von Widerständen R3, R4, R5, Rk, die zwischen dem Ausgang des Operationsverstärkers und Masse in Reihe geschaltet sind; und

    eine mit der Mehrzahl von Widerständen gekoppelte Auswahlschaltung N2, N3, N4, N5, Nk, wobei die Auswahlschaltung einen Abzweigpunkt in der Mehrzahl von Widerständen R3, R4, R5, Rk auswählt.
  9. Ein Verfahren zum Erzeugen einer Ausgangsspannung als Antwort auf eine Eingangsspannung, wobei das Verfahren die Schritte aufweist:

    Erzeugen einer Bezugsspannung als Antwort auf die Eingangsspannung;

    Laden eines Kondensators C1 auf die Bezugsspannung;

    Entkoppeln der Spannungsquelle von dem Kondensator C1;

    Halten der Bezugsspannung in dem Kondensator C1;

    Erzeugen der Ausgangsspannung unter Verwendung der von dem Kondensator C1 gelieferten Bezugsspannung.
Es folgen 8 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com