PatentDe  


Dokumentenidentifikation DE102004042184B3 10.11.2005
Titel Schaltungsanordnung zur Bereitstellung einer Ladung basierend auf einem Eingangsstrom
Anmelder Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V., 80686 München, DE
Erfinder Hartmann, Marcus, 97532 Üchtelhausen, DE;
Moedl, Stefan, 91161 Hilpoltstein, DE;
Neubauer, Harald, 91052 Erlangen, DE;
Hauer, Hans, 91058 Erlangen, DE
Vertreter Schoppe, Zimmermann, Stöckeler & Zinkler, 82049 Pullach
DE-Anmeldedatum 31.08.2004
DE-Aktenzeichen 102004042184
Veröffentlichungstag der Patenterteilung 10.11.2005
Veröffentlichungstag im Patentblatt 10.11.2005
IPC-Hauptklasse G01D 5/14
IPC-Nebenklasse H03M 3/00   H03M 1/00   A61B 6/03   
Zusammenfassung Eine Schaltungsanordnung ist so ausgeführt, dass zwei oder mehrere Ladungsspeicherelemente mit zwei oder mehreren Schalteinrichtungen verschaltet sind, so dass die Ladungsspeicherelemente in einer ersten Phase in Abhängigkeit von einem Eingangsstrom aufgeladen werden und in einer zweiten Phase von dem Eingangsstrom entkoppelt sind. Während der zweiten Phase wird das zweite Ladungsspeicherelement über eine geeignete Schalteinrichtung mit dem Schaltungsausgang gekoppelt und stellt dort eine Ladung zur Verfügung. Insbesondere werden die Schalteinrichtungen so angesteuert, dass keines der Ladungsspeicherelemente zu irgendeinem Zeitpunkt gleichzeitig mit dem Schaltungseingang und dem Schaltungsausgang gekoppelt ist.

Beschreibung[de]

Die vorliegende Erfindung bezieht sich im allgemeinen auf eine Schaltungsanordnung, die zur Kopplung eines stromgebenden Sensors mit einer Last geeignet ist, im speziellen auf eine Schaltungsanordnung für die Datenerfassung und Analog/Digital-Wandlung von Stromsignalen mit hohem Dynamikbereich unter Verwendung einer überabtastenden Transimpedanzeingangsstufe gefolgt von einem Delta-Sigma-Modulator mit Spannungseingang, die für die Verwendung mit Photodioden optimiert ist.

In vielen Bereichen der Technik und Wissenschaft werden Systeme eingesetzt, in denen physikalische Größen mit Hilfe von Sensoren aufgenommen werden und dann auf elektronischem Wege weiterverarbeitet werden. Besonders interessant sind dabei solche Systeme, bei denen eine große Vielzahl von gleichartigen Sensoren eingesetzt wird. Dies ist üblicherweise der Fall, wenn bildgebende Verfahren eingesetzt werden, wie z. B. in Computertomographen. Ähnliche Anforderungen sind jedoch auch in einer Vielzahl von anderen Datenerfassungssystemen vorzufinden.

In Geräten, die dem Stand der Technik gehorchen, findet üblicherweise eine digitale Verarbeitung der von den Sensoren gelieferten Daten statt. Dies erfordert die Umsetzung der analogen Sensordaten in digitale Daten. Um eine hohe Genauigkeit und Zuverlässigkeit zu erzielen, hat es sich als vorteilhaft erwiesen, die Umsetzung der analogen Sensordaten in digitale Daten möglichst nahe beim Sensor durchzuführen um dann nur noch digitale Daten zu verwenden. Dabei muss allerdings beachtet werden, dass die Zahl der Sensoren ggf. sehr groß (z. B. 1000 und mehr) sein kann, und dass sich die Kosten in einem wirtschaftlich vertretbaren Rahmen bewegen müssen.

In technisch anspruchsvollen Anwendungen, wie z. B. Computertomographen, werden sehr hohe Anforderungen an die Analog-Digitalumsetzung gestellt. Der Dynamikbereich der Analog-Digitalumsetzung ist sehr groß, und es ist eine hohe Bitbreite (Auflösung) erforderlich. Auch die Linearität muss sehr gut sein. Schließlich erfordern moderne Systeme immer größere Bandbreiten.

Werden Sensoren eingesetzt, die in erster Linie einen Strom als Messsignal liefern, so muss ferner die Eingangsimpedanz der ersten an den Sensor angeschlossen signalverarbeitenden Stufe sehr niedrig sein. Dies trifft insbesondere auch dann zu, wenn eine Photodiode als Sensor verwendet wird. Der Photostrom ist nur dann nahezu proportional der Photonenanzahl, wenn die über die Diode abfallende Spannung auf einem konstanten Wert gehalten wird. Die Linearität ist in diesem Fall optimal. Somit ist eine sehr niedrige Eingangsimpedanz der ersten Stufe eine der Kernanforderungen an die Signalverarbeitungskette.

In verschiedenen Schriften wurden Schaltungsanordnungen gezeigt, die die beschriebenen Anforderungen möglichst gut erfüllen sollen. Gemäß dem Stand der Technik scheint es wünschenswert, als Analog-Digitalwandler einem überabtastenden Delta-Sigma-Modulator zu verwenden, da dieser bei geringen Kosten eine hohe Linearität und einen sehr großen Dynamikbereich aufweist. Das Kernproblem besteht darin, die für die Photodiode erforderliche sehr niedrige Eingangsimpedanz der Signalverarbeitungskette bereitzustellen. In dem US-Patent Nr. 5,142,286 ist eine Schaltungsanordnung vorgeschlagen, bei der eine Photodiode über einen Transimpedanzvorverstärker und ein analoges Anti-Aliasing-Tiefpassfilter an einen überabtastenden Delta-Sigma-Modulator angeschlossen wird. Hier werden ein konventioneller Delta-Sigma-Wandler, der eine Spannung als Eingangssignal verwendet, sowie ein konventioneller Transimpedanzverstärker eingesetzt. Der Vorteil dieser Anordnung besteht darin, dass die Diode sehr effektiv von dem Analog/Digital-Wandler entkoppelt wird. Der Nachteil dieser Anordnung besteht darin, dass ein herkömmlicher Transimpedanzverstärker mit genau definierter Verstärkung sehr schwierig zu fertigen ist. Die Eigenschaften des Verstärkers werden üblicherweise durch analoge Bauelemente (z. B. Widerstände) definiert, die mit sehr hoher Präzision gefertigt werden müssen. Daher eignet sich ein solcher Transimpedanzverstärker nur schlecht zur Implementierung in integrierten Schaltungen. Entsprechend entstehen bei der Verwendung eines herkömmlichen Transimpedanzverstärkers hohe Kosten, entweder für die aufwändige Herstellung eines integrierten Transimpedanzverstärkers in einer speziellen Technologie für Analogschaltungen oder durch die Verwendung einer diskreten Schaltungsanordnung.

Um die Verwendung eines Transimpedanzverstärkers vollständig zu umgehen, wird in dem US-Patent 6,252,531 eine Schaltungsanordnung vorgeschlagen, bei der der überabtastende Delta-Sigma-Modulator einen niederohmigen Stromeingang aufweist. Eine solche Schaltungsanordnung hat den Vorteil, dass ein Transimpedanzverstärker nicht nötig ist. Die gesamte Datenerfassungsschaltung kann bei geringen Kosten monolithisch integriert werden. Es hat sich allerdings als nachteilig erwiesen, dass die Schaltungsanordnung gemäß Gordon et al. eine Rückkopplungsschleife zum Eingang aufweist. Damit erfolgt eine Rückkopplung zu der Photodiode, was in erhöhtem Rauschen und einem Mangel an Linearität resultiert.

Des Weiteren kann festgehalten werden, dass die gemäß dem Stand der Technik bekannten Schaltungsanordnungen jeweils ein einziges Bezugspotential verwenden. Jedoch kann es in vielen Fällen vorteilhaft sein, wenn sich mehrere Schaltungsteile auf verschiedenen statischen Bezugspotentialen befinden dürfen, wobei das Messergebnis unabhängig von der Lage der statischen Bezugspotentiale ist. Dies kann mit Schaltungsanordnungen gemäß dem Stand der Technik nicht erzielt werden.

Aus der DE 195 35 615 A1 ist ein Datenerfassungssystem bekannt, das einen Szintillator aufweist, der zusammen mit einer Photodiode einen Eingangsstrom liefert. Die Photodiode ist mit einem Delta-Sigma-Analog/Digital-Wandler verbunden, dessen Ausgang mit einer digitalen Datenablaufsteuerung verbunden ist. Ein Ausführungsbeispiel des Delta-Sigma-Analog/Digital-Wandlers umfasst einen integrierenden Verstärker, dessen Ausgang mit einer Rauschformungsschaltung verbunden ist, deren Ausgang wiederum mit einem Analog/Digital-Wandler verbunden ist. Der Ausgang dieses Wandlers wird über einen Digital/Analog-Wandler an den Eingang zurückgekoppelt.

Die EP 0 503 061 B1 befasst sich ebenfalls mit einer Schaltung zum Auslesen von Photodioden unter Verwendung eines Sigma-Delta-Analog/Digital-Wandlers, dessen Ausgang mit einem Zähler verbunden ist. Zwischen eine Photodiode und den Sigma-Delta-Analog/Digital-Wandler ist eine integrierende Vorverstärkerstufe geschaltet.

Die US 5,159,341 befasst sich mit einem Delta-Sigma-Modulator, der eine duale Phasenabtastung eines analogen Eingangssignals und/oder einer Referenzspannung liefert. Der Sigma-Delta-Modulator ist durch geschaltete Kondensatoren, Integratoren, einen Komparator und eine Schaltsteuerlogik aufgebaut.

Aus "High-Accuracy Circuits for On-Chip Capacitive Ratio Testing and Sensor Readout", IEEE TRANSACTIONS ON INSTRUMENTATION AND MEASUREMENT, Band 47, Nr. 1, Februar 1998, Seiten 16–20, sind Schaltungen zum Erfassen einer Kapazitätsdifferenz bzw. eines Kapazitätsverhältnisses in digitaler Form bekannt. Gemäß dieser Schrift wird eine Sigma-Delta-Technik jeweils unter Verwendung geschalteter Kondensatoren verwendet.

Schließlich ist in „A Fourth-Order Single-Bit Switched-Capacitor &Sgr;-&Dgr; Modulator for Distributed Sensor Applications", IEEE TRANSACTIONS ON INSTRUMENTATION AND MEASUREMENT, Band 53, Nr. 2, April 2004, Seiten 266–270, eine Implementierung eines Sigma-Delta-Modulators unter Verwendung geschalteter Kondensatoren beschrieben.

Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsanordnung zu schaffen, die zur Koppelung eines stromliefernden Sensors, der einen sehr niedrigen Strom liefert und dabei einen sehr großen Dynamikbereich aufweist, mit einem Analog-Digitalwandler geeignet ist, so dass der Analog-Digitalwandler mit einem geeigneten Eingangssignal versorgt wird, eine Rückwirkung des Analog-Digitalwandlers auf den Sensor vermieden wird und eine monolithische Integration der gesamten Schaltungsanordnung einschließlich des Analog-Digitalwandlers möglich ist.

Diese Aufgabe wird durch eine Schaltungsanordnung gemäß Anspruch 1 gelöst.

Die vorliegende Erfindung schafft eine Schaltungsanordnung zur Kopplung eines stromliefernden Sensors mit einem Analog-Digitalwandler mit folgenden Merkmalen:

einem Schaltungseingang zum Empfangen eines Eingangsstroms;

einem Schaltungsausgang zum Bereitstellen einer Ladung;

einem ersten Ladungsspeicherelement und einem zweiten Ladungsspeicherelement;

einer ersten Schalteinrichtung mit einem oder mehreren Schaltern mit einem ersten Schaltzustand, in dem das erste und das zweite Ladungsspeicherelement abhängig von einem Eingangsstrom aufgeladen werden, und einem zweiten Schalt zustand, in dem das erste und das zweite Ladungsspeicherelement von dem Schaltungseingang entkoppelt sind, und in dem das erste Ladungsspeicherelement von dem zweiten Ladungsspeicherelement und dem Schaltungsausgang entkoppelt ist; und

einer zweiten Schalteinrichtung mit einem oder mehreren Schaltern mit einem ersten Schaltzustand, in dem die Ladung des zweiten Ladungsspeicherelements an dem Schaltungsausgang bereitgestellt wird, und einem zweiten Schaltzustand, in dem das zweite Ladungsspeicherelement von dem Schaltungsausgang entkoppelt ist,

wobei die zweite Schalteinrichtung in dem zweiten Schaltzustand ist, wenn die erste Schalteinrichtung in dem ersten Schaltzustand ist, und wobei die erste Schalteinrichtung in dem zweiten Schaltzustand ist, wenn die zweite Schalteinrichtung in dem ersten Schaltzustand ist.

Die vorliegende Erfindung beruht zunächst auf der Erkenntnis, dass Schaltungsanordnungen mit geschalteten Kondensatoren in CMOS-Technologie realisierbar sind, so dass es möglich ist, diese monolithisch mit einem Analog-Digitalwandler und anderen digitalen Schaltungselementen zu integrieren. Ferner wird hier die Erkenntnis verwendet, dass unter Verwendung einer Schaltungsanordnung mit geschalteten Kondensatoren bei geeigneter Auslegung eine Entkopplung zwischen Schaltungseingang und Schaltungsausgang erzielt werden kann. Daneben bietet eben diese Schaltungstechnologie die Möglichkeit, begrenzte statische Potentialunterschiede zwischen verschiedenen Bezugspotentialen auszugleichen. Schließlich basiert die vorliegende Erfindung auch auf der Erkenntnis, dass es möglich ist, die Ladung auf einem geschalteten Kondensator als Eingangsgröße für einen Analog/Digital-Wandler zu verwenden. Wird zur Kopplung eines stromliefernden Sensors mit einem Analog/Digital-Wandler eine erfindungsgemäße Schaltungsanordnung verwendet, so ermöglicht dies eine Reihe von Vorteilen. Insbesondere ist es im Gegensatz zum Stand der Technik möglich, gleichzeitig eine Rückwirkung des Analog/Digital-Wandlers auf den Sensor zu unterbinden und dennoch eine monolithisch voll integrierbare Schaltungsanordnung zu verwenden.

Gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung wird das erste Ladungsspeicherelement über die erste Schalteinrichtung mit einem Operationsverstärker, der den Eingangsstrom als Eingangssignal empfängt, als Integrator verschaltet. Der Vorteil dieser Anordnung liegt in der Erzielung einer sehr niedrigen Eingangsimpedanz, wie sie zum rauscharmen und linearen Betrieb eines stromliefernden Sensors, z. B. einer Photodiode, vorteilhaft ist.

Gemäß einem weiteren bevorzugten Ausführungsbeispiel wird das erste Ladungsspeicherelement während des zweiten Schaltzustandes der ersten Schalteinrichtung zwischen ein erstes Bezugspotential und ein zweites Bezugspotential geschaltet. Der Vorteil dieser Ausführungsform liegt darin, dass eine Potentialdifferenz zwischen dem ersten und dem zweiten Bezugspotential zwar eine statische Ladung auf dem ersten Ladungsspeicherelement erzeugt, dass sich aber die Potentialdifferenz bei geeigneter Ausführung nicht auf die Ladung des zweiten Ladungsspeicherelements auswirkt. Damit ist das Messergebnis unabhängig von einer ggf. vorhandenen Potentialdifferenz zwischen dem ersten und dem zweiten Bezugspotential, und es können auf der Seite des Sensors und des A/D-Wandlers zwei unabhängige Bezugspotentiale gewählt werden.

Gemäß einem weiteren Ausführungsbeispiel kann das erste Ladungsspeicherelement während des zweiten Schaltzustandes der ersten Schalteinrichtung entladen werden. Dies ist dann sinnvoll, wenn in der gesamten Schaltungsanordnung nur ein einziges Bezugspotential existiert.

Gemäß einem weiteren bevorzugten Ausführungsbeispiel besteht die gesamte Schaltungsanordnung aus zwei Zweigen, die jeweilige geschaltete Kondensatoren aufweisen, wobei die jeweiligen Schalteinrichtungen so angesteuert werden, dass zu jedem Zeitpunkt maximal ein Zweig mit dem Schaltungseingang und dass zu jedem Zeitpunkt maximal ein Zweig mit dem Schaltungsausgang verbunden ist. Dabei kann für den zweiten Schaltungszweig der gleiche Operationsverstärker verwendet werden wie für den ersten Schaltungszweig. Der Vorteil einer solchen Schaltungsanordnung liegt in der Tatsache, dass das Eingangssignal bis auf etwaige Schaltzeiten kontinuierlich aufgenommen werden kann. Ein weiterer Vorteil besteht darin, dass ein Operationsverstärker eingespart werden kann. Gemäß einem weiteren Ausführungsbeispiel kann die erfindungsgemäße Schaltungsanordnung mit einem Sensor verbunden werden, der einen Messstrom liefert, wobei dieser Sensor in einem bevorzugten Ausführungsbeispiel ein Photosensor ist.

Gemäß einem weiteren Ausführungsbeispiel kann die erfindungsgemäße Schaltungsanordnung einen Analog/Digital-Wandler aufweisen, der mit dem Schaltungsausgang verbunden ist. Gemäß einem bevorzugten Ausführungsbeispiel ist dieser Analog/Digital-Wandler ein Delta-Sigma-Wandler. Eine solche Ausführungsform bietet den Vorteil, dass eine hohe Bitauflösung, ein großer Dynamikbereich und eine gute Linearität erzielt werden können.

Bei einem weiteren Ausführungsbeispiel wird die gesamte Schaltungsanordnung in einer integrierten Schaltung implementiert. Hierbei wird insbesondere die Schaltungsanordnung zur Kopplung des stromliefernden Sensors mit dem A/D-Wandler sowie der A/D-Wandler selbst monolithisch integriert. Zusätzlich ist es möglich, auch einen Sensor oder mehrere Sensoren monolithisch zu integrieren, falls ein Sensor in der gleichen Technologie hergestellt wird, wie die restlichen Schaltungsanordnungen. Eine solche Integration bietet den Vorteil, dass sie sehr kostengünstig, mit geringem Fertigungsaufwand, in großen Stückzahlen und in sehr zuverlässiger Form realisiert werden kann.

Gemäß den beschriebenen Ausführungsbeispielen der vorliegenden Erfindung kann somit ein Datenerfassungssystem bestehend aus einer neuartigen Transimpedanz-Eingangsstufe gefolgt von einem herkömmlichen überabtastenden Delta-Sigma-Wandler mit Spannungseingang realisiert werden.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:

1 ein Blockschaltbild eines Ausführungsbeispiels eines Datenerfassungssystems;

2 ein Schaltbild einer überabtastenden Transimpedanzeingangsstufe;

3 ein Taktschema der überabtastenden Transimpedanzeingangsstufe und der ersten Stufe des Delta-Sigma-Modulators.

1 zeigt bei 10 ein Ausführungsbeispiel eines Datenerfassungsystems zur Umwandlung einer physikalischen Größe in ein digitales Signal. Der Photostrom I einer Photodiode 12 wird dem Eingang 13 einer überabtastenden Transimpedanzeingangsstufe 14 zugeführt. Das Ausgangssignal am Ausgang 15 der überabtastenden Transimpedanzeingangsstufe wird dem Eingang 16 eines überabtastenden Delta-Sigma-Modulators 17 mit Ladungseingang zugeführt. Die Photodiode 12, die überabtastende Transimpedanzeingangsstufe 14 und der überabtastende Delta-Sigma-Modulator 17 mit Ladungseingang sind an ein Bezugspotential 18 angeschlossen. Die Transimpedanzstufe 14 trennt die Photodiode 12 von dem Delta-Sigma-Modulator 17, was ein Koppeln des Schaltrauschens von dem Eingang des Modulators 16 zu der Photodiode 12 verhindert. Ein digitaler Bitstrom, der eine Funktion der Lichtstärke des auf die Photodiode einfallenden Lichtstroms ist, wird am Ausgang 20 des überabtastenden Delta-Sigma-Modulators 17 mit Ladungseingang ausgegeben.

2 zeigt bei 30 ein Schaltbild eines Ausführungsbeispiels einer erfindungsgemäßen Schaltungsanordnung in Form einer überabtastenden Transimpedanzeingangsstufe 14, an deren Eingang 13 eine Photodiode 12 angeschlossen ist, und an deren Ausgang 15 die erste Stufe 32 eines Delta-Sigma-Modulators mit Ladungseingang angeschlossen ist. Die überabtastende Transimpedanzeingangsstufe 14 ist symmetrisch aus zwei parallelen Zweigen 40, 42 aufgebaut. Der erste Zweig 40 und der zweite Zweig 42 sind dabei hinsichtlich der Schaltungsstruktur identisch aufgebaut, unterscheiden sich jedoch in den Schaltzuständen der Schalteinrichtungen.

Der erste Zweig 40 besteht aus einer Integratorstufe 44 und einer Ausgangsstufe 46. Kern der Integratorstufe 44 ist ein erster Kondensator C1, der über zwei Schalter ϕ1 einer ersten Schalteinrichtung, die insgesamt sechs Schalter ϕ1 aufweist, mit dem Eingang und dem Ausgang eines Operationsverstärkers Op1 als Integrator verschaltet werden kann, und der über zwei Schalter ϕ2 einer weiteren Schalteinrichtung, die insgesamt sechs Schalter ϕ2 aufweist, zwischen ein erstes Bezugspotential DGND (Diodenmasse) und ein zweites Bezugspotential AGND (analoge Masse) geschaltet werden kann.

Die Ausgangsstufe umfasst einen zweiten Kondensator C2, der über zwei Schalter ϕ1 der ersten Schalteinrichtung mit dem Ausgang der Integratorstufe 44 und dem zweiten Bezugspotential AGND verbunden werden kann, und der über zwei Schalter &tgr;1 der zweiten Schalteinrichtung mit dem Eingang 15 der ersten Stufe des taktgesteuerten, ladungsumsetzenden Delta-Sigma-Modulators 32 verbunden werden kann.

Der zweite Zweig 42 der überabtastenden Transimpedanzeingangsstufe 14 ist im Wesentlichen analog zu dem ersten Zweig 40 aufgebaut, wobei der dritte Kondensator C3 dem ersten Kondensator C1 entspricht, der vierte Kondensator C4 dem zweiten Kondensator C2 entspricht, die dritte Schalteinrichtung mit Schaltern ϕ2 der ersten Schalteinrichtung entspricht, und die vierte Schalteinrichtung mit Schaltern &tgr;2 der zweiten Schalteinrichtung entspricht. Die Integratorstufen des ersten und des zweiten Schaltungszweiges arbeiten komplementär zueinander, wobei die Schalter ϕ1 in dem ersten und dem zweiten Schaltungszweig alle zu der ersten Schalteinrichtung gehören und die Schalter ϕ2 in dem ersten und dem zweiten Schaltungszweig alle zu der dritten Schalteinrichtung gehören. Die zwei Schalter &tgr;1 der zweiten Schalteinrichtung liegen beide in dem ersten Schaltungszweig, die zwei Schalter &tgr;2 der vierten Schalteinrichtung liegen beide in dem zweiten Schaltungszweig. Der zweite Zweig kann einen weiteren Operationsverstärker enthalten, dieser kann jedoch bei geeigneter Beschaltung des ersten Operationsverstärkers Op1 in dem ersten Zweig 40 entfallen. In diesem Fall wird der Operationsverstärker Op1 im Multiplexbetrieb für beide Schaltungszweige 40,42 verwendet.

Das Eingangssignal der überabtastenden Transimpedanzeingangsstufe wird dem ersten Zweig 40 und dem zweiten Zweig 42 gleichzeitig zugeführt. Die Ausgänge des ersten und zweiten Zweiges sind alternierend geschaltet und mit dem Eingang 16 der ersten Stufe des taktgesteuerten, ladungsumsetzenden Delta-Sigma-Modulators verbunden. Die erste Stufe des Delta-Sigma-Modulators ist mit geschalteten Kondensatoren realisiert. Insgesamt vier Kondensatoren CFB+, CFB–, CCDS+, CCDS– werden über mehrere Schalteinrichtungen cp1, cp2 umgeschaltet. Referenzspannungen vrefp, vrefn werden in einem Schaltzustand an die Kondensatoren in Abhängigkeit von einer Datenleitung dac out angelegt. Weiterhin umfasst die erste Stufe des taktgesteuerten, ladungsumsetzenden Delta-Sigma-Modulators einen Operationsverstärker Op2.

3 zeigt ein Taktschema für die überabtastende Transimpedanzeingangsstufe und die erste Stufe des taktgesteuerten, ladungsumsetzenden Delta-Sigma-Modulators. Dargestellt sind jeweils die Schaltzustände der Schalter ϕ1 der ersten Schalteinrichtung, der Schalter &tgr;1 der zweiten Schalteinrichtung, der Schalter ϕ2 der dritten Schalteinrichtung und der Schalter &tgr;2 der vierten Schalteinrichtung. Die erste und dritte Schalteinrichtung steuern die Integratorstufen (Eingangsstufen), während die zweite und die vierte Schalteinrichtung die Schnittstellen zwischen den Integratorstufen und dem Delta-Sigma-Wandler (Ausgangsstufen) steuern. Ferner sind die Schaltzustände der Schalter cp1, cp2 in der ersten Stufe des taktgesteuerten, ladungsumsetzenden Delta-Sigma-Modulators gezeigt. Gekennzeichnet sind jeweils der erste Schaltzustand (1.SZ) und der zweite Schaltzustand (2.SZ). Der erste Schaltzustand entspricht einer geschlossenen Schalteinrichtung, der zweite Schaltzustand entspricht einer geöffneten Schalteinrichtung.

3 zeigt, dass die Schalter ϕ1 der ersten Schalteinrichtung und die Schalter ϕ2 der dritten Schalteinrichtung komplementär zueinander geschaltet werden, d.h., wenn sich die erste Schalteinrichtung in dem ersten Schaltzustand befindet, dann befindet sich die dritte Schalteinrichtung in dem zweiten Schaltzustand und umgekehrt. Die zweite Schalteinrichtung befindet sich für einen Teil der Zeit, in der sich die erste Schalteinrichtung im zweiten Schaltzustand befindet, im ersten Schaltzustand. Ebenso befindet sich die vierte Schalteinrichtung für einen Teil der Zeit, in der sich die dritte Schalteinrichtung im zweiten Schaltzustand befindet, im ersten Schaltzustand. Die erste und dritte Schalteinrichtung werden mit einem Rechtecksignal angesteuert, das ein Tastverhältnis von 50 % aufweist. Die Schalteinrichtungen der ersten Stufe des taktgesteuerten, ladungsumsetzenden Delta-Sigma-Modulators werden mit einem Rechtecksignal angesteuert, das ein Tastverhältnis von 50 % und eine doppelt so hohe Frequenz aufweist wie das Rechtecksignal für die erste und dritte Schalteinrichtung. Die Phasenbeziehungen zwischen den Schaltzuständen der überabtastenden Transimpedanzeingangsstufe und der ersten Stufe des taktgesteuerten, ladungsumsetzenden Delta-Sigma-Modulators sind 3 zu entnehmen.

Im Folgenden wird die Funktionsweise der überabtastenden Transimpedanzeingangsstufe gemäß 2 bei einer Ansteuerung der Schalteinrichtungen mit Signalen gemäß 3 im Detail erklärt. Die Schalter werden dabei als Repräsentanten der zugehörigen Schalteinrichtung angesehen, und der Schaltzustand der Schalter ist identisch mit dem Schaltzustand der zugeordneten Schalteinrichtung. Zur Beschreibung der Funktionsweise werden der Eingangsstrom I, die Spannung über dem ersten Kondensator UC1, die Ladung auf dem ersten Kondensator QC1, die Spannung über dem zweiten Kondensator UC2 sowie die Ladung auf dem zweiten Kondensator QC2 gemäß 2 definiert, wobei das Vorzeichen der jeweiligen Größe dem entsprechenden Spannungszählpfeil zu entnehmen ist. Es wird ferner vorerst angenommen, dass keine Potentialdifferenz zwischen dem ersten Bezugspotential DGND (Bezugspotential für die Photodiode) und dem zweiten Bezugspotential AGND (analoge Masse, Bezugspotential für den Delta-Sigma-Modulator) besteht. In diesem Fall ist der Kondensator C1 vollständig entladen, wenn die Schalter ϕ2 der dritten Schalteinrichtung geöffnet und die Schalter ϕ1 der ersten Schalteinrichtung geschlossen werden. Während die erste Schalteinrichtung im geschlossenen Schaltzustand ist, wird der Eingangsstrom I auf dem ersten Kondensator C1 integriert. Um eine hohe Linearität der Photodiode zu erreichen, sollte die Spannung an der Photodiode auf einem konstanten Wert gehalten werden. Dies wird durch den Operationsverstärker erreicht, dessen zweiter Eingang auf das Bezugspotential der Photodiode DGND gelegt wird. Es ist ts die Abtastzeit, d.h. die Zeit innerhalb einer Periode, während der die Schalter ϕ1 der ersten Schalteinrichtung geschlossen sind. Während dieser Zeit wird in dem Kondensator die Ladung QC1 = –I·ts gespeichert. Die Ladung QC2 auf dem zweiten Kondensator C2 am Ende des Abtastperiode ist gegeben durch QC2 = I·ts·C2/C1.

Dieser Zusammenhang zeigt, dass durch geeignete Wahl des ersten und zweiten Kondensators C1, C2 eine Verstärkung der vom Sensor gelieferten Ladung I·ts erzielt werden kann. Mit dem Ende der Abtastperiode wird die erste Schalteinrichtung geöffnet. Dadurch wird der erste Kondensator von dem Schaltungseingang 13 und somit von dem Eingangsstrom I und von dem zweiten Kondensator C2 getrennt. Der zweite Kondensator C2 wird gleichzeitig von der Integratorstufe getrennt. Der erste Kondensator wird über zwei der nun geschlossenen Schalter ϕ2 der dritten Schalteinrichtung mit dem ersten und dem zweiten Bezugspotential verbunden, wodurch er, falls keine Potentialdifferenz zwischen diesen Bezugspotentialen besteht, vollständig entladen wird. Die Ladung des zweiten Kondensators wird über die Schalter &tgr;1 der zweiten Schalteinrichtung an die erste Stufe des taktgesteuerten, ladungsumsetzenden Delta-Sigma-Modulators übertragen. Der zweite Kondensator C2 wird durch den differenziellen Operationsverstärker Op2 dazu gezwungen, seine Ladung abzugeben. Die Ladung wird gleichmäßig auf die Kapazitäten des taktgesteuerten, ladungsumsetzenden Delta-Sigma-Modulators, CCDS+ und CCDS–, übertragen. Folglich wird ein Signal, das den Eingangsstrom repräsentiert, in die differenzielle Signalverarbeitungskette des Analog/Digital-Wandlers eingebracht. Die endgültige Ladung auf dem Kondensator CCDS+ am Ende der Schaltperiode der Schalteinrichtung cp2 ist definiert durch QCCDS+ = QC2 + QCFB+

Der zweite Zweig 42 führt zeitversetzt die gleichen Operationen durch. In einer Phase wird der erste Kondensator C1 geladen und der dritte Kondensator C3 entladen, und in der nächsten Phase wird der erste Kondensator C1 entladen und der dritte Kondensator C3 geladen. Dies bringt zwei Vorteile: ein Operationsverstärker ist ausreichend für beide Zweige, und der Eingangsstrom wird quasi zu jedem Zeitpunkt erfasst. (Da die Schaltung nicht mit überlappenden Taktsignalen arbeitet, wird bei einer realen Schaltungsausführung der Strom während eines extrem kurzen Zeitintervalls, in dem beide Taktsignale null sind, nicht erfasst.) Im folgenden wird der Betrieb der Schaltung beschrieben, falls zwei verschiedene Bezugspotentiale verwendet werden. Es wird die Differenz zwischen den Bezugspotentialen definiert als &Dgr;GND = DGND – AGND.

Damit gilt am Anfang einer Abtastperiode, d.h. zu dem Zeitpunkt, an dem die erste Schalteinrichtung geschlossen und die zweite Schalteinrichtung geöffnet wird, UC1 = –&Dgr;GND und am Ende der Abtastperiode UC1 = –&Dgr;GND – I·ts/C1.

Ferner gilt UC2 = –UC1 – &Dgr;GND = I·ts/C1 und QC2 = I·ts·C2/C1.

Daraus kann man entnehmen, dass eine statische Potentialdifferenz zwischen dem ersten Bezugspotential DGND und dem zweiten Bezugspotential AGND keinen Einfluss auf die Ladung des zweiten Kondensators C2 hat. Entsprechend ist das Messergebnis unabhängig von einer statischen Potentialdifferenz zwischen dem ersten Bezugspotential DGND und dem zweiten Bezugspotential AGND. Eine solche Potentialdifferenz hat lediglich zur Folge, dass der erste Kondensator C1 und der dritte Kondensator C3 nicht vollständig entladen werden, wenn die jeweiligen Entlade-Schaltvorrichtungen mit den zugehörigen Schaltern ϕ2, ϕ1 geschlossen sind, sondern auf eine statische Ladung vorgeladen werden, die den Signalpfad nicht beeinflusst.

Der Fachmann wird ohne Probleme erkennen, dass das gezeigte Ausführungsbeispiel nicht die einzige Realisierung der vorliegenden Erfindung ist. Die überabtastende Transimpedanzeingangsstufe kann in einem weiten Rahmen verändert werden.

Bei einem Ausführungsbeispiel kann nur ein Zweig der überabtastenden Transimpedanzeingangsstufe verwendet werden. Dabei wird das Eingangssignal nicht mehr kontinuierlich, sondern nur in bestimmten Zeitintervallen erfasst.

Bei einem weiteren Ausführungsbeispiel können in der überabtastenden Transimpedanzeingangsstufe zwei Operationsverstärker verwendet werden.

Bei einem weiteren Ausführungsbeispiel kann die Schalteinrichtung, die den ersten oder dritten Kondensator entlädt, mit nur einem Schalter ausgeführt werden. Dies ist möglich, wenn das erste Bezugspotential gleich dem zweiten Bezugspotential ist, und bringt eine weitere Reduktion der Komplexität mit sich.

Bei einem weiteren Ausführungsbeispiel kann die Integratorstufe durch eine andere Schaltungsanordnung mit einem oder mehreren geschalteten Kondensatoren ersetzt werden.

Bei einem weiteren Ausführungsbeispiel kann die Photodiode durch einen anderen stromliefernden Sensor ersetzt sein. Ferner kann das Eingangssignal durch eine beliebige einen Strom liefernde Schaltung geliefert werden.

Bei einem weiteren Ausführungsbeispiel kann die erste Stufe des Delta-Sigma-Modulators durch eine andere Schaltungsanordnung ersetzt werden, die eine Spannung oder eine Ladung als Eingangssignal verarbeiten kann.

Bei einem anderen Ausführungsbeispiel kann eine veränderte Schaltungsanordnung für die erste Stufe des Delta-Sigma-Modulators verwendet werden.

Bei einem anderen Ausführungsbeispiel kann der Zeitverlauf der Ansteuersignale für die Schalteinrichtungen verändert sein, solange sichergestellt wird, dass der zweite oder der vierte Kondensator nicht gleichzeitig mit dem Schaltungseingang und dem Schaltungsausgang gekoppelt sind, und dass der zweite und der vierte Kondensator nicht gleichzeitig mit dem Schaltungsausgang gekoppelt sind.

Die vorliegende Erfindung schafft somit eine Schaltungsanordnung, die insbesondere als Transimpedanz-Eingangsstufe immer dort einsetzbar ist, wo ein Strom als Eingangssignal in eine Ladung bzw. Spannung, die einer Weiterverarbeitungsschaltung zugeführt wird, umgesetzt werden soll.


Anspruch[de]
  1. Schaltungsanordnung mit folgenden Merkmalen:

    einem Schaltungseingang (13) zum Empfangen eines Eingangsstroms;

    einem Schaltungsausgang (15) zum Bereitstellen einer Ladung;

    einem ersten Ladungsspeicherelement (C1) und einem zweiten Ladungsspeicherelement (C2);

    einer ersten Schalteinrichtung (ϕ1) mit einem ersten Schaltzustand, in dem das erste und das zweite Ladungsspeicherelement (C1, C2) abhängig von einem Eingangsstrom (I) aufgeladen werden, und einem zweiten Schaltzustand, in dem das erste und das zweite Ladungsspeicherelement (C1, C2) von dem Schaltungseingang (13) entkoppelt sind, und in dem das erste Ladungsspeicherelement (C1) von dem zweiten Ladungsspeicherelement (C2) und dem Schaltungsausgang (15) entkoppelt ist;

    einer zweiten Schalteinrichtung (&tgr;1) mit einem ersten Schaltzustand, in dem die Ladung des zweiten Ladungsspeicherelements (C2) an dem Schaltungsausgang (15) bereitgestellt wird, und einem zweiten Schaltzustand, in dem das zweite Ladungsspeicherelement (C2) von dem Schaltungsausgang (15) entkoppelt ist,

    wobei die zweite Schalteinrichtung (&tgr;1) in dem zweiten Schaltzustand ist, wenn die erste Schalteinrichtung (ϕ1) in dem ersten Schaltzustand ist, und wobei die erste Schalteinrichtung (ϕ1) in dem zweiten Schaltzustand ist, wenn die zweite Schalteinrichtung (&tgr;1) in dem ersten Schaltzustand ist.
  2. Schaltungsanordnung gemäß Anspruch 1, bei der das erste Ladungsspeicherelement (C1) mit einem Operationsverstärker (Op1), der den Eingangsstrom (I) als Eingangssignal empfängt, als Integrator verschaltet ist, wenn die erste Schalteinrichtung (ϕ1) in dem ersten Schaltzustand ist.
  3. Schaltungsanordnung gemäß Anspruch 1 oder 2, bei der das erste Ladungsspeicherelement (C1) zwischen ein erstes Bezugspotential (DGND) und ein zweites Bezugspotential (AGND) geschaltet ist, wenn die erste Schalteinrichtung (ϕ1) in dem zweiten Schaltzustand ist.
  4. Schaltungsanordnung gemäß Anspruch 1 oder 2, bei der das erste Ladungsspeicherelement (C1) entladen wird, wenn die erste Schalteinrichtung (ϕ1) in dem zweiten Schaltzustand ist.
  5. Schaltungsanordnung gemäß einem der Ansprüche 1 bis 4, die ferner folgende Merkmale aufweist:

    eine drittes Ladungsspeicherelement (C3) und ein viertes Ladungsspeicherelement (C4);

    eine dritten Schalteinrichtung (ϕ2) mit einem ersten Schaltzustand, in dem das dritte und vierte Ladungsspeicherelement (C3, C4) abhängig von einem Eingangsstrom (I) aufgeladen werden, und einem zweiten Schaltzustand, in dem das dritte und das vierte Ladungsspeicherelement (C3, C4) von dem Schaltungseingang (13) entkoppelt sind, und in dem das dritte Ladungsspeicherelement (C3) von dem vierten Ladungsspeicherelement (C4) und dem Schaltungsausgang (15) entkoppelt ist;

    eine vierte Schalteinrichtung (&tgr;2) mit einem ersten Schaltzustand, in dem die Ladung des vierten Ladungsspeicherelements (C4) an dem Schaltungsausgang (15) bereitgestellt wird, und einem zweiten Schaltzustand, in dem das vierte Ladungsspeicherelement (C4) von dem Schaltungsausgang (15) entkoppelt ist,

    wobei die vierte Schalteinrichtung (&tgr;2) in dem zweiten Schaltzustand ist, wenn die dritte Schalteinrichtung (ϕ2) in dem ersten Schaltzustand ist, und wobei die dritte Schalteinrichtung (ϕ2) in dem zweiten Schaltzustand ist, wenn die vierte Schalteinrichtung (&tgr;2) in dem ersten Schaltzustand sind.
  6. Schaltungsanordnung gemäß Anspruch 5, bei der die zweite und vierte Schalteinrichtung (&tgr;1,&tgr;2) nicht gleichzeitig in dem ersten Schaltzustand sind, und bei der die erste und dritte Schalteinrichtung (ϕ1,ϕ2) nicht gleichzeitig in dem ersten Schaltzustand sind.
  7. Schaltungsanordnung gemäß Anspruch 5 oder 6, bei der das dritte Ladungsspeicherelement (C3) mit einem Operationsverstärker (Op1), der den Eingangsstrom (I) als Eingangssignal empfängt, als Integrator verschaltet ist, wenn die dritte Schalteinrichtung (ϕ2) in dem ersten Schaltzustand ist.
  8. Schaltungsanordnung gemäß Anspruch 7, bei der der Operationsverstärker, mit dem das dritte Ladungsspeicherelement (C3) als Integrator verschaltet ist, wenn die dritte Schalteinrichtung (ϕ2) in dem ersten Schaltzustand ist, der gleiche Operationsverstärker ist, mit dem das erste Ladungsspeicherelement (C1) als Integrator verschaltet ist, wenn die erste Schalteinrichtung (ϕ1) in dem ersten Schaltzustand ist.
  9. Schaltungsanordnung gemäß einem der Ansprüche 5 bis 7, bei der das dritte Ladungsspeicherelement (C3) zwischen das erste (DGND) und zweite (AGND) Bezugspotential geschaltet ist, wenn die dritte Schalteinrichtung (ϕ2) in dem zweiten Schaltzustand ist.
  10. Schaltungsanordnung gemäß einem der Ansprüche 5 bis 7, bei der das dritte Ladungsspeicherelement (C3) entladen wird, wenn die dritte Schalteinrichtung (ϕ2) in dem zweiten Schaltzustand ist.
  11. Schaltungsanordnung gemäß einem der Ansprüche 1 bis 10, die ferner einen Sensor aufweist, der mit dem Schaltungseingang 13 verbunden ist und einen Messstrom (I) liefert.
  12. Schaltungsanordnung gemäß Anspruch 11, bei der der Sensor ein Photosensor ist.
  13. Schaltungsanordnung gemäß einem der Ansprüche 1 bis 12, die ferner einen Analog/Digital-Wandler umfasst, der mit dem Schaltungsausgang (15) verbunden ist.
  14. Schaltungsanordnung gemäß Anspruch 13, bei der der Analog/Digital-Wandler ein Delta-Sigma-Wandler ist.
  15. Schaltungsanordnung gemäß einem der Ansprüche 1 bis 14, die monolithisch in einer integrierten Schaltung implementiert ist.
Es folgen 3 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com