PatentDe  


Dokumentenidentifikation DE102004062994A1 20.04.2006
Titel Halbleiterbauteil mit Halbleiterchip mit Flipchip-Kontakten und Verfahren zu seiner Herstellung
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Lehner, Rudolf, 93164 Laaber, DE
Vertreter Schweiger & Partner, 80333 München
DE-Anmeldedatum 22.12.2004
DE-Aktenzeichen 102004062994
Offenlegungstag 20.04.2006
Veröffentlichungstag im Patentblatt 20.04.2006
IPC-Hauptklasse H01L 23/544(2006.01)A, F, I, 20051017, B, H, DE
IPC-Nebenklasse H01L 21/50(2006.01)A, L, I, 20051017, B, H, DE   
Zusammenfassung Die Erfindung betrifft ein Halbleiterbauteil (10) mit einem Halbleiterchip (2) mit Flipchip-Kontakten (3) und Verfahren zu seiner Herstellung. Das Halbleiterbauteil (10) weist ein Gehäuse (1) auf, in das der Halbleiterchip (2) mit der Anordnung von Flipchip-Kontakten (3) eingebettet ist. Die Flipchip-Kontakte (3) sind auf der aktiven Oberseite (4) des Halbleiterchips (2) angeordnet und mit Kontaktanschlussflächen (5) einer Oberseite (6) eines Verdrahtungssubstrats (7) elektrisch verbunden. Auf einer Unterseite (8) des Verdrahtungssubstrats (7), welche der Oberseite (6) gegenüberliegt, weist das Verdrahtungssubstrat (7) Außenkontaktflächen mit Außenkontakte (9) des Halbleiterbauteils (10) auf. Auf der Rückseite (11) des Halbleiterchips (2) ist ein flächiges Muster (12) angeordnet, dessen Begrenzungsränder (13) eine vorgegebene geometrische Zuordnung zu der Anordnung der Flipchip-Kontakte (3) auf der aktiven Oberseite (4) aufweisen.

Beschreibung[de]

Die Erfindung betrifft ein Halbleiterbauteil mit einem Halbleiterchip mit Flipchip-Kontakten und ein Verfahren zu seiner Herstellung. Die Flipchip-Kontakte sind dazu auf der aktiven Oberseite des Halbleiterchips angeordnet und werden bei einer Oberflächenmontage auf einem Verdrahtungssubstrat auf entsprechenden Kontaktanschlussflächen des Verdrahtungssubstrats positioniert und über diese Kontaktanschlussflächen mit dem Verdrahtungssubstrat elektrisch verbunden. Die Flipchip-Kontakte und die entsprechenden Kontaktanschlussflächen auf dem Verdrahtungssubstrat werden somit von dem Halbleiterchip abgedeckt, so dass die Zuordnung der Flipchip-Kontakte des Halbleiterchips zu den Kontaktanschlussflächen des Verdrahtungssubstrats nicht zuverlässig erfolgen kann, außer wenn glatte und exakte Seitenränder des Halbleiterchips als Bezugsgrößen zur Verfügung stehen.

Erschwerend wirken sich deshalb Sägetechniken aus, die einen Halbleiterwafer nicht vollständig beim Vereinzeln zu Halbleiterchips durchtrennen, sondern Verbindungsstege minimaler Dicke zwischen den Halbleiterchips aufweisen, die beim Vereinzeln durchbrochen werden, so dass ausgefranste Rückseitenränder entstehen, über die ein Zuordnen der Flipchip-Kontakte zu den Kontaktanschlussflächen nicht eindeutig möglich ist. Dieses beim Vereinzeln der Halbleiterchips aus einem Halbleiterwafer entstehende sog. „Chipchipping" erschwert den Zuordnungsprozess von Halbleiterbauteilen mit Halbleiterchips und mit Flipchip-Kontakten und vergrößert das Ausfallrisiko bei der Herstellung derartiger Halbleiterbauteile.

Eine weitere Unsicherheit liegt in dem Sägeverfahren selbst. Der Verlauf der Sägenuten, die über den ganzen Halbleiterwafer in einer Gitterstruktur eingebracht werden, können gegenüber den geplanten versetzt oder schräg eingebracht worden sein. Auch dieser Fehler kann zu einem vollständigen Versagen einzelner Halbleiterbauteile führen.

Aus der Druckschrift US 6,278,293 B1 ist ein Verfahren und eine Struktur zum Fertigen von Halbleiterbauteilen bekannt, wobei das Verfahren ein Bereitstellen eines Halbleiterchips und eines Substrats umfasst, und wobei der Halbleiterchip und das Substrat zueinander ausgerichtet werden. Der Halbleiterchip weist dazu eine Halbleiterchipmarkierung zum Ausrichten auf einer ersten Seite des Halbleiterchips auf, wobei diese Markierung den Halbleiterchip-Kontaktflächen auf einer zweiten Seite des Halbleiterchips entspricht. Das Substrat weist mindestens eine Ausrichtmarkierung auf einer ersten Seite des Substrats auf, wobei die Ausrichtmarkierung des Substrats Substratkontaktflächen der ersten Seite des Substrats entspricht und wobei die Markierung auf den Halbleiterchips zusätzlich Identifikationsinformationen aufweist.

Dieses bekannte Verfahren und die bekannte Struktur haben den Nachteil, dass zusätzlich zu der Markierung auf einem Halbleiterchip auch das Substrat eine Ausrichtmarkierung außerhalb des Abdeckbereichs durch den Halbleiterchip aufweisen muss, um eine korrekte Zuordnung zwischen Halbleiterchip und Substrat zu gewährleisten. Außerdem bietet es keine Lösung für Halbleiterchips mit ausgefransten Rändern auf den Rückseiten an, sondern geht von glatten Rändern des Halbleiterchips aus.

Aufgabe der Erfindung ist es, die Zuverlässigkeit der Bauteilfertigung zu erhöhen und qualitativ bessere und zuverlässigere Halbleiterbauteile mit vermindertem Kostenaufwand zu schaffen.

Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.

Erfindungsgemäß wird ein Halbleiterbauteil mit einem Gehäuse und mit einem Halbleiterchip geschaffen, wobei der Halbleiterchip eine Anordnung von Flipchip-Kontakten auf seiner aktiven Oberseite aufweist. Diese Flipchip-Kontakte sind auf Kontaktanschlussflächen der Oberseite eines Verdrahtungssubstrats angeordnet. Das Verdrahtungssubstrat weist auf seiner der Oberseite mit Kontaktanschlussflächen gegenüber liegenden Unterseite Außenkontaktflächen mit Außenkontakten des Halbleiterbauteils auf. Die Außenkontaktflächen stehen mit den Kontaktanschlussflächen elektrisch in Verbindung. Erfindungsgemäß weist die Rückseite des Halbleiterchips ein flächiges Muster auf, dessen Begrenzungsränder eine vorgegebene geometrische Zuordnung zu der Zuordnung der Flipchip-Kontakte auf der aktiven Oberseite aufweisen.

Dieses Halbleiterbauteil hat den Vorteil, dass mit hoher Präzision die Zuordnung zwischen einem Halbleiterchip mit Flipchip-Kontakten und einer Anordnung von Kontaktanschlussflächen auf der Oberseite des Verdrahtungssubstrats erfolgen kann, so dass Fehlzuordnungen und Fertigungsausfälle bei diesem Halbleiterbauteil minimiert sind. Ein weiterer Vorteil besteht darin, dass das flächige Muster auf der Rückseite des Halbleiterchips ein Ausrichten der Halbleiterchips zu dem Verdrahtungssubstrat mit Hilfe der gesägten Ränder der Halbleiterchips vermeidet. Die Ausrichtung kann folglich unabhängig von der Struktur und der Genauigkeit der Ränder des Halbleiterchips erfolgen. Somit ist es auch zulässig, Halbleiterchips einzusetzen, deren Ränder ein sogenanntes "Chipchipping" aufweisen, das dadurch entsteht, dass aus sicherheitstechnischen Gründen der Halbleiterwafer beim Vereinzeln zu Halbleiterchips nicht vollständig in seiner Gesamtdicke durchsägt wird, sondern ein Verbindungssteg von wenigen Mikrometern Dicke zwischen den Halbleiterchips bestehen bleibt, bis ein Vereinzeln durchgeführt werden kann.

Durch die erfindungsgemäße Lösung wird der Nachteil, dass nun keine glatten Ränder mehr zum Justieren zur Verfügung stehen, überwunden. Anstelle der gesägten und relativ ungenauen Ränder tritt nun ein präzises flächiges Muster, das definierte Randstrukturen aufweist, die der Anordnung der Flipchip-Kontakte auf der gegenüber liegenden aktiven Seite entsprechen. Da die flächigen Muster auf den Rückseiten des Halbleiterchips angeordnet sind, steht praktisch die gesamte Fläche für das Ausbilden derartiger flächiger Muster zur Verfügung. Somit kann als flächiges Muster für einen quadratischen Halbleiterchip auch ein Quadrat eingesetzt werden. Die Ränder dieses Quadrats spiegeln die Ränder des quadratischen Halbleiterchips wider und ihre Anordnung entspricht der Anordnung der Flipchip-Kontakte, und ist unabhängig von der Anordnung der Sägespuren bzw. von ausgefransten Rändern des Halbleiterchips.

Ein weiteres sich anbietendes flächiges Muster ist ein Rechteck für rechteckige Halbleiterchips. Auch hier ersetzen die Ränder des flächigen Musters die nicht exakten Ränder des Halbleiterchips und lassen eine exakte Positionierung und Ausrichtung zu den Kontaktflächen des Verdrahtungssubstrats zu. Dabei kann es hilfreich sein, wenn eine der Ecken des Rechtecks oder des Quadrats leicht angeschrägt bzw. angephased ist, um die Ausrichtung des Halbleiterchips bzw. seiner Flipchip-Kontakte sichtbar und nachvollziehbar zu machen, ohne dass sie selbst zu sehen sind.

Anstelle eines Quadrats kann auch ein eingeschriebenes flächiges Muster in Form eines Kreises auf die Rückseite des Halbleiterchips aufgebracht werden. Ein derartiger Kreis kann zur Verdeutlichung der Ausrichtung der Flipchip-Kontakte auf einer Seite parallel zu einem der Ränder abgeflacht sein. Dieses flächige Muster hat den Vorteil, dass der kreisförmige Rand sehr exakt auf die Rückseite eines Halbleiterwafers in den Halbleiterchippositionen bzw. auf eine Rückseite eines Halbleiterchips aufgebracht werden kann, wodurch die Ausrichtung des Halbleiterchips nicht mehr von den ausgefransten Rändern abhängig ist.

In einer weiteren bevorzugten Ausführungsform der Erfindung weist das flächige Muster ein Oval auf. Dieses Oval ist für rechteckige Halbleiterchips vorgesehen, und erstreckt sich mit seiner Längsachse entlang der Längsseite der Halbleiterchips und mit seiner Querachse ist es in Richtung der Querseite des Halbleiterchips ausgerichtet. Auch hier ist es möglich, eine Markierung des Ovals zusätzlich anzubringen, um die Ausrichtung nachzuvollziehen.

Eine weitere Möglichkeit, ein flächiges Muster aufzubringen, besteht darin, einen Stern auf der Rückseite des Halbleiterchips photolithographisch aufzubringen. Die Vielstrahligkeit des Sterns sollte jedoch radial symmetrisch ausgebildet sein, um den Bezug zu der Zuordnung der Flipchip-Kontakte zu gewährleisten.

Auch ein flächiges Muster in Form eines Sonnenmusters mit entsprechend symbolischen Sonnenstrahlen oder der Nachbildung einer Kompassrose mit entsprechenden acht Pfeilen in die unterschiedlichen Hauptrichtungen sorgt für eine eindeutige Zuordnung von flächigem Muster und dessen Rändern zu der Anordnung der Flipchip-Kontakte auf der gegenüber liegenden aktiven Oberseite des Halbleiterbauteils. Dabei kann durch Weglassen eines der Strahlen die Ausrichtung und Zuordnung noch weiter verbessert werden.

In weiteren bevorzugten Ausführungsformen der Erfindung sind flächige Pfeilmuster oder ein Kreuz vorgesehen, wobei das flächige Muster auch gekreuzte Pfeilmuster umfassen kann. Mit einem flächigen Muster aus einem Kreuz oder aus einem gekreuzten Pfeilmuster können die Hauptausrichtungen der Flipchip-Kontakte gekennzeichnet werden, wobei wiederum die Ränder dieser Muster ein Maß für die Zuordnung und Ausrichtung der Flipchip-Kontakte sind.

Ein Verfahren zur Herstellung eines Halbleiterbauteils mit einem Gehäuse und mit einem Halbleiterchip, der eine Anordnung von Flipchip-Kontakten auf seiner aktiven Oberseite aufweist und auf seiner Rückseite ein flächiges Muster aufweist, dessen Begrenzungsränder eine vorgegebene geometrische Zuordnung zu der Anordnung der Flipchip-Kontakte auf der aktiven Oberseite aufweisen, weist die nachfolgenden Verfahrensschritte auf.

Zunächst wird ein Wafer mit Halbleiterchippositionen und mit integrierten Schaltungen hergestellt, wobei die integrierten Schaltungen mit Kontaktflächen für Flipchip-Kontakte in vorgegebener Anordnung auf der aktiven Oberseite des Halbleiterwafers vorgesehen werden. Auf die Rückseite des Halbleiterwafers werden flächige Muster in den Halbleiterchippositionen aufgebracht, deren Begrenzungsränder eine vorgegebene geometrische Zuordnung der Anordnung der Kontaktflächen auf der aktiven Oberseite aufweisen. Das Aufbringen von flächigen Mustern auf die Rückseite des Halbleiterwafers kann vor oder auch nach der Strukturierung der aktiven Oberseite des Halbleiterwafers in den Halbleiterchippositionen erfolgen. Danach werden Flipchip-Kontakte in den Halbleiterchippositionen auf entsprechende Kontaktflächen aufgebracht. Anschließend erfolgt ein Auftrennen des Halbleiterwafers in Halbleiterchips mit Flipchip-Kontakten.

Unabhängig von der Herstellung eines geeigneten Halbleiterchips oder mehrerer geeigneter Halbleiterchips kann das Herstellen eines Verdrahtungssubstrats erfolgen. Dabei kann das Verdrahtungssubstrat mehrere Halbleiterbauteilpositionen aufweisen, in denen Kontaktanschlussflächen angeordnet sind. Die Anordnung der Kontaktanschlussflächen in den Halbleiterbauteilpositionen entspricht der Anordnung der Flipchip-Kontakte der Halbleiterchips. Auf ein derartig vorbereitetes Verdrahtungssubstrat werden dann die Halbleiterchips in den Halbleiterbauteilpositionen unter Ausrichten der Flipchip-Kontakte der Halbleiterchips zu der Anordnung der Kontaktanschlussflächen des Verdrahtungssubstrats mit Hilfe der flächigen Muster auf den Rückseiten der Halbleiterchips aufgebracht.

Danach können die so ausgerichteten Flipchip-Kontakte der Halbleiterchips auf die Kontaktanschlussflächen des Verdrahtungssubstrats gebondet werden. Nach dem Bonden werden die Halbleiterbauteilpositionen in einer Kunststoffgehäusemasse unter Einbetten der Halbleiterchips verpackt. Dabei können die Halbleiterchips in den Halbleiterbauteilpositionen mit Einzelgehäuse versehen werden oder in ein gemeinsames Gehäuse für mehrere Halbleiterchippositionen eingebettet werden. Im letzteren Fall schließt sich ein Auftrennen des Verdrahtungssubstrats mit mehreren Halbleiterbauteilpositionen zu einzelnen Halbleiterbauteilen an. Im anderen Fall können die fertigen Halbleiterbauteile aus dem Verdrahtungssubstrat ausgestanzt werden.

Dieses Verfahren hat den Vorteil, dass mit hoher Präzision Halbleiterchips mit Flipchip-Kontakten auf einem Verdrahtungssubstrat mit entsprechenden Kontaktanschlussflächen für die Flipchip-Kontakte positioniert und gebondet werden können, ohne dass bei dieser Positionierung die Ränder und die Präzision der Ränder des Halbleiterchips entscheidend sind. Somit können mit diesem Verfahren auch Halbleiterchips präzise auf die Kontaktanschlussflächen des Verdrahtungssubstrats aufgebracht werden, bei denen die Ränder ausgefranst sind.

Dazu wird beim Auftrennen des Halbleiterwafers in Halbleiterchips vorzugsweise eine Sägetechnik eingesetzt, die den Halbleiterwafer nicht vollständig entlang der geplanten Trennspuren durchtrennt, sondern bei der die Tiefe der Sägenuten geringer ist als die Dicke der Halbleiterwafer, so dass wenige Mikrometer dünne Verbindungsstege aus Silizium zwischen den Halbleiterchips bzw. den Halbleiterchippositionen des Halbleiterwafers bestehen bleiben. Diese Sägetechnik hat den Vorteil, dass die Sägeblätter eine höhere Standzeit aufweisen, da sie nicht in eine Klebefolie oder eine Kunststofffolie oder eine Klebstoffmasse beim Auftrennen des Halbleiterwafers in Halbleiterchips eindringen müssen. Die Sägeblätter werden mit ihren empfindlichen Diamantspitzen somit nicht von Kunststoff oder Klebstoffmassen kontaminiert und behalten ihre Sägeschärfe für eine längere Standzeit bei.

Mit einem bevorzugten Ausführungsbeispiel des Verfahrens erfolgt das Aufbringen von flächigen Mustern mittels Photolithographie-Technik. Dazu wird zunächst auf die Rückseite des Halbleiterwafers eine photosensitive Polyamidschicht aufgebracht, die anschließend mittels Photolithographie strukturiert wird. Dieses Verfahren hat den Vorteil, dass die Polyamidschicht ohne großen Aufwand nach dem Ausrichten entweder entfernt werden oder als Haftvermittlungsschicht zu der Gehäusekunststoffmasse dienen kann.

Eine weitere Möglichkeit, ein flächiges Muster auf die Rückseite des Halbleiterwafers in jeder der Halbleiterbauteilpositionen anzubringen, besteht darin, das flächige Muster mittels Schablonendruck-Technik aufzubringen. Die Schablonendruck-Technik setzt voraus, dass in einer entsprechenden Schablone Öffnungen vorhanden sind, durch die eine Strukturierung mittels eines Lackierungsmittels erfolgen kann. In diesem Fall wird nicht die Umgebung des flächigen Musters lackiert, sondern das Muster selbst erhält eine Lackschicht.

Ein weitere Möglichkeit, ein flächiges Muster auf die Rückseite des Halbleiterwafers präzise aufzubringen, besteht in einer Strahldrucktechnik analog zur Tintenstrahldruck-Technik zum Bedrucken von Papier. Auch hier ist die Strahldrucktechnik inzwischen so weit entwickelt, dass präzise Ränder des flächigen Musters gebildet werden können, die ihrerseits ein Maß und eine Zuordnung zu der Anordnung der Flipchip-Kontakte auf der gegenüber liegenden Seite des Halbleiterchips zulassen.

In einer weiteren Variante des Verfahrens werden die Flipchip-Kontakte auf den Halbleiterwafer nicht vor dem Auftrennen des Halbleiterwafers in Halbleiterchips aufgebracht, sondern nach dem Auftrennen. Für diese Variante ist es von Vorteil, dass die wenige Mikrometer dünnen Verbindungsstege zwischen den Halbleiterchips dafür sorgen, dass eine präzise Anordnung der Flipchip-Kontakte auf der gesamten Oberfläche des Halbleiterwafers möglich ist, zumal eine Verschiebung oder ein Verdrehen der einzelnen Halbleiterchips aufgrund der verbindenden wenige Mikrometer dünnen Stege ausgeschlossen ist.

In einer weiteren Ausführungsform der Erfindung werden zum Vereinzeln der Halbleiterchips die oben erwähnten Verbindungsstege aufgebrochen, wobei unregelmäßig ausgefranste Begrenzungsränder der Rückseiten der vereinzelten Halbleiterchips entstehen. Diese Verfahrensvariante hat den Vorteil, dass zum Aufbrechen der Verbindungsstege keine besonderen Vorbereitungen zu treffen sind, sondern dass mit den herkömmlichen Vereinzelungsvorrichtungen, bei denen ein Stichel gegen die Rückseite in jeder der Halbleiterbauteilpositionen gepresst wird, bereits ausreicht, um die wenige Mikrometer dünnen Stege und damit den Zusammenhalt des bereits aufgesägten Wafers zu unterbrechen. Den Nachteil der unregelmäßigen oder ausgefransten Ränder der Halbleiterchips, die dann nicht mehr zur Justage der Halbleiterchips in Relation zu Kontaktanschlussflächen eines Verdrahtungssubstrats geeignet sind, wird durch das erfindungsgemäße flächige Muster auf den Rückseiten des Halbleiterchips kompensiert.

Zusammenfassend ist festzustellen, dass durch die erfindungsgemäße beispielhafte Photomaskierung der Waferrückseiten z.B. mit einem Photoimid sich der Diebonder anhand dieser flächigen Muster orientieren kann. Diese Photomaske wird relativ zur aktiven Vorderseite ausgerichtet. Ein versetztes Sägen und/oder ein Rückseiten-Chipping beeinflusst bei dem erfindungsgemäßen Halbleiterbauteil mit dem zugehörigen Verfahren die Erkennungs- und Platzierungsgenauigkeit des Diebonders nicht mehr.

Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.

1 zeigt eine schematische perspektivische Ansicht eines Halbleiterbauteils einer ersten Ausführungsform der Erfindung;

2 zeigt eine schematische perspektivische Ansicht eines Halbleiterbauteils einer zweiten Ausführungsform der Erfindung;

3 zeigt eine Prinzipskizze eines Teils eines Halbleiterwafers von seiner aktiven Oberseite aus mit geplanten Sägespuren;

4 zeigt eine Prinzipskizze des Teils des Halbleiterwafers der 3 nach Einbringen von Sägenuten und Ausbilden von ausgefransten Rändern;

5 zeigt einen schematischen Querschnitt durch den Teil des Halbleiterwafers gemäß 4 entlang der Schnittlinie A-A in 4;

6 zeigt eine Prinzipskizze der Rückseite des Halbleiterwafers mit einem ersten flächigen Muster in den Halbleiterchippositionen;

7 zeigt eine Prinzipskizze der Rückseite des Halbleiterwafers mit einem zweiten flächigen Muster in den Halbleiterchippositionen;

8 zeigt eine Prinzipskizze der Rückseite des Halbleiterwafers mit einem dritten flächigen Muster in den Halbleiterchippositionen;

9 zeigt eine Prinzipskizze der Rückseite des Halbleiterwafers mit einem vierten flächigen Muster in den Halbleiterchippositionen;

10 zeigt Prinzipskizzen von unterschiedlichen flächigen Mustern auf den Rückseiten von Halbleiterchips.

1 zeigt eine schematische perspektivische Ansicht eines Halbleiterbauteils 10 einer ersten Ausführungsform der Erfindung. Um die einzelnen Komponenten des Halbleiterbauteils 10 deutlich zu kennzeichnen, ist das Gehäuse 1 aus einer undurchsichtigen Kunststoffgehäusemasse 17 mit gestrichelten Linien angedeutet, so dass ein Halbleiterchip 2 sichtbar wird, der eine Anordnung von Flipchip-Kontakten 3 auf seiner aktiven Oberseite 4 aufweist. Die Flipchip-Kontakte 3 sind auf Kontaktanschlussflächen 5 der Oberseite 6 eines Verdrahtungssubstrats 7 angeordnet.

Das Verdrahtungssubstrat 7 weist auf seiner der Oberseite 6 gegenüber liegenden Unterseite 8 Außenkontaktflächen mit Außenkontakten 9 des Halbleiterbauteils 10 auf. Die Außenkontakte 9 stehen über nicht gezeigte Außenkontaktflächen und nicht gezeigte Durchkontakte mit den Kontaktanschlussflächen 5 elektrisch in Verbindung. Dabei weist die Rückseite 11 des Halbleiterbauteils 2 ausgefranste Begrenzungsränder 21 auf.

Diese ausgefransten Begrenzungsränder 21 können zur Ausrichtung des Halbleiterchips 2 mit seinen Flipchip-Kontakten 3 auf den Kontaktanschlussflächen 5 nicht beitragen. Vielmehr besteht die Gefahr, dass das Halbleiterbauteil 10 Fehlfunktionen zeigt.

Auf der Rückseite 11 des Halbleiterchips 2 ist ein flächiges Muster 12 aus einem Pfeil 33 angebracht, wobei der Pfeil 33 und insbesondere die Randseiten 34, 35 und 36 des Pfeils 33 der Anordnung der Flipchip-Kontakte 3 auf der aktiven Oberseite 4 des Halbleiterbauteils 10 entsprechen, so dass von oben aus ohne direkte Sicht auf die Außenkontakte 9 der Halbleiterchip 2 auf dem Verdrahtungssubstrat 7 ausgerichtet und fixiert werden kann. Dabei wird ein elektrischer Pfad von den Kontaktflächen des Halbleiterchips 2 über die Flipchip-Kontakte 3 des Halbleiterchips 2 und den Kontaktanschlussflächen 5 des Verdrahtungssubstrats 7 und weiter über eine Verdrahtungsstruktur zu Durchkontakten durch das Verdrahtungssubstrat 7 und schließlich zu Außenkontaktflächen, die mit Außenkontakten 9 des Halbleiterbauteils 10 belegt sind, hergestellt. Dabei sind die Außenkontakte 9 des Halbleiterbauteils etwa um eine Größenordnung größer als die Flipchip-Kontakte des Halbleiterchips. Die Verdrahtungsstruktur sorgt dafür, dass von den Flipchip-Kontakten 3 von wenigen Mikrometern Durchmesser ein Leiterbahnnetz ausgeht, das die Flipchip-Kontakte 3 mit den Außenkontakten 9 über das Verdrahtungssubstrat 7 verbindet.

2 zeigt eine schematische perspektivische Ansicht eines Halbleiterbauteils 20 einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in 1 werden mit den gleichen Bezugszeichen gegenzeichnet und nicht extra erörtert.

Ein Unterschied zu der ersten Ausführungsform der Erfindung gemäß 1 besteht darin, dass als flächiges Muster 12 ein Kreuz 28 gewählt wurde. Um eine Vorzugsrichtung anzuzeigen, ist ein Kreuzbalken mit einer Spitze 30 versehen. Mit Hilfe der Spitze 30 kann eine Vertauschung um 180° der Flipchip-Kontakte 3 bzw. des Halbleiterchips 2 vermieden werden. Die Zuordnung zwischen dem Kreuz 28 und den Flipchip-Kontakten 3 erfolgt über Begrenzungsränder 13 des Kreuzes 28. Die Flipchip-Kontakte 3 stehen mit den Außenkontakten 9 über entsprechende Durchkontakte elektrisch in Verbindung.

3 zeigt eine Prinzipskizze eines Teils eines Halbleiterwafers 14 von seiner aktiven Oberseite 4 aus. Dieser Teil des Halbleiterwafers 14 umfasst vier integrierte Schaltungen 16, die entlang von Trennspuren 18 beim Vereinzeln des Halbleiterwafers 14 zu einzelnen Halbleiterchips 2 aufgetrennt werden können. Jede dieser integrierten Schaltungen 16 ist in einer Halbleiterchipposition 15 angeordnet, wobei die Halbleiterchippositionen 15 in Zeilen 37 und Spalten 38 auf dem Halbleiterwafer 14 angeordnet sind.

4 zeigt eine Prinzipskizze eines Teils des Halbleiterwafers 14 der 3 nach Einbringen von Sägenuten 31 und Ausbilden von ausgefransten Rändern 21. Diese ausgefransten Ränder 21 entstehen nach dem Sägen des Halbleiterwafers 14 durch Aufbrechen von Verbindungsstegen, die nur wenige Mikrometer dick sind. Durch eine leichte Verbiegung des Halbleiterwafers können bereits die ausgefransten Ränder durch Brechen der Verbindungsstege 19 entstehen.

5 zeigt einen schematischen Querschnitt durch den Teil des Halbleiterwafers 14 gemäß 4 entlang der Schnittebene A-A. Beim Sägen ist der Halbleiterwafer 14 auf einer Klebstofffolie bzw. einer Sägefolie 32 angeordnet, die den Halbleiterwafer auf einem Sägetisch fixiert. Beim Sägen wird die Dicke d des Halbleiterwafers 14 nicht vollständig in den Trennspuren 18 durchtrennt, sondern es werden Sägenuten 31 in einer Tiefe t eingebracht, die geringer ist als die Dicke d des Halbleiterwafers 14. Dabei bleiben Verbindungsstege 19 aus Halbleitermaterial zurück, die wenige Mikrometer dick sind und bei der geringsten Belastung auseinander brechen. Diese Belastung kann beim Abheben der Folie von dem Sägetisch erfolgen, wobei die Folie leicht gebogen wird oder diese Belastung kann auch beim Abheben von einzelnen Halbleiterchips 2 von der Sägefolie 32 auftreten.

6 zeigt eine Prinzipskizze der Rückseite des Halbleiterwafers 14 mit einem ersten flächigen Muster 12, das glatte Begrenzungsränder 13 aufweist, wobei dieses erste flächige Muster 12 Quadrate 22 darstellt für beispielsweise quadratische Halbleiterchips. Eine der Ecken eines jeden der Quadrate 22 zeigt eine Phase 39, um eine Ausrichtung des Halbleiterchips zu erleichtern.

7 zeigt eine Prinzipskizze der Rückseite des Halbleiterwafers 14 mit einem zweiten flächigen Muster 12 in den Halbleiterchippositionen 15. Dieses flächige Muster 12 mit seinen Randseiten 13 stellt ein Rechteck 23 dar und ist für Halbleiterchips 2 mit einer rechteckigen flächigen Erstreckung von Vorteil. Auch hier ist eine der Ecken mit einer Phase 39 versehen, um ein Ausrichten der Halbleiterchips 2 zu erleichtern.

8 zeigt eine Prinzipskizze der Rückseite des Halbleiterwafers 14 mit einem dritten flächigen Muster 12 in den Halbleiterchippositionen 15. Das flächige Muster 12 ist in dieser Ausführungsform der Erfindung ein Oval 24, wobei ein Randbereich abgeflacht ist, um wieder die Ausrichtung des Halbleiterchips 2 zu erleichtern.

9 zeigt eine Prinzipskizze der Rückseite des Halbleiterwafers 14 mit einem vierten flächigen Muster 12 in den Halbleiterchippositionen 15, wobei das flächige Muster 12 einen Kreis 25 darstellt, der an einer Seite abgeflacht ist, um die Ausrichtung des Halbleiterchips 2 zu erleichtern.

10 zeigt Prinzipskizzen von unterschiedlichen flächigen Mustern 12 auf den Rückseiten 11 von Halbleiterchips 2. Dabei zeigt 1(a) ein Sonnenmuster 27 oder ein Muster einer Kompassrose mit einem Strahlenkranz 40 aus mehreren Strahlen 41, wobei einer der Strahlen 41 abgedunkelt ist, um die Ausrichtung des Halbleiterchips 2 zu erleichtern. Die 10(b) zeigt ein Kreuz 28 aus Pfeilen 33, das ein gekreuztes Pfeilmuster 29 bildet, wobei sich eine Pfeilspitze 30 von den übrigen drei Pfeilspitzen unterscheidet, so dass auch hier ein Ausrichten des Halbleiterchips möglich ist. Schließlich zeigt 10(c) ein einfaches Kreuz 28 mit einer einzelnen Pfeilspitze 30, wie es auch in 2 in perspektivischer Ansicht auf der Rückseite 11 eines Halbleiterchips 2 zu sehen ist. Mit 10(d) wird ein Stern 26 als flächiges Muster 12 dargestellt. Dieser vierzackige Stern 26 weist eine abgeschnittene Spitze 30 auf, um die Ausrichtung des Halbleiterchips 2 zu erleichtern.


Anspruch[de]
  1. Halbleiterbauteil mit einem Gehäuse (1) und mit einem Halbleiterchip (2), der eine Anordnung von Flipchip-Kontakten (3) auf seiner aktiven Oberseite (4) aufweist, wobei die Flipchip-Kontakte (3) auf Kontaktanschlussflächen (5) der Oberseite (6) eines Verdrahtungssubstrats (7) angeordnet sind, das auf seiner der Oberseite (6) gegenüberliegenden Unterseite (8) Außenkontaktflächen mit Außenkontakten (9) des Halbleiterbauteils (10) aufweist, die mit den Kontaktanschlussflächen (5) elektrisch in Verbindung stehen, wobei die Rückseite (11) des Halbleiterchips (2) ein flächiges Muster (12) aufweist, dessen Begrenzungsränder (13) eine vorgegebene geometrische Zuordnung zu der Anordnung der Flipchip-Kontakte (3) auf der aktiven Oberseite (4) aufweisen.
  2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass das flächige Muster (12) ein Quadrat (22) ist.
  3. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass das flächige Muster (12) ein Rechteck (23) ist.
  4. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass das flächige Muster (12) ein Kreis (25) ist.
  5. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass das flächige Muster (12) ein Oval (24) ist.
  6. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass das flächige Muster (12) ein Stern (26) ist.
  7. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass das flächige Muster (12) ein Sonnenmuster (27) ist.
  8. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass das flächige Muster (12) ein Kreuz (28) ist.
  9. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass das flächige Muster (12) ein flächiger Pfeil (33) ist.
  10. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass das flächige Muster (12) ein gekreuztes Pfeilmuster (29) ist.
  11. Verfahren zur Herstellung eines Halbleiterbauteils (10) mit einem Gehäuse (1) und mit einem Halbleiterchip (2), der eine Anordnung von Flipchip-Kontakten (3) auf seiner aktiven Oberseite (4) aufweist, und auf seiner Rückseite (11) ein flächiges Muster (12) aufweist, dessen Begrenzungsränder (13) eine vorgegebene geometrische Zuordnung zu der Anordnung der Flipchip-Kontakte (3) auf der aktiven Oberseite (4) aufweisen, wobei das Verfahren folgende Verfahrenschritte aufweist:

    – Herstellen eines Halbleiterwafers (14) mit Halbleiterchippositionen (15) und mit integrierten Schaltungen (16) und mit Kontaktflächen für Flipchip-Kontakte (3) in vorgegebener Anordnung auf seiner aktiven Oberseite (4),

    – Aufbringen von flächigen Mustern (12) auf die Rückseite (11) des Halbleiterwafers (14) in den Halbleiterchippositionen (15), deren Begrenzungsränder (13) eine vorgegebene geometrische Zuordnung zu der Anordnung der Kontaktflächen auf der aktiven Oberseite (4) aufweisen,

    – Aufbringen von Flipchip-Kontakten (3) auf Kontaktflächen in den Halbleiterchippositionen (15);

    – Auftrennen des Halbleiterwafers (14) in Halbleiterchips (2) mit Flipchip-Kontakten (3);

    – Herstellen eines Verdrahtungssubstrats (7) mit Halbleiterbauteilpositionen und Kontaktanschlussflächen (5), deren Anordnung in den Halbleiterbauteilpositionen der Anordnung der Flipchip-Kontakte (3) der Halbleiterchips (2) entspricht;

    – Aufbringen von Halbleiterchips (2) auf das Verdrahtungssubstrat (7) in den Halbleiterbauteilpositionen unter Ausrichten der Flipchip-Kontakte (3) der Halbleiterchips (2) zu der Anordnung der Kontaktanschlussflächen (5) des Verdrahtungssubstrats (7) mit Hilfe der flächigen Muster (12) auf den Rückseiten (11) der Halbleiterchips (2);

    – Bonden der Flipchip-Kontakte (3) der Halbleiterchips (2) auf den Kontaktanschlussflächen (5);

    – Verpacken der Halbleiterbauteilpositionen in eine Kunststoffgehäusemasse (17) unter Einbetten der Halbleiterchips (2).
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass das Aufbringen von flächigen Mustern (12) mittels Photolithographie-Technik erfolgt.
  13. Verfahren nach Anspruch 11 oder Anspruch 12, dadurch gekennzeichnet, dass das zum Aufbringen von flächigen Mustern (12) zunächst auf die Rückseite des Halbleiterwafers (14) eine photosensitive Polyamidschicht aufgebracht wird, die anschließend mittels Photolithographie-Technik strukturiert wird.
  14. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass das Aufbringen von flächigen Mustern (12) mittels Schablonendrucktechnik erfolgt.
  15. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass das Aufbringen von flächigen Mustern (12) mittels Strahldrucktechnik erfolgt.
  16. Verfahren nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, dass die Flipchip-Kontakte (3) auf einzelne Halbleiterchips (2) nach einem Auftrennen des Halbleiterwafers (14) aufgebracht werden.
  17. Verfahren nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, dass das Auftrennen des Halbleiterwafers (14) in Halbleiterchips (2) durch Sägen entlang von Trennspuren (18) zwischen den Halbleiterchippositionen derart erfolgt, dass die Sägetiefe (t) um wenige Mikrometer geringer ist als die Dicke (d) des Halbleiterwafers (14).
  18. Verfahren nach einem der Ansprüche 11 bis 17, dadurch gekennzeichnet, dass beim Vereinzeln der Halbleiterchips (2) Verbindungsstege (19) von wenigen Mikrometer Dicke zwischen den Halbleiterchippositionen (15) aufgebrochen werden, wobei unregelmäßig ausgefranste Begrenzungsränder (21) der Rückseiten (11) der vereinzelten Halbleiterchips (2) entstehen.
Es folgen 5 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com