PatentDe  


Dokumentenidentifikation DE102004041886B4 08.06.2006
Titel Verfahren und Schaltanordnung zur Messung eines Laststroms im Lastkreis eines Halbleiterbauelements
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Thiele, Steffen, 81377 München, DE
Vertreter Müller - Hoffmann & Partner Patentanwälte, 81667 München
DE-Anmeldedatum 30.08.2004
DE-Aktenzeichen 102004041886
Offenlegungstag 09.03.2006
Veröffentlichungstag der Patenterteilung 08.06.2006
Veröffentlichungstag im Patentblatt 08.06.2006
IPC-Hauptklasse H03K 17/082(2006.01)A, F, I, 20051017, B, H, DE
IPC-Nebenklasse G01R 19/00(2006.01)A, L, I, 20051017, B, H, DE   

Beschreibung[de]

Verfahren und Schaltanordnung zur Messung eines Laststroms im Lastkreis eines Halbleiterbauelements Die Erfindung bezieht sich auf ein Verfahren zur Messung eines Laststroms eines zwischen einem Lastanschluss und einem Betriebsspannungsanschluss eines Halbleiterbauelements betriebenen Lasttransistors, bei dem ein Sensetransistor parallel zum Lasttransistor betrieben wird, wobei der Last- und der Sensetransistor auf Seite des Lastanschlusses miteinander verbunden sind, und eine Spannungsdifferenz zwischen einem Spannungsabfall, der von einem vom Sensetransistor gesteuerten und zum Laststrom proportionalen Sensestrom an einem Sensewiderstand, der zwischen dem jeweiligen Betriebsspannungsanschluss und dem Sensetransistor vorgesehen ist, hervorgerufen wird, und einem Spannungsabfall an einem zwischen dem Lasttransistor und dem Betriebsspannungsanschluss wirkenden internen Lastwiderstand abgeglichen wird. Die Erfindung bezieht sich ferner auf eine Schaltanordnung zur Messung eines Laststroms sowie auf Halbleiterbauelemente mit Schaltanordnungen zur Messung des Laststroms.

Halbleiterbauelemente und insbesondere Leistungs-Halbleiterbauelemente zur Steuerung niederohmiger Lasten, wie etwa Schalttransformatoren, in Schaltnetzteilen oder Gleichstrommotoren, umfassen ein oder mehrere Lasttransistoren zur Steuerung des durch die Last fließenden Laststroms. Die Laststrecke zwischen einer Source- und einer Drain-Elektrode des Lasttransistors des Halbleiterbauelements ist in Serie zum niederohmigen Verbraucher geschaltet und der durch die Last fließende Laststrom durch eine Spannung an einer Steuerelektrode des Lasttransistors steuerbar.

Verschiedene Anwendungen erfordern die Überwachung der Höhe des Laststroms. So sind etwa kurzschlusssichere Halbleiterbauelemente mit einer internen Überwachungsfunktion vorgesehen, die die Höhe des Laststroms überwacht und bei Überschreiten eines zulässigen Grenzwerts den Laststrom abschaltet.

Dazu wird etwa ein durch den Laststrom innerhalb des Halbleiterbauelements hervorgerufener Spannungsabfall zur Auswertung herangezogen. Das Einfügen eines zusätzlichen Messwiderstands in den Lastkreis vergrößert in nachteiliger Weise die Verlustleistung des Halbleiterbauelements. Der Spannungsabfall wird daher bevorzugt über einen unvermeidlichen, parasitären Widerstand zwischen einem der mit der Last verbundenen Anschlüsse des Halbleiterbauelements und der mit dem jeweiligen Anschluss verbundenen Drain- bzw. Source-Elektrode des Lasttransistors oder zwischen einem der mit einer Betriebsspannungsseite verbundenen Anschlüsse des Halbleiterbauelements und der mit dem jeweiligen Anschluss verbundenen Drain- bzw. Source-Elektrode des Lasttransistors gemessen.

Halbleiterbauelemente umfassen in der Regel ein Halbleitersubstrat (die), das in einem Bauteilgehäuse mit Bauteilanschlüssen untergebracht ist. Die Bauteilanschlüsse sind in für übliche Leiterplattentechnologien geeigneter Weise ausgebildet und meist über Bonddrähte mit auf dem Halbleitersubstrat vorgesehenen Kontaktflächen verbunden. Zur Messung des Laststroms ist es bekannt, etwa aus dem Spannungsabfall an einem Bonddraht im Lastkreis des Lasttransistors auf die Höhe des Laststroms zurück zu schließen.

Querschnitt und Länge des Bonddrahts unterliegen Fertigungsschwankungen, die in nachteiliger Weise die Zuverlässigkeit der auf der Auswertung des Spannungsabfalls am Bonddraht beruhenden Messung des Laststroms beeinflussen.

Eine typische Applikation von Leistungs-Halbleiterbauelementen ist die bidirektionale Ansteuerung von niederohmigen Lasten, etwa von Gleichstrommotoren. Um etwa die Richtung eines Stromflusses durch die vom Gleichstrommotor gebildete Last und damit die Drehrichtung des Gleichstrommotors umkehren zu können, ist jeder der beiden Anschlüsse des Gleichstrommotors sowohl an ein negatives als auch ein positives Versorgungspotential schaltbar vorzusehen. Dazu werden Leistungs-Halbleiterbauelemente im Lastkreis sowohl zwischen einer positiven Betriebsspannung und der Last (betriebsspannungsseitig, high side switch) als auch zwischen der Last und der negativen Betriebsspannung (masseseitig, low side switch) vorgesehen.

Für betriebsspannungsseitig vorgesehene Halbleiterbauelemente mit als n-Kanal-MOSFETs ausgebildeten Lasttransistoren beruht die in der 1 schematisch dargestellte, bereits bestehende Schaltanordnung zur Messung des Laststroms auf betriebsinternem Wissen des Erfinders. Für masseseitig vorgesehene Halbleiterbauelemente mit als p-Kanal-MOSFETs ausgebildeten Lasttransistoren gilt 1 entsprechend angepasst.

Ein Lasttransistor M0 eines Halbleiterbauelements H ist zwischen einem Lastanschluss LT des Halbleiterbauelements H und einem positiven Betriebsspannungsanschluss +VDD des Halbleiterbauelements H vorgesehen. Zwischen den Bauteilanschlüssen +VDD, LT des Halbleiterbauelements H und der jeweils zugeordneten Source/Drain-Elektrode des Lasttransistors M0 auf dem Halbleitersubstrat wirkt jeweils ein im Wesentlichen durch den Widerstand der Bonddrähte bestimmter interner Lastwiderstand RB.

Die Ansteuerung des Lasttransistors M0 erfolgt durch ein über eine Steuersignalleitung G auf eine Gateelektrode des Lasttransistors M0 geführtes Steuersignal. In Abhängigkeit eines Potentials des Steuersignals wird durch den Lasttransistor M0 ein Laststrom IL zwischen dem positiven Betriebsspannungsanschluss +VDD und dem Lastanschluss LT gesteuert.

Parallel zum Lasttransistor M0 ist ein Sensetransistor M1 vorgesehen, der entsprechend dem Potential des Steuersignals gesteuert wird. Der Lasttransistor M0 sowie der Sensetransistor M1 sind üblicherweise als Abschnitte einer einheitlich ausgebildeten Transistorstruktur mit gemeinsamer Drain-Elektrode und voneinander separierten Source-Elektroden ausgeführt.

Der Sensetransistor M1 steuert einen Sensestrom IS zwischen dem positiven Betriebsspannungsanschluss +VDD und einem negativen Betriebsspannungsanschluss GND. Unterscheidet sich der Sensetransistor M1 vom Lasttransistor M0 lediglich in der Kanalweite, so entspricht das Verhältnis des Laststroms IL zum Sensestrom IS dem Verhältnis der Kanalweite des Lasttransistors M0 zur Kanalweite des Sensetransistors M1. An einem Sensewiderstand RS, der zwischen dem negativen Betriebsspannungsanschluss GND und dem Sensetransistor M1 vorgesehen ist, fällt eine Spannung ab, die proportional dem Laststrom IL ist.

Voraussetzung ist dabei, dass beide Transistoren M0, M1 abgesehen von der Kanalweite identisch ausgebildet sind und im selben Arbeitspunkt betrieben werden. Dazu wird aus der Differenz der Spannung am Lastanschluss zur Spannung am negativen Betriebsspannungsanschluss GND ein Signal zum Abgleich der Arbeitspunkte der beiden Transistoren M0, M1 gebildet, welches z.B. von einem Längsregler zum Abgleich der Arbeitspunkte benutzt werden kann.

Eine Schaltungsanordnung mit parallel geschalteten Last- und Sensestransistoren, bei der die Arbeitpunkte mittels eines Hilfstransistors im Sensezweig abgeglichen werden, ist unter anderem in der DE 100 42 585 C1 beschrieben.

Bei einem masseseitig betriebenen Halbleiterbauelement mit als n-Kanal-MOSFET ausgebildetem Lasttransistor sind sowohl die Source-Elektrode des Sensetransistors als auch die Source-Elektrode des Lasttransistors zum negativen Betriebsspannungsanschluss GND geführt, so dass die beschriebene Art der Arbeitspunktregelung nicht möglich ist. Dies gilt analog auch für ein betriebsspannungsseitig betriebenes Halbleiterbauelement mit als p-Kanal-MOSFET ausgebildetem Lasttransistor, da neben der Source-Elektrode des Sensetransistors auch die Source-Elektrode des Lasttransistors zum positiven Betriebsspannungsanschluss +VDD geführt ist.

Das Vorsehen des Sensewiderstands auf der Drainseite ist fertigungstechnisch aufwendig, da Sense- und Lasttransistor üblicherweise aus einer einzigen Transistorstruktur mit gemeinsamer Drain-Elektrode hervorgehen.

In der Schaltungsanordnung entsprechend der 2 ist der Sensewiderstand RS zwischen der Source-Elektrode des Sensetransistors M1 und dem negativen Betriebsspannungsanschluss GND vorgesehen. Die Drain-Elektroden des Lasttransistors M0 sowie des Sensetransistors M1 werden kurzgeschlossen bzw. zusammenhängend ausgebildet und zusammen z.B. über eine gemeinsame Bondverbindung zum Lastanschluss LT geführt.

Der interne Lastwiderstand RB im Sourcekreis des Lasttransistors M0 ist anderen Fertigungsschwankungen unterworfen als der Sensewiderstand RS. Da beide Transistoren M0, M1 durch denselben Gatetreiber X1 angesteuert werden und der Wert für den internen Lastwiderstand RB Fertigungsschwankungen unterworfen ist, werden die beiden Transistoren M0 und M1 mit unterschiedlichen Gate/Source-Spannungen beaufschlagt und in der Folge in unterschiedlichen Arbeitspunkten betrieben.

In der Folge wird der Laststrom IL nicht mehr proportional auf den Sensestrom IS bzw. auf eine am Sensewiderstand RS abfallende Spannung abgebildet.

Die Überlegungen gelten analog für ein Halbleiterbauelement mit einem p-Kanal-MOSFET als Lasttransistor M0, der auf der Betriebsspannungsseite betrieben wird.

Meist wird im Bewusstsein dieses verfälschten/ungenauen Verhältnisses auch ein überhöhter Sensewiderstand RS verwendet und die an ihm durch den Sensestrom IS hervorgerufene Spannung direkt ausgewertet, obwohl dann der Sensestrom nicht mehr dem Laststrom proportional ist und eine genaue Messung unmöglich ist.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Verfügung zu stellen, mit dem der Laststrom im Lastkreis eines Halbleiterbauelements mit einem betriebsspannungsseitig betriebenen p-Kanal-Leistungshalbleiter bzw. einem masseseitig betriebenen n-Kanal-Leistungshalbleiter unabhängig von Schwankungen eines internen Lastwiderstandes erfasst wird. Die Erfindung umfasst zudem eine Schaltanordnung zur Durchführung des Verfahrens sowie Halbleiterbauelemente mit der erfindungsgemäßen Schaltanordnung.

Die Aufgabe wird bei einem Verfahren der eingangs genannten Art alternativ durch die im jeweiligen kennzeichnenden Teil der Patentansprüche 1 und 2 genannten Merkmale gelöst. Eine die Aufgabe lösende Schaltanordnung ist im Patentanspruch 5 und zwei die Aufgabe lösende Halbleiterbauelemente sind in den Patentansprüchen 13 und 14 angegeben. Vorteilhafte Weiterbildungen ergeben sich aus den jeweiligen Unteransprüchen.

Das erfindungsgemäße Verfahren bezieht sich auf die Messung eines Laststroms eines Lasttransistors eines Halbleiterbauelements. Der Lasttransistor wird zwischen einem Lastanschluss und einem Betriebsspannungsanschluss des Halbleiterbauelements betrieben. Parallel zum Lasttransistor wird ein Sensetransistor betrieben, wobei die beiden Transistoren auf Seite des Lastanschlusses kurzgeschlossen sind bzw. mit gemeinsamer Drain-Elektrode ausgebildet sind. Vom Sensetransistor wird ein Sensestrom durch einen Sensewiderstand gesteuert, der zwischen dem jeweiligen Betriebsspannungsanschluss und dem Sensetransistor vorgesehen ist.

Der Erfindung liegt der Gedanke zugrunde, den Arbeitspunkt des Sensetransistors unabhängig von der Größe eines internen Lastwiderstands zwischen dem Lasttransistor und dem jeweiligen Betriebsspannungsanschluss mit dem Arbeitspunkt des Lasttransistors abzugleichen, so dass zur Messung des Laststroms der Sensetransistor und der Lasttransistor im selben Arbeitspunkt betrieben werden. Der Abgleich der Arbeitspunkte erfolgt über den Ausgleich einer Spannungsdifferenz zwischen den betriebsspannungsseitigen Lastelektroden des Lasttransistors und des Sensetransistors.

Gemäß einem ersten erfindungsgemäßen Verfahren erfolgt das Abgleichen der Arbeitspunkte, indem zunächst der Widerstandswert rs des Sensewiderstandes kleiner oder gleich einem Wert gewählt wird, welcher durch den unter Berücksichtigung von Fertigungstoleranzen bestenfalls technisch realisierbaren Widerstandswert rbmin des internen Lastwiderstands zwischen dem Lasttransistor und dem jeweiligen Betriebsspannungsanschluss sowie durch das Übersetzungsverhältnis w des Laststroms zum Sensestrom durch die Beziehung rs ≤ rbmin·w vorgegeben wird. Der Widerstandswert rbmin ergibt sich als der geringste ohmsche Widerstand, der sich bei der Fertigung der Halbleiterbauelemente zwischen der betriebsspannungsseitigen Elektrode des Lasttransistors und dem jeweiligen Betriebsspannungsanschluss bestenfalls ergeben kann. Das Übersetzungsverhältnis w ist bevorzugt durch das Verhältnis der Kanalweite des Lasttransistors zur Kanalweite des Sensetransistors vorgegeben.

In Abhängigkeit der Spannungsdifferenz an den betriebsspannungsseitigen Lastelektroden von Last- und Sensetransistor wird ein erster Hilfsstrom generiert, der zusätzlich zum Sensestrom durch den Sensewiderstand fließt. Im geregelten Zustand entspricht dann der Spannungsabfall am Sensewiderstand dem Spannungsabfall am internen Lastwiderstand, wobei der Sensewiderstand in vorteilhafter Weise nicht denselben Widerstandswert aufweisen muss wie der interne Lastwiderstand. Statt dessen ergibt sich sein Wert aus dem minimalen Wert des internen Lastwiderstandes nach vorangegangener Berechnung.

Zur Auswertung des Sensestroms muss der auf den Hilfsstrom zurückzuführende Anteil des Spannungsabfalls am Sensewiderstand unberücksichtigt bleiben. Dazu wird ein zum ersten Hilfsstrom in bekannter Weise proportionaler zweiter Hilfsstrom generiert. Der zweite Hilfsstrom erzeugt an einem Hilfswiderstand eine Hilfsspannung, die ebenfalls dem ersten Hilfsstrom durch den Sensewiderstand proportional ist. Dabei hat der durch den ersten Hilfsstrom mit dem Wert iadd1 am Sensewiderstand mit dem Widerstandswert rs erzeugte Spannungsabfall den gleichen Wert wie der durch den zweiten Hilfsstrom mit dem Wert iadd2 erzeugte Spannungsabfall am Hilfswiderstand mit dem Widerstandswert rs2, so dass iadd1·rs = iadd2·rs2 gilt.

Durch Abgleich einer weiteren Spannungsdifferenz zwischen den am Sensewiderstand und am Hilfswiderstand abfallenden Spannungen durch Generieren eines zusätzlichen Ausgabestroms durch den Hilfswiderstand wird der Ausgabestrom in bekannter Weise proportional dem Sensestrom und damit auch dem Laststrom.

Das erfindungsgemäße Verfahren ermöglicht daher in vorteilhafter Weise die Erfassung eines zum Laststrom proportionalen und von Toleranzen des internen Lastwiderstands entkoppelten Sensestroms im Sourcekreis des Sense- bzw. Lasttransistors und damit an der Masseseite eines n-Kanal-Halbleiterbauelements bzw. an der positiven Betriebsspannungsseite eines p-Kanals-Halbleiterbauelements und dessen proportionale Ausgabe.

In bevorzugter Weise wird das Verhältnis des ersten Hilfsstroms zum zweiten Hilfsstrom über das Verhältnis der Kanalweiten eines ersten und eines zweiten Hilfstransistors eingestellt. Dabei steuert der erste Hilfstransistor den ersten Hilfsstrom und der zweite Hilfstransistor den zweiten Hilfsstrom jeweils in Abhängigkeit der Spannungsdifferenz zwischen den Spannungen, die jeweils am Sensewiderstand bzw. am Lastwiderstand abfallen. Dabei wird in vorteilhafter Weise ausgenutzt, dass sich in üblichen Fertigungstechnologien Transistoren mit abgesehen von den planaren Abmessungen weitgehend identischen geometrischen Parametern vergleichsweise einfach herstellen lassen. Ferner ist das Verhältnis der Kanalweiten in üblichen Fertigungsumgebungen deutlich geringeren Schwankungen unterworfen als es deren absolute Abmessungen sind.

Das Verhältnis des Sensewiderstands zum Hilfswiderstand wird in bevorzugter Weise gleich dem Verhältnis des zweiten Hilfsstroms zum ersten Hilfsstrom gewählt. Widerstände werden in der Halbleitertechnologie flächig ausgebildet. Entsprechend den obigen Ausführungen zu den Kanalweiten ist das Verhältnis zweier flächig ausgebildeter Widerstände in größerem Maße unabhängig von Fertigungsschwankungen als es deren absoluten Werte sind. Für den Fall gleicher Größen beider Hilfswiderstände sind auch beide Hilfstransistoren gleich groß.

Der Ausgabestrom ist in der Folge nur noch vom Laststrom und von Widerstands- bzw. Kanalweitenverhältnissen abhängig und damit weitgehend unabhängig von Fertigungsschwankungen.

Gemäß einem zweiten erfindungsgemäßen Verfahren wird zunächst der Widerstandswert rs des Sensewiderstandes größer oder gleich einem Widerstandswert gewählt, welcher sich aus dem Widerstandswert rbmax des internen Lastwiderstands bei maximal zulässiger Bauteiltoleranz und aus dem Übersetzungsverhältnis w des Laststroms zum Sensestrom nach der Beziehung rs ≥ rbmax·w ergibt.

In Abhängigkeit der Spannungsdifferenz an den betriebsspannungsseitigen Lastelektroden von Last- und Sensetransistor wird ein Anteil des Sensestroms in Höhe eines ersten Hilfsstroms parallel zum Sensewiderstand abgeleitet und ein auf die Ableitung zurückzuführender Fehler analog der oben beschriebenen Weise kompensiert.

Die Spannungsdifferenz zwischen der am Sensewiderstand und der am Lastwiderstand abfallenden Spannung kann auch durch Steuerung einer an einer Steuer- bzw. Gateelektrode des Sense- oder des Lasttransistors anliegenden Sense-Gatespannung oder Last-Gatespannung abgeglichen werden.

Die Schaltanordnung zur Messung eines Laststromes eines zwischen einem Lastanschluss und einem Betriebsspannungsanschluss eines Halbleiterbauelements betriebenen Lasttransistors umfasst einen parallel zum Lasttransistor geschalteten Sensetransistor, der auf Seite des Lastanschlusses mit dem Lasttransistor verbunden ist, sowie einen zwischen dem jeweiligen Betriebsspannungsanschluss und dem Sensetransistor vorgesehenen Sensewiderstand.

Erfindungsgemäß wird die Schaltanordnung durch eine erste Hilfsschaltung und einen Hilfswiderstand sowie eine zweite Hilfsschaltung ergänzt. Mittels der ersten Hilfsschaltung wird die am Sensewiderstand abfallende Spannung mit der am internen Lastwiderstand abfallenden Spannung abgeglichen. Dazu wird in der ersten Hilfsschaltung ein zusätzlich durch den Sensewiderstand fließender erster Hilfsstrom sowie ein zum ersten Hilfsstrom in bekannter Weise proportionaler zweiter Hilfsstrom durch einen Hilfswiderstand erzeugt.

Durch die zweite Hilfsschaltung wird eine Spannungsdifferenz zwischen den jeweils am Sensewiderstand und am Hilfswiderstand abfallenden Spannungen abgeglichen, indem ein zusätzlicher Ausgabestrom durch den Hilfswiderstand gesteuert wird.

Der Ausgabestrom ist proportional dem Sense- bzw. dem Laststrom.

Die erste Hilfsschaltung umfasst in bevorzugter Weise einen ersten Operationsverstärker, an dessen Eingänge die jeweils nicht miteinander verbundenen betriebsspannungsseitigen Lastelektroden des Lasttransistors und des Sensetransistors geführt sind, sowie zwei vom Ausgang des ersten Operationsverstärkers parallel gesteuerte Hilfstransistoren. Die Hilfstransistoren sind einseitig jeweils mit einem weiteren Betriebsspannungsanschluss des Halbleiterbauelements verbunden, so dass durch die Hilfstransistoren ein Strom zwischen den beiden Betriebsspannungsanschlüssen gesteuert werden kann. Der erste Hilfstransistor ist am sensetransistorseitigen Anschluss des Sensewiderstands angeschlossen. Der zweite Hilfstransistor ist in Serie zum Hilfswiderstand geschaltet.

Die Hilfstransistoren sind gleichartig ausgebildet und unterscheiden sich bevorzugt lediglich in der Kanalweite. Bevorzugt sind die Hilfstransistoren als Abschnitte einer einheitlich ausgebildeten Transistorstruktur mit einer gemeinsamen Lastelektrode ausgebildet. Das Verhältnis der beiden Hilfsströme zueinander hängt in vorteilhafter Weise lediglich vom Verhältnis der Kanalweiten der beiden Hilfstransistoren ab.

In weiter bevorzugter Weise umfasst die zweite Hilfsschaltung einen zweiten Operationsverstärker, an dessen Eingänge die jeweils nicht miteinander verbundenen Lastelektroden der Hilfstransistoren geführt sind. Der Ausgang des zweiten Operationsverstärkers ist an die Gateelektrode eines Ausgabetransistors geführt, der den zusätzlichen Ausgabestrom durch den Hilfswiderstand steuert.

Der Ausgabestrom ist lediglich vom Laststrom und den Verhältnissen der Flächen, der geometrischen Abmessungen, bzw. der Kanalweiten von Last- und Sensetransistor, sowie der Kanalweiten der Hilfstransistoren und der geometrischen Abmessungen von Sense – und Hilfswiderstand abhängig.

In bevorzugter Weise ist zwischen dem Ausgabetransistor und dem jeweiligen Betriebsspannungsanschluss ein Ausgabewiderstand zum Abgriff einer zum Laststrom proportionalen Ausgabespannung vorgesehen.

Ein erfindungsgemäßes Halbleiterbauelement weist in einer ersten bevorzugten Ausführungsform einen positiven Betriebsspannungsanschluss zur Verbindung mit einer positiven Betriebsspannung sowie einen Lastanschluss zur Verbindung mit einer Last auf. Ferner umfasst das Halbleiterbauelement eine Steuersignalleitung. Die Steuersignalleitung kann auf einen weiteren Bauteilanschluss des Halbleiterbauelements geführt sein oder mit einem Ausgang einer internen Steuersignalquelle verbunden sein. Auf der Steuersignalleitung wird ein Steuersignal übertragen. Das Halbleiterbauelement weist ferner einen p-Kanal-Leistungstransistor auf, dessen Source/Drain-Laststrecke zwischen dem positiven Betriebsspannungsanschluss und dem Lastanschluss vorgesehen ist.

Erfindungsgemäß weist das Halbleiterbauelement eine Schaltanordnung der oben beschriebenen Art auf. Dabei ist der Lasttransistor jeweils durch den p-Kanal-Leistungstransistor ausgeführt. Die Steuersignalleitung ist auf den Eingang eines Gatetreibers geführt, der die Gateelektroden des Last- und des Sensetransistors ansteuert und dessen Ausgang mit der Gateelektrode des Sensetransistors sowie der Gateelektrode des Lasttransistors verbunden ist.

In einer anderen bevorzugten Ausführungsform weist das erfindungsgemäße Halbleiterbauelement anstelle des positiven Betriebsspannungsanschluss einen negativen Betriebsspannungsanschluss und anstelle des p-Kanal-Leistungstransistors einen mit einer Source/Drain-Laststrecke zwischen dem negativen Betriebsspannungsanschluss und dem Lastanschluss geschalteten n-Kanal-Leistungstransistor als Lasttransistor auf.

Nachfolgend werden die Erfindung und ihre Vorteile anhand von Figuren näher erläutert. Einander entsprechende Komponenten und Bauteile sind jeweils mit denselben Bezugszeichen bezeichnet. Es zeigen:

1: ein vereinfachtes Schaltbild für eine bereits bestehende Schaltanordnung zur Messung eines Laststroms im Lastkreis eines Halbleiterbauelements;

2: ein vereinfachtes Schaltbild mit einer zweiten, bereits bestehenden Schaltanordnung zur Messung eines Laststroms im Lastkreis eines Halbleiterbauelements;

3: ein vereinfachtes Prinzipschaltbild eines ersten Ausführungsbeispiels der erfindungsgemäßen Schaltanordnung zur Messung eines Laststroms im Lastkreis eines Halbleiterbauelements;

4: ein vereinfachtes Schaltbild einer Schaltanordnung zur Messung eines Laststroms im Lastkreis eines Halbleiterbauelements mit masseseitig betriebenem Lasttransistor vom n-Kanal-Typ und seriellem Hilfstransistor nach einem zweiten Ausführungsbeispiel;

5: ein vereinfachtes Schaltbild einer Schaltanordnung zur Messung eines Laststroms im Lastkreis eines Halbleiterbauelements mit betriebsspannungsseitig betriebenem Lasttransistor vom p-Kanal-Typ und seriellem Hilfstransistor nach einem dritten Ausführungsbeispiel der Erfindung;

6: ein vereinfachtes Schaltbild einer Schaltanordnung zur Messung eines Laststroms im Lastkreis eines Halbleiterbauelements mit masseseitig betriebenem Lasttransistor vom n-Kanal-Typ und parallelem Hilfstransistor nach einem vierten Ausführungsbeispiel; und

7: ein vereinfachtes Schaltbild einer Schaltanordnung zur Messung eines Laststroms im Lastkreis eines Halbleiterbauelements mit betriebsspannungsseitig betriebenem Lasttransistor vom p-Kanal-Typ und parallelem Hilfstransistor nach einem fünften Ausführungsbeispiel der Erfindung.

Die 1 und 2 wurden bereits eingangs erläutert.

Wie die in der 2 dargestellte Schaltanordnung zeigt das in der 3 dargestellte Prinzipschaltbild ein Halbleiterbauelement H mit einem Lasttransistor M0 zur temporären Verbindung einer am Lastanschluss LT anzuschließenden Last an ein negatives Betriebsspannungspotential GND. Zwischen der Source-Elektrode des Lasttransistors M0 und dem negativen Betriebsspannungsanschluss GND wirkt ein interner Lastwiderstand RB, der wesentlich z.B. durch den Widerstand eines Bonddrahts bestimmt wird. Parallel zu der aus dem Leistungstransistor M0 und dem internen Lastwiderstand RB gebildeten Anordnung ist zwischen dem Lastanschluss LT des Halbleiterbauelements H und dem negativen Versorgungsanschluss GND ein Sensekreis mit einem Sensetransistor M1 und einem zwischen der Source-Elektrode des Sensetransistors M1 und dem negativen Betriebsspannungsanschluss GND vorgesehenen Sensewiderstand RS angeordnet. Durch den Lasttransistor M0 fließt der Laststrom IL. Durch den Sensetransistor M1 fließt der Sensestrom IS.

Das Verhältnis des Sensestroms IS zum Laststrom IL wird durch das Kanalweitenverhältnis der ansonsten gleichartig ausgebildeten Transistoren M1, M0 bestimmt. Voraussetzung dafür ist, dass der Sensetransistor M1 am selben Arbeitspunkt betrieben wird wie der Lasttransistor M0 und dazu die jeweiligen Gate/Source-Spannungen UGS gleich sind. Der interne Lastwiderstand RB unterliegt Fertigungsschwankungen, so dass der Sensewiderstand RS in der Regel von dem Wert abweicht, welcher aufgrund des internen Lastwiderstands RB und des vorgegebenen Übersetzungsverhältnisses von Laststrom IL zu Sensestrom IS, gegeben durch das Verhältnis Kanalweite des Lasttransistors (M0) zur Kanalweite des Sensetransistors (M1), erforderlich wäre, damit die am Lastwiderstand RB und am Sensewiderstand RS abfallenden Spannungen gleich und die Arbeitspunkte von Last- und Sensetransistor aneinander angeglichen sind. Ohne weitere Maßnahmen wird der Sensetransistor M1 in einem anderen Arbeitspunkt betrieben als der Lasttransistor M0.

In der im Schaltbild der 3 dargestellten Schaltanordnung weist der Sensewiderstand RS einen Wert auf, der kleiner ist als der durch den minimalen internen Lastwiderstand RB vorgegebene erforderliche Wert. Die Arbeitspunkte der beiden Transistoren M1, M0 werden einander angeglichen, indem durch den Sensewiderstand RS ein zusätzlicher Hilfsstrom IADD1 eingeprägt wird. Der dem ersten Hilfsstrom IADD1 geschuldete Spannungsabfall am Sensewiderstand RS addiert sich zum auf den Sensestrom IS zurückzuführenden Spannungsabfall am Sensewiderstand RS in der Weise, dass die Spannungen an den Source-Elektroden der beiden Transistoren M0, M1 einander abgeglichen werden.

Der Hilfsstrom IADD1 wird von einer Hilfsschaltung B1 in Abhängigkeit von der an den Eingängen eines ersten Operationsverstärkers OP1 anliegenden Spannungsdifferenz gesteuert. Der erste Hilfsstrom IADD1 wird so gesteuert, dass die Spannungsdifferenz an den Eingängen des ersten Operationsverstärkers OP1 abgeglichen wird.

Zusätzlich wird in der Hilfsschaltung B1 ein zweiter Hilfsstrom IADD2 generiert, dessen Größe im Verhältnis zum ersten Hilfsstrom IADD1 genau und weit gehend unabhängig von Fertigungstoleranzen definiert ist. Mit dem zweiten Hilfsstrom IADD2 mit dem Wert iadd2 wird eine an einem Hilfswiderstand RS2 mit dem Wert rs2 abfallende Hilfsspannung generiert, mit der die Wirkung der auf den ersten Hilfsstrom IADD1 mit dem Wert iadd1 zurückzuführenden Spannungserhöhung am Sensewiderstand RS mit dem Wert rs bezüglich der Auswertung des Sensestroms ausgeglichen wird. Dabei gilt vorzugsweise iadd1·rs = iadd2·rs2.

Entsprechend einer vereinfachten, speziellen Ausführungsform sind die beiden Hilfsströme IADD1, IADD2 sowie der Sensetransistor RS und der Hilfstransistor RS2 jeweils gleich groß. Als Spannungsdifferenz der am Sensewiderstand RS und der am Hilfswiderstand RS2 abfallenden Spannungen wird dann die ausschließlich auf den Sensestrom IS zurückzuführende Spannung am Sensewiderstand RS abgegriffen.

Im dargestellten Ausführungsbeispiel wird diese Spannungsdifferenz an den Eingang eines zweiten Operationsverstärkers OP2 geführt, der eine zweite Hilfsschaltung B2 steuert. Die zweite Hilfsschaltung B2 liefert einen Ausgabestrom IIS, der proportional dem Sensestrom IS und damit auch proportional dem Laststrom ist. Die Messung ist von Schwankungen des internen Lastwiderstands RB entkoppelt und lediglich von vergleichsweise gut zu kontrollierenden geometrischen Abmessungen abhängig.

Gegenüber dem in der 3 dargestellten Prinzipschaltbild sind im vereinfachten Schaltbild der 4 die Hilfsschaltungen B1 und B2 aufgelöst.

Die Steuerelektroden des Lasttransistors M0 sowie des Sensetransistors M1 sind an den Ausgang eines Gatetreibers X1 angeschlossen. Auf den Eingang des Gatetreibers X1 ist die Steuersignalleitung G geführt, über die ein Steuersignal zum Abschalten bzw. Einschalten des Lasttransistors M0 übertragen wird.

Die Hilfsschaltung B1 umfasst einen ersten Hilfstransistor M3 sowie einen zweiten Hilfstransistor M4, die jeweils als p-Kanal-Transistoren ausgeführt sind und deren Source-Elektroden an einem weiteren, positiven Betriebsspannungsanschluss des Halbleiterbauelements H angeschlossen sind. Die Gate-Elektroden der beiden Hilfstransistoren M3, M4 sind gemeinsam auf den Ausgang des ersten Operationsverstärkers OP1 geführt. Durch den ersten Hilfstransistor M3 wird der erste Hilfsstrom IADD1 durch den Sensewiderstand RS gesteuert. Durch den zweiten Hilfstransistor M4 wird der zweite Hilfsstrom IADD2 durch den Hilfswiderstand RS2 eingeprägt. Die Hilfstransistoren M3, M4 sind in gleichartiger Weise etwa als Abschnitte einer einheitlich ausgebildeten Transistorstruktur ausgebildet und unterscheiden sich meist lediglich in ihrer Kanalweite. Das Verhältnis des ersten Hilfsstroms IADD1 mit dem Wert iadd1 zum zweiten Hilfsstrom IADD2 mit dem Wert iadd2 lässt sich einfach und weitgehend unabhängig von Fertigungsabweichungen einstellen. Dabei gilt vorzugsweise iaddl·rs = iadd2·rs2.

Die zweite Hilfsschaltung B2 umfasst einen durch den Ausgang des zweiten Operationsverstärkers OP2 gesteuerten Ausgabetransistor M2 und in diesem Ausführungsbeispiel einen an die positive Betriebsspannung angeschlossenen Ausgabewiderstand RIS. Der durch den Ausgabetransistor M2 eingeprägte Strom IIS gleicht den Spannungsabfall am Hilfswiderstand RS2 an den Spannungsabfall am Sensewiderstand RS an, wobei der sich einstellende Ausgabestrom IIS lediglich vom Laststrom IL, den Kanalweitenverhältnissen von Sensetransistor M1 und Lasttransistor M0 sowie von ersten M3 zu zweiten Hilfstransistor M4 und dem Verhältnis des Sensewiderstands RS zum Hilfswiderstand RS2 abhängig ist.

In der 5 ist die Schaltungsanordnung entsprechend der 4 für ein Halbleiterbauelement mit einem Lasttransistor vom p-Kanal-Typ dargestellt, der zwischen einer positiven Betriebsspannung +VDD und einer am Lastanschluss LT vorzusehenden Last betrieben wird.

In der 6 ist eine zur Schaltanordnung der 4 alternative Realisierung des in der 3 skizzierten Prinzipschaltbilds dargestellt.

Im Unterschied zur Schaltanordnung der 4 wird der Sensewiderstand RS größer als derjenige Wert gewählt, der für RS erforderlich wäre, um bei vorgegebenem Übersetzungsverhältnis IL/IS und bei maximalem internen Lastwiderstand RB beide Transistoren M0, M1 im selben Arbeitspunkt zu betreiben. Entsprechend ist der Spannungsabfall am Sensewiderstand RS zu hoch und wird, wie nachfolgend im Einzelnen beschrieben, dadurch reduziert, dass ein Teil des durch den Sensetransistor M1 fließenden Sensestroms IS über den in diesem Fall parallel zum Sensewiderstand RS angeordneten ersten Hilfstransistor M3 abgeleitet wird. Die aus der Ableitung resultierende Abweichung des durch den Sensewiderstand RS fließenden Stroms vom durch den Sensetransistor M1 fließenden Sensestrom IS wird in geeigneter Weise kompensiert.

Die Hilfsschaltung B1 umfasst dazu einen ersten Hilfstransistor M3 sowie einen zweiten Hilfstransistor M4, die jeweils als n-Kanal-Transistoren ausgeführt sind und deren Source-Elektroden an den negativen Betriebsspannungsanschluss des Halbleiterbauelements H angeschlossen sind. Die Gate-Elektroden der beiden Hilfstransistoren M3, M4 sind gemeinsam auf den Ausgang des ersten Operationsverstärkers OP1 geführt. Durch den ersten Hilfstransistor M3 wird der erste Hilfsstrom IADD1 parallel zum Sensewiderstand RS abgeleitet und der durch den Sensewiderstand RS fließende Strom gegenüber den durch den Sensetransistor M0 fließenden Sensestrom IS um den Betrag des ersten Hilfsstroms IADD1 reduziert. Durch den zweiten Hilfstransistor M4 wird ein Anteil des Ausgabestroms IIS in Höhe des Betrags des Hilfsstroms IADD2 durch den Hilfstransistor M4 abgeleitet. Die Hilfstransistoren M3, M4 sind in gleichartiger Weise etwa als Abschnitte einer einheitlich ausgebildeten Transistorstruktur ausgebildet und unterscheiden sich meist lediglich in ihrer Kanalweite. Das Verhältnis des ersten Hilfsstroms IADD1 zum zweiten Hilfsstrom IADD2 lässt sich einfach und weitgehend unabhängig von Fertigungsabweichungen einstellen. Dabei gilt vorzugsweise iadd1·rs=iadd2·rs2.

Durch die Ableitung eines Anteils des Sensestroms IS in Höhe des ersten Hilfsstroms IADD1 wird die Sourcespannung am Sensetransistor M1 reduziert und an die des Lasttransistors M0 angepasst. Die Arbeitspunkte von Sense- und Lasttransistor M1, M0 sind aneinander angeglichen. Bei der Auswertung der am Sensewiderstand RS anfallenden Spannung ist berücksichtigt, dass diese um den Betrag rs·iadd1 zu gering ist. Ausgangsseitig wird dies dadurch ausgeglichen, dass zur Bildung einer am Hilfswiderstand RS2 abfallenden Referenzspannung eine zu rs·iadd1 zumindest proportionale, bevorzugt identische Spannung rs2·iadd2 subtrahiert wird.

Gegenüber der Schaltanordnung der 4 wird für die Schaltanordnung der 6 nur ein Betriebsspannungspotential zum Anschluss der Hilfstransistoren M3 und M4 benötigt.

In der 7 ist eine Schaltungsanordnung dargestellt, die das anhand der 6 beschriebene Verfahren für ein Halbleiterbauelement mit einem Lasttransistor vom p-Kanal-Typ realisiert, der zwischen einer positiven Betriebsspannung +VDD und einer am Lastanschluss LT vorzusehenden Last betrieben wird.

+VDDpos. Betriebsspannungsanschluss GNDneg. Betriebsspannungsanschluss LTLastanschluss GSteuersignalleitung X1Gate-Treiber OP1Operationsverstärkter OP2Operationsverstärkter M0Lasttransistor M1Sensetransistor M2Ausgabetransistor M3erster Hilfstransistor M4zweiter Hilfstransistor RBinterner Lastwiderstand RSSensewiderstand RS2Hilfswiderstand RISAusgabewiderstand ISSensestrom ILLaststrom IADD1erster Hilfsstrom IADD2zweiter Hilfsstrom IISAusgabestrom B1erste Hilfsschaltung B2zweite Hilfsschaltung HHalbleiterbauelement

Anspruch[de]
  1. Verfahren zur Messung eines Laststroms (IL) eines zwischen einem Lastanschluss (LT) und einem Betriebsspannungsanschluss (+VDD, GND) eines Halbleiterbauelements (H) betriebenen Lasttransistors (M0), bei dem

    – ein Sensetransistor (M1) parallel zum Lasttransistor (M0) betrieben wird, wobei der Last- und der Sensetransistor (M0, M1) auf Seite des Lastanschlusses (LT) miteinander verbunden sind,

    – eine Spannungsdifferenz zwischen einem Spannungsabfall, der von einem vom Sensetransistor (M1) gesteuerten und zum Laststrom (IL) proportionalen Sensestrom (IS) an einem Sensewiderstand (RS), der zwischen dem jeweiligen Betriebsspannungsanschluss (+VDD, GND) und dem Sensetransistor (M1) vorgesehen ist, hervorgerufen wird, und einem Spannungsabfall an einem zwischen dem Lasttransistor (M0) und dem Betriebsspannungsanschluss (+VDD, GND) wirkenden internen Lastwiderstand (RB) abgeglichen wird,

    dadurch gekennzeichnet, dass das Abgleichen der Arbeitspunkte die Schritte umfasst:

    – Vorsehen des Sensewiderstands (RS) mit einem Widerstandswert rs mit rs ≤ rbmin·w, wobei rbmin der unter Berücksichtigung von Fertigungstoleranzen minimale Widerstandswert des Lastwiderstands (RB) und w das Übersetzungsverhältnis von Laststrom (IL) zu Sensestrom (IS) ist;

    – Abgleich der am Sensewiderstand (RS) abfallenden Spannung mit der am internen Lastwiderstand (RB) abfallenden Spannung durch Erzeugen eines zusätzlich zum Sensestrom (IS) durch den Sensewiderstand (RS) fließenden ersten Hilfsstroms (IADD1);

    – Erzeugen eines zum ersten Hilfsstrom (IADD1) proportionalen zweiten Hilfsstroms (IADD2) durch einen Hilfswiderstand (RS2);

    – Abgleich einer Spannungsdifferenz zwischen der am Sensewiderstand (RS) und der am Hilfswiderstand (RS2) abfallenden Spannung durch Erzeugen eines zusätzlichen Ausgabestroms (IIS) durch den Hilfswiderstand (RS2), wobei der Ausgabestrom (IIS) proportional dem Sensestrom (IS) und dem Laststrom (IL) wird, so dass

    – der Arbeitspunkt des Sensetransistors (M1) in Übereinstimmung mit dem Arbeitspunkt des Lasttransistors (M0) gebracht wird und der Sensetransistor (M1) und der Lasttransistor (M0) unabhängig von der Größe des internen Lastwiderstands (RB) jeweils im selben Arbeitspunkt betrieben werden.
  2. Verfahren zur Messung eines Laststroms (IL) eines zwischen einem Lastanschluss (LT) und einem Betriebsspannungsanschluss (+VDD, GND) eines Halbleiterbauelements (H) betriebenen Lasttransistors (M0), bei dem

    – ein Sensetransistor (M1) parallel zum Lasttransistor (M0) betrieben wird, wobei der Last- und der Sensetransistor (M0, M1) auf Seite des Lastanschlusses (LT) miteinander verbunden sind,

    – eine Spannungsdifferenz zwischen einem Spannungsabfall, der von einem vom Sensetransistor (M1) gesteuerten und zum Laststrom (IL) proportionalen Sensestrom (IS) an einem Sensewiderstand (RS), der zwischen dem jeweiligen Betriebsspannungsanschluss (+VDD, GND) und dem Sensetransistor (M1) vorgesehen ist, hervorgerufen wird, und einem Spannungsabfall an einem zwischen dem Lasttransistor (M0) und dem Betriebsspannungsanschluss (+VDD, GND) wirkenden internen Lastwiderstand (RB) abgeglichen wird,

    dadurch gekennzeichnet, dass das Abgleichen der Arbeitspunkte die Schritte umfasst:

    – Vorsehen des Sensewiderstands (RS) mit einem Widerstandswert rs mit rs ≥ rbmax·w, wobei rbmax der unter Berücksichtigung zulässiger Bauteiltoleranzen maximale Widerstandswert des Lastwiderstands (RB) und w das Übersetzungsverhältnis von Laststrom (IL) zu Sensestrom (IS) ist;

    – Abgleich der am Sensewiderstand (RS) abfallenden Spannung mit der am internen Lastwiderstand (RB) abfallenden Spannung durch Ableiten eines Anteils des Sensestroms (IS) in Höhe eines ersten Hilfsstroms (IADD1);

    – Erzeugen eines zum ersten Hilfsstrom (IADD1) proportionalen zweiten Hilfsstroms (IADD2) parallel zu einem Hilfswiderstand (RS2);

    – Abgleich einer Spannungsdifferenz zwischen der am Sensewiderstand (RS) und einer an dem Hilfswiderstand (RS2) abfallenden Spannung durch Erzeugen eines Ausgabestroms (IIS) durch einen in Serie zum Hilfswiderstand (RS2) geschalteten Ausgabetransistor (M2), wobei ein Anteil des Ausgabestroms (IIS) in Höhe des zweiten Hilfsstroms (IADD2) parallel zum Hilfswiderstand (RS2) abgeleitet wird und dabei der Ausgabestrom (IIS) proportional dem Sensestrom (IS) und dem Laststrom (IL) wird, so dass

    – der Arbeitspunkt des Sensetransistors (M1) in Übereinstimmung mit dem Arbeitspunkt des Lasttransistors (M0) gebracht wird und der Sensetransistor (M1) und der Lasttransistor (M0) unabhängig von der Größe des internen Lastwiderstands (RB) jeweils im selben Arbeitspunkt betrieben werden.
  3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass das Verhältnis des ersten Hilfsstroms (IADD1) zum zweiten Hilfsstrom (IADD2) über das Verhältnis der Kanalweiten eines ersten und eines zweiten Hilfstransistors (M3, M4) eingestellt wird, wobei der erste Hilfstransistor (M3) den ersten Hilfsstrom (IADD1) und der zweite Hilfstransistor (M4) den zweiten Hilfsstrom (IADD2) jeweils in Abhängigkeit der Spannungsdifferenz zwischen den Spannungen am Sensewiderstand (RS) und am internen Lastwiderstand (RB) steuern.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass das Verhältnis des Sensewiderstands (RS) zum Hilfswiderstand (RS2) gleich dem Verhältnis des zweiten Hilfsstroms (IADD2) zum ersten Hilfsstrom (IADD1) gewählt wird.
  5. Schaltanordnung zur Messung eines Laststroms (IL) eines zwischen einem Lastanschluss (LT) und einem Betriebsspannungsanschluss (+VDD, GND) für ein erstes Potential eines Halbleiterbauelements (H) betriebenen Lasttransistors (M0), mit

    – einem parallel zum Lasttransistor (M0) geschalteten Sensetransistor (M1), der auf Seite des Lastanschlusses (LT) mit dem Lasttransistor (M0) verbunden ist; und

    – einem zwischen dem jeweiligen Betriebsspannungsanschluss (+VDD, GND) und dem Sensetransistor (M1) vorgesehenen Sensewiderstand (RS),

    gekennzeichnet durch

    – eine erste Hilfsschaltung (B1), wobei durch die erste Hilfsschaltung (B1)

    – ein erster Hilfsstrom (IADD1) steuerbar ist, durch den eine am Sensewiderstand (RS) abfallende Spannung mit der an einem zwischen dem Lasttransistor (M0) und dem Lastanschluss (LT) wirkenden internen Lastwiderstand (RB) abfallenden Spannung abgleichbar ist sowie

    – ein zum ersten Hilfsstrom (IADD1) proportionaler zweiter Hilfsstrom (IADD2) steuerbar ist; und

    – einen Hilfswiderstand (RS2); und

    – eine zweite Hilfsschaltung (B2) zum Abgleich einer Spannungsdifferenz zwischen der am Sensewiderstand (RS) und der am Hilfswiderstand (RS2) abfallenden Spannungen durch Erzeugen eines Ausgabestroms (IIS), wobei der Strom durch den Hilfswiderstand (RS2) durch die Überlagerung des Ausgabestroms (IIS) und des zweiten Hilfsstroms (IADD2) bestimmt und der Ausgabestrom (IIS) proportional dem Sensestrom (IS) und dem Laststrom (IL) ist.
  6. Schaltanordnung nach Anspruch 5, dadurch gekennzeichnet, dass der Sensetransistor (M1) und der Lasttransistor (M0) als Abschnitte einer einheitlichen Transistorstruktur mit gemeinsamer Drain-Elektrode ausgebildet sind.
  7. Schaltanordnung nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, dass die erste Hilfsschaltung (B1) einen ersten Operationsverstärker (OP1) und zwei vom Ausgang des ersten Operationsverstärkers (OP1) parallel gesteuerte Hilfstransistoren (M3, M4) aufweist, wobei

    – an den invertierenden Eingang des ersten Operationsverstärkers (OP1) die Source-Elektrode des Lasttransistors (M0) und an den nicht invertierenden Eingang des ersten Operationsverstärkers (OP1) die Source-Elektrode des Sensetransistors (M1) geführt ist,

    – jeweils eine erste Lastelektrode der Hilfstransistoren (M3, M4) mit einem weiteren Betriebsspannungsanschluss (GND, +VDD) des Halbleiterbauelements (H) für ein vom ersten Potential verschiedenes zweites Potential verbunden ist,

    – die zweite Lastelektrode des ersten Hilfstransistors (M3) am transistorseitigen Anschluss des Sensewiderstands (RS) angeschlossen und der erste Hilfstransistor (M3) in Reihe zum Sensewiderstand (RS) geschaltet ist, und

    – der zweite Hilfstransistor (M4) in Reihe zum Hilfswiderstand (RS2) geschaltet ist.
  8. Schaltanordnung nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, dass die erste Hilfsschaltung (B1) einen ersten Operationsverstärker (OP1) und zwei vom Ausgang des ersten Operationsverstärkers (OP1) parallel gesteuerte Hilfstransistoren (M3, M4) aufweist, wobei

    – an den invertierenden Eingang des ersten Operationsverstärkers (OP1) die Source-Elektrode des Lasttransistors (M0) und an den nicht invertierenden Eingang des ersten Operationsverstärkers (OP1) die Source-Elektrode des Sensetransistors (M1) geführt ist,

    – jeweils eine erste Lastelektrode der Hilfstransistoren (M3, M4) mit dem Betriebsspannungsanschluss (GND, +VDD) des Halbleiterbauelements (H) verbunden ist,

    – die zweite Lastelektrode des ersten Hilfstransistors (M3) am transistorseitigen Anschluss des Sensewiderstands (RS) angeschlossen und der erste Hilfstransistor (M3) parallel zum Sensewiderstand (RS) geschaltet ist, sowie

    – der zweite Hilfstransistor (M4) parallel zum Hilfswiderstand (RS2) geschaltet ist.
  9. Schaltanordnung nach einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, dass der erste Hilfstransistor (M3) und der zweite Hilfstransistor (M4) als Abschnitte einer einheitlichen Transistorstruktur mit gemeinsamer erster Lastelektrode ausgebildet sind.
  10. Schaltanordnung nach einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, dass die zweite Hilfsschaltung (B2) einen zweiten Operationsverstärker (OP2) und einen vom Ausgang des zweiten Operationsverstärkers (OP2) gesteuerten Ausgabetransistor (M2) aufweist, wobei

    – an die Eingänge des zweiten Operationsverstärkers (OP2) die jeweils nicht miteinander verbundenen Lastelektroden der Hilfstransistoren (M3, M4) geführt sind und

    – der Ausgabetransistor (M2) in Serie zum Hilfswiderstand (RS2) geschaltet ist.
  11. Schaltanordnung nach einem der Ansprüche 5 bis 10, dadurch gekennzeichnet, dass der Ausgabetransistor in Reihe mit einem Ausgabewiderstand (RIS) geschaltet ist.
  12. Schaltanordnung nach einem der Ansprüche 5 bis 11, dadurch gekennzeichnet, dass das Verhältnis der Widerstandswerte des Sensewiderstands (RS) und des Hilfswiderstands (RS2) über deren geometrische Abmessungen vorgegeben ist.
  13. Halbleiterbauelement mit

    – einem positiven Betriebsspannungsanschluss (+VDD) zur Verbindung mit einer positiven Betriebsspannung,

    – einem Lastanschluss (LT) zur Verbindung mit einer Last,

    – einer Steuersignalleitung (G) und

    – einem mit einer Laststrecke zwischen dem Betriebsspannungsanschluss (+VDD) und dem Lastanschluss (LT) geschalteten p-Kanal-Leistungstransistor

    gekennzeichnet durch

    eine Schaltanordnung nach einem der Ansprüche 5 bis 12, wobei

    – der Lasttransistor (M0) durch den p-Kanal-Leistungstransistor ausgeführt ist und

    – die Steuersignalleitung (G) an den Eingang eines ausgangsseitig mit den Gateelektroden des Sensetransistors (M1) und des Lasttransistors (M0) verbundenen Gatetreibers (X1) geführt ist.
  14. Halbleiterbauelement mit

    – einem negativen Betriebsspannungsanschluss (GND) zur Verbindung mit einer negativen Betriebsspannung;

    – einem Lastanschluss (LT) zur Verbindung mit einer Last;

    – einer Steuersignalleitung (G) und

    – einem mit einer Laststrecke zwischen dem Betriebsspannungsanschluss (GND) und dem Lastanschluss (LT) geschalteten n-Kanal-Leistungstransistor

    gekennzeichnet durch

    eine Schaltanordnung nach einem der Ansprüche 5 bis 12, wobei

    – der Lasttransistor (M0) durch den n-Kanal-Leistungstransistor ausgeführt ist und

    – die Steuersignalleitung (G) an den Eingang eines ausgangsseitig mit den Gateelektroden des Sensetransistors (M1) und des Lasttransistors (M0) verbundenen Gatetreibers (X1) geführt ist.
Es folgen 7 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com