PatentDe  


Dokumentenidentifikation DE102004059444A1 14.06.2006
Titel Bussystem zur Übertragung von Informationssignalen
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Bachmann, Frank, 90530 Wendelstein, DE
Vertreter Patentanwälte Dr. Graf Lambsdorff & Dr. Lange, 81673 München
DE-Anmeldedatum 09.12.2004
DE-Aktenzeichen 102004059444
Offenlegungstag 14.06.2006
Veröffentlichungstag im Patentblatt 14.06.2006
IPC-Hauptklasse H04L 25/08(2006.01)A, F, I, 20051017, B, H, DE
Zusammenfassung Ein Bussystem (103, 109) verbindet einen sendeseitigen Treiber (101) mit einem Empfänger (102). Der Treiber (101) weist eine schaltbare Stromquelle (104.1-3) auf, welche über die Datenleitung (103) einer Transimpedanzstufe (TIA2) des Empfängers (102) einen von dem Wert eines Informationssignals IN abhängigen Strom zuleitet. Über eine Referenzleitung (109) wird einer Transimpedanzstufe (TIA1) des Empfängers (102) ein konstanter Referenzstrom zugeleitet. Ein Vergleicher (106) vergleicht die von den Transimpedanzstufen (TIA1, TIA2) gelieferten Spannungswerte und gibt ein Ausganssignal OUT aus.

Beschreibung[de]

Die Erfindung betrifft eine Einrichtung und ein Verfahren zur leitungsgebundenen Übertragung von Informationssignalen zwischen einer Sendeschaltung und einer Empfangsschaltung.

Bei vielen Anwendungsfällen in der Elektronik werden schnelle, stromsparende leitungsgebundene Verbindungs- bzw. Ansteuerungssysteme für die Übertragung von Signalen von einer Sendeschaltung zu einer Empfangsschaltung benötigt. Derartige leitungsgebundene Verbindungs- bzw. Ansteuerungssysteme werden auch als Busse bezeichnet. Typische Anwendungsbeispiele in der Kommunikationselektronik sind beispielsweise die Signalübertragung zwischen einem Treiber für LCD-Displays und dem LCD-Display oder die Übertragung von Signalen zwischen dem Hochfrequenz-Chip und dem Basisband-Chip in einem Mobiltelefon. Neben den bereits genannten Erfordernissen (hohe Datenrate, niedriger Leistungsbedarf) sollen die Ansteuerungs- bzw. Übertragungssysteme eine geringe Anzahl von Pins (d.h. Leitungen) benötigen, eine geringe elektromagnetische Abstrahlung bzw. Emission aufweisen, unempfindlich gegenüber externen Störungen sein und einen geringen Platzbedarf an Chip-Fläche für die Realisierung der Sendeschaltung und/oder Empfangsschaltung benötigen.

Bisher sind drei fundamentale Konzepte für die Realisierung derartiger leitungsgebundener Verbindungs- bzw. Ansteuerungssysteme bekannt:

  • (1) Das klassische Konzept besteht darin, die Informationen in Form von Spannungssignalen über Bussysteme zu übertragen. Bei diesem Konzept werden sowohl auf der Senderseite als auch auf der Empfängerseite Push-Pull-Inverter eingesetzt, die die entsprechenden Spannungssignale erzeugen bzw. entgegennehmen und verstärken. Dieses Konzept weist die folgenden Nachteile auf:

    – Da der Ausgangswiderstand der Sendeschaltung und der Eingangswiderstand der Empfangsschaltung entweder hoch oder niedrig ist, ist es schwierig, eine Anpassung der Ausgangs- bzw. Eingangswiderstände an die Leitungsimpedanz zu erreichen. Die Fehlanpassung führt bei langen Leitungswegen zu Mehrfachreflektionen und erhöht die Anstiegs- und Abfallzeiten der Signalflanken. Dadurch wird die maximale Datenrate limitiert.

    – Mit zunehmender Kapazität der Leitungsverbindungen muss die Treiberstufe in der Sendeschaltung vergrößert werden, um die benötigte Flankensteilheit der Signalimpulse zu gewährleisten. Dies erhöht den Platzbedarf der Sendeschaltung.

    – Push-Pull-Inverter bewirken aufgrund von Schaltrauschen eine hohe elektromagnetische Emission. Während des Ladens einer externen Last fließt ein zusätzlicher Strom durch die Zuleitungen, welche die entsprechende Schaltung (Sendeschaltung bzw. Empfangsschaltung) mit der jeweiligen Leistungsversorgung verbinden. Diese Zuleitungen weisen eine kleine aber nicht vernachlässigbare Induktanz Llead auf. Diese Induktivität bewirkt eine Änderung u(t) in der Versorgungsspannung, die über die Gleichung
    direkt mit der Änderung des Ladestroms i(t) in Beziehung steht. Diese Versorgungsspannungsänderungen werden auch als "Power-Bounce" oder "Ground-Bounce" bezeichnet. Zwar ist es möglich, diese Spannungsänderungen durch Verwendung eines internen Bypass-Kondensators in der Sende- bzw. Empfangsschaltung abzufangen. Nachteilig ist dann jedoch der erhöhte Chipflächenbedarf für den Bypass-Kondensator.

    Die beiden folgenden Übertragungskonzepte unterscheiden sich von dem unter (1) beschriebenen Konzept grundlegend dadurch, dass die Signalübertragung durch Ströme und nicht durch Spannungen bewirkt wird.
  • (2) LVDS (Low Voltage Differential Signaling). LVDS bezeichnet den offenen Standard IEEE P1596.3-1995, welcher auf einer differentiellen Signalübertragung basiert. LVDS ist in IEEE Standards Department: Draft Standard for Low-Voltage Differential Signaling (LVDS) for Scalable Coherent Interface (SCI), Draft 1.3 IEEE P1596.3-1995, 27. November 1995, Internet 2004-11-18 (http://www.peritek.com/lvds1_3.pdf) beschrieben.

    Die dem LVDS zugrunde liegende Funktionsweise wird anhand der 1 und 2 erläutert. Dargestellt ist die Übertragung eines Signals von einem senderseitigen Treiber 1 über eine differentielle Datenleitung 3 zu einem Empfänger 2. Der Treiber 1 weist eine mit der Versorgungsspannung UDD verbundene Konstantstromquelle 4 auf, die über zwei parallele, jeweils zweifach schaltbare Strompfade mit USS (z.B. Masse) in Verbindung steht. Empfängerseitig sind die beiden Leitungen der differentiellen Datenleitung 3 über einen Widerstand RT miteinander verbunden. Die über dem Widerstand RT abfallende Spannung Udiff wird von einem Komparator 6 ausgewertet. Die Ausgangsstufe des Empfängers 2 (nicht dargestellt) ist typischerweise wiederum ein Push-Pull-CMOS-Inverter.

    Die Konstantstromquelle 4 erzeugt beispielsweise einen Strom IT von 1 mA. Durch Schließen der Schalter 5_p (bei geöffneten Schaltern 5_n) bzw. der Schalter 5_n (bei geöffneten Schaltern 5_p) wird ein Signalstrom ±IT von +1,0 mA bzw. –1,0 mA über die differentielle Datenleitung 3 übertragen. Die Signalgebung erfolgt also durch eine (differentielle) Stromübertragung, während der Empfänger 2 auf einer Spannungsdetektion (Udiff) beruht.

    Vorteilhaft ist bei diesem Konzept, dass die Eingangsimpedanz RT des Empfängers durch geeignete Wahl von RT gut an die Leitungsimpedanz Z0 der differentiellen Datenleitung 3 angepasst werden kann. Typischerweise stellt RT = 100 &OHgr; einen geeigneten Wert dar, da die Impedanz Z0 jeder Datenleitung etwa 50 &OHgr; beträgt.

    Der Komparator 6 benötigt zur Unterscheidung der beiden Signalzustände einen Spannungshub von etwa 200 mV. Dieses Erfordernis sowie die Tatsache, dass RT aufgrund der Impedanzanpassung einen vorgegebenen Widerstandswert aufweisen muss, bewirken, dass der Signalstrom eine gewisse Größe nicht unterschreiten darf und typischerweise nicht kleiner als 1,0 mA gewählt werden kann.

    LVDS ist aufgrund der differentiellen Signalübertragung störungsunempfindlich. Nachteilig ist jedoch der erforderliche hohe Treiberstrom IT sowie – vor allen Dingen – die große Anzahl von Leitungen (aufgrund des differentiellen Übertragungskonzepts werden zwei Leitungen pro Bit benötigt).
  • (3) WhisperBusTM. Der WhisperBusTM ist ein unipolares (d.h. nicht differentielles) Niederstrom-Signalübertragungskonzept. Der WhisperBusTM wird anhand 3 erläutert. Dargestellt ist ein senderseitiger Treiber 11, der über eine Datenleitung 13 mit einem Empfänger 12 in Verbindung steht. Der Treiber 11 weist zwei Konstantstromquellen 14.1, 14.2 der Stärke IT bzw. IT/2 auf. Über einen von einem Eingangssignal IN gesteuerten Schalter 15 kann ein Strom von 1,5·IT ("high level") oder 0,5·IT ("low level") über die Datenleitung 13 zum Empfänger 12 fließen. Der Empfänger 12 umfasst einen Transimpedanz-Verstärker TIA sowie einen Komparator mit Hysterese 16. Der Transimpedanz-Verstärker TIA weist eine Eingangsimpedanz RT sowie eine mit einem Widerstand R2 beschaltete Verstärkungsstufe 17 auf. Der positive Signaleingang der Verstärkungsstufe 17 wird mittels einer ersten Referenzspannungsquelle 18 auf einem gewünschten, weitgehend beliebig wählbaren Potential Uref1 gehalten. Eine zweite Referenzspannungsquelle 19 hält den positiven Signaleingang des Komparators 16 auf einem gewünschten Potentlal Uref2. Mit Z0 wird wiederum die Impedanz der Leitung 13 bezeichnet.

    Zum Zwecke der Impedanzanpassung des Empfängers 12 an die Leitungsimpedanz Z0 weist RT typischerweise einen Wert von 50 &OHgr; auf (aufgrund der unipolaren Datenübertragung ist RT typischerweise halb so groß wie beim LVDS-Konzept). Ein wesentlicher Unterschied des WhisperBusTM zum LVDS-Konzept besteht darin, dass beim WhisperBusTM empfangsseitig eine Stromdetektion durch Verwendung eines aktiven Elements (dem Transimpedanz-Verstärker TIA) vorgenommen wird. Der TIA schafft einen aktiven Leitungsabschluss sowie eine aktive Strom-zu-Spannungs-Wandlung. Dies ermöglicht den Einsatz von wesentlich kleineren Treiberströmen IT. Typischerweise ist ein Treiberstrom von IT = 100 &mgr;A ausreichend. Dieser Treiberstrom bewirkt einen Signalhub von +/–50 &mgr;A über dem Eingangswiderstand RT und damit einen Spannungsabfall von ±2,5 mV über RT.

Im Vergleich zu dem LVDS-Konzept weist der WhisperBusTM nur halb so viele Datenleitungen auf, benötigt einen deutlich geringeren Treiberstrom IT und zeigt eine reduzierte elektromagnetische Emission. Nachteilig ist jedoch, dass der WhisperBusTM empfindlich gegenüber äußeren Störeinflüssen (Rauschen) ist. Aufgrund der geringen galvanischen Kopplung zwischen der Datenleitung 13 und der Masse GND verursachen Schwankungen des Massenpotentials nur geringe Schwankungen des Potentials an der Datenleitung 13. Das dadurch bewirkte Rauschen kann empfangsseitig nicht eliminiert werden. Eine detaillierte Beschreibung des WhisperBusTM ist der folgenden Textstelle zu entnehmen: National Semiconductor: McCartney, Richard et al.: WhisperBusTM: An Advanced Interconnect Link for TFT Column Driver Data, Internet 2004-04-12 (http://www.national.com/appinfo/fpd/files/whisperbus_SID.pdf).

Der Erfindung liegt die Aufgabe zugrunde, eine Einrichtung zur leitungsgebundenen Übertragung wenigstens eines wertediskreten Informationssignals zwischen einer Sendeschaltung und einer Empfangsschaltung zu schaffen, welche eine geringe Anzahl von Leitungen benötigt und gleichzeitig unempfindlich gegenüber Störungen bzw. Rauschen ist. Ferner zielt die Erfindung darauf ab, ein Verfahren zur Übertragung eines derartigen Informationssignals mit den obigen Eigenschaften anzugeben.

Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Ansprüche gelöst. Vorteilhafte oder zweckmäßige Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Gemäß Anspruch 1 enthält die Sendeschaltung eine schaltbare Stromquelle, welche von dem zu übertragenden Informationssignal angesteuert wird und einen von dem Wert des Informationssignals abhängigen Strom erzeugt. Die Einrichtung weist ferner eine Leitung auf, über welche der Strom zur Empfangsschaltung übertragen wird. Die Sendeschaltung enthält eine Referenz-Stromquelle, welche einen Referenzstrom erzeugt, welcher über eine Referenzleitung zur Empfangsschaltung übertragen wird. Die Empfangsschaltung enthält ferner eine Auswerteschaltung, welche den über die Referenzleitung erhaltenen Referenzstrom entgegennimmt, mit dem Strom vergleicht und ein Ausgangssignal in Abhängigkeit von dem Vergleichsergebnis erzeugt.

Die erfindungsgemäße Einrichtung zur Signalübertragung ist insoweit mit dem WhisperBusTM vergleichbar, dass sie ebenfalls auf einer unipolaren Niederstrom-Signalübertragung basiert. Dieses Konzept wird jedoch dadurch ergänzt, dass der Sendeschaltung eine konstante Referenzstromquelle hinzugefügt wird. Dadurch wird ein quasi-differentielles Übertragungs-Design geschaffen. Die in der Empfangsschaltung enthaltene Auswerteschaltung bildet dabei die Leitungsabschlüsse für die Leitung und für die Referenzleitung, wobei vorteilhafterweise die Eingangsimpedanzen der Auswerteschaltung an die Impedanzen der (Daten-)Leitung(en) bzw. der Referenzleitung angepasst sind.

Der wesentliche Vorteil der Erfindung besteht darin, dass der Einfluss von Gleichtaktrauschen (common mode noise) auf die Übertragungsleitung(en) deutlich reduziert wird. Der Grund hierfür besteht in der differentiellen Verarbeitung des Informationssignals mit dem Referenzsignal im Empfänger. Diese differentielle Signalverarbeitung (Informationssignal gegenüber dem Referenzsignal) wird auch als quasi-differentielle Signalübertragung bezeichnet. Die quasi-differentielle Signalübertragung bewirkt, dass die erfindungsgemäße Signalübertragungseinrichtung wesentlich störungsunanfälliger ist als eine unipolare Signalübertragungseinrichtung ohne zusätzliche Referenzsignalübertragung.

Nach einer besonders bevorzugten Ausgestaltung der Erfindung umfasst die Auswerteschaltung eine Transimpedanzstufe zur Wandlung des über die Leitung erhaltenen Stroms in eine Spannung, eine Referenz-Transimpedanzstufe zur Wandlung des über die Referenzleitung erhaltenen Referenzstroms in die Referenzspannung, und einen Vergleicher, welcher die Spannung mit der Referenzspannung vergleicht und das Ausgangssignal in Abhängigkeit von dem Vergleichsergebnis erzeugt. Aufgrund der empfängerseitigen Transimpedanzstufen können niedrige Treiberströme eingesetzt werden, weshalb eine geringe elektromagnetische Emission auf der Übertragungsleitung auftritt. Weitere Vorteile der Verwendung von Transimpedanzstufen als aktive Leitungsabschlüsse bestehen darin, dass deren Eingangsimpedanz(en) an die Impedanz(en) der (Daten-) Leitung(en) bzw. der Referenzleitung exakt anpassbar sind und dass sie eine Strom-zu-Spannungs-Wandlung mit ausreichenden Spannungshöhen an dem Ausgang der Empfangsschaltung ermöglichen.

Vorzugweise werden mehrere Informationssignale mittels der erfindungsgemäßen Signalübertragungseinrichtung übertragen. In diesem Fall kennzeichnet sich eine vorteilhafte Ausgestaltung der Erfindung dadurch, dass in der Sendeschaltung eine weitere schaltbare Stromquelle enthalten ist, welche von einem weiteren zwischen der Sendeschaltung und der Empfangsschaltung zu übertragenden Informationssignal angesteuert wird und einen von dem Wert des weiteren Informationssignals abhängigen weiteren Strom erzeugt. Die erfindungsgemäße Übertragungseinrichtung weist eine weitere Leitung auf, über welche der weitere Strom zur Empfangsschaltung übertragen wird. Die Auswerteschaltung nimmt den über die weitere Leitung erhaltenen weiteren Strom entgegen, vergleicht ihn mit dem Referenzstrom und erzeugt ein weiteres Ausgangssignal in Abhängigkeit von dem Vergleichsergebnis.

Der besondere Vorteil der quasi-differentiellen Signalübertragung besteht also darin, dass einerseits (wie bei der differentiellen Signalübertragung) eine hohe Störungs-Unempfindlichkeit erreicht wird, und dass andererseits (wie bei der unipolaren Signalübertragung) immer nur eine Signalleitung pro weiterem übertragenen Informationssignal benötigt wird. Gegenüber der herkömmlichen unipolaren Signalübertragung kommt lediglich die eine Referenzleitung hinzu, wobei der über diese Referenzleitung übertragene Referenzstrom sämtlichen Informationssignalen als Referenz dient. Bei einer parallelen Übertragung von n Informationssignalen (d.h. einem Bus der Wortbreite n) sind daher n + 1 Leitungen erforderlich. Gegenüber einer differentiellen Signalübertragung ergibt sich eine Einsparung von n – 1 Leitungen.

Sofern die Auswerteschaltung ein weiteres Ausgangssignal erzeugt (d.h. für die Erzeugung von zumindest zwei Ausgangssignalen ausgelegt ist), kennzeichnet sich eine vorteilhafte Ausführungsform der Erfindung dadurch, dass die Auswerteschaltung eine weitere Transimpedanzstufe zur Wandlung des über die weitere Leitung erhaltenen weiteren Stroms in eine weitere Spannung und einen weiteren Vergleicher, welcher die weitere Spannung mit der Referenzspannung vergleicht und ein weiteres Ausgangssignal in Abhängigkeit von dem Vergleichsergebnis erzeugt, aufweist. Da somit auch der Leitungsabschluss der weiteren Leitung durch eine Transimpedanzstufe bewerkstelligt wird, wird auch für die weitere Leitung eine genaue Anpassung der Eingangsimpedanz der Auswerteschaltung an die Leitungsimpedanz gewährleistet.

Prinzipiell kann die erfindungsgemäße Signalübertragungseinrichtung auch für Chip-interne Bussysteme verwendet werden. Der Anwendungsschwerpunkt des erfindungsgemäßen Übertragungs- und Verbindungskonzeptes besteht jedoch in der Ansteuerung Chip-externer Schaltungen oder Geräte. Eine besonders bevorzugte Ausgestaltung der Erfindung kennzeichnet sich insofern dadurch, dass die Leitung und die Referenzleitung außerhalb eines Chips geführte Leitungen (Off-Chip-Leitungen) sind.

Eine weitere vorteilhafte Ausgestaltung der Erfindung kennzeichnet sich dadurch, dass die schaltbare Stromquelle ausgelegt ist, unabhängig von dem Wert des Informationssignals einen konstanten Strom auf Masse abfließen zu lassen. Mit anderen Worten ist der auf Masse abfließende Gesamtstrom immer derselbe, unabhängig davon, ob das über die Leitung übertragene Stromsignal den Wert 1 oder den Wert 0 aufweist. Durch diese Maßnahme wird das Auftreten eines Ground-Bounce unterdrückt.

Die Sendeschaltung ist vorzugsweise in Form eines integrierten Schaltkreises realisiert. Eine vorteilhafte Ausgestaltung der Erfindung kennzeichnet sich dann dadurch, dass die Empfangsschaltung ein Display ist. Eine solche Anordnung tritt beispielsweise bei der Ansteuerung eines Displays in einem Mobilfunkempfänger auf.

Eine andere vorteilhafte Ausgestaltung der Erfindung kennzeichnet sich dadurch, dass die Empfangsschaltung ein weiterer integrierter Schaltkreis ist. Das erfindungsgemäße Bussystem verbindet in diesem Fall zwei integrierte Schaltkreise. Derartige Verhältnisse liegen beispielsweise in einem Mobilfunkempfänger vor, in welchem typischerweise ein erster integrierter Schaltkreis die Hochfrequenz-Komponenten beinhaltet und ein über eine Schnittstelle bzw. Bussystem angebundener zweiter integrierter Schaltkreis die Basisband-Signalverarbeitung vornimmt. Das erfindungsgemäße Übertragungs- bzw. Verbindungssystem ermöglicht eine stromsparende, hochratige, abstrahlungsarme und störungsresistente Verbindung zwischen diesen beiden integrierten Schaltkreisen.

Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen näher erläutert; in diesen zeigt:

1 eine schematische Darstellung eines Bussystems gemäß dem LVDS-Standard nach dem Stand der Technik;

2 eine detailliertere Darstellung des in 1 gezeigten Bussystems nach dem Stand der Technik;

3 eine Schaltungsdarstellung des WhisperBusTM nach dem Stand der Technik;

4 eine schematische Schaltungsdarstellung eines erfindungsgemäßen Bussystems zur Übertragung eines Informationssignals;

5 eine schematische Darstellung eines erfindungsgemäßen Bussystems zur Übertragung von zwei Informationssignalen; und

6 die Implementierung des in 4 gezeigten Bussystems auf zwei Chips.

4 zeigt eine Darstellung zur Erläuterung des Grundprinzips des erfindungsgemäßen Busses. Dieser weist einen Treiber 101 auf, der über eine Datenleitung 103 und eine Referenzleitung 109 mit einem Empfänger 102 in Verbindung steht. Der Treiber 101 wird von einer Versorgungsspannung UDDTX gespeist. Der Treiber 101 weist drei Konstantstromquellen 104.1, 104.2, 104.3 sowie einen Schalter 105 auf. Sämtliche Konstantstromquellen 104.1, 104.2 und 104.3 sind mit einem Anschluss mit Masse GND (oder einem anderen Bezugspotential) verbunden. Der andere Anschluss steht bei der Konstantstromquelle 104.1 mit dem Schalter 105 in Verbindung. Bei den Konstantstromquellen 104.2 und 104.3 ist der andere Anschluss mit der Datenleitung 103 bzw. mit der Referenzleitung 109 verbunden. Die Konstantstromquellen 104.1 und 104.3 erzeugen einen Treiberstrom IT, die Konstantstromquelle 104.2 erzeugt einen Treiberstrom IT/2. Der Schalter 105 wird über ein digitales Eingangsdatensignal IN angesteuert, welches z.B. von einer auf demselben Chip vorhandenen CMOS-Schaltung (nicht dargestellt) bereitgestellt wird.

Sofern das digitale Eingangsdatensignal IN einen ersten Wert, z.B. 0, annimmt, befindet sich der Schalter 105 in einer ersten Schaltstellung, in welcher er die Betriebsspannung UDDTX über die Konstantstromquelle 104.1 mit Masse GND verbindet. In diesem Fall fließt ein Strom IT von UDDTX auf Masse. Über die Datenleitung 103 fließt ein Strom IT/2. Über die Referenzleitung fließt ein Strom IT. Da der Treiber 101 und der Empfänger 102 eine gemeinsame Masse GND aufweisen, fließt insgesamt ein Strom 2,5·IT auf die Masse GND ab.

Weist das digitale Eingangsdatensignal den Wert 1 auf, befindet sich der Schalter 105 in der in 4 dargestellten Schaltposition. In diesem Fall fließt über die Datenleitung 103 ein Strom von 1,5·IT. Über die Referenzleitung 109 fließt unverändert der Strom IT. Wiederum fließt ein Gesamtstrom von 2,5·IT über die Masse GND ab. Durch die Konstanz des Massestrom in Bezug auf die unterschiedlichen Signalausprägungen des digitalen Eingangsdatensignals IN wird der Ground-Bounce prinzipbedingt verhindert.

Der Empfänger 102 weist zwei Transimpedanz-Verstärker TIA1 und TIA2 auf. Der Aufbau jedes Transimpedanz-Verstärkers TIA1, TIA2 entspricht dem Aufbau des bereits anhand 3 erläuterten Transimpedanz-Verstärkers TIA. Insofern weisen beide Transimpedanz-Verstärker TIA1, TIA2 eine Eingangs-Impedanz RT auf, die an die Leitungsimpedanz Z0 der Datenleitung 103 bzw. 109 angepasst ist und z.B. jeweils 50 &OHgr; betragen kann. Der Transimpedanz-Verstärker TIA1 steht eingangsseitig mit der Referenzleitung 109 in Verbindung. Der Transimpedanz-Verstärker TIA2 ist eingangsseitig mit der Datenleitung 103 verbunden. Beide Transimpedanz-Verstärker TIA1, TIA2 werden über eine Versorgungsspannung UDDRX mit Leistung versorgt. Die empfängerseitige Versorgungsspannung UDDRX kann identisch mit der sendeseitigen Versorgungsspannung UDDTX sein und von einer gemeinsamen Leistungsversorgung bewirkt werden. In vielen Anwendungsfällen werden jedoch unterschiedliche Leistungsversorgungen zur Erzeugung der Versorgungsspannungen UDDTX und UDDRX vorgesehen sein.

Der Ausgang des Transimpedanz-Verstärkers TIA1 ist mit dem invertierenden Eingang eines Komparators 106 verbunden. Der nicht invertierende Eingang des Komparators 106 steht mit dem Ausgang des Transimpedanz-Verstärkers TIA2 in Verbindung. Der Komparator 106 arbeitet vorzugsweise mit einer Hysterese und erzeugt ein Ausgangssignal OUT.

Die Funktionsweise des Empfängers 102 ist wie folgt:

Sofern das digitale Eingangsdatensignal IN den Wert 0 aufweist, ist der dem Transimpedanz-Verstärker TIA2 zugeleitete Eingangsstrom IT/2 kleiner als der dem Transimpedanz-Verstärker TIA1 zugeleitete Eingangsstrom IT. In diesem Fall gibt der Transimpedanz-Verstärker TIA2 eine kleinere Spannung aus als der Transimpedanz-Verstärker TIA1. Am Ausgang OUT tritt somit ein negativer Spannungswert auf. Andernfalls, d.h. sofern das digitale Eingangsdatensignal IN den Wert 1 aufweist, ist der dem Transimpedanz-Verstärker TIA2 zugeleitete Strom 1,5·IT und damit größer als der dem Transimpedanz-Verstärker TIA1 zugeführte Strom IT. Dies bewirkt, dass nach der Strom-Spannungswandlung in den Transimpedanz-Verstärkern TIA1, TIA2 und dem Vergleich der Ausgangsspannungen der Transimpedanz-Verstärker TIA1, TIA2 durch den Komparator 106 letzterer ein Ausgangssignal OUT mit einem positiven Spannungswert erzeugt. Das wertediskrete Ausgangssignal OUT kann dann in einer auf demselben Chip bzw. in demselben Gerät wie die Empfangsschaltung realisierten weiteren Schaltung (nicht dargestellt) in geeigneter Weise weiterverarbeitet werden.

Da die Ausgangsspannungen der beiden Transimpedanz-Verstärker TIA1 und TIA2 von dem Komparator 106 differentiell verarbeitet werden, wird ein über die Datenleitung 103 und die Referenzleitung 109 eingekoppeltes Gleichtaktrauschen weitgehend eliminiert. Der in 4 dargestellte Bus ist daher gegenüber externen Einstreuungen wesentlich störungsunempfindlicher als der in 3 gezeigte WhisperBusTM.

5 zeigt ein erfindungsgemäßes Bussystem für die parallele Übertragung von zwei Informationssignalen. Gleiche oder ähnliche Komponenten wie in der 4 werden mit denselben Bezugszeichen bezeichnet.

Dem sendeseitigen Treiber 101' werden zwei digitale Eingangsdatensignale IN[0] und IN[1] zugeleitet. Der Treiber 101' weist fünf Konstantstromquellen 104.1, 104.2, 104.3, 104.4 und 104.5 auf. Der Schalter 105 wird von dem digitalen Eingangsdatensignal IN[0] gesteuert. Ein weiterer Schalter 105.1 wird von dem digitalen Eingangsdatensignal IN[1] gesteuert.

Die Anordnung der Konstantstromquellen 104.1, 104.2 und 104.3 sowie des Schalters 105 ist identisch mit der Anordnung derselben Komponenten in dem Treiber 101. Die Konstantstromquelle 104.4 erzeugt einen Treiberstrom IT, die Konstantstromquelle 104.5 stellt einen Treiberstrom der Größe IT/2 bereit. Die beiden zusätzlichen Konstantstromquellen 104.4 und 104.5 sind mit ihrem einen Anschluss mit Masse GND verbunden. Der andere Anschluss der Konstantstromquelle 104.4 steht mit dem Schalter 105.1 in Verbindung, während der andere Anschluss der Konstantstromquelle 104.5 fest mit einer weiteren Datenleitung 103.2 verbunden ist (die in 4 mit dem Bezugszeichen 103 bezeichnete Datenleitung ist in 5 mit dem Bezugszeichen 103.1 benannt).

Der Empfänger 102' weist neben den Transimpedanz-Verstärkern TIA1 und TIA2 einen dritten Transimpedanz-Verstärker TIA3 auf, welcher den über die Datenleitung 103.2 erhaltenen Strom in eine Ausgangsspannung wandelt. Darüber hinaus umfasst der Empfänger 102' neben dem bereits anhand von 4 beschriebenen Komparator 106 einen weiteren Komparator 106.1. Die Eingänge dieses Komparators 106.1 (der baugleich mit dem Komparator 106 sein kann) sind mit den Ausgängen der Transimpedanz-Verstärker TIA1 (für das Referenzsignal) und TIA3 (für das zweite Datensignal) verbunden. Die Auswertung der erhaltenen Ausgangsspannungen in dem Komparator 106.1 erfolgt analog der vorhergehenden Beschreibung bezüglich des Komparators 106. Der Komparator 106.1 gibt ein Ausgangssignal OUT[1] aus, welches sich in Abhängigkeit von dem digitalen Datensignal IN[1] ändert.

Der Eingangswiderstand RT des Transimpedanz-Verstärkers TIA3 ist ebenfalls in der bereits beschriebenen Weise an die Leitungsimpedanz der Datenleitung 103.2 angepasst. Ferner weisen auch hier der Treiber 101' und der Empfänger 102' eine gemeinsame Masse GND auf.

Ein Vergleich der 4 und 5 macht deutlich, dass beim erfindungsgemäßen Bus für die parallele Übertragung eines weiteren digitalen Datensignals lediglich eine einzige zusätzliche Datenleitung 103.2 benötigt wird. Dennoch werden beide Ausgangssignale OUT[0] und OUT[1] mittels einer differentiellen Signalauswertung gewonnen.

Es ist leicht ersichtlich, wie das in 5 dargestellte Bussystem für weitere digitale Eingangsdatensignale IN[n] zu erweitern ist. Für jedes hinzukommende digitale Eingangsdatensignal werden treiberseitig zwei zusätzliche Konstantstromquellen (mit Treiberstärken IT und IT/2) sowie ein zusätzlicher Schalter benötigt. Das Bussystem ist für die unipolare Niederstrom-Übertragung des zusätzlichen Informationssignals um eine Datenleitung zu erweitern. Empfangsseitig wird ein weiterer Transimpedanz-Verstärker zur Strom-Spannungswandlung und ein weiterer Komparator zur Ausgangssignalerzeugung benötigt. Da sämtliche Komparatoren 106, 106.1, ... gegenüber derselben Referenzspannung (Ausgangsspannung des Transimpedanz-Verstärkers TIA1) vergleichen, kann von einer "pseudo-differentiellen" Signalauswertung gesprochen werden.

Beispielsweise kann IT = 150 &mgr;A gewählt werden. In diesem Fall wird über die Referenzleitung 109 stets ein Strom von 150 &mgr;A übertragen und über die Datenleitungen 103.1, 103.2, ... je nach dem Wert des zugehörigen digitalen Eingangsdatensignals IN [0], IN [1], ... ein Strom von I0 = 75 &mgr;A oder I1 = 225 &mgr;A. D.h., der erfindungsgemäße Bus kann mit vergleichbar kleinen Stromflüssen wie der WhisperBusTM betrieben werden.

Es wird darauf hingewiesen, dass auch eine getaktete Auswertung der über die Datenleitungen 103.1, 103.2 übertragenen Stromsignale möglich ist. Der Takt für die getaktete Auswertung kann beispielsweise über eine (nicht dargestellte) Taktleitung von dem Sender zu dem Empfänger 102' übertragen werden. In diesem Fall erfolgt eine Auswertung der über die Datenleitungen 103.1, 103.2 übertragenen Ströme zu den durch den Takt vorgegebenen Zeitpunkten, z.B. an den Taktflanken des über die Taktleitung übertragenen Taktsignals.

Ferner wird darauf hingewiesen, dass die anhand der 4 und 5 erläuterte Ausführung des Empfängers 102', bei welcher Transimpedanz-Verstärker TIA1, TIA2, TIA3 und nachgeschaltete Vergleicher 106, 106.1 für die Stromauswertung verwendet werden, nicht die einzig mögliche Realisierung des erfindungsgemäßen Empfängers sind. Alternativ kann z.B. vorgesehen sein, den Vergleich der über die Leitungen 103.1, 103.2 übertragenen Ströme mit dem Referenzstrom mittels Stromkomparatoren (sogenannter "current-mode comparator") durchzuführen. Stromkomparatoren sind bekannt und werden beispielsweise in RAM Speichern und current-mode FLASH A/D Wandlern eingesetzt. Üblicherweise besteht ein Stromkomparator aus zwei Stromspiegeln und einer CMOS-Kippschaltung. Ausgangsseitig liefert ein Stromkomparator eine Spannung, die der Differenz der Eingangsströme entspricht. Im allgemeinen Fall und besonders bei der Implementierung der Erfindung mit nicht auf einem Chip realisierten Busleitungen ist die Verwendung von Transimpedanz-Verstärkern jedoch bevorzugt, da diese eine bessere Anpassbarkeit ihrer Eingangsimpedanz an unterschiedliche Leitungsimpedanzen als Stromkomparatoren ermöglichen.

Die gestrichelten Linien 101 und 102 bzw. 101' und 102' können in Bezug auf die Busleitungen 109, 103 bzw. 109, 103.1, 103.2 Chip-Grenzen und/oder Bauteilgrenzen definieren. Prinzipiell ist es jedoch auch möglich, dass die Busleitungen 109, 103 bzw. 109, 103.1, 103.2 ein Chip-internes Bussystem bilden.

6 zeigt für das in 4 dargestellte Schaltungsbeispiel in schematischer Form die Implementierung des erfindungsgemäßen Bussystems auf zwei getrennten Chips. Auf dem einen Chip befindet sich der Treiber 101. Dieser umfasst einen Versorgungsspannungsblock Bias_TX, einen Leitungstreiber TX_Ref-Signal für die Referenzleitung 109, einen Leitungstreiber TX_Signal für die Datenleitung 103 und eine Vorstufe zur Ansteuerung des Leitungstreibers TX_Signal. Dem Treiber 101 wird ein Ein/Aus-Signal disabl_TX, ein Abstimmsignal tune_TX sowie das digitale Eingangsdatensignal CMOS_IN zugeleitet. Die Versorgungsspannungsstufe Bias_TX versorgt beide Leitungstreiber TX_Ref-Signal und TX_Signal mit der Versorgungsspannung bias und die Vorstufe mit der Versorgungsspannung bias_pre. Ferner wird dem Leitungstreiber TX_Ref-Signal die Steuergröße bias_ref für die Einstellung des Referenzstroms IT mitgeteilt. Die Vorstufe dient dazu, den Datenleitungstreiber TX_Signal Datenwert-bezogen anzusteuern.

Der Empfänger 102 weist zwei baugleiche Blöcke WB_RX_pre auf, die die Transimpedanz-Verstärker TIA1 und TIA2 repräsentieren. Die Versorgungsspannung UDDRX wird durch den Versorgungsspannungsblock Bias_RX zur Verfügung gestellt. Dieser versorgt über Ausgänge bias ref, bias und bias_comp die beiden Transimpedanz-Verstärker TIA1 und TIA2 sowie den Hysteresebehafteten Komparator 106 mit geeigneten Versorgungsspannungen. Dem Komparator 106 ist ein COMS-Treiber nachgeschaltet, welcher das von dem Komparator 106 gelieferte Ausgangssignal entgegennimmt, misst und in ein geeignetes CMOS-Ausgangssignal CMOS OUT übersetzt.

Der Versorgungsspannungsblock Bias_RX weist zwei Tuning-Signaleingänge tune_RX_pre und tune_RX_comp auf, über welche die Transimpedanz-Verstärker TIA1, TIA2 bzw. der Komparator 106 abgestimmt werden können. Ferner ermöglicht ein Eingang disabl_RX die Aktivierung bzw. Deaktivierung des Empfängers 102.


Anspruch[de]
  1. Einrichtung zur leitungsgebundenen Übertragung wenigstens eines wertediskreten Informationssignals zwischen einer Sendeschaltung (101, 101') und einer Empfangsschaltung (102, 102'), mit

    – einer in der Sendeschaltung enthaltenen schaltbaren Stromquelle (104.1, 104.2, 104.3), welche von dem zu übertragenden Informationssignal (IN, IN[0]) angesteuert wird und einen von dem Wert des Informationssignals abhängigen Strom erzeugt,

    – einer Leitung (103, 103.1), über welche der Strom zur Empfangsschaltung (102, 102') übertragen wird, und

    – einer in der Empfangsschaltung (102, 102') enthaltenen Auswerteschaltung (TIA1, TIA2, 106), welche den über die Leitung (103, 103.1) erhaltenen Strom entgegennimmt,

    gekennzeichnet durch

    – eine in der Sendeschaltung (101, 101') enthaltene Referenzstromquelle (104.3) zur Erzeugung eines Referenzstroms,

    – eine Referenzleitung (109), über welche der Referenzstrom zur Empfangsschaltung (102, 102') übertragen wird, und wobei

    – die Auswerteschaltung (TIA1, TIA2, 106) den über die Referenzleitung (109) erhaltenen Referenzstrom entgegennimmt, mit dem Strom vergleicht und ein Ausgangssignal (OUT, OUT[0]) in Abhängigkeit von dem Vergleichsergebnis erzeugt.
  2. Einrichtung nach Anspruch 1,

    dadurch gekennzeichnet, dass

    die Auswerteschaltung umfasst:

    – eine Transimpedanzstufe (TIA1, TIA2, 106) zur Wandlung des über die Leitung (103, 103.1) erhaltenen Stroms in eine Spannung,

    – eine Referenz-Transimpedanzstufe (TIA1) zur Wandlung des über die Referenzleitung (109) erhaltenen Referenzstroms in die Referenzspannung, und

    – einen Vergleicher (106), welcher die Spannung mit der Referenzspannung vergleicht und das Ausgangssignal (OUT, OUT[0]) in Abhängigkeit von dem Vergleichsergebnis erzeugt.
  3. Einrichtung nach Anspruch 1,

    gekennzeichnet durch

    – eine in der Sendeschaltung (101') enthaltene schaltbare weitere Stromquelle (104.4, 104.5), welche von einem weiteren zwischen der Sendeschaltung und der Empfangsschaltung zu übertragenden Informationssignal (IN[1]) angesteuert wird und einen von dem Wert des weiteren Informationssignals (IN[1]) abhängigen weiteren Strom erzeugt,

    – eine weitere Leitung (103.2), über welche der weitere Strom zur Empfangsschaltung (102') übertragen wird, wobei

    – die Auswerteschaltung (TIA1, TIA2, TIA3, 106, 106.1) ferner den über die weitere Leitung (103.2) erhaltenen weiteren Strom entgegennimmt, mit dem Referenzstrom vergleicht und ein weiteres Ausgangssignal (OUT[1]) in Abhängigkeit von dem Vergleichsergebnis erzeugt.
  4. Einrichtung nach Anspruch 2 und 3,

    dadurch gekennzeichnet, dass

    die Auswerteschaltung (TIA1, TIA2, TIA3, 106, 106.1) ferner umfasst

    – eine weitere Transimpedanzstufe (TIA3) zur Wandlung des über die weitere Leitung (103.2) erhaltenen weiteren Stroms in eine weitere Spannung, und

    – einen weiteren Vergleicher (106.1), welcher die weitere Spannung mit der Referenzspannung vergleicht und ein weiteres Ausgangssignal (OUT[1]) in Abhängigkeit von dem Vergleichsergebnis erzeugt.
  5. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Leitung (103, 103.1, 103.2) und die Referenzleitung (109) außerhalb eines Chips geführte Leitungen sind.
  6. Einrichtung nach Anspruch einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Eingangswiderstand der Transimpedanzstufe (TIA2, TIA3) an den Leitungswiderstand der Leitung (103, 103.1, 103.2) angepasst ist.
  7. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die schaltbare Stromquelle (104.1, 104.2, 104.3, 104.4, 104.5) ausgelegt ist, unabhängig von dem Wert des Informationssignals einen konstanten Strom auf Masse abfließen zu lassen.
  8. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Sendeschaltung (101, 101') ein integrierter Schaltkreis ist.
  9. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Empfangsschaltung (102, 102') ein Display ist.
  10. Einrichtung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Empfangsschaltung (102, 102') ein weiterer integrierter Schaltkreis ist.
  11. Verfahren zur leitungsgebundenen Übertragung wenigstens eines wertediskreten Informationssignals zwischen einer Sendeschaltung (101, 101') und einer Empfangsschaltung (102, 102'), mit den Schritten:

    – Erzeugen eines von dem Wert des Informationssignals (IN, IN[0]) abhängigen Stroms in der Sendeschaltung (101, 101');

    – Übertragen des Stroms über eine Leitung (103, 103.1) zu der Empfangsschaltung (102, 102');

    gekennzeichnet durch die Schritte

    – Übertragen eines in der Sendeschaltung (101, 101') erzeugten Referenzstroms über eine Referenzleitung (109) zu der Empfangsschaltung (102, 102'); und

    – Vergleichen des Referenzstroms mit dem Strom und Erzeugen eines Ausgangssignals (OUT, OUT[0]) in Abhängigkeit von dem Vergleichsergebnis.
  12. Verfahren nach Anspruch 11,

    dadurch gekennzeichnet, dass der Vergleichsschritt die Schritte umfasst:

    – Wandeln des Stroms mittels einer in der Empfangsschaltung (102, 102') vorgesehenen Transimpedanzstufe (TIA2) in eine Spannung;

    – Wandeln des Referenzstroms mittels einer in der Empfangsschaltung (102, 102') vorgesehenen Referenz-Transimpedanzstufe (TIA1) in die Referenzspannung, und

    – Vergleichen der Spannung mit der Referenzspannung und Erzeugen des Ausgangssignals (OUT, OUT[0]) in Abhängigkeit von dem Vergleichsergebnis;
  13. Verfahren nach Anspruch 11,

    gekennzeichnet durch die Schritte:

    – Erzeugen eines von dem Wert eines weiteren Informationssignals (IN[1]) abhängigen weiteren Stroms in der Sendeschaltung (101');

    – Übertragen des weiteren Stroms über eine weitere Leitung (103.2) zu der Empfangsschaltung (102'); und

    – Vergleichen des weiteren Stroms mit dem Referenzstrom und Erzeugen eines weiteren Ausgangssignals (OUT[1]) in Abhängigkeit von dem Vergleichsergebnis.
  14. Verfahren nach Anspruch 12 und 13,

    dadurch gekennzeichnet, dass der Vergleichsschritt zur Erzeugung des weiteren Ausgangssignals (OUT[1]) die Schritte umfasst:

    – Wandeln des weiteren Stroms mittels einer in der Empfangsschaltung vorgesehenen Transimpedanzstufe (TIA3) in eine weitere Spannung; und

    – Vergleichen der weiteren Spannung mit der Referenzspannung und Erzeugen des weiteren Ausgangssignals (OUT[1]) in Abhängigkeit von dem Vergleichsergebnis.
  15. Verfahren nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, dass die Leitung (103, 103.1, 103.2) und die Referenzleitung (109) außerhalb eines Chips geführte Leitungen sind.
  16. Verfahren nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, dass der Eingangswiderstand der Transimpedanzstufe (TIA2, TIA3) an den Leitungswiderstand der Leitung (103, 103.1, 103.2) angepasst ist.
  17. Verfahren nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, dass unabhängig von dem Wert des Informationssignals ein konstanter Strom auf Masse abfließt.
  18. Verfahren nach einem der Ansprüche 11 bis 17, dadurch gekennzeichnet, dass als Sendeschaltung (101, 101') ein integrierter Schaltkreis verwendet wird.
  19. Verfahren nach einem der Ansprüche 11 bis 18, dadurch gekennzeichnet, dass als Empfangsschaltung (102, 102') ein Display verwendet wird.
  20. Verfahren nach einem der Ansprüche 11 bis 19, dadurch gekennzeichnet, dass als Empfangsschaltung (102) ein weiterer integrierter Schaltkreis verwendet wird.
Es folgen 3 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com