PatentDe  


Dokumentenidentifikation DE69923732T2 14.06.2006
EP-Veröffentlichungsnummer 0000966132
Titel Verriegelungsdetektorschaltung für eine Synchronisierungsschleife in einem QPSK Demodulator
Anmelder STMicroelectronics S.A., Montrouge, FR
Erfinder Meyer, Jacques, 38950 Saint Martin le Vinoux, FR
Vertreter Czybulka, U., Dipl.-Phys., Pat.-Anw., 81667 München
DE-Aktenzeichen 69923732
Vertragsstaaten DE, FR, GB, IT
Sprache des Dokument FR
EP-Anmeldetag 15.06.1999
EP-Aktenzeichen 994100774
EP-Offenlegungsdatum 22.12.1999
EP date of grant 16.02.2005
Veröffentlichungstag im Patentblatt 14.06.2006
IPC-Hauptklasse H04L 27/227(2006.01)A, F, I, 20051017, B, H, EP

Beschreibung[de]

Die vorliegende Erfindung bezieht sich auf einen so genannten QPSK-Demodulator („Quadrature Phase Shift Keying"), mit dem simultan zwei binäre Signale I und Q auf zwei Trägerwellen übertragen werden können, die gleiche Frequenz haben, jedoch um 90° phasenversetzt sind. Die vorliegende Erfindung bezieht sich insbesondere auf das Detektieren der Synchronisation einer internen Uhr mit der Übertragungsfrequenz der binären Signale.

In einem QPSK-Demodulator versucht man, einerseits das Paar der binären Signale, so wie es ausgesendet wurde, zu rekonstruieren und zum anderen die binären Werte des Paares der rekonstruierten Signale wiederzugewinnen.

Die vorliegende Erfindung betrifft im Wesentlichen das Wiedergewinnen der binären Werte.

Die EP-A-079576 beschreibt ein Verfahren zum Wiedergewinnen der Trägerwelle eines in der Amplitude und in der Phase durch digitale Signale modulierten Signales.

1 zeigt schematisch den Teil eines herkömmlichen QPSK-Demodulators, mit dem die binären Werte wiedergewonnen werden können. Zwei Analog-Digital-Wandler 10 erhalten ein analoges Signal Ia beziehungsweise Qa, die dem Paar der binären Signale I und Q nach einer ersten groben Demodulation entsprechen. Die Wandler 10 werden durch eine Uhr SCK mit einer Frequenz getaktet, die höher als die Übertragungsgeschwindigkeit der binären Daten durch die Signale I und Q ist.

Die Ausgänge der Analog-Digital-Wandler 10 werden an einen Interpolationsfilter 12 geliefert, mit dem ausgehend von Paaren der Signalmuster, die von den Wandlern 10 geliefert werden, die Werte (Is, Qs) entsprechend jedem Paar der übertragenen binären Werte berechnet werden.

Die Auswahl der Signalmuster Is und Qs wird durch eine zurückgestellte Uhr CKR bestimmt, die auf die Übertragung der binären Werte synchronisiert ist. Üblicherweise treten die Flanken der Uhr CKR, die die auszuwählenden Signalmuster bestimmen, zwischen zwei aufeinander folgenden Signalmustern auf. Die Lage einer Flanke der Uhr CKR zwischen zwei Signalmustern wird durch einen Koeffizienten k angegeben, der es dem Filter 12 erlaubt, den Wert des auszuwählenden Signalmusters zu interpolieren. Diese Messung ist notwendig, insbesondere wenn die Übertragungsgeschwindigkeit der binären Werte nahe an der Abtastfrequenz der Wandler 10 liegt, da die Rückstellung der Uhr CKR von Änderungen der Amplitude der ausgewählten Signalmuster abhängt.

Die Uhr CKR und der Koeffizient k werden durch einen Oszillator 14 mit digitaler Steuerung geliefert, der einen Einstellwert für die Frequenz von einer Detektierschaltung eines Synchronisationswählers 16 über die Zwischenschaltung eines Tiefpassfilters 18 empfängt. Die Fehlerdetektierschaltung 16 berechnet einen numerischen Fehlerwert ausgehend von den binären Werten Is und Qs, die von dem Interpolationsfilter 12 geliefert werden. Diese Fehlerrechenschaltung 16 kann einen unter zahlreichen Fehlerrechenalgorithmen verwenden, die in der Technik gut bekannt sind.

Mit Hilfe der Synchronisationsschleife, die durch die Elemente 12 bis 18 gebildet wird, wird die Uhr CKR auf die Übertragung der binären Werte synchronisiert. Diese binären Werte können auch über eine grobe Demodulation geliefert werden. Hieraus resultiert, dass die Trägerwelle nicht vollständig in den übertragenen Signalen unterdrückt ist, und dass der Vektor der Komponenten Is und Qs sich mit einer Frequenz gleich der Fehlerfrequenz der Demodulation dreht. Dieser Fehler wird durch eine Drehkorrekturschaltung unterdrückt, die, wie gestrichelt angedeutet, zwischen dem Filter 12 und die Fehlerdetektierschaltung 16 oder weiter stromaufwärts platziert werden kann.

Ein Problem, das sich bei einem solchen Demodulator stellt, ist, dass die Übertragungsgeschwindigkeit der binären Werte in großen Bereichen variieren kann, sodass die Synchronisationsschleife generell nicht in der Lage ist, sich nach einer Änderung der Übertragungsgeschwindigkeit neu zu resynchronisieren. Um zu einer Synchronisation zu gelangen, führt man üblicherweise aufeinander folgende Versuche mit unterschiedlichen Frequenzen aus und verwendet einen Verriegelungsdetektor, um anzuzeigen, dass die richtige Frequenz gefunden worden ist.

Ein erster Typ eines herkömmlichen Verriegelungsdetektors verwendet das Fehlersignal der Synchronisation, das durch die Schaltung 16 geliefert wird, und zeigt eine Verriegelung an, wenn dieser Fehler kleiner als ein Schwellenwert wird. Wenn jedoch die Empfangsbedingungen schlecht sind, kann es eintreten, dass keine signifikante Differenz zwischen einem Fehlersignal eines verriegelten Systemes und demjenigen eines nicht verriegelten Systemes vorliegt.

Um dieses Problem zu vermeiden, verwendet ein weiterer Typ eines Verriegelungsdetektors einen Algorithmus zur Analyse der Stabilität der momentanen Frequenz. Jedoch ist diese Analyse alleine nicht zuverlässig und verlangt eine Bestätigung durch zahlreiche Überprüfungen, was diese Lösung insbesondere komplex und langsam im Betrieb macht.

Eine Aufgabe der vorliegenden Erfindung ist es, eine Detektierung einer Verriegelung anzugeben, die schnell reagiert und die selbst bei schlechten Empfangsbedingungen zuverlässig ist.

Diese Aufgabe wird durch ein Verfahren zum Detektieren einer Verriegelung einer Schleife zur Synchronisation einer internen Uhr mit der Übertragung von Wertepaaren gelöst, die bei einer QPSK-Demodulation geliefert werden. Es umfasst die Schritte, die darin bestehen, den Modul jedes Vektors, der als Komponenten die beiden Werte eines jeden Paares aufweist, zu berechnen, den Modul mit einer Schwelle zu vergleichen, die kleiner als ein theoretischer Modul ist; und die Verriegelungsbedingung als Funktion des Verhältnisses der Module, die größer oder kleiner als die Schwelle gefunden wurden, zu der Anzahl der ermittelten Module zu bestimmen.

Gemäß einer Ausführungsform der vorliegenden Erfindung weist das Verfahren die Schritte auf, die darin bestehen, die Schwelle um einen vorbestimmten Wert A zu erhöhen, wenn der Modul größer als die Schwelle ist; die Schwelle um einen vorbestimmten Wert B zu verringern, der größer als der Wert A ist, wenn der Modul kleiner als die Schwelle ist; und die Verriegelungsbedingung auf der Grundlage des Wertes der Schwelle, der für eine vorbestimmte Anzahl von Wertepaaren erhalten worden ist, zu bestimmen.

Gemäß einer Ausführungsform der vorliegenden Erfindung ist eine Verriegelungsbedingung detektiert, wenn die Schwelle größer als ein konstanter Grenzwert ist.

Gemäß einer Ausführungsform der vorliegenden Erfindung ist eine Verriegelungsbedingung darüber hinaus detektiert, wenn die Schwelle kleiner als der Grenzwert ist und eine erzwungene Variierung der Frequenz der internen Uhr eine signifikante Absenkung der Schwelle verursacht.

Die vorliegende Erfindung betrifft ebenfalls eine Schaltung zum Detektieren einer Verriegelung einer Synchronisationsschleife einer inneren Uhr bei einer Übertragung von Wertepaaren, die von einer QPSK-Demodulation stammen, wobei eine Schaltung zum Berechen des Moduls eines jeden Vektors vorgesehen ist, der als Komponenten die beiden Werte eines jeden Paares hat; ein Speicher vorgesehen ist, der eine Schwelle enthält; ein Komparator zum Vergleichen der in dem Speicher enthaltenen Schwelle mit dem durch die Rechenschaltung gelieferten Modul vorgesehen ist; Einrichten zum Anheben des Inhaltes des Speichers um einen vorbestimmten Wert A vorgesehen sind, wenn der Modul größer als die Schwelle ist, und zum Absenken des Inhaltes des Speichers um einen vorbestimmten Wert B, der größer als der Wert A ist, wenn der Modul kleiner als die Schwelle ist; und eine Schaltung zur Analyse der in dem Speicher enthaltenen Schwelle vorgesehen ist, um die Verriegelungsbedingung zu bestimmen.

Gemäß einer Ausführungsform der vorliegenden Erfindung sind die Werte A und B so gewählt, dass das Verhältnis A/A + B gleich der gewünschten Wahrscheinlichkeit ist, dass der Modul kleiner als die Schwelle ist.

Diese und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden detailliert in der folgenden nicht beschränkenden Beschreibung von speziellen Ausführungsbeispielen in Bezug auf die beigefügten Figuren ausgeführt unter denen:

1, die bereits beschrieben wurde, schematisch einen Teil eines herkömmlichen QPSK-Demolators zum Wiedergewinnen der Übertragungsfrequenz der modulierten Signale darstellt;

2 eine Konstellation von vier Punkten entsprechend den theoretischen Werten, die durch ein mit QPSK moduliertes Signalübertragbar sind, sowie Bereiche darstellt, in denen mögliche Punkte bei realen Bedingungen auftreten;

3 die Verteilung der Entfernungen der Konstellationspunkte zum Ursprung in dem Fall darstellt, in dem ein System verriegelt ist, beziehungsweise in dem Fall eines nicht verriegelten Systemes;

4 schematisch eine Ausführungsform eines Verriegelungsdetektors gemäß der Erfindung darstellt; und

5 Bereiche zeigt, in denen eine Verriegelung und eine Nicht-Verriegelung gleich wahrscheinlich sind, als Funktion des Signal-Rausch-Verhältnisses der Übertragung und eines Referenzabstandes zum Ursprung der Konstellationspunkte.

2 stellt eine Konstellation von vier Punkten P1 bis P4 dar, die die vier theoretisch möglichen Kombinationen des Wertepaares (Is, Qs) illustrieren, das von einem QPSK-Demodulator entsprechend 1 geliefert wurde. Die Punkte P1 bis P4, die in einem realen System erscheinen, sind wesentlich weiter als die Punkte in 2 voneinander entfernt, wenn das System gestört wird oder fern der Verriegelungsbedingung ist. Die realen Punkte haben eine maximale Auftrittswahrscheinlichkeit in den in 2 schraffierten Bereichen.

Die vorliegende Erfindung basiert auf einer Analyse der Positionen der Punkte bei der Konstellation eines realen Systems. Wenn das System verriegelt ist und die Signale einer adäquaten Korrektur der Drehung unterworfen werden, gibt es für die Punkte eine hohe Wahrscheinlichkeit, in der Nachbarschaft der theoretischen Punkte zu erscheinen, wobei diese Wahrscheinlichkeit abnimmt, wenn sich das Signal-Rausch-Verhältnis der Übertragung verschlechtert.

Wenn die Drehung nicht korrigiert wird. Gibt es für die Punkte eine höhere Wahrscheinlichkeit, in einer festen Distanz von dem Ursprung zu erscheinen.

Wenn das System nicht verriegelt ist, zerstreuen sich die Punkte so, dass sie eine relativ erhöhte Wahrscheinlichkeit haben, in der Nähe des Ursprungs der Konstellation zu erscheinen.

3 stellt in der durchgezogenen Linie ein Beispiel der Verteilung der Entfernungen r von dem Ursprung der Punkte der Konstellation für ein verriegeltes System, und gestrichelt die gleiche Verteilung für ein nicht verriegeltes System dar. Die Entfernung 100 entspricht der theoretischen Entfernung. Man sieht hier sehr klar, dass die Wahrscheinlichkeit des Auftauchens von Punkten nahe dem Ursprung für das nicht verriegelte System signifikant höher ist. Gemäß der vorliegenden Erfindung beobachtet man eine ausreichende Anzahl von aufeinander folgenden Punkten und betrachtet das System als verriegelt, wenn die Verteilung der Punkte nahe dem Ursprung kleiner als eine Schwelle ist.

Man könnte hierfür eine feste Schwelle nehmen. Jedoch zeigt es sich, dass die in 3 dargestellten Verteilungen als Funktion des Signal-Rausch-Verhältnisses der Übertragung sind. Insbesondere verbreitern sich die Verteilungen und werden abgeflacht, wenn das Rauschen zunimmt, sodass eine Schwelle, die für ein gegebenes Signal-Rausch-Verhältnis ausreichend ist, nicht mehr für ein anderes Signal-Rausch-Verhältnis ausreicht. Darüber hinaus ist das Signal-Rausch-Verhältnis a priori nicht bekannt.

4 zeigt schematisch ein Ausführungsbeispiel der Schaltung zum Detektieren der Verriegelung gemäß der Erfindung, die die Nachteile, die mit einem unbekannten Signal-Rausch-Verhältnis verbunden sind, vermeidet. Eine Schaltung 20 empfängt das Wertepaar Is und Qs, das durch den Demodulator (1) geliefert wird, und berechnet den Modul r des Vektors, der als Komponenten die Werte Is und Qs hat. Damit ist der Wert r die Entfernung zu dem Ursprung der Konstellation des Punktes entsprechend den Werten Is und Qs. Ein Komparator 22 vergleicht diese Entfernung r mit einer Schwellenentfernung rth, die in einem Speicher 24 abgelegt ist. Der Inhalt des Speichers 24, das heißt damit die Schwellenentfernung rth, wird als Funktion des Ergebnisses dieses Vergleiches modifiziert. Insbesondere wird der Inhalt des Speichers 24 um einen Wert A erhöht, wenn die Entfernung r größer als die Schwellenentfernung rth ist. Im gegenteiligen Fall wird der Inhalt um einen Wert B erniedrigt, der größer als A ist. Hierfür ersetzt ein Addierer 26 den aktuellen Inhalt des Speichers 24 durch die Summe dieses Inhaltes und des Ausganges eines Multiplexers 28. Der Multiplexer 28 empfängt den Wert A über einen ersten Eingang und den Wert -B über einen zweiten Eingang. Der Komparator 22 steuert den Multiplexer 28, um den Wert A oder -B adäquat auszuwählen.

Nachdem eine ausreichende Anzahl von Punkten ausgewertet ist, wird mit dieser Konfiguration die Schwelle rth auf einen Wert eingestellt, sodass der Anteil der Entfernungen r, die unterhalb der Schwelle rth liegend gefunden wurden, gleich A/A + B ist. Anders ausgedrückt wird die Schwelle rth automatisch auf einen Wert eingestellt, sodass die Wahrscheinlichkeit, eine Entfernung kleiner als die Schwelle rth vorzufinden, gleich dem Verhältnis A/A + B ist.

Eine Schaltung 30 analysiert die Entwicklung der Schwelle, die in dem Speicher 24 enthalten ist und aktiviert ein Verriegelungssignal LCK, wenn diese Schwelle mit speziellen Kriterien korrespondiert, die weiter unten beschrieben sind.

5 zeigt zwei Bänder für eine gleiche Wahrscheinlichkeit als Funktion des Signal-Rausch-Verhältnisses bei der Übertragung, wobei das eine Band I einem verriegelten System und das andere Band II einem nicht verriegelten System zugeordnet ist. Jedes Band für eine gleiche Wahrscheinlichkeit entspricht einer konstanten, durch die Inkremente A und B bestimmten Wahrscheinlichkeit und liefert, für ein gegebenes Signal-Rausch-Verhältnis, den Bereich, in dem sich die Schwelle rth einstellen muss. Die beispielhaft in 5 dargestellten Dimensionen entsprechen einer Wahrscheinlichkeit von 1/16, damit die Entfernung r kleiner als die Schwelle rth ist.

Man sieht in dieser 5, dass es praktisch sicher ist, dass das System verriegelt ist, wenn die Schwelle rth sich auf einen Wert oberhalb von 50 einstellt. Somit aktiviert die Analyseschaltung 30 das Verriegelungssignal LCK, wenn die Schwelle rth größer als 50 wird. Man sieht ebenfalls, dass es praktisch sicher ist, dass das System nicht verriegelt ist, wenn die Schwelle rth sich auf einen Wert unterhalb von 50 einstellt.

Es bleibt ein gewisser unsicherer Bereich zwischen 40 und 50. Tatsächlich kann in diesem Bereich die gleiche Schwelle einem verriegelten Zustand mit einem niedrigen Signal-Rausch-Verhältnis zugeordnet werden und einem nicht verriegelten Zustand mit einem höheren Signal-Rausch-Verhältnis. 5 zeigt dieses durch zwei Punkte beim gleichen Schwellenwert 45 und von denen der eine, P5, bei einem Signal-Rausch-Verhältnis kleiner als 3 dB liegt und der andere, P6, bei einem Signal-Rausch-Verhalten im Bereich von 5,6 dB. In einem solchen zweifelhaften Fall reicht es aus, dass die Analyseschaltung 30 die Frequenz des Oszillators 14 (1) auf einen gegenüber dem momentanen Wert geringfügig unterschiedlichen Wert einstellt und von neuem die Schwelle rth ermittelt.

Wenn sich die Schwelle rth nur wenig bewegt, bedeutet dieses, dass sich der Zustand des Systemes nicht ändert. Das System kann somit nur nicht verriegelt sein. Die Schwelle rth verbleibt in den Grenzen des Bandes II. Es ist nur wenig wahrscheinlich, dass bei Ausüben eines beliebigen Frequenzsprunges ein Übergang von einem nicht verriegelten Zustand in einen verriegelten Zustand erfolgt und daher der Punkt P6 nach einer Änderung der Frequenz in das Band I übergeht.

Wenn im Gegensatz hierzu die Schwelle rth sich signifikant nach einer Frequenzänderung erniedrigt, zeigt dieses, dass der Funktionszustand des Systems sich geändert hat, zum Beispiel, dass das System aus dem verriegelten Zustand in den nicht verriegelten Zustand übergegangen ist. Dieses ist in 5 durch einen Punkt P7 für eine Schwelle unterhalb von 40 gezeigt. In diesem Fall stellt die Schaltung 30 die initiale Frequenz wieder her und aktiviert das Verriegelungssignal LCK.

Gute Ergebnisse werden bei einem Verhältnis A/A + B zwischen 1/20 und 1/10 erhalten. Für kleine Werte des Verhältnisses wächst das Band II stärker an als für erhöhte Werte, wobei das Band I weniger ansteigt und breiter wird.

Es sei darauf hingewiesen, dass die Rechenschaltung 20 die Werte Is und Qs sofort am Ausgang des Interpolationsfilters 12 empfangen kann, jedoch auch nach einer Korrektur der Drehung. Tatsächlich hat der Fehler der Drehung keinen Einfluss auf die Berechnungen der Entfernung.

Eine Detektion der Verriegelung gemäß der Erfindung erfordert die Beobachtung einer ausreichend hohen Anzahl von Punkten, und zwar einigen Tausend, um repräsentativ für den Funktionszustand zu sein, jedoch bleibt diese Anzahl von Punkten deutlich kleiner als die, die herkömmliche Lösungen erfordern, nämlich einige Zehntausende.


Anspruch[de]
  1. Verfahren zum Detektieren einer Verriegelung einer Synchronisationsschleife einer internen Uhr (CKR) bei der Übertragung von Wertepaaren (Is, Qs), die bei einer QPSK-Demodulation geliefert werden, dadurch gekennzeichnet, dass es die folgenden Schritte aufweist:

    – Berechnen des Moduls (r) jedes Vektors, der als Komponenten die beiden Werte eines jeden Paares aufweist;

    – Vergleichen des Modules mit einer Schwelle (rth), die kleiner als ein theoretischer Modul ist; und

    – Bestimmen der Verriegelungsbedingung als Funktion des Verhältnisses der Module, die größer oder kleiner als die Schwelle gefunden wurden, zu der Anzahl der ermittelten Module.
  2. Verfahren zum Detektieren einer Verriegelung nach Anspruch 1, dadurch gekennzeichnet, dass es die folgenden Schritte aufweist:

    – Erhöhen der Schwelle um einen vorbestimmten Wert A, wenn der Modul größer als die Schwelle ist;

    – Verringern der Schwelle um einen vorbestimmten Wert B, der größer als der Wert A ist, wenn der Modul kleiner als die Schwelle ist; und

    – Bestimmen der Verriegelungsbedingung ausgehend von dem Wert der Schwelle, der für eine vorbestimmte Anzahl von Wertepaaren erhalten worden ist.
  3. Verfahren zum Detektieren einer Verriegelung nach Anspruch 2, dadurch gekennzeichnet, dass die Werte A und B so gewählt werden, dass das Verhältnis A/A + B gleich der gewünschten Wahrscheinlichkeit ist, dass das Modul kleiner als der Wert der erhaltenen Schwelle ist.
  4. Verfahren zum Detektieren einer Verriegelung nach Anspruch 2, dadurch gekennzeichnet, dass eine Verriegelungsbedingung detektiert wird, wenn die Schwelle größer als ein konstanter Grenzwert ist.
  5. Verfahren zum Detektieren einer Verriegelung nach Anspruch 4, dadurch gekennzeichnet, dass eine Verriegelungsbedingung darüber hinaus detektiert wird, wenn die Schwelle kleiner als der Grenzwert ist und eine erzwungene Variierung der Frequenz der internen Uhr eine signifikante Absenkung der Schwelle verursacht.
  6. Schaltung zum Detektieren einer Verriegelung einer Synchronisationsschleife einer internen Uhr (CKR) bei einer Übermittlung von Wertepaaren (Is, Qs), die von einer QPSK-Demodulation stammen, dadurch gekennzeichnet, dass sie aufweist.

    – eine Schaltung (20) zum Berechnen des Moduls (r) eines jeden Vektors, der als Komponenten die beiden Werte (Is, Qs) eines jeden Paares hat;

    – einen Speicher (24), der eine Schwelle (rth) enthält;

    – einen Komparator (22) zum Vergleichen der in dem Speicher enthaltenen Schwelle mit dem durch die Rechenschaltung gelieferten Modul;

    – Einrichtungen (26, 28) zum Anheben des Inhaltes des Speichers um einen vorbestimmten Wert A, wenn der Modul größer als die Schwelle ist, und zum Absenken des Inhaltes des Speichers um einen vorbestimmten Wert B, der größer als der Wert A ist, wenn der Modul kleiner als die Schwelle ist; und

    – eine Schaltung (30) zur Analyse der in dem Speicher enthaltenen Schwelle, um die Verriegelungsbedingung zu bestimmen.
  7. Schaltung zum Detektieren einer Verriegelung nach Anspruch 6, dadurch gekennzeichnet, dass die Werte A und B so gewählt sind, dass das Verhältnis A/A + B gleich der gewünschten Wahrscheinlichkeit ist, dass der Modul kleiner als die Schwelle ist.
Es folgen 2 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com