PatentDe  


Dokumentenidentifikation DE102004041553B4 29.06.2006
Titel Testverfahren zum Bestimmen der Verdrahtung von Schaltungsträgern mit darauf angeordneten Bauelementen
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Versen, Martin, 81669 München, DE;
Kliewer, Jörg, 81737 München, DE
Vertreter PAe Reinhard, Skuhra, Weise & Partner GbR, 80801 München
DE-Anmeldedatum 27.08.2004
DE-Aktenzeichen 102004041553
Offenlegungstag 06.04.2006
Veröffentlichungstag der Patenterteilung 29.06.2006
Veröffentlichungstag im Patentblatt 29.06.2006
IPC-Hauptklasse G11C 29/56(2006.01)A, F, I, 20051219, B, H, DE

Beschreibung[de]

Die Erfindung betrifft ein Testverfahren zum Bestimmen der Verdrahtung eines Schaltungsträgers mit mindestens einem darauf angeordneten Bauelement, wobei Anschlüsse des Bauelements mit Anschlüssen des Schaltungsträgers verdrahtet sind. Ferner betrifft die Erfindung ein Speichermodultestsystem zur Durchführung des Verfahrens an Speichermodulen mit darauf angeordneten Speicherbausteinen.

Elektronische Bauelemente oder integrierte Schaltungen, wie zum Beispiel Speicherbausteine, sind in der Regel auf Schaltungsträgern, wie zum Beispiel Platinen oder Modulen untergebracht, welche dann flexibel beispielsweise in PCs eingesetzt werden können und über standardisierte Anschlüsse verfügen.

In der DE 100 05 161 A1 ist ein Verfahren beschrieben, wie die elektrischen Verbindungen zwischen Lötaugen auf einer Leiterplatte und Anschlüssen einer darauf montierten Halbleiterspeicheranordnung beurteilt werden können. Dazu ist eine Steuerschaltung vorgesehen, die über Verbindungsteile, beispielsweise Lötaugen, der entsprechenden Halbleiterschaltungsanordnung Eingabemuster zuführt und Ausgabemuster von der Halbleiterschaltungsanordnung empfängt. Gemäß der DE 100 05 161 A1 wird beispielsweise einem Flash-Speicher ein Eingabemuster zugeführt und ein Ausgabemuster an einen Speichercontroller ausgegeben, der daraus die elektrischen Verbindungen des Flash-Speichers mit der Leiterplatte bewertet.

Um Testmodi für SDRAM-Speicher zu implementieren, wurde eine SCITT-Technologie (Static Component Interconnect Test Technology) entwickelt, bei der XOR- und XNOR-Gatter eingesetzt werden, die komplexe Schaltungseigenschaften der Speicher in einem Testmodus überbrücken. Dies ist bispielsweise in A.

Biewenga et al. „Static Component Interconnect Test Technology (SCITT) – a new technology for assembly testing" in IEEE International Test Conference 1999, Seiten 439–448 beschrieben. Auch in der US 6,345,372 B1 sind Verfahren beschrieben, wie die Verbindungen zwischen Speichermodulen mit Speicherbausteinen und in weiteren Schaltungsanordnungen vorgehaltenen Adress-, Steuer- und Datenbussen überprüft werden können. Dazu werden bestimmte Bit-Testmuster generiert, die Adress- und Datenbusverbindungen prüfen.

Insbesondere sind Speichermodule mit Speicherbausteinen bekannt. Bevor jedoch Speichermodule ausgeliefert werden, muss die Funktionalität der eingesetzten Bauelemente bzw. Speicherchips durch Tests während der Fertigung überprüft werden. Bei solchen Speichertests werden Adress- und Datensequenzen von einem Speichertester eingeschrieben und ausgelesen, wodurch Fehler innerhalb der Bausteine erkannt werden können. Beispielsweise werden elektrische Kopplungen zwischen Daten oder Wortleitungen durch Einschreiben entsprechender Datenmuster und anschließendes Auslesen durch den Speichertester erkannt.

Die 1 zeigt beispielhaft einen Speicherbaustein 1, welcher ein Speicherzellenfeld 2 mit Wort- und Bitleitungen 3, 4 aufweist. Die Bitleitungen oder Datenleitungen 4 werden durch Zellfeldverstärker 5 getrieben. In der 1 sind beispielhaft vier Bitleitungen 4-1, 4-2, 4-3, 4-4 dargestellt, welche an Anschlüsse 6-1, 6-2, 6-3, 6-4 des Speicherbausteins geführt sind. Diese Bitleitungen bzw. Datenleitungen dienen der Ein- und Ausgabe von Daten. Die Schreib-/Lesezugriffe auf einen derartigen Speicherchip werden durch weitere Steuersignale, die an weitere Anschlüsse 7, 8, 9 des Speicherchips 1 eingekoppelt werden, gesteuert. Bei der Herstellung der Speicherchips 1 ist die Zuordnung der Datenleitungen 4 an die Datenanschlüsse des Speicherchips 6-1, 6-2, 6-3, 6-4 bekannt. Dies ist erforderlich, um bestimmte Testmuster in das Speicherzellenfeld einzuschreiben.

Beispielsweise ist in der DE 102 03 570 A1 ein Verfahren zur Überprüfung elektrischer Verbindungen zwischen einem Speichermodul und einem darauf angeordneten Halbleiterspeicherbaustein beschrieben. Die DE 102 58 199 A1 erläutert ebenfalls ein Verfahren zum Testen von Speicherbauelementen auf Speichermodulen.

Die 2 zeigt beispielhaft ein Speichermodul 10 mit vier Speicherchips 11, 12, 13, 14 die jeweils Datenanschlüsse 15, 16, 17, 18 aufweisen, welche mit Datenanschlüssen 19, 20, 21, 22 des Speichermoduls 10 verdrahtet sind. Häufig ist die genaue Verdrahtung unbekannt, was durch die Blöcke 23, 24, 25, welche eine unbekannte Vertauschung bzw. ein unbekanntes Scrambling der Verdrahtung bewirkt, dargestellt ist. Um bestimmte Prüfmuster für das Testen der auf dem Speichermodul 10 eingesetzten Speicherbausteine 11, 12, 13, 14 in die entsprechenden Speicherzellenfelder einzuschreiben, ist allerdings die genaue Kenntnis der Verdrahtung zwischen den Datenanschlüssen der Speicherbausteine 11, 12, 13, 14 mit den Datenanschlüssen 19, 20, 21, 22 des Moduls 10 notwendig. Ist beispielsweise die Dokumentation über diese Verdrahtung fehlerhaft oder gänzlich unbekannt, können benachbarte Daten- bzw. Bitleitungen nicht gezielt angesteuert werden, was für Tests, die Kopplungen zwischen Speicherzellen prüfen, notwendig ist.

Für den Betrieb des Speichermoduls ist die genaue Kenntnis der Position der Datenleitungen in den jeweiligen Speicherchips 11, 12, 13, 14 nicht notwendig, da für das Speichern und Auslesen die Position der Speicherzellen keine Rolle spielt. Um die Funktionalität des Speichermoduls 10 zu testen und damit auch beispielsweise Kopplungen zwischen Datenleitungen in den eingesetzten Speicherchips 11, 12, 13, 14 zu prüfen, müssen die internen Datenleitungen der Speicherchips 11, 12, 13, 14 jedoch gezielt ansteuerbar sein, d.h. die Verdrahtung zwischen den Speicherbausteinanschlüssen 15, 16, 17, 18 und den Modulanschlüssen 19, 20, 21, 22 muss bekannt sein. Denn nur dann sind entsprechende Prüfmuster für die Speicherzellenfelder anlegbar.

Es ist daher eine Aufgabe der vorliegenden Erfindung ein Testverfahren zu schaffen zum Bestimmen der Verdrahtung von Schaltungsträgern mit darauf angeordneten Bauelementen, welches insbesondere geeignet ist, Datenanschlüsse von Speichermodulen entsprechenden internen Datenleitungen von auf dem Speichermodul angeordneten Speicherbausteinen zuzuordnen.

Diese Aufgabe wird durch ein Testverfahren gemäß dem Anspruch 1 gelöst. Ferner schafft die Erfindung ein Speichermodultestsystem mit den Merkmalen des Patentanspruchs 10.

Demgemäß ist ein Testverfahren zum Bestimmen einer Verdrahtung eines Schaltungsträgers mit mindestens einem darauf angeordneten Bauelement vorgesehen, wobei interne Leitungen des Bauelementes in einer vorgegebenen Reihenfolge an Bauelementeanschlüsse verbunden sind, und wobei die Bauelementeanschlüsse mit Anschlüssen des Schaltungsträgers verdrahtet sind. Es weist die folgenden Verfahrensschritte auf:

  • (a) Anlegen jeweils eines vorgegebenen Testsignals an jede interne Leitung des Bauelementes mittels eines in dem Bauelement integrierten steuerbaren Testsignalgenerators;
  • (b) Abgreifen von an den Anschlüssen des Schaltungsträgers anliegenden Ausgangssignalen; und
  • (c) Identifizieren der jeweils abgegriffenen Ausgangssignale mit den entsprechenden an den internen Leitungen des Bauelementes angelegten Testsignalen mittels einer externen Testvorrichtung zum Bestimmen der Verdrahtung zwischen den Bauelementanschlüssen und Schaltungsträgeranschlüssen.

Die erfinderische Grundidee besteht im Wesentlichen darin, bausteinintern durch einen Testsignalgenerator über die internen Leitungen des Bauelementes Signale an die Anschlüsse des Bauelementes zu liefern, welche über die Verdrahtung des Bauelementes mit dem Schaltungsträger bzw. den Schaltungsträgeranschlüssen an eine externe Testvorrichtung geführt wird. Diese wertet unter Ausnutzung der bekannten Vorgaben für die intern generierten Testsignale die entsprechenden Ausgangssignale an den Bauelementeanschlüssen aus und identifiziert so zu jedem Schaltungsträgeranschluss einen entsprechenden Bauelementeanschluss bzw. somit die internen Leitungen des Bauelements, welche beispielsweise Datenleitungen sein können.

In einer bevorzugten Ausführungsform des Testverfahrens ist jedem Bauelementeanschluss ein vorbestimmter Testsignalpegel zugeordnet, und jedem an einem Schaltungsträgeranschluss abgegriffenen Signalpegel eines Ausgangssignals, welches gleich dem Testsignalpegel ist, wird ein entsprechender Bauelementeanschluss zugeordnet. Der Vorteil bei einer Anzahl von Testsignalpegeln, die identisch mit der Anzahl der zu bestimmenden Verdrahtungen ist, besteht darin, dass nur ein Verfahrensdurchlauf notwendig ist, um den Schaltungsträgeranschlüssen ihre Bauelementeanschlüsse zuzuordnen.

In einer bevorzugten Weiterbildung des erfindungsgemäßen Verfahrens weist das Bauelement erste und zweite interne Leitungen auf, die an erste und zweite Anschlüsse des Bauelementes in einer vorgegebenen Reihenfolge verbunden sind. Ferner wird der interne Testsignalgenerator zum Anlegen von internen Testsignalen an die ersten internen Leitungen mittels der zweiten internen Leitungen angesteuert. Die ersten und zweiten Anschlüsse des Bauelementes sind mit ersten und zweiten Anschlüssen des Schaltungsträgers verdrahtet. Dabei sind die folgenden Verfahrensschritte vorgesehen:

  • (i) Aktivieren des Testsignalgenerators über an die zweiten Anschlüsse des Schaltungsträgers angelegte Steuersignale;
  • (ii) Anlegen eines jeweiligen vorgegebenen internen Testsignals an jede der ersten internen Leitungen;
  • (iii) Abgreifen der entsprechenden Ausgangssignale an den ersten Anschlüssen des Schaltungsträgers; und
  • (iv) Bestimmen der Verdrahtung zwischen den ersten Bauelementeanschlüssen und den ersten Schaltungsträgeranschlüssen durch Identifizieren der abgegriffenen Ausgangssignale mit den entsprechenden an die ersten internen Leitungen angelegten Testsignale.

Vorteilhafterweise ist das Bauelement ein Speicherbaustein und der Schaltungsträger ein Speichermodul. Dann sind beispielsweise die ersten internen Leitungen einer Wortleitung zugeordnete Daten- oder Bitleitungen. Eine externe Speichertestvorrichtung ist bevorzugt über Speichermodulanschlüsse an das Speichermodul gekoppelt und greift die Ausgangssignale ab, wertet diese aus und steuert den internen Testsignalgenerator.

In einer Weiterbildung des erfindungsgemäßen Testverfahrens werden durch das Anlegen der internen Testsignale vorgegebene Testdaten in den Speicherbaustein eingeschrieben, der Testsignalgenerator wird vor dem Abgreifen der Ausgangssignale deaktiviert, und durch das Abgreifen der Ausgangssignale durch die Speichertestvorrichtung werden die eingelesenen Testdaten ausgelesen. Dabei bestimmt die Speichertestvorrichtung durch Vergleichen der ausgelesenen Daten mit den vorgegebenen Testdaten die Verdrahtung.

Da häufig bereits Testsignalgeneratoren in Speicherbausteinen vorgesehen sind, um den Baustein selbst auf seine Funktionalität zu prüfen, bietet sich diese Weiterbildung besonders an, auch die Verdrahtung des Speicherbausteins mit dem Speichermodul zu bestimmen. Die erfindungsgemäße Kombination der internen Testmuster- bzw. Testdatengenerierung durch den Testsignalgenerator und das Auslesen der Daten durch eine externe Speichertestvorrichtung ermöglicht eine einfache Zuordnung der Speichermodulanschlüsse an die internen Daten- oder Bitleitungen des Bausteins.

In einer Variante des Testverfahrens werden die Verfahrensschritte mit unterschiedlichen Testdaten zyklisch wiederholt, wobei in jedem Testzyklus jeweils an eine der internen Datenleitungen ein erster logischer Pegel angelegt wird, und an die übrigen internen Datenleitungen ein zweiter logischer Pegel angelegt wird. So wird jeder internen Datenleitung jeweils ein externer Speichermodulanschluss zugeordnet. Beispielsweise kann nacheinander an jede Datenleitung, d.h. pro Testzyklus, jeweils ein logischer High-Pegel angelegt werden, was dem Einschreiben eines Bits entspricht und anschließend über die externe Speichertestvorrichtung ausgelesen werden. So wird pro Testzyklus jeweils eine Verdrahtung zwischen einer internen Datenleitung und einem externen Speichermodulanschluss erkannt.

In einer bevorzugten Weiterbildung ist der Testsignalgenerator ein ACTM-Testmustergenerator, welcher über die zweiten internen Leitungen programmierbar ist. ACTM-Testmustergeneratoren werden bereits zum Speicherbausteintest in DDR1- oder DDR2-Speicherbausteinen eingesetzt und können vorteilhaft über Adress- und Steuerleitungen programmiert werden. Erfindungsgemäß werden diese Testmustergeneratoren zusätzlich verwendet, um die Verdrahtung der Speichermodule festzustellen.

Die Erfindung schafft ferner ein Testsystem für Speichermodule mit:

  • (a) einem Speichermodul mit externen Speichermodulanschlüssen;
  • (b) mindestens einem auf dem Speichermodul angeordneten Speicherbaustein mit Speicherbausteindatenanschlüssen und Speicherbausteinsteueranschlüssen, an denen in einer vorgegebenen Reihenfolge interne Datenleitungen und interne Steuerleitungen des Speicherbausteins verbunden sind, wobei der Speicherbaustein einen integrierten steuerbaren Testsignalgenerator aufweist, der an die internen Speicherbausteindatenleitungen zum Anlegen von Testsignalen verbunden ist, und an die internen Steuerleitungen zum Entgegennehmen und Ausgeben von Steuersignalen verbunden ist, wobei die Speicherbausteindatenanschlüsse mit Moduldatenanschlüssen und die Speicherbausteinsteueranschlüsse mit Modulsteueranschlüssen verdrahtet sind; und mit
  • (c) einer externen Speichertestvorrichtung, welche an die Modulanschlüsse gekoppelt ist, zum Anlegen von Steuersignalen an die Modulsteueranschlüsse und zum Abgreifen von Ausgangssignalen an den Moduldatenanschlüssen; wobei
  • (d) in einer ersten Testphase die externe Speichertestvorrichtung Steuersignale zum Aktivieren des Testsignalgenerators an die Modulsteueranschlüsse koppelt;
  • (e) in einer zweiten Testphase der interne Testsignalgenerator zum Einschreiben von Testdaten in den Speicherbaustein vorgegebene Testsignale an die Speicherbausteindatenleitungen koppelt und dann die externe Speichertestvorrichtung Steuersignale zum Deaktivieren des Testsignalgenerators an die Modulsteueranschlüsse koppelt; und wobei
  • (f) in einer dritten Testphase die Speichertestvorrichtung über die Modulsteueranschlüsse und Moduldatenanschlüsse die eingeschriebenen Testdaten als Ausgangssignale an den Moduldatenanschlüssen ausliest und durch Vergleich der ausgelesenen Daten mit den vorgegebenen durch den Testsignalgenerator eingeschriebenen Daten die Verdrahtung zwischen den Speicherbausteinanschlüssen und den Moduldatenanschlüssen ermittelt.

Dabei sind die Testdaten vorteilhafterweise durch Programmieren des Testsignalgenerators bereits bei der Produktion des Speicherbausteins festgelegt bzw. vorgegeben und der externen Testvorrichtung bekannt. Dies hat den Vorteil, das standardisierte Testdaten, beispielsweise jeweils ein gesetztes Bit für eine der Datenleitungen und ansonsten nicht gesetzte Bits eine schnelle Auswertung der Ausgangssignale ermöglichen. Ferner ist von Vorteil, dass der Speicherbaustein über seine Steueranschlüsse, welche beispielsweise Adress- und Steuersignale entgegennehmen, in einen bestimmten Testmodus schaltbar ist, indem der Testmustergenerator Steuersignale erzeugt. Die erfindungsgemäße Idee, über den bereits vorhandenen Testmustergenerator in dem Speicherchip Daten in die Speicherzellen des Bausteins einzuschreiben, aber anschließend in einem Leseschritt bzw. der dritten Testphase diese Daten extern durch die Speichertestvorrichtung auszulesen, ermöglicht somit schnelles und einfaches Identifizieren der Moduldatenanschlüsse mit den Speicherbausteindatenanschlüssen.

Anschließend kann vorteilhafterweise unter Berücksichtigung der ermittelten Verdrahtung ein Speichertest des Speicherzellenfeldes des Speicherbausteins durchgeführt werden. Dazu ist wie bereits eingangs erwähnt, auch die physikalische Anordnung der Datenleitungen zu berücksichtigen. Die Erfindung liefert jedoch genau diese Zuordnung und ermöglicht das gezielte Ansteuern von beispielsweise benachbarten Bit- bzw. Datenleitungen in dem Speicherchip.

Weitere Ausgestaltungen und Vorteile der Erfindung sind im folgenden unter Bezugnahme auf die Figuren und das Ausführungsbeispiel erläutert. Dabei zeigt die

1 einen Speicherchip nach dem Stand der Technik;

2 ein Speichermodul nach dem Stand der Technik;

3 ein Blockschaltbild eines erfindungsgemäßen Speichermodultestsystems; und

4 ein Ablaufdiagramm des erfindungsgemäßen Testverfahrens.

In den Figuren sind, soweit nichts anderes angegeben ist, gleiche oder funktionsgleiche Elemente mit gleichen Bezugszeichen versehen worden.

In der 3 ist ein Testsystem bzw. Speichermodultestsystem 100 dargestellt. Dabei weist ein Schaltungsträger bzw. Speichermodul 101, erste Anschlüsse 102, 103, 104 und zweite Anschlüsse 105, 106, 107 auf. Die ersten Anschlüsse 102, 103, 104 sind hier Speichermoduldatenanschlüsse und die zweiten Anschlüsse 105, 106, 107 sind Speichermodulsteueranschlüsse.

Auf dem Speichermodul 101 ist ein Bauelement bzw. Speicherbaustein 108 vorgesehen mit ersten Bauelementeanschlüssen bzw. Speicherbausteindatenanschlüssen 109, 110, 111 und zweiten Bausteinanschlüssen bzw. Speicherbausteinsteueranschlüssen 112, 113, 114. Die Speicherbausteinanschlüsse 109114 sind mit Speichermodulanschlüssen 102107 verdrahtet. Insbesondere die Verdrahtung der Speichermoduldatenanschlüsse 102, 103, 104 mit den Speicherbausteindatenanschlüssen 109, 110, 111 ist aufgrund mangelnder Dokumentation des Speichermoduls 101 häufig unbekannt.

Der Speicherbaustein 108 weist ein Speicherzellenfeld 115 auf, an das interne Steuer- und Adressleitungen 116, 117, 118 und interne Datenleitungen 119, 120, 121 geführt sind. Die internen Datenleitungen 119, 120, 121 entsprechen dabei Bitleitungen und die internen Steuer- und Adressleitungen 116, 117, 118, beispielsweise auch Wortleitungen. Das Speicherzellenfeld 115 weist ferner hier nicht dargestellte Dekodiereinrichtungen und Zellfeldverstärker zum Ansteuern einzelner Speicherzellen auf, wie sie nach dem Stand der Technik bekannt sind.

Der Speicherbaustein weist einen steuerbaren Testsignalgenerator 122 auf, der an die internen Datenleitungen 119, 120, 121 und die internen Steuerleitungen 116, 117, 118 gekoppelt ist.

An das Speichermodul 101 ist eine Speichertestvorrichtung 123 gekoppelt, die zur Durchführung des erfindungsgemäßen Testverfahrens an ersten Ausgängen 124, 125, 126 Steuersignale S1, S2, S3 liefert zum Einkoppeln an die Modulsteueranschlüsse 105, 106, 107. An Eingangsanschlüssen 127, 128, 129 liest die Speichertestvorrichtung 123 Daten D1, D2, D3 aus dem Speichermodul 101 bzw. dem Speicherzellenfeld 115 des Speicherbausteins 108 aus. Die Anschlüsse 124129 der Speichertestvorrichtung 123 sind prinzipiell bidirektional ausgelegt.

Die Funktionsweise und Durchführung des Verfahrens zum Bestimmen der Verdrahtung der Speicherbausteindatenanschlüsse mit den Moduldatenanschlüssen wird im folgenden unter Bezugnahme auf die 4 erläutert.

Zunächst wird das Speichermodul 101 mit dem Speichertester bzw. der Speichertestvorrichtung 123 über Leitungen miteinander gekoppelt (Schritt A1). Über bestimmte Steuer- bzw. Programmiersequenzen aktiviert die Speichertestvorrichtung 123 mittels Steuersignalen S1, S2, S3 in der ersten Testphase A2 den Testsignalgenerator 122.

In der zweiten Testphase A3 schreibt der interne Testsignalgenerator 122 vorgegebene Testdaten E1, E2, E3 in das Speicherzellenfeld 115 des Speicherbausteins 108. Dies geschieht, indem der Testsignalgenerator 122 Adress- und Steuersignale an die internen Adress- und Steuerleitungen 116, 117, 118 des Speicherbausteins 108 und entsprechende Testsignale E1, E2, E3 an die Datenleitungen 119, 120, 121 liefert. Beispielsweise kann durch Anlegen eines ersten logischen Pegels bzw. High-Pegels an die dritte Datenleitung 121 und zweite logische Pegel bzw. Low-Pegel Testsignale erzeugt werden, die einem Muster E1=0, E2=0, E3=1 entsprechen und in Speicherzellen des Speicherzellenfeldes 115 entsprechend abgespeichert werden. Das Testmuster ist beispielsweise zu Beginn des Testbetriebes in den Testsignalgenerator 122 programmiert worden, oder auch bereits bei Fertigung des Speicherbausteins 108 festgelegt.

Im Schritt A4 deaktiviert die Speichertestvorrichtung 122 über entsprechende Steuersignale S1, S2, S3 wieder den Testsignalgenerator 122. Die eingeschriebenen Daten- bzw. Testdaten E1, E2, E3 verbleiben im Speicherzellenfeld 115 des Speicherbausteins 108.

In einer dritten Testphase A5 liest nun der Speichertester 123 über an den Speicherbaustein 108 eingekoppelte Adress- bzw. Steuersignale S1, S2, S3 die eingeschriebenen Testdaten regulär aus. Dabei ist der Speichertestvorrichtung 123 bekannt, welches Testmuster, in diesem Fall E1=0, E2=0, E3=1 an die internen Bausteindatenleitungen 119, 120, 121 eingeschrieben wurde. Falls durch die Verdrahtung der Speichermoduldatenanschlüsse 102, 103, 104 mit den Speicherbausteinanschlüssen 109, 110, 111 vertauscht wurden, wird dies nun durch die Speichertestvorrichtung 123 erkannt. In dem hier gewählten Beispiel ist die zweite und dritte Datenleitung 120, 121 des Speicherbausteins 108 durch die Verdrahtung vertauscht an die Moduldatenanschlüsse 103, 104 geführt. Die Speichertestvorrichtung 123 liest also ein Ausgangsdatenmuster D1=0, D2=1, D3=0 aus. Somit ist durch Einschreiben eines gesetzten Bits an die durch die dritte interne Bitleitung 121 bestimmte Speicherzelle im Speicherzellenfeld 115 und anschließendes Auslesen durch die Speichertestvorrichtung 123 erkannt worden, dass nicht der dritte Speichermoduldatenanschluss 104 die dritte interne Datenleitung 121 ansteuert, sondern der zweite Speichermodulanschluss 103 an die dritte interne Datenleitung 121 geführt ist.

In einem weiteren Testzyklus wird wiederholt der Testsignalgenerator 122 aktiviert, welcher nun ein Testmuster, wie beispielsweise E1=0, E2=1, E3=0 in das Speicherzellenfeld einschreibt, anschließend deaktiviert wird, und dann die Speichertestvorrichtung 123 ein Datenmuster D1=0, D2=0, D3=1 ausliest. Dieser Zyklus A2–A5 wird solange wiederholt, bis allen Moduldatenanschlüssen 102, 103, 104 der jeweilige Speicherbausteindatenanschluss 109, 110, 111 bzw. die jeweilige interne Datenleitung 119, 120, 121 zugeordnet werden kann. Somit wird im Schritt A6 die vollständige Verdrahtung zwischen Moduldatenanschlüssen 102, 103, 104 und Speicherbausteindatenanschlüssen 109, 110, 111 erkannt und bestimmt.

Unter Berücksichtigung der korrekten Verdrahtung kann in einer vierten Testphase A7 der Speichertester bzw. die Speichertestvorrichtung 123 einen Speichertest des Speicherzellenfeldes 115 korrekt durchführen. Insbesondere ist es durch die Bestimmung der Verdrahtung möglich, auch beispielsweise benachbarte Speicherzellen, welche einer Wortleitung zugeordnet sind, gezielt anzusteuern und in Speichertests beispielsweise auf Kopplungen zu prüfen. Das erfindungsgemäß getrennte Einschreiben von Testmusterdaten durch den internen Testsignalgenerator 122 und separates Auslesen der eingeschriebenen Daten durch die Speichertestvorrichtung 123 ermöglicht also zuverlässiges Testen von Speichermodulen 101, auch bei unzureichender Dokumentation oder unbekannter Verdrahtung. Dies ist insbesondere möglich, da die Testsignalfolge bzw. die einzuschreibenden Testmuster entweder durch die Speichertestvorrichtung 123 selbst in den Testsignalgenerator 122 programmiert werden kann oder aber bereits bei der Fertigung festgelegt standardisiert und festgelegt ist.

1Speicherbaustein 2Speicherzellenfeld 3Wortleitung 4Bitleitung 4-1, 4-2, 4-3, 4-4Verdrahtung 5Zellfeldverstärker 6Anschlusspin 6-1, 6-2, 6-3, 6-4Daten- bzw. Bitleitungsanschluss 7, 8, 9Anschlüsse 10Speichermodul 11, 12, 13, 14Speicherchip 15, 16, 17, 18Speicherchipanschlüsse 19, 20, 21, 22Speichermodulanschlüsse 23, 24, 25unbekannte Verdrahtung bzw. Vertauschung 100Speichertestsystem 101Speichermodul 102, 103, 104Speichermoduldatenanschluss 105, 106, 107Speichermodulsteueranschluss 108Speicherbaustein 109, 110, 111Speicherbausteindatenanschluss 112, 113, 114Speicherbausteinsteueranschluss 115Speicherzellenfeld 116, 117, 118interne Speicherbausteinsteuerleitung 119, 120, 121interne Speicherbausteindatenleitung 122Testsignalgenerator 123externe Speichertestvorrichtung 124–129Speichertestvorrichtungsanschlüsse S1, S2, S3Steuersignal E1, E2, E3Testdatensignal D1, D2, D3Ausgangssignal A1–A7Verfahrensschritte bzw. Phasen

Anspruch[de]
  1. Testverfahren zum Bestimmen einer Verdrahtung eines Schaltungsträgers (101) mit mindestens einem darauf angeordneten Bauelement (108), wobei interne Leitungen (119, 120, 121) des Bauelementes in einer vorgegebenen Reihenfolge an Bauelementeanschlüsse (109, 110, 111) verbunden sind, und wobei die Bauelementeanschlüsse (109, 110, 111) mit externen Anschlüssen (102, 103, 104) des Schaltungsträgers (101) verdrahtet sind, mit den folgenden Verfahrensschritten:

    a) Anlegen jeweils eines vorgegebenen Testsignals (E1, E2, E3) an jede interne Leitung (119, 120, 121) des Bauelementes (108) mittels eines in dem Bauelement integrierten steuerbaren Testsignalgenerators (122);

    b) Abgreifen von an den externen Anschlüssen (102, 103, 104) des Schaltungsträgers (101) anliegenden Ausgangssignalen (D1, D2, D3); und

    c) Identifizieren der jeweils abgegriffenen Ausgangssignale (D1, D2, D3) mit den entsprechenden an den internen Leitungen (119, 120, 121) des Bauelementes (108) angelegten Testsignalen (E1, E2, E3) mittels einer externen Testvorrichtung (123) zum Bestimmen der Zuordnung von den externen Schaltungsträgeranschlüssen (102, 103, 104) auf die Bauelementeanschlüsse (109, 110, 111) durch die Verdrahtung.
  2. Testverfahren nach Anspruch 1, dadurch gekennzeichnet, dass jedem Bauelementeanschluss (109, 110, 111) ein vorbestimmter Testsignalpegel zugeordnet ist und jedem an einem externen Schaltungsträgeranschluss (102, 103, 104) abgegriffenen Signalpegel eines Ausgangssignals (D1, D2, D3), der gleich dem Testsignalpegel ist, ein entsprechender Bauelementeanschluss (109, 110, 111) zugeordnet wird.
  3. Testverfahren nach Anspruch 1 oder 2,

    dadurch gekennzeichnet,

    a) dass das Bauelement (108) erste (116, 117, 118) und zweite (119, 120, 121) interne Leitungen aufweist, die an erste (112, 113, 114) und zweite Anschlüsse (109, 110, 111) des Bauelementes in einer vorgegebenen Reihenfolge verbunden sind;

    b) dass der interne Testsignalgenerator (122) zum Anlegen von internen Testsignalen (E1, E2, E3) an die ersten internen Leitungen (119, 120, 121) mittels der zweiten internen Leitungen (116, 117, 118) durch die externe Testvorrichtung (123) gesteuert wird;

    c) dass die ersten und zweiten Anschlüsse (109114) des Bauelementes mit ersten und zweiten externen Anschlüssen (102107) des Schaltungsträgers (101) verdrahtet sind, und

    dass ferner die folgenden Verfahrensschritte vorgesehen sind:

    i) Aktivieren des Testsignalgenerators (122) über an die zweiten externen Anschlüsse (105, 106, 107) des Schaltungsträgers angelegte Steuersignale (S1, S2, S3),

    ii) Anlegen eines jeweiligen vorgegebenen internen Testsignals (E1, E2, E3) an jede der ersten internen Leitungen (119, 120, 121),

    iii) Abgreifen der entsprechenden Ausgangssignale (D1, D2, D3) an den ersten externen Anschlüssen (102, 103, 104) des Schaltungsträgers (101), und

    iv) Bestimmen der Verdrahtung zwischen den ersten Bauelementeanschlüssen (109, 110, 111) und den ersten externen Schaltungsträgeranschlüssen (102, 103, 104) durch Identifizieren der abgegriffenen Ausgangssignale (D1, D2, D3) mit den entsprechenden an die ersten internen Leitungen (119, 120, 121) angelegten Testsignalen (E1, E2, E3).
  4. Testverfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Bauelement (108) ein Speicherbaustein und der Schaltungsträger (101) ein Speichermodul ist.
  5. Testverfahren nach Anspruch 3 und 4, dadurch gekennzeichnet, dass die ersten internen Leitungen (119, 120, 121) einer Wortleitung zugeordnete Daten- oder Bitleitungen sind.
  6. Testverfahren nach Anspruch 5, dadurch gekennzeichnet, dass das Speichermodul (101) über Speichermodulanschlüsse (102107) an eine externe Speichertestvorrichtung (123) angekoppelt ist, zum Ansteuern des internen Testsignalgenerators (122) und zum Abgreifen und Auswerten der Ausgangssignale (D1, D2, D3).
  7. Testverfahren nach Anspruch 6,

    dadurch gekennzeichnet,

    dass durch das Anlegen der internen Testsignale (E1, E2, E3) vorgegebene Testdaten in den Speicherbaustein (108) geschrieben werden,

    dass vor dem Abgreifen der Ausgangssignale (D1, D2, D3) der Testsignalgenerator (122) deaktiviert wird, und

    dass durch das Abgreifen der Ausgangssignale (D1, D2, D3) durch die Speichertestvorrichtung (123) die eingeschriebenen Testdaten ausgelesen werden, wobei die Speichertestvorrichtung (123) durch Vergleichen der ausgelesenen Daten mit den vorgegebenen Testdaten die Verdrahtung bestimmt.
  8. Testverfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Verfahrensschritte zyklisch wiederholt mit unterschiedlichen Testdaten durchgeführt wird, wobei bei jedem Testzyklus jeweils an eine der internen Datenleitungen (119, 120, 121) ein erster logischer Pegel angelegt wird und an die übrigen internen Datenleitungen (119, 120, 121) ein zweiter logischer Pegel angelegt wird, um jeder internen Datenleitung (119, 120, 121) jeweils einen externen Speichermodulanschluss (102, 103, 104) zuzuordnen.
  9. Testverfahren nach Anspruch 8, dadurch gekennzeichnet, dass der Testsignalgenerator (123) ein ACTM-Testmustergenerator ist, welcher über die zweiten internen Leitungen (116, 117, 118) programmierbar ist.
  10. Speichermodultestsystem (100) mit:

    a) einem Speichermodul (101) mit externen Speichermodulanschlüssen (102107);

    b) mindestens einem auf dem Speichermodul (101) angeordneten Speicherbaustein (108) mit Speicherbausteindatenanschlüssen (109, 110, 111) und Speicherbausteinsteueranschlüssen (112, 113, 114), an denen in einer vorgegebenen Reihenfolge interne Datenleitungen (119, 120, 121) und interne Steuerleitungen (116, 117, 118) des Speicherbausteins verbunden sind, wobei der Speicherbaustein (101) einen integrierten steuerbaren Testsignalgenerator (122) aufweist, der an die internen Speicherbausteindatenleitungen (119, 120, 121) zum Anlegen von Testsignalen (E1, E2, E3) verbunden ist und an die internen Steuerleitungen (116, 117, 118) zum Entgegennehmen und Ausgeben von Steuersignalen (S1, S2, S3) verbunden ist, wobei die Speicherbausteindatenanschlüsse (109, 110, 111) mit externen Moduldatenanschlüssen (102, 103, 104) und die Speicherbausteinsteueranschlüsse (112, 113, 114) mit externen Modulsteueranschlüssen (105, 106, 107) verdrahtet sind,

    c) einer externen Speichertestvorrichtung (123), welche an die externen Modulanschlüsse (102107) gekoppelt ist, zum Anlegen von Steuersignalen (S1, S2, S3) an die externen Modulsteueranschlüsse (105, 106, 107) und zum Abgreifen von Ausgangssignalen (D1, D2, D3) an den externen Moduldatenanschlüssen (102, 103, 104), wobei

    d) in einer ersten Testphase die externe Speichertestvorrichtung (123) Steuersignale (S1, S2, S3) zum Aktivieren des Testsignalgenerators (122) an die externen Modulsteueranschlüsse (105, 106, 107) koppelt,

    e) in einer zweiten Testphase der interne Testsignalgenerator (122) zum Einschreiben von Testdaten (E1, E2, E3) in den Speicherbaustein (108) vorgegebene Testsignale (E1, E2, E3) an die Speicherbausteindatenleitungen (119, 120, 121) koppelt, und dann die externe Speichertestvorrichtung (123) Steuersignale (S1, S2, S3) zum Deaktivieren des Testsignalgenerators (122) an die externen Modulsteueranschlüsse (105, 106, 107) koppelt,

    f) in einer dritten Testphase die Speichertestvorrichtung (123) über die externen Modulsteueranschlüsse (105, 106, 107) und Moduldatenanschlüsse (102, 103, 104) die eingeschriebenen Testdaten (E1, E2, E3) als Ausgangssignale (D1, D2, D3) an den externen Moduldatenanschlüssen (102, 103, 104) ausliest und durch Vergleich der ausgelesenen Daten (D1, D2, D3) mit den vorgegebenen durch den Testsignalgenerator (122) eingeschriebenen Daten (E1, E2, E3) die durch die Verdrahtung bestimmte Zuordnung von den Moduldatenanschlüssen (102, 103, 104) auf die Speicherbausteindatenanschlüsse (109, 110, 111) ermittelt.
  11. Speichermodultestsystem (100) nach Anspruch 10, dadurch gekennzeichnet, dass die Testdaten (E1, E2, E3) durch Programmieren des Testsignalgenerators (122) bei der Produktion des Speicherbausteins (108) festgelegt sind.
  12. Speichermodultestsystem (100) nach Anspruch 11, dadurch gekennzeichnet, dass die Testdaten (E1, E2, E3) so vorgegeben sind, dass jeweils ein Datum auf einer Datenleitung einen ersten logischen Zustand beschreibt, und die Daten auf den übrigen Datenleitungen einen zweiten logischen Zustand beschreiben.
  13. Speichermodultestsystem (100) nach einem der Ansprüche 10–12, dadurch gekennzeichnet, dass in einer vierten Testphase die externe Speichertestvorrichtung (123) einen Speichertest eines Speicherzellenfeldes (115) des Speicherbausteins (108) unter Berücksichtigung der ermittelten Verdrahtung der Speicherbausteindatenanschlüsse (109, 110, 111) mit den externen Moduldatenanschlüssen (102, 103, 104) durchführt.
Es folgen 4 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

  Patente PDF

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com