PatentDe  


Dokumentenidentifikation DE102004049356B4 29.06.2006
Titel Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Thomas, Jochen, Dr., 81827 München, DE;
Ludewig, Sylke, 01217 Dresden, DE;
Grafe, Jürgen, Dr., 01156 Dresden, DE;
Weitz, Peter, Dr., 82054 Sauerlach, DE
Vertreter Schweiger & Partner, 80333 München
DE-Anmeldedatum 08.10.2004
DE-Aktenzeichen 102004049356
Offenlegungstag 20.04.2006
Veröffentlichungstag der Patenterteilung 29.06.2006
Veröffentlichungstag im Patentblatt 29.06.2006
IPC-Hauptklasse H01L 25/065(2006.01)A, F, I, 20051017, B, H, DE

Beschreibung[de]

Die Erfindung betrifft ein Halbleitermodul mit einem internen Halbleiterstapel und Verfahren zur Herstellung desselben. In der Mobilfunktechnik ist das Stapeln von internen Halbleiterchips in einem Bauteilgehäuse, z. B. für gestapelte FBGA-Halbleiterchipsätze (fine pitch ball grid array) in so genannten MCP-Gehäusen (multiple chip packages) bereits weit verbreitet.

Beispielsweise ist aus der JP 2004214285 AA ein Halbleitermodul mit einem Chipstapel mit Chips mit zentralen Kontaktflächen bekannt, wobei die Kontaktierung der Kontaktflächen über Drähte erfolgt.

Des weiteren ist aus der JP 2002033442 AA ein Halbleitermodul mit einem Chipstapel bekannt, wobei Bondanschlussflächen durch die versetzte Anordnung der Chips übereinander zugänglich sind.

Interne Chipstapel von 3 oder 4 derartigen Halbleiterchips sind ebenfalls angedacht. Jedoch bei der DRAM-Speicherproduktion (direct access memory) sind im Gehäuse gestapelte Chips unüblich. Eine Ursache ist vor allem die besondere Anordnung der Kontaktflächen auf der aktiven Oberseite derartiger Halbleiterchips in einem zentralen Mittenbereich, wobei der zentrale Mittenbereich mehrere Reihen von Kontaktflächen aufweisen kann. Dieser zentrale Mittenbereich erschwert das Stapeln derartiger Halbleiterchips in einem internen Chipstapel, vgl. DE 102 59 221 A1.

Zur ansatzweisen Lösung dieses Problems sind zusätzliche Umverdrahtungsstrukturen bekannt, die auf den Oberseiten derartiger Speicherchips zusätzliche Leiterbahnen auf Umverdrahtungsfolien und/oder Umverdrahtungsplatten bereitstellen, welche von dem Mittenbereich zu Bondflächen im Randbereich der Halbleiterchips führen, sodass von dort aus Bondverbindungen mit entsprechenden Substraten vorgesehen werden können. Bei identischer Größe der aufeinander zu stapelnden Halbleiterchips ergibt sich jedoch der Nachteil, dass für den internen Chipspeicher zusätzliche Abstandsplatten vorzusehen sind, um die in den Randbereichen angeordneten Bondflächen mit Bondverbindungen versehen zu können. Dadurch wird der Raumbedarf und insbesondere die Höhe des Halbleiterbauteils insbesondere beim Stapeln von mehr als zwei Halbleiterchips in einem internen Halbleiterchipstapel unverhältnismäßig hoch. Es besteht folglich der Bedarf, sämtliche Bondverbindungen zu den zu stapelnden Halbleiterchips zu ermöglichen, ohne den Raumbedarf und damit die Bauteilhöhe für das Halbleiterbauteil beträchtlich zu erhöhen.

Aufgabe der Erfindung ist es, ein Halbleitermodul mit inter nem Halbleiterchipstapel für hohe Speicherdichten zu schaffen, indem Halbleiterspeicherchips mit einer Speicherkapazität von mehreren Gigabit miteinander zu einem kompakten Halbleiterbauteil trotz Kontaktflächen im Mittenbereich zu einem kompakten Halbleiterbauteil kombiniert werden können.

Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.

Erfindungsgemäß wird ein Halbleitermodul mit einem internen Halbleiterchipstapel auf einem Verdrahtungssubstrat geschaffen, der übereinander gestapelte Halbleiterchips mit einem oberen Halbleiterchip und wenigstens einem unteren Halbleiterchip aufweist. Die Halbleiterchips weisen auf ihrer aktiven Oberseite eine zusätzliche Verdrahtungsstruktur mit mehrschichtiger Metallbeschichtung auf. Die Metallbeschichtung ist strukturiert und weist Leiterbahnen zwischen Kontaktflächen in einem zentralen Mittenbereich und Bondanschlussflächen auf Randbereichen des Halbleiterchips auf. Durch die zusätzliche Verdrahtungsstruktur werden ursprünglich gleichartige Halbleiterchips eines Halbleiterwafers derart konfiguriert, dass die ursprünglich zentral im Mittenbereich angeordneten Kontaktflächen in Randbereichen zu Bondanschlussflächen umverdrahtet werden. Die Bondanschlussflächen stehen über Bondverbindungen mit dem Verdrahtungssubstrat elektrisch in Verbindung. Dazu sind die Halbleiterchips derart zueinander versetzt gestapelt, dass die Bondanschlussflächen frei von einem darüber gestapelten Halbleiterchip des internen Halbleiterchipstapels bleiben.

Dieses Halbleitermodul, vorzugsweise mit gestapelten DRAMs, hat den Vorteil, dass in dem internen Halbleiterchipstapel Halbleiterchips mit identischer flächiger Erstreckung gestapelt werden können, ohne dass zwischen den Halbleiterchips Abstandsplatten erforderlich sind, um die Bondanschlussflächen freizuhalten. Durch das versetzte Anordnen der Halbleiterchips im Halbleiterchipstapel wird das Gesamtbauteil in seiner flächigen Erstreckung geringfügig erweitert, jedoch in seiner Bauteilhöhe wird es in vorteilhafter Weise minimiert, zumal ein Halbleiterchip direkt mit seiner Rückseite auf einem darunter angeordneten Halbleiterchip fixiert werden kann.

In einer bevorzugten Ausführungsform der Erfindung weisen die Leiterbahnen auf den Halbleiterchips mehrere Metallschichten auf. Eine mittlere Schicht, welche die größte Stromlast aufnimmt, weist Kupfer oder eine Kupferlegierung auf. Als untere Schicht ist auf der Passivierungsschicht beispielsweise aus einem Polyimid eine Wolfram/Titan aufweisende Schicht angeordnet. Diese Wolfram/Titan aufweisende Schicht bildet auf den metallisierten Kontaktflächen des Halbleiterchips eine Diffusionssperre und schützt das Metall der Kontaktflächen beispielsweise Aluminium gegen das Eindringen von Kupfer. Eine Edelmetallschicht bildet die oberste Metallschicht. Zwischen der Kupfer- und Edelmetallschicht ist eine Schicht aus Nickel als Diffusionssperre angeordnet. Zur Verbesserung der Haftung und der Korrosionsfestigkeit kann weiterhin eine Palladiumzwischenschicht vorgesehen werden. Der Aufbau der Halbleiterchips kann den Speicherchips in DRAM-Technik und/oder GDRAM-Technik (graphic dynamic random access memory) wie oben beschrieben entsprechen. Somit ist auch für diese problematischen Halbleiterchips eine kompakte Lösung zur Darstellung von Halbleitermodulen mit internem Chipstapel möglich.

Durch unterschiedliche Leitungsführung auf den Oberseiten der Halbleiterchips können unterschiedliche Bonddrahtlängen ausgeglichen werden. Somit ermöglicht die zusätzliche Verdrahtungsstruktur mit unterschiedlicher Leitungsführung beiderseits des Mittenbereichs, dass Eingangs- und Ausgangsimpedanzen angeglichen werden können und Laufzeitunterschiede vermieden werden.

Zum Schutz des internen Halbleiterchipstapels mit seinen Bondverbindungen ist dieser in einer Kunststoffgehäusemasse eingebettet.

Die Halbleiterchips des internen Halbleiterchipstapels sind vorzugsweise einseitig versetzt aufeinander gestapelt und weisen in einem einzelnen Randbereich der Oberseite des jeweiligen Halbleiterchips Bondanschlussflächen auf. Bei einer derartigen einseitigen Versetzung ergibt sich ein treppenförmiges Stapeln, was dazu führt, dass sämtliche Bondverbindungen zu einer Seite des Halbleitersubstrats hin anzubringen sind. Das hat den Vorteil, dass sämtliche Bondverbindungsflächen der einseitig versetzt gestapelten Halbleiterchips nach dem aufeinander Fixieren der Halbleiterchips für ein Bonden von Bonddrähten zur Verfügung stehen. Weiterhin hat es den Vorteil, dass durch die stufenförmige Anordnung die Bondflächen solide beim Bondvorgang durch die darunter angeordneten Halbleiterchips jeweils gestützt werden.

In einer weiteren Ausführungsform der Erfindung sind die Halbleiterchips wechselseitig versetzt aufeinander gestapelt und ein einzelner Randbereich der Oberseite des jeweiligen Halbleiterchips weist Bondanschlussflächen auf. Bei dieser Ausführungsform der Erfindung stehen für die Ausbildung der Bondverbindungen jeweils die Dicke eines der wechselseitig versetzt angeordneten Halbleiterchips zur Verfügung, ohne dass zusätzliche Abstandsplatten zwischen den Halbleiterchips anzuordnen sind. Jedoch muss bei der Herstellung eines derartigen internen Halbleiterchipstapels beachtet werden, dass der dritte zu stapelnde Halbleiterchip und alle weiteren zu stapelnden Halbleiterchips des internen Halbleiterchipstapels erst angebracht werden können, wenn die ersten beiden Halbleiterchips mit Bondverbindungen versehen worden sind. Unter Beachtung dieser Voraussetzung können im Prinzip beliebig viele Halbleiterchips aufeinander gestapelt werden ohne dass sich ein treppenartiger Versatz der Halbleiterchips ergibt, und ohne dass Abstandsplatten vorzusehen sind.

In einer weiteren Ausführungsform der Erfindung ist es möglich, die Halbleiterchips diagonal versetzt aufeinander zu stapeln. Dazu können die Bondanschlussflächen auf zwei winklich zueinander angeordneten Randbereichen der Oberseite des jeweiligen Halbleiterchips angeordnet sein. Auch in diesem Fall ist das Stapelergebnis ein stufenweise aufeinander Folgen von Halbleiterchips, wobei wiederum der Vorteil darin besteht, dass die beiden winklich zueinander angeordneten Randbereiche von jedem der Halbleiterchips auch nach Aufbringen von vier oder mehr Halbleiterchips aufeinander zum Bonden zu Verfügung stehen.

Werden DRAM-Halbleiterchips oder GDRAM-Halbleiterchips aufeinander gestapelt, die einen zentralen Mittenbereich mit Kontaktflächen auf den Oberseiten der Halbleiterchips in mehrreihiger Anordnung aufweisen, so werden für eine wechselseitig versetzte Stapelung der Halbleiterchips die Bondanschlussflächen über eine Verdrahtung mit Leiterbahnen an einen der Randbereiche der Halbleiterchips geführt, sodass von diesen Bondanschlussflächen im Randbereich jede der Kontaktflächen eines zentralen Bondkanals mit Bondanschlussflächen im Randbereich der Halbleiterchips verbunden ist.

Um die unterschiedlichen Längen der Bondverbindungen von den Halbleiterchips in dem Halbleiterchipstapel zu dem Verdrahtungssubstrat auszugleichen, weist in einer bevorzugten Ausführungsform der Erfindung das Verdrahtungssubstrat eine mehrlagige Verdrahtungsstruktur auf, die über unterschiedlich lange Leiterbahnen innerhalb des Verdrahtungssubstrats zu gemeinsamen Außenkontakten auf der Unterseite des Verdrahtungssubstrats führt. Damit werden die unterschiedlichen Längen der Bondverbindungen zu den wechselseitig versetzt angeordneten gestapelten Halbleiterchips derart ausgeglichen, dass Vorteilhafterweise Laufzeitunterschiede aufgrund unterschiedlicher Längen der Signalpfade innerhalb des Halbleitermoduls mit einem internen Chipstapel derart ausgeglichen werden, dass Signalverzerrungen vermieden werden.

In einer weiteren bevorzugten Ausführungsform der Erfindung weist der interne Halbleiterchipstapel Speicherbauteile vorzugsweise DRAMs mit Speicherkapazitäten im mehrfachen Gigabit-Bereich und in einem Datentransferbereich von mehreren hundert Megahertz auf. Zusätzlich kann der interne Chipstapel mindestens einen Logikchip, vorzugsweise einen Mikroprozessor, zur Ansteuerung der Speicherchips aufweisen.

Ein Verfahren zur Herstellung eines oder mehrerer Halbleitermodule mit einem internen Halbleiterchipstapel, der übereinander gestapelte Halbleiterchips mit einem oberen Halbleiterchip und mindestens einem unteren Halbleiterchip aufweist, ist durch die nachfolgenden Verfahrensschritte gekennzeichnet. Zunächst wird ein Halbleiterwafer mit Halbleiterchips hergestellt, die auf ihren aktiven Oberseiten in einem zentralen Mittenbereich Kontaktflächen in mindestens einer Reihe aufweisen. Auf diesen Halbleiterwafer wird eine zusätzliche Verdrahtungsstruktur mit einer mehrschichtigen Metallbeschichtung aufgebracht. Diese mehrschichtige Metallbeschichtung wird mit Leiterbahnen zwischen den Kontaktflächen im zentralen Mittenbereich und Bondanschlussflächen auf Randbereichen der Halbleiterchips des Halbleiterwafers versehen.

Damit werden die ursprünglich gleichartigen Halbleiterchips auf dem Halbleiterwafer durch die zusätzliche Verdrahtungsstruktur derart konfiguriert, dass ihre ursprünglich zentral im Mittenbereich angeordneten Kontaktflächen zum Rand hin umverdrahtet werden. Ein Vorteil dieses Verfahrens ist es, dass vorzugsweise Standard-Halbleiterspeicherchips trotz zentral angeordneten Kontaktflächen nun gestapelt werden können. Außerdem führt die zusätzliche Verdrahtungsstruktur zu entgegengesetzt angeordneten und unterschiedlich gestalteten Randbereichen, womit in vorteilhafter Weise Laufzeitunterschiede ausgeglichen werden können..

Parallel zur Herstellung des Halbleiterchips wird ein Verdrahtungsstreifen mit mehreren Halbleitermodulpositionen hergestellt, der auf seiner Unterseite Außenkontaktflächen für Außenkontakte der Halbleitermodule aufweist. Die jeweilige Außenkontaktfläche dieses Verdrahtungssubstratstreifens steht mit einer Verdrahtungsstruktur in jeder der Halbleiterbauteilpositionen innerhalb des Verdrahtungssubstratstreifens elektrisch in Verbindung.

In den Halbleitermodulpositionen werden dann untere Halbleiterchips mit auf mindestens einem Randbereich angeordneten Bondanschlussflächen angeordnet. Anschließend werden Bondverbindungen zwischen Bondanschlussflächen des jeweiligen unteren Halbleiterchips und der jeweiligen Verdrahtungsstruktur des Verdrahtungssubstratstreifens in den Halbleitermodulpositionen hergestellt.

Danach erfolgt ein wechselseitig versetztes Stapeln von ein oder mehreren oberen Halbleiterchips, die mit ihren Rückseiten teilweise auf aktiven Oberseiten der jeweils darunter angeordneten Halbleiterchips fixiert werden. Dabei werden die Bondanschlussflächen der bereits erfolgten Bondverbindungen der darunter angeordneten Halbleiterchips freigelassen. Nach jedem Aufbringen von zusätzlichen Halbleiterchips werden Bondverbindungen zwischen den Bondanschlussflächen auf der Randseite des gestapelten Halbleiterchips zu der Verdrahtungsstruktur hergestellt.

Nach Beendigung der Herstellung des internen Halbleiterchipstapels und seiner Bondverbindungen zu der Verdrahtungsstruktur auf dem Verdrahtungssubstratstreifen werden die Halbleiterchipstapel und die Bondverbindungen in einer Kunststoffgehäusemasse auf dem Verdrahtungssubstratsteifen zu einer Halbleitermodulplatte eingebettet. Anschließend werden Außenkontakte auf Außenkontaktflächen in den Halbleitermodulpositionen auf die Unterseite des Verdrahtungsstreifens aufgebracht.

Schließlich kann die Halbleitermodulplatte in einzelne Halbleitermodule aufgetrennt werden.

In einer bevorzugten Durchführung des Verfahrens ist vorgesehen, dass gestapelte Halbleiterchips vorher mit einer Verdrahtungsstruktur versehen werden, die Leiterbahnen aufweist, welche Kontaktflächen auf der Oberseite der Halbleiterchips mit Bondanschlussflächen auf mindestens einem Randbereich der aktiven Oberseite des Halbleiterchips elektrisch verbinden. Somit werden Kontaktflächen der Halbleiterchips aus dem zentralen Mittenbereich zu dem Randbereich des Halbleiterchips geführt. Jedoch anders als bei herkömmlicher Technologie werden die Bondanschlussflächen entweder auf eine linke Seite oder auf eine rechte Seite der Halbleiterchips geführt, um eine wechselseitig versetzte Stapelung zu ermöglichen.

Dazu können die Differenzen in den Leitungslängen, die sich durch die Bonddrahtverbindungen von den Chiprandbereichen auf unterschiedlichen Substratseiten ergeben minimiert werden, indem die Außenanschlussflächen auf der Unterseite des Substrats näherungsweise in der Substratmitte angebracht werden. Dadurch werden die Laufzeitunterschiede der Signale optimal vermindert. Darüber hinaus kann eine mäandrierende Leiterbahnführung auf dem Substrat oder die Verwendung weiterer Substratebenen den Laufzeitausgleich weiter verbessern.

Durch die wechselseitig versetzte Anordnung von Halbleiterchips zu einem internen Halbleiterchipstapel bei gleichzeitiger Sicherstellung, dass nur eine Randseite jedes Halbleiterchips mit Bondanschlussflächen versehen ist, kann eine beliebig hohe Anzahl von Halbleiterchips in dem Halbleiterchipstapel mit diesem Verfahren untergebracht werden. Optimal sind in diesem Zusammenhang zwischen zwei und vier Halbleiterchips innerhalb eines Halbleiterchipstapels, wovon vorzugsweise mehrere Speicherhalbleiterchips mit einer Speicherkapazität SC von 0,5 Gbit ≤ SC ≤ 4 Gbit in dem Halbleiterchipstapel enthalten sind.

Falls die parasitären Kapazitäten unter Kontrolle gehalten werden können, ist auch eine auf jedem Chip identische Verdrahtungsstruktur möglich, welche die zentralen Kontaktflächen simultan nach rechts und nach links führt, sodass wahlweise im Falle des Stapelns dieser Halbleiterchips eine der beiden Bondkontaktflächenreihen mit Bondverbindungen versehen werden können. Solange beim wechselseitig versetzten Stapeln der Halbleiterchips der Überhang der Halbleiterchips beim Freihalten der Bondkontaktflächen im Rahmen üblicher Werte liegt, ist ein Überhangbonden der Halbleiterchips durchaus möglich, sodass auf eine stufenförmige Anordnung durch einseitige Versetzung der Halbleiterchips übereinander verzichtet werden kann.

Nach dem Aufbringen und Drahtbonden des letzten obersten Halbleiterchips wird der Stapel zum mechanischen Schutz in einer Kunststoffgehäusemasse vergossen. Dann kann wie in der üblichen BGA-Herstellung das Anbringen der Außenkontakte in Form von Lotkugeln und schließlich das Singulieren des Verdrahtungssubstratstreifens zu einzelnen Halbleitermodulen erfolgen. Prinzipiell kann jede beliebige Zahl von Halbleiterchips gestapelt werden, jedoch werden vier Halbleiterchips bevorzugt gestapelt. Diese Chips sind vor dem Stapeln einzeln einem zyklothermischen "burn-in"-Test ausgesetzt worden, um eine hohe Ausbeute bei dem Stapeln der Halbleiterchips zu erreichen.

Charakteristisch für das wechselseitige Versetzen der Halbleiterchips auf dem Verdrahtungssubstrat ist die Leiterbahnführung auf dem Substrat selbst und das Heranführen der Signale von zwei verschiedenen Seiten zu den Außenkontaktflächen. Vorteilhafterweise weichen die Signallängen und damit die Leiterpfadlängen von den Außenkontakten in Form einer Lotkugel zu den Bondanschlussflächen der Halbleiterchips nur geringfügig voneinander ab, sodass Laufzeitunterschiede vermieden werden. Dementsprechend werden die Außenkontakte auf der Unterseite des Verdrahtungssubstrats unterschiedlich verteilt und vorzugsweise ein mehrlagiges Verdrahtungssubstrat eingesetzt, um größere Möglichkeiten zu besitzen, die Leitungspfade den Bondverbindungen zu den Halbleiterchips in ihrer Länge anzupassen.

Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.

1 zeigt einen schematischen Querschnitt durch ein Halbleitermodul einer ersten Ausführungsform der Erfindung;

2 zeigt einen schematischen Querschnitt durch das Halbleitermodul gemäß 1 mit Verdrahtungsstrukturen von wechselseitig versetzt angeordneten Halbleiterchips;

3 zeigt eine schematische Draufsicht auf ein Halbleitermodul gemäß 1 mit einem Leitungsschema innerhalb des Halbleitermoduls.

1 zeigt einen Querschnitt durch ein Halbleitermodul 1 einer Ausführungsform der Erfindung. Dieses Halbleitermodul 1 weist einen internen Halbleiterchipstapel 2 auf, der auf einem Verdrahtungssubstrat 3 angeordnet und in einer Kunststoffgehäusemasse 30 eingebettet ist. In dem Halbleiterchipstapel 2 sind die einzelnen Halbleiterchips 4, 5, 6 und 7 in dieser Ausführungsform der Erfindung wechselseitig versetzt angeordnet. Dazu weisen die Halbleiterchips 4, 5, 6 und 7 auf jeweils einem ihrer Randbereiche 8, 9, 10 und 11 Bondanschlussflächen 16 auf, sodass von diesen Bondanschlussflächen 16 Bondverbindugen 17, 18, 19 und 20 die einzelnen Halbleiterchips 4, 5, 6 und 7 mit dem Verdrahtungssubstrat 3 elektrisch verbunden sind.

Die Halbleiterchips 4, 5, 6 und 7 sind wechselseitig versetzt aufeinander gestapelt, sodass die Bondanschlussflächen 16 frei bleiben und nicht von einem darauf gestapelten Halbleiterchip 5, 6 oder 7 bedeckt werden. Der für die Bondverbindungen 17, 18, 19 und 20 erforderliche Abstand zwischen den einzelnen Halbleiterchips 4, 5, 6 und 7 wird nicht dadurch erreicht, dass zusätzliche Abstandsplatten eingeführt werden, sondern vielmehr durch das wechselseitige Versetzen der Halbleiterchips 4, 5, 6 und 7. Somit bleibt immer eine Reihe von Bondanschlussflächen 16 auf den nicht bedeckten Randbereichen 8, 9, 10 und 11 frei, um dort die Bondverbindungen 17, 18, 19 und 20 auf die entsprechenden Bondanschlussflächen 16 zu bonden.

Die einander gegenüber liegenden Bondverbindungen 17, 18, 19 und 20 innerhalb des Halbleitermoduls 1 werden über Leiterbahnen 32 der Verdrahtungsstrukturen 31 und 50 auf der Oberseite 35 bzw. auf der Unterseite 34 des Verdrahtungssubstrats 3 zusammengeführt und elektrisch miteinander verbunden. Dazu wird die Position der angeschlossenen Außenkontakte 33 mit entsprechenden Außenkontaktflächen 36 derart ausgewählt, dass die unterschiedliche Position der Bondanschlüsse 41 auf den Randbereichen 42 und 43 auf der Oberseite 35 des Substrats 3 weitestgehend ausgeglichen werden. Das führt in der Regel zu mittiger Anordnung der Außenkontakte 33.

In dieser Ausführungsform der Erfindung sind die gestapelten Halbleiterchips 4, 5, 6 und 7 von identischer Größe und von identischem inneren Aufbau und stellen so genannte DRAM (direct access memory) -Bauteile dar. In diesem Falle weisen die DRAM-Halbleiterchips 4, 5, 6 und 7 zentrale Mittenbereiche 22, 23, 24 und 25 in einem Mittenbereich 21 des jeweiligen Halbleiterchips 4, 5, 6 und 7 auf. Diese zentralen Mittenbereiche 22, 23, 24 und 25 weisen in den Reihen 27 und 28 angeordnete Kontaktflächen 26 auf. Diese zweireihig angeordneten Kontaktflächen 26 werden für jedes der Halbleiterchips 4, 5, 6 und 7 über Leiterbahnen 29 einseitig von dem Mittenbereich 21 zu den Randbereichen 8, 9, 10 und 11 über eine entsprechende Verdrahtungsstruktur 44 auf den Oberseiten 12, 13, 14 und 15 der Halbleiterchips 4, 5, 6 und 7 geführt, wobei die Verdrahtungsstrukturen beiderseits des Mittenbereichs 21 unterschiedlich strukturiert sein können.

Um die Halbleiterchips 4, 5, 6 und 7 auf einander zu stapeln, werden sie mit Hilfe von Klebstoffschichten 45, 46, 47 und 48 mit ihren Rückseiten 37, 38, 39 und 40 aufeinander geklebt, wobei der untere Halbleiterchip 4 mit seiner Rückseite 37 direkt auf dem Verdrahtungssubstrat 3 fixiert ist, während die oberen Halbleiterchips 5, 6 und 7 jeweils wechselseitig versetzt zu dem unteren Halbleiterchip 4 gestapelt sind. Die Klebstoffschichten 45, 46, 47 und 48 sind aus einem isolierenden Klebstoff, um Kurzschlüsse in den Verdrahtungsstrukturen 44 auf den Oberseiten 12, 13 14 und 15 der Halbleiterchips 4, 5, 6 und 7 und auf der Verdrahtungsstruktur 31 des Verdrahtungssubstrats 3 zu vermeiden.

Das Verdrahtungssubstrat 3 weist Randseiten 42 und 43 auf, die mit ihrer flächigen Erstreckung über den Bereich der flächigen Erstreckung des internen Halbleiterchipstapels 2 hinaus ragen, sodass in den Randbereichen 42 und 43 des Verdrahtungssubstrats 3 Kontaktanschlussflächen 41 angeordnet werden können, auf denen die Bondverbindungen 17, 18, 19 und 20 enden.

Von den Kontaktanschlussflächen 41 werden die Signale der gestapelten Halbleiterchips 4, 5, 6 und 7 über entsprechende Leiterbahnen 32 der Verdrahtungsstruktur 31 auf der Oberseite 35 des Verdrahtungssubstrats 3 und über Durchkontakte 49 und eine Verdrahtungsstruktur 50 auf der Unterseite 34 des Verdrahtungssubstrats 3 zu den entsprechenden Außenkontakten 33 geleitet. Durch diese Leiterbahnführung auf der Oberseite 35 und der Unterseite 34 des Verdrahtungssubstrats 3 können Längenunterschiede zu den Kontaktflächen 26 in den zentralen Mittenbereichen 22, 23, 24 und 25 der Halbleiterchips 4, 5, 6 und 7 soweit ausgeglichen werden, dass Laufzeitunterschiede, welche die Signale verzerren könnten, minimiert werden.

Die Speicherkapazität der einzelnen Halbleiterchips 4, 5, 6 und 7 liegt in der Größenordnung von einigen Gigabit, vorzugsweise zwischen 0,5 und 4 Gbit, sodass durch das Stapeln der in 1 gezeigten vier Halbleiterchips die Speicherkapazität des Halbleitermoduls 1 gegenüber einzelnen DRAM oder GDRAM-Halbleiterbauteilen vervierfacht wird.

2 zeigt einen schematischen Querschnitt durch das Halbleitermodul 1 gemäß 1 mit Verdrahtungsstrukturen 44 von versetzt angeordneten Halbleiterchips 4, 5, 6 und 7. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. In 2A wird eine Draufsicht auf die Halbleiterchips 5 und 7 gezeigt und ihre Verdrahtungsstruktur 44 dargestellt. Durch die Pfeile A und B wird angedeutet, an welchen Positionen in dem gestapelten internen Halbleiterchipstapel 2 diese Verdrahtungsstruktur 44 wie sie 2A zeigt angeordnet sind. Die Verdrahtungsstruktur 44 weist in einem Mittenbereich 21 innerhalb zentraler Mittenbereiche 23 bzw. 25 zwei Reihen 27 und 28 von Kontaktflächen 26 der Halbleiterchips 5 bzw. 7 auf, wobei Leiterbahnen 29 einseitig auf die Randbereiche 9 bzw. 11 der Halbleiterchips 5 und 7 von den Kontaktflächen 26 geführt werden. In den Randbereichen 9 bzw. 11 sind Bondanschlussflächen 16 angeordnet, von denen sich Bondverbindungen 18 und 20 zu entsprechenden Kontaktanschlussflächen 41 des Verdrahtungssubstrats 3 wie in 1 gezeigt erstrecken.

Mit 2B werden die Oberseiten 12 und 14 der Halbleiterchips 4 und 6 gezeigt, deren Anordnung in dem internen Halbleiterchipstapel 2 durch die Pfeile C und D angedeutet wird. Der Mittenbereich 21 der Oberseiten 12 bzw. 14 der Halbleiterchips 4 bzw. 6 ist ähnlich strukturiert wie bei den Halbleiterchipsoberseiten 13 und 15, die in 2A gezeigt werden, jedoch führen nun die Leiterbahnen 29 zu den entgegen gesetzten Randbereichen 8 bzw. 10 und enden dort auf den Bondanschlussflächen 16, von denen sich wiederum Bondverbindungen 17 und 19 wie in 1 gezeigt zu dem Verdrahtungssubstrat 3 erstrecken.

3 zeigt eine schematische Draufsicht auf ein Halbleitermodul 1 gemäß 1 mit einem Leitungsschema innerhalb des Halbleitermoduls 1. Dazu wurde die Kunststoffgehäusemasse 30 wie sie in 1 gezeigt wird weggelassen. Auf dem Verdrahtungssubstrat 3, das in seiner flächigen Erstreckung größer ist als die versetzt angeordneten Halbleiterchips 4, 5, 6 und 7 sind in den Randbereichen 42 und 43 Kontaktanschlussflächen 41 angeordnet. Die Bondverbindungen 17 und 19 auf dem Randbereich 42 des Verdrahtungssubstrats 3 und die Bondverbindungen 18 und 20 auf dem im Randbereich 43 des Verdrahtungssubstrats 3 sind durch Pfeile angedeutet und erstrecken sich von den gestapelten Halbleiterchips 4 bzw. 6 und 5 bzw. 7 und ihren Bondanschlussflächen 16 in den Randbereichen 8 bzw. 10 und 9 bzw. 11 zu den Kontaktanschlussflächen 41 auf der Oberseite 35 des Verdrahtungssubstrats 3.

Von dem obersten Halbleiterchip 7 sind die Leiterbahnen 29 als Verbindungsleitungen zwischen den Kontaktflächen 26 und den Bondanschlussflächen 16 mit durchgezogenen Linien angedeutet. Die nicht sichtbaren Leiterbahnen 32 auf der Oberseite 35 bzw. der Unterseite 34 des Verdrahtungssubstrats 3 sind mit gestrichelten Linien gezeigt. Pfeile auf den gestrichelten Linien deuten die Signalrichtung zu entsprechenden Durchkontakten 49 an, die in dieser Draufsicht nicht zu sehen sind und lediglich mit Kreisen angedeutet werden.

Durch die versetzte Anordnung von Durchkontakten 49 auf der hier nicht sichtbaren Unterseite des Verdrahtungssubstrats 3 können Laufzeitunterschiede dadurch ausgeglichen werden, dass die Außenkontakte 33 im Wesentlichen im Mittenbereich 21 des Verdrahtungssubstrats 3 angeordnet sind. Der hier gezeigte gradllinige Verlauf der Leiterbahnen 30 innerhalb des Verdrahtungssubstrats 3 kann durch Einführung von Kurven oder Mäander oder durch Einsatz eines mehrlagigen Verdrahtungssubstrats 3 beliebig verändert werden, sodass ein exakter Ausgleich der unterschiedlichen Längen zwischen den Außenkontakten 33 und den Kontakten 41 in dem Randbereich 42 oder 43 bis zum Erreichen der Außenkontakte 33 möglich wird.

Dieser Ausgleich kann noch dadurch verbessert werden, dass die seitlichen Bondverbindungen 17 und 19 bzw. 18 und 20 in den Randbereichen 42 bzw. 43 nicht wie in 1 gezeigt auf gemeinsamen Kontaktanschlussflächen 41 enden, sondern mit getrennt angeordneten Kontaktanschlussflächen 41 auf der Oberseite 35 des Verdrahtungssubstrats 3 verbunden sind, sodass jede Bondverbindung 17, 18, 19 und 20 individuell in ihrer Länge durch die entsprechende Leiterbahnlänge der Leiterbahnen 32 in dem Verdrahtungssubstrat 3 kompensiert werden kann.


Anspruch[de]
  1. Halbleitermodul mit einem internen Halbleiterchipstapel (2) auf einem Verdrahtungssubstrat (3), der übereinander gestapelte Halbleiterchips (47) mit einem oberen Halbleiterchip (5, 6, 7) und wenigstens einem unteren Halbleiterchip (4) aufweist, wobei die Halbleiterchips auf ihrer aktiven Oberseite (1215) eine zusätzliche Verdrahtungsstruktur (31, 44) mit einer Metallbeschichtung, die mehrere Metallschichten aufweist, und mit Leiterbahnen (29) zwischen Kontaktflächen (26) in einem Mittenbereich (21) und Bondanschlussflächen (16) auf Randbereichen (42, 43) aufweisen, wobei die Verdrahtungsstruktur ursprünglich gleichartige Halbleiterchips (47) derart konfiguriert, dass die ursprünglich zentral im Mittenbereich (21) angeordneten Kontaktflächen (26) in Randbereiche (42, 43) zu Bondanschlussflächen (16) umverdrahtet sind, und wobei die Bondanschlussflächen (16) über Bondverbindungen (1720) mit dem Verdrahtungssubstrat (3) elektrisch in Verbindung stehen, und wobei die Halbleiterchips (47) derartig versetzt aufeinander gestapelt sind, dass die Bondanschlussflächen (16) frei von einem darauf gestapelten Halbleiterchip (57) bleiben.
  2. Halbleitermodul nach Anspruch 1, dadurch gekennzeichnet, dass die Kontaktflächen (26) in mindestens einer Reihe (27, 28) angeordnet sind, wobei von diesen Kontaktflächen (26) sich die Leiterbahnen (29) zu einem der Randbereiche (811) des Halbleiterchips (47) erstrecken und dort in die Bondanschlussflächen (16) übergehen.
  3. Halbleitermodul nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass der Halbleiterchipstapel (2) mit den Bondverbindungen (1720) zu den Halbleiterchips (47) in einer Kunststoffgehäusemasse (30) eingebettet ist.
  4. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterchips (47) einseitig versetzt aufeinander gestapelt sind und ein einzelner Randbereich (811) der Oberseite (1215) des jeweiligen Halbleiterchips (47) Bondanschlussflächen (16) aufweist.
  5. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterchips (47) wechselseitig versetzt aufeinander gestapelt sind, und ein einzelner Randbereich (811) der Oberseite (1215) des jeweiligen Halbleiterchips (811) Bondanschlussflächen (16) aufweist.
  6. Halbleitermodul nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Halbleiterchips (47) diagonal versetzt aufeinander gestapelt sind, und zwei winklig zueinander angeordnete Randbereiche (811) der Oberseite (1215) des jeweiligen Halbleiterchips (47) Bondanschlussflächen (16), aufweisen.
  7. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verdrahtungssubstrat (3) auf seiner Oberseite (35) eine Verdrahtungsstruktur (31) aufweist, die über unterschiedlich lange Leiterbahnen (32) innerhalb des Verdrahtungssubstrats (3) zu Außenkontakten (33) auf der Unterseite (34) des Verdrahtungssubstrats (3) die unterschiedlichen Längen der Bondverbindungen (1720) zu den wechselseitig versetzt angeordneten gestapelten Halbleiterchips (47) ausgleicht.
  8. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der interne Halbleiterchipstapel (2) Speicherbauteile, vorzugsweise DRAMs aufweist mit Speicherkapazitäten im mehrfachen Gigabitbereich und Datenratentransferbereich von mehreren hundert Megahertz.
  9. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der interne Halbleiterchipstapel (2) mindestens ein Logikchip vorzugsweise einen Mikroprozessor aufweist.
  10. Verfahren zur Herstellung von Halbleitermodulen (1) mit einem internen Halbleiterchipstapel (2), der übereinander gestapelte Halbleiterchips (47) mit einem oberen Halbleiterchip (5, 6, 7) und wenigstens einem unteren Halbleiterchip (4) aufweist, wobei das Verfahren nachfolgende Verfahrenschritte aufweist:

    – Herstellen eines Halbleiterwafers mit Halbleiterchips (47), die auf ihren aktiven Oberseiten (1215) in einem zentralen Mittenbereich (21) Kontaktflächen (26) in mindestens einer Reihe aufweisen,

    – Aufbringen einer zusätzlichen Verdrahtungsstruktur (31, 44) mit mehrschichtiger Metallbeschichtung auf den Halbleiterwafer, wobei die Metallbeschichtung Leiterbahnen (29) zwischen den Kontaktflächen (26) und Bondanschlussflächen (16) auf Randbereichen (42, 43) der Halbleiterchips des Halbleiterwafers aufweist;

    – dabei werden die ursprünglich gleichartigen Halbleiterchips (47) auf dem Halbleiterwafer durch die zusätzliche Verdrahtungsstruktur derart konfiguriert, dass ihre ursprünglich zentral angeordneten Kontaktflächen (26) umverdrahtet werden;

    – die zusätzliche Verdrahtungsstruktur führt zu entgegengesetzt angeordneten Randbereichen (18) mit umverdrahteten Bondanschlussflächen (16);

    – Auftrennen des Halbleiterwafers in einzelne Halbleiterchips;

    – Herstellen eines Verdrahtungssubstrats (3) mit mehreren Halbleitermodulpositionen, das auf seiner Unterseite (34) Außenkontaktflächen (36) für Außenkontakte (33) der Halbleitermodule (1) aufweist, wobei die Außenkontaktflächen (36) mit einer Verdrahtungsstruktur (31) innerhalb des Verdrahtungssubstrats (3) elektrisch in Verbindung stehen;

    – Aufbringen eines der Halbleiterchips als unterer Halbleiterchip (4) mit auf mindestens einem Randbereich (8) angeordneten Bondanschlussflächen (16) auf die Halbleiterbauteilpositionen;

    – Herstellen von Bondverbindungen (1720) zwischen Bondanschlussflächen (16) und der Verdrahtungsstruktur (31);

    – versetztes Stapeln mindestens eines oberen Halbleiterchips (5) teilweise mit dessen Rückseite (37) auf der aktiven Oberseite (12) des unteren Halbleiterchips (4) unter Freilassen der Bondanschlussflächen (16) mit Bondverbindungen (17) des unteren Halbleiterchips (4);

    – Herstellen von Bondverbindungen (18) zwischen Bondanschlussflächen (16) des oberen Halbleiterchips (5) und der Verdrahtungsstruktur (3);

    – Einbetten der Halbleiterchipstapel (2) und der Bondverbindungen (1720) in einer Kunststoffgehäusemasse (30) auf dem Verdrahtungssubstrat (3) zu einer Halbleitermodulplatte mit mehreren Halbleitermodulen (2);

    – Aufbringen von Außenkontakten (33) auf Außenkontaktflächen (36) in den Halbleitermodulpositionen auf die Unterseite (34) des Verdrahtungssubstrats (3);

    – Auftrennen der Halbleitermodulplatte in einzelne Halbleitermodule (1).
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass eine mehrlagige Verbindung über Leiterbahnen (32) innerhalb des Verdrahtungssubstrats (3) zwischen Kontaktanschlussflächen (41) in Randbereichen (42, 43) der Oberseite (35) des Verdrahtungssubstrats (3) und Außenkontakten (33) auf der Unterseite (34) des Verdrahtungssubstrats (3) Längenunterschiede der Bondverbindungen (1720) zu den gestapelten Halbleiterchips (47) ausgleicht.
  12. Verfahren nach Anspruch 10 oder Anspruch 11, dadurch gekennzeichnet, dass die gestapelten Halbleiterchips (47) mit einer Verdrahtungsstruktur (44) versehen werden, die Leiterbahnen (29) aufweist, welche Kontaktflächen (26) eines zentralen Bondkanals (2215) auf der Oberseite (1215) der Halbleiterchips (47) mit Bondanschlussflächen (16) auf mindestens einem Randbereich (811) der aktiven Oberseite (1215) der Halbleiterchips (47) verbindet.
Es folgen 3 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

  Patente PDF

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com