PatentDe  


Dokumentenidentifikation DE69931203T2 21.09.2006
EP-Veröffentlichungsnummer 0000936782
Titel Datenübertragungssystem mit differentieller Datenübertragung
Anmelder Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka, JP
Erfinder Akamatsu, Hironori, Hirakata-shi, Osaka 573-1105, JP;
Yamauchi, Hiroyuki, Takatsuki-shi, Osaka 569-0011, JP
Vertreter Grünecker, Kinkeldey, Stockmair & Schwanhäusser, 80538 München
DE-Aktenzeichen 69931203
Vertragsstaaten DE, FR, GB, NL
Sprache des Dokument EN
EP-Anmeldetag 10.02.1999
EP-Aktenzeichen 991025487
EP-Offenlegungsdatum 18.08.1999
EP date of grant 10.05.2006
Veröffentlichungstag im Patentblatt 21.09.2006
IPC-Hauptklasse H04L 25/02(2006.01)A, F, I, 20051017, B, H, EP

Beschreibung[de]
HINTERGUND DER ERFINDUNG

Die vorliegende Erfindung bezieht sich auf ein Datensendesystem zum Durchführen eines differenziellen Sendens einer Vielzahl von Datenbits.

Unter dem Hintergrund einer enormen Menge an dynamischen Bilddaten, die verarbeitet werden müssen, ist eine Hochgeschwindigkeitsdatenübertragung zwischen einer Vielzahl von integrierten Halbleiterschaltungen, montiert auf einer gedruckten Leiterplatte, ein zunehmendes Erfordernis geworden. Um das Erfordernis zu erfüllen, sind ein Rambus Standard und ein SyncLink Standard auf dem Gebiet der DRAM (Dynamic Random Access Memory) Entwicklung als Standards für takt-synchronisierte Hochgeschwindigkeits-I/O-Schnittstellen bekannt gewesen. Der erstere Standard ist durch Rambus, Inc. entwickelt worden und wendet eine Schnittstelle mit offenem Drain an. Der letztere Standard ist durch JEDEC (Joint Electron Device Engineering Council) vorgeschlagen worden und wendet eine Schnittstelle mit niedriger Amplitude, bezeichnet als SSTL (stub series terminated transceiver logic) Schnittstelle, an.

Jeder der herkömmlichen I/O-Schnittstellen-Standards, erwähnt vorstehend, ist so ausgelegt worden, um ein Datenbit über eine einzelne Datenleitung zu senden. Ein solches Single-Ended-Übertragungsschema hat den Nachteil, dass es gegenüber Rauschen anfällig ist.

Dabei ist herkömmlich ein differenzielles Datensenden bekannt gewesen, das ausgezeichnet in der Common-Mode-Rausch-Abweisungsfunktion ist. Das differenzielle Datensenden wendet das Senden eines Datenbits unter Verwendung eines Paars von Datenleitungen an. Allerdings wird, wenn jedesmal eine Vielzahl von Datenbits differenziell zwischen integrierten Halbleiterschaltungen auf einer gedruckten Verdrahtungsleiterplatte gesendet werden soll, die Anzahl von Leitungen, die erforderlich ist, verglichen mit der Anzahl von Drähten, die in dem vorstehenden Single-Ended-Übertragungsschema verwendet ist, verdoppelt. Als eine Folge treten die Probleme auf, dass der Verdrahtungsbereich einen größeren Bereich der Oberfläche der gedruckten Leiterplatte belegt und dass ein Package für die integrierte Halbleiterschaltung eine erhöhte Anzahl von Pins haben sollte.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist deshalb eine Aufgabe der vorliegenden Erfindung, die Anzahl von Leitungen, erforderlich dazu, ein differenzielles Senden jeder der Vielzahl von Datenbits vorzunehmen, zu verringern.

Um die Aufgabe zu lösen, führt die vorliegende Erfindung ein differenzielles Senden jedes von zwei Datenbits über drei Leitungen durch, von denen eine eine erste Datenleitung ist, eine andere eine zweite Datenleitung ist und die verbleibende eine eine Referenzleitung ist. Wenn die zwei Datenbits, die gesendet werden sollen, unterschiedliche Werte haben, wird die Referenzleitung nicht verwendet und die zweite Datenleitung dient nur als ein Sendepfand komplementär zu der ersten Datenleitung, während die erste Datenleitung als ein Sendepfad komplementät zu der zweiten Datenleitung dient. Wenn die zwei Datenbits, die gesendet werden sollen, gleiche Werte haben, wird eine Spannung, die einen Wert darstellt, erhalten durch Invertieren sowohl des ersten als auch des zweiten Datenbits, zu der Referenzleitung zugeführt, so dass die Referenzleitung als ein Sendepfad komplementär zu sowohl der ersten als auch der zweiten Datenleitung dient.

Genauer gesagt weist ein erstes Datensendesystem gemäß der vorliegenden Erfindung ein Datensendesystem für ein differenzielles Senden eines ersten oder zweiten Datenbits auf, wobei das System umfasst: Ein Datensendesystem zum differenzierten Senden eines ersten und eines zweiten Datenbits, wobei das System umfasst: eine Sendeeinheit zum Senden eines ersten und des zweiten Datenbits; eine Empfangseinheit zum Empfangen des ersten und des zweiten Datenbits; und eine erste Datenleitung, eine zweite Datenleitung und eine Bezugsleitung, die jeweils zwischen der Sendeeinheit und der Empfangseinheit angeordnet sind, wobei die Sendeeinheit so eingerichtet ist, dass sie folgende Funktionen erfüllt: Zuführen einer Spannung, die den Wert des ersten Datenbits darstellt, zu der ersten Datenleitung, und einer Spannung, die den Wert des zweiten Datenbits darstellt, zu der zweiten Datenleitung, wenn das erste und das zweite Datenbit unterschiedliche Werte haben, so dass die zweite Datenleitung als ein Sendepfad dient, der komplementär zu der ersten Datenleitung ist, und die erste Datenleitung als ein Sendepfad dient, der komplementär zu der zweiten Datenleitung ist; und Zuführen einer Spannung, die jeweils die Werte des ersten und des zweiten Datenbits darstellt, jeweils zu der ersten und der zweiten Datenleitung, und einer Spannung, die einen Wert darstellt, der ermittelt wird, indem das erste und das zweite Datenbit jeweils invertiert werden, zu der Bezugsleitung, wenn das erste und das zweite Datenbit gleiche Werte haben, so dass die Bezugsleitung als ein Sendepfad dient, der komplementär zu der ersten und der zweiten Datenleitung ist.

Um die vorstehende Aufgabe zu lösen, führt die vorliegende Erfindung auch ein differenzielles Senden jedes von zwei Datenbits mit drei Leitungen eines anderen Typs durch. Eine der drei Leitungen ist eine erste Datenleitung, eine andere eine davon ist eine zweite Datenleitung und die verbleibende davon ist eine komplementäre Datenleitung. Die Spannung, die den Wert des ersten Datenbits darstellt, wird zu der ersten Datenleitung zugeführt. Die Spannung, die den Wert des zweiten Datenbits darstellt, wird zu der zweiten Datenleitung zugeführt. Die Spannung, die einen Wert darstellt, der durch Invertieren des ersten Datenbits erhalten ist, wird auf der komplementären Datenleitung zugeführt. Die erste Datenleitung und die komplementäre Datenleitung werden für ein differenzielles Senden des ersten Datenbits verwendet. Wenn das erste und das zweite Datenbit unterschiedliche Werte haben, werden die zweite und die erste Datenleitung für ein differenzielles Senden der zweiten Datenbits verwendet. Wenn das erste und das zweite Datenbit gleiche Werte haben, werden die zweite Datenleitung und die komplementäre Datenleitung für ein differenzielles Senden des zweiten Datenbits verwendet.

Genauer gesagt ist ein zweites Datensendesystem gemäß der vorliegenden Erfindung ein Datensendesystem für ein differenzielles Senden sowohl eines ersten als auch eines zweiten Datenbits, wobei das System aufweist: eine Sendeeinheit zum Senden des ersten und des zweiten Datenbits; eine Empfangseinheit zum Empfangen des ersten und des zweiten Datenbits; und eine erste Datenleitung, eine zweite Datenleitung und eine komplementäre Datenleitung, jede zwischen der Sendeeinheit und der Empfangseinheit angeordnet. Weiterhin besitzt die Sendeeinheit die Funktion eines Zuführens einer Spannung, die einen Wert des ersten Datenbits darstellt, auf der ersten Datenleitung, ein Zuführen eines Werts des zweiten Datenbits auf der zweiten Datenleitung und ein Zuführen einer Spannung, die einen Wert darstellt, der durch Invertieren des ersten Datenbits erhalten ist, auf der komplementären Datenleitung. Andererseits besitzt die Empfangseinheit die Funktionen eines Bestimmens des Werts dessen ersten Datenbits über einen Vergleich zwischen einer Spannung auf der ersten Datenleitung und einer Spannung auf der komplementären Datenleitung und eines Bestimmens des Werts des zweiten Datenbits, über einen Vergleich zwischen der Spannung auf der ersten Datenleitung und einer Spannung auf der zweiten Datenleitung, wenn die jeweiligen Spannungen auf der ersten und der zweiten Datenleitung zueinander unterschiedlich sind, und über einen Vergleich zwischen der Spannung auf der komplementären Datenleitung und der Spannung der zweiten Datenleitung, wenn die jeweiligen Spannungen auf der ersten und der zweiten Datenleitung gleich zueinander sind.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

1 zeigt ein Blockdiagramm, das eine beispielhafte Struktur eines Datensendesystems gemäß der vorliegenden Erfindung darstellt;

2 zeigt ein Blockdiagramm, das im Detail die jeweiligen Strukturen einer Sendeeinheit und einer Empfangseinheit in 1 darstellt;

3 zeigt ein Zeitdiagramm, das ein Beispiel jeweiliger Spannungsvariationen auf den drei Leitungen in 2 darstellt;

4 stellt Kombinationen jeweiliger Spannungen auf den drei Leitungen in 2 dar;

5A, 5B, 5C und 5D stellen Kombinationen von jeweiligen Strömen dar, die durch die drei Leitungen in 2 fließen;

6 zeigt ein detailliertes Schaltungsdiagramm, das eine beispielhafte Struktur der Sendeeinheit in 2 darstellt;

7 zeigt ein detailliertes Schaltungsdiagramm, das eine Variation der Sendeeinheit der 6 darstellt;

8 zeigt ein detailliertes Schaltungsdiagramm, das eine andere Variation der Sendeeinheit der 6 darstellt;

9 zeigt ein detailliertes Schaltungsdiagramm, das eine beispielhafte Struktur der Empfangseinheit in 2 darstellt;

10 zeigt ein detailliertes Schaltungsdiagramm, das eine Variation der Empfangseinheit der 9 darstellt;

11 zeigt ein Blockdiagramm, das eine Variation der 2 darstellt;

12 zeigt ein Zeitdiagramm, das ein Beispiel jeweiliger Spannungsvariationen auf den drei Leitungen in 11 darstellt;

13 stellt Kombinationen von jeweiligen Spannungen auf den drei Leitungen in 11 dar;

14A, 14B, 14C und 14D stellen Kombinationen von jeweiligen Strömen dar, die durch die drei Leitungen in 11 fließen;

15 zeigt ein Blockdiagramm, das eine andere, beispielhafte Struktur des Datenübertragungssystems gemäß der vorliegenden Erfindung darstellt;

16 zeigt ein Blockdiagramm, das im Detail die jeweiligen Strukturen einer Sendeeinheit und einer Empfangseinheit in 15 darstellt;

17 zeigt ein Zeitdiagramm, das ein Beispiel jeweiliger Spannungsvariationen auf den drei Leitungen in 16 darstellt;

18 stellt Kombinationen von jeweiligen Spannungen auf den drei Leitungen in 16 dar;

19 zeigt ein detailliertes Schaltungsdiagramm, das eine beispielhafte Struktur der Sendeeinheit in 16 darstellt;

20 zeigt ein detailliertes Schaltungsdiagramm, das eine beispielhafte Struktur der Empfangseinheit in 16 darstellt;

21 zeigt ein detailliertes Schaltungsdiagramm, das eine Variation der Empfangseinheit der 20 darstellt; und

22 zeigt ein Blockdiagramm, das eine noch andere, beispielhafte Struktur des Datensendesystems gemäß der vorliegenden Erfindung darstellt.

DETAILLIERTE BESCHREIBUNG DER ERFINDUNG

Unter Bezugnahme auf die beigefügten Zeichnungen werden die Ausführungsformen der vorliegenden Erfindung beschrieben.

1 zeigt eine beispielhafte Struktur eines Datensendesystems gemäß der vorliegenden Erfindung. Das System, das in 1 dargestellt ist, ist aus zwei integrierten Halbleiterschaltungen, montiert auf einer gedruckten Leiterplatte, z.B. zwei LSIs (Large Scale Integrated Circuits) 1 und 2, die miteinander durch einen Sendekanal 3 verbunden sind, aufgebaut. Die LSI 1 sendet acht Datenbits D0 bis D7, die ein Wort zusammensetzen, zu dem Sendekanal 3. Die LSI 2 empfängt das Acht-Bit-Wort, gesendet über den Sendekanal 3. Jede der zwölf Leitungen, die den Sendekanal 3 zusammensetzen, ist auf einer Anschlussspannung VVT über Anschlusswiderstände 4 gesetzt worden.

Die LSI 1 ist intern mit vier Sendeeinheiten (T0, T1, T2 und T3) 11, 12, 13 und 14 versehen, wobei jede davon einen Sendevorgang unter Aktivierung eines Freigabesignals EN1 durchführt. Die Sendeeinheit 11 dient zum Senden der Bits D0 und D1. Wenn die Bits D0 und D1 unterschiedliche Werte haben, führt die Sendeeinheit 11 eine Spannung, die den Wert des Bits D0 darstellt, auf einer Datenleitung DL0, und eine Spannung, die den Wert des Bits D1 darstellt, auf einer Datenleitung DL1 zu, so dass die Datenleitung DL1 als ein Sendepfad komplementär zu der Datenleitung DL0 dient und dass die Datenleitung DL0 als ein Pfad komplementär zu der Datenleitung DL1 dient. Wenn das Bit D0 und das Bit D1 gleiche Werte haben, führt die Sendeeinheit 11 eine Spannung, die den Wert jedes der Bits D0 und D1 darstellt, auf den Datenleitungen D0 und D1 und eine Spannung, die einen Wert darstellt, der durch Invertieren des Werts jedes Bits D0 und D1 erhalten ist, auf einer Referenzleitung REF0 zu. Jede der anderen drei Sendeeinheiten 12, 13 und 14 besitzt die selbe Funktion, so dass DL2 bis DL7 Datenleitungen bezeichnen und REF1 bis REF3 Referenzleitungen bezeichnen. Es sollte angemerkt werden, dass Energiequellenspannungen VDDQ und VSSQ, erzeugt innerhalb der LSI1, von externen Spannungen VDD und VSS zu der Ausgangsstufe jeder der vier Sendeeinheiten 11 bis 14 zugeführt werden.

Die Datenleitungen DL0 und DL1 sind zweimal um die Referenzleitung REF0 verdreht worden, um ein Twisted Pair von Leitungen zu erstellen. Die Verdrehungen sind an jeweiligen Bereichen, entsprechend zu 1/3 und 2/3 der gesamten Längen der Datenleitungen DL0 und DL1, aufgebracht worden. Die Datenleitungen DL2 und DL3 sind einmal um die Referenzleitung REF1 herum verdreht, um ein anderes Twisted Pair von Leitungen zu bilden. Die Verdrehung ist auf jeweilige Bereiche entsprechend zu % der gesamten Längen der Datenleitungen DL2 und DL3 aufgebracht worden. Als eine Folge werden die Datenleitungen DL2 und DL3 gleich durch die Datenleitungen DL0 und DL1 beeinflusst, während die Datenleitungen DL0 und DL1 gleich durch die Datenleitungen DL2 und DL3 durch eine Gegenwirkung beeinflusst werden. Die Referenzleitung REF1 ist durch die Datenleitungen DL2 und DL3 abgeschirmt, während die Referenzleitung REF0 durch die Datenleitungen DL0 und DL1 abgeschirmt ist. In ähnlicher Weise sind die Datenleitungen DL4 und DL5 zweimal um die Referenzleitung REF2 herum verdreht worden, um ein Twisted Pair zu bilden, während die Datenleitungen DL6 und DL7 zweimal um die Referenzleitung REF3 herum verdreht worden sind, um ein anderes Twisted Pair zu bilden. Die Anzahl von Verdrehungen ist nicht auf das vorstehende Beispiel beschränkt.

Die LSI2 ist intern mit vier Empfangseinheiten (R0, R1, R2 und R3) 21, 22, 23 und 24 entsprechend zu den vier Sendeeinheiten 11, 12, 13 und 14, jeweils, versehen. Jede der vier Empfangseinheiten 21 bis 24 führt ein Empfangsvorgang unter Aktivierung eines Freigabesignals EN2 durch. Die Empfangseinheit 21 dient zum Empfangen der Bits D0 und D1. Wenn die jeweiligen Spannungen auf den Datenleitungen DL0 und DL1 unterschiedlich zueinander sind, bestimmt die Empfangseinheit 21 die jeweiligen Werte der Bits D0 und D1 über einen Vergleich zwischen den jeweiligen Spannungen auf den Datenleitungen DL0 und DL1. Wenn die jeweiligen Spannungen auf den Datenleitungen DL0 und DL1 gleich zueinander sind, bestimmt die Empfangseinheit 21 den Wert des Bits D0 über einen Vergleich zwischen den jeweiligen Spannungen auf der Datenleitung DL0 und auf der Referenzleitung REF0, während der Wert des Bits D1 über einen Vergleich zwischen den jeweiligen Spannungen auf der Datenleitung DL1 und auf der Referenzleitung REF0 bestimmt wird. Jede der anderen drei Empfangseinheiten 22, 23 und 24 besitzt dieselbe Funktion. In der Zeichnung bezeichnen XD0 bis XD7 jeweilige Bits, erhalten durch Invertieren der Bits D0 bis D7. Eine inverse Beziehung wird zwischen der Anordnung der Ausgangsanschlüsse der Sendeeinheit 12 und der Anordnung der Eingangsanschlüsse der Empfangseinheit 22 vorgenommen, da die Datenleitungen DL2 und DL3 eine ungrade Anzahl von Malen verdreht worden sind. Die selbe Beziehung wird zwischen der Sendeeinheit 14 und der Empfangseinheit 24 eingerichtet.

2 stellt im Detail die jeweiligen Strukturen einer Sendeeinheit 11 und einer Empfangseinheit 21 in 1 dar. Es ist anzumerken, dass die Verdrehungen, die auf die Datenleitungen DL0 und DL1 aufgebracht sind, hier nicht gezeigt sind.

Wie in 2 dargestellt ist, besitzt die Sendeeinheit 11 einen ersten, einen zweiten und einen dritten Treiber 51, 52 und 53, wobei jeder davon einen Sendevorgang unter Aktivierung des Freigabesignals EN1 durchführt. Der erste Treiber 51 dient zum Zuführen einer Spannug, die den Wert des Bits D0 darstellt, auf der Datenleitung (DL0) 31. Der zweite Treiber 52 dient zum Zuführen einer Spannung, die den Wert des Bits DL1 darstellt, auf der Datenleitung (DL1) 32. Der dritte Treiber 53 besitzt Mittel zum Zuführen einer Spannung, die einen Wert darstellt, der durch Invertieren jedes der Bits D0 und D1 erhalten ist, zu der Referenzleitung (REF0) 33, wenn die Bits D0 und D1 gleiche Werte haben, und zum Halten eines Ausgangs von dem dritten Treiber 53 zu der Referenzleitung (REF0) 33 in einem Hoch-Impedanz-Zustand, wenn die Bits D0 und D1 unterschiedliche Werte haben.

Die Datenleitungen DL0 und DL1 und die Referenzleitung REF0 sind auf die Anschlussspannung VTT über die jeweiligen Anschlusswiderstände 41, 42 und 43 hochgelegt worden. Von den drei Anschlusswiderständen besitzt jede der zwei Anschlusswiderstände 41 und 42 zum Hochziehen der Datenleitungen DL0 und DL1 jeweilis einen Widerstandswert R und der andere Anschlusswiderstand 43 besitzt zum Hochziehen der Referenzleitung REF0 einen Widerstandswert R/2.

Die Empfangseinheit 21 besitzt einen ersten, einen zweiten und einen dritten Komparator 61, 62 und 63, wobei jeder davon einen Empfangsvorgang unter Aktivierung des Freigabesignals EN2 durchführt. Der erste Komparator 61 dient zum Durchführen eines Vergleichs zwischen den jeweiligen Spannungen auf der Datenleitung DL0 und auf der Referenzleitung REF0. Der zweite Komparator 62 dient zum Durchführen eines Vergleichs zwischen den jeweiligen Spannungen auf der Datenleitung DL1 und auf der Referenzleitung REF0. Der dritte Komparator 63 dient zum Durchführen eines Vergleichs zwischen den jeweiligen Spannungen auf den Datenleitungen DL0 und DL1. Wenn die jeweiligen Spannungen auf den Datenleitungen DL0 und DL1 unterschiedlich zueinander sind, bestimmt der dritte Komparator 63 die jeweiligen Werte der Bits D0 und D1. Wenn die jeweiligen Spannungen auf den Datenleitungen DL0 und DL1 gleich zueinander sind, bestimmt der erste Komparator 61 den Wert des Bits D0 und der zweite Komparator 62 bestimmt den Wert des Bits D1.

3 zeigt ein Beispiel von jeweiligen Spannungsvariationen auf den drei Leitungen DL0 und DL1 und REF0 in 2. Während PERIOD 1 wird das Freigabesignal EN1 auf einen Inaktivierungspegel „L" gesetzt, so dass der erste, der zweite und der dritte Treiber 51, 52 und 53 die jeweiligen Ausgänge davon in einem Hoch-Impedanz-Zustand halten. Demzufolge wird jede der Spannungen auf den drei Leitungen DL0, DL1 und REF0 gleich zu der Anschlussspannung VTT. Während PERIODS 2 bis 7 wird die Einstellung des Freigabesignals EN1 auf ein Aktivierungspegel „H" geändert, so dass sowohl der erste als auch der zweite als auch der dritte Treiber 51, 52 und 53 den Sendevorgang, auf die Datenbits D0 und D1 ansprechend, durchführen. Während PERIOD 2 werden D0 = 1 und D1 = 1 erfüllt. Dementsprechend werden die jeweiligen Spannungen auf den Datenleitungen DL0 und DL1 eine Hoch-Pegel-Spannung VH, einen Bitwert 1 darstellend, während der PERIOD 2, während die Spannung auf der Referenzleitung REF0 eine Niedrig-Pegel-Spannung VL wird. Die Spannung VH ist höher als die Anschlussspannung VTT um &Dgr;V, während die Spannung VL niedriger als die Anschlussspannung VTT um &Dgr;V ist. Während PERIOD 3 werden D0 = 0 und D1 = 0 erfüllt. Dementsprechend wird jede der Spannungen auf den Datenleitungen DL0 und DL1 die Niedrig-Pegel-Spannung VL, die einen Bitwert 0 und PERIOD 3 darstelllt, während die Spanung auf der Referenzleitung REF0 die Hoch-Pegel-Spannung VH wird, die den Bitwert 1 darstellt. Während PERIODS 4 werden die D0 = 0 und D1 = 1 erfüllt. Während PERIOD 5 weren D0 = 1 und D1 = 0 erfüllt. Da sich der Ausgang es dritten Treibers 53 in einem Hochimpedanz-Zustand während PERIOD 4 und 5 befindet, wird die Spannung auf der Referenzleitung REF0 gleich zu der Anschlussspannung VTT. Der Zustand während PERIOD 6 ist der selbe wie in PERIOD 3 und der Zustand während PERIOD 7 ist der selbe wie in PERIOD 2. Demzufolge beträgt jede der Amplituden der jeweiligen Spannungen auf den drei Leitungen DL0, DL1 und REF0 2&Dgr;V. Wenn DD = + 3,3 V, VSS = 0 V und VTT = + 1,5 V erfüllt sind, wird, z.B., &Dgr;V = 0,4 V (Ausgangswert der Sendeeinheit 11) erfüllt. Die Verwendung einer solchen Schnittstelle mit niedriger Amplitude ermöglicht eine Hochgeschwindigkeitsdatenübertragung.

4 stellt Kombinationen von jeweiligen Spannungen auf den drei Leitungen DL0, DL1 und REF0 in 2 dar. Jeweilige Ströme, die durch die Leitungen fließen, sind in Klammern angegeben. Wie in 4 dargestellt ist, ist, wenn jede der Spannungen auf den Datenleitungen DL0 und DL1 die Hoch-Pegel-Spannung VH ist, die Spannung auf der Referenzleitung REF0 die Niedrig-Pegel-Spannung VL und die Größe des Stroms (–2I), der auf der Referenzleitung REF0 fließt, ist das Doppelte der Größe des Stroms (+I), der aus jeder der Datenleitungen DL0 und DL1 fließt. Wenn die Spannung auf der Datenleitung DL0 die Hoch-Pegel-Spannung VH ist und die Spannung auf der Datenleitung DL1 die Niedrig-Pegel-Spannung VL ist, ist die Spannung auf der Referenzleitung REF0 die Anschlussspannung VTT und die Größe des Stroms (+I), der aus der Datenleitung DL0 fließt, ist gleich zu der Größe des Stroms (–I), der auf der Datenleitung DL1 fließt. Wenn die Spannung auf der Datenleitung DL0 die Niedrig-Pegel-Spannung VL ist und die Spannung auf der Datenleitung DL1 die Hoch-Pegel-Spannung VH ist, ist die Spannung auf der Referenzleitung REF0 die Anschlussspannung VTT und die Größe des Stroms (–I), der auf der Datenleitung DL0 fließt, ist gleich zu der Größe des Stroms (+I), der auf der Datenleitung DL1 fließt. Wenn jede der Spannungen auf den Datenleitungen DL0 und DL1 die Niedrig-Pegel-Spannung VL ist, ist die Spannung auf der Referenzleitung REF0 die Hoch-Pegel-Spannung VH und die Größe des Stroms (+2I), der aus der Referenzleitung REF0 herausfließt, ist das Doppelte der Größe des Stroms (–I), der auf jeder der Datenleitungen DL0 und DL1 fließt.

Die 5A bis 5D stellen Kombinationen jeweiliger Ströme dar, die durch die drei Leitungen DL0, DL1 und REF0 in 2 fließen. Wie zuvor angegeben ist, ist der Widerstandswert (R/2) des Anschlusswiderstands zum Hochziehen der Referenzleitung REF0 auf ½ des Widerstandswerts (R) jeder der Anschlusswiderstände zum Hochziehen der jeweiligen Datenleitungen DL0 und DL1 eingestellt worden, so dass der Strom, der durch die Referenzleitung REF0 fließt, das Doppelte des Stroms ist, der durch jede der Datenleitungen DL0 und DL1 fließt. Wie anhand der 5A bis 5D verständlich werden wird, ist die Summe des Stroms, der in die Energieversorgung zum Zuführen der Anschlussspannung VTT fließt, und des Stroms, der davon herausfließt, konstant 0.

Eine Beschreibung wird nun nachfolgend in Bezug auf die jeweiligen, inneren Strukturen der Sendeeinheit 11 und der Empfangseinheit 21 in 2 vorgenommen.

6 stellt eine beispielhafte Struktur der Sendeeinheit 11 in 2 dar. Der erste Treiber 51 zum Ansteuern der Datenleitung DL0 ist zusammengesetzt aus: einem NAND-Gatter 101; einem PMOS-Transistor 102; einem Invertierer 103; einem NOR-Gatter 104; und einem NMOS-Transistor 105 und nimmt das Datenbit D0 und das Freigabesignal EN1 auf. Der zweite Treiber 52 zum Ansteuern der Datenleitung DL1 ist zusammengesetzt aus: einem NAND-Gatter 201; einem PMOS-Transistor 202; einem Invertierer 203; einem NOR-Gatter 204; und einem NMOS-Transistor 205 und nimmt das Datenbit D1 und das Freigabesignal EN1 auf. Der dritte Treiber 53 zum Ansteuern der Referenzleitung REF0 ist zusammengesetzt aus: zwei Invertieren 301 und 302; einem NAND-Gatter 303; einem PMOS-Transistor 304; einem Invertierer 305; einem NOR-Gatter 306; und einem NMOS-Transistor 307 und nimmt die zwei Datenbits D0 und D1 und das Freigabesignal EN1 auf.

7 stellt eine Variation der Sendeeinheit 11 der 6 dar. Eine Sendeeinheit 11a der 7 wird durch Hinzufügen einer Übergangsbeschleunigungsschaltung 310 zu dem dritten Treiber 53 in der Sendeeinheit 11 der 6 erhalten. Die Übergangsbeschleunigungsschaltung 310 ist zusammengesetzt aus: einer ersten Verzögerungsschaltung 311, die aus einer ungraden Anzahl von Invertieren besteht; einem OR-Gatter 312; einem PMOS-Transistor 313; einer zweiten Verzögerungsschaltung 314, die aus einer ungraden Anzahl von Invertieren besteht; einem AND-Gatter 315; und einem NMOS-Transistor 316. Die Übergangsbeschleunigungsschaltung 310 besitzt die Funktionen eines Zuführens der Spannung (VL), die den Bit-Wert 0 darstellt, zu der Referenzleitung REF0 nur während einer spezifizierten Zeitperiode, wenn die Referenzleitung REF0 einem Übergang von der Spannung (VH), den Bit-Wert 1 darstellend, zu einer anderen Spannung (VL oder VTT) unterliegt, und eines Zuführens der Spannung (VH), den Bit-Wert 1 darstellend, zu der Referenzleitung REF0 nur während einer spezifizierten Zeitperiode, wenn die Referenzleitung REF0 einem Übergang von der Spannung (VL), die den Bit-Wert 0 darstellt, zu einer anderen Spannung (VH oder VTT) unterliegt. Dies beschleunigt vorteilhaft die Spannungsübergänge auf der Referenzleitung REF0.

8 stellt eine andere Variation der Sendeeinheit 11 dar. Eine Sendeeinheit 11b der 8 wird durch Hinzufügen einer Spannungsinitialisierungsschaltung 320 zu dem dritten Treiber 53 in der Sendeeinheit 11 der 6 erhalten. Die Spannungsinitialisierungsschaltung 320 ist zusammengesetzt aus: einem Exklusiv-OR-Gatter 321; einem Invertierer 322, einem NOR-Gatter 323; und einem NMOS-Transistor 324. Die Sendeeinheit 11b besitzt die Funktion eines Zuführens einer durchschnittlichen Spannung der Spannung (VL), die den Bit-Wert 0 darstellt, und der Spannung (VH), die den Bit-Wert 1 darstellt, d.h. der Anschlussspannung VTT zu der Referenzleitung REF0, wenn das Freigabesignal EN1 auf den Aktivierungspegel „H" gesetzt ist und die Datenbits D0 und D1 unterschiedliche Werte haben. Dies unterstützt in vorteilhafter Weise das Einrichten der Anschlussspannung VTT auf der Referenzleitung REF0 in dem Fall, in dem weder die Spannung (VH), die den Bit-Wert 1 darstellt, noch die Spannung (VL), die den Bit-Wert 0 darstellt, zu der Referenzleitung REF0 zugeführt werden. Optional kann die Sendebeschleunigungsschaltung 310 in 7 zu dem dritten Treiber 53 in der Sendeeinheit 11b in 8 hinzugefügt werden.

9 stellt eine beispielhafte Struktur der Empfangseinheit 21 in 2 dar. Der erste Komparator 61 zum Durchführen eines Vergleichs zwischen den jeweiligen Spannungen auf der Datenleitung DL0 und auf der Referenzleitung REF0 ist zusammengesetzt aus: zwei PMOS-Transistoren 401 und 402; und drei NMOS-Transistoren 403, 404 und 405. Der zweite Komparator 62 zum Durchführen eines Vergleichs zwischen den jeweiligen Spannungen auf der Datenleitung DL1 und auf der Referenzleitung REF0 ist zusammengesetzt aus: zwei PMOS-Transistoren 411 und 412; und drei NMOS-Transistoren 413, 414 und 415. Der dritte Komparator 63 zum Durchführen eines Vergleichs zwischen den jeweiligen Spannungen auf den Datenleitungen DL0 und DL1 ist zusammengesetzt aus: zwei PMOS-Transistoren 421 und 422; und drei NMOS-Transistoren 423, 424 und 425. Jeder des ersten, des zweiten und des dritten Komparators 61, 62 und 63 ist eine Schaltung, die ausgezeichnet in der Rauschrückweisungsfunktion dessen gemeinsamen Modus ist. Eine verdrahtete OR-Verbindung ist zwischen einem Ausgang des ersten Komparators 61 und einem Ausgang des dritten Komparators 63 vorgesehen, um das Datenbit XD0 (Bit, erhalten durch invertieren des Bits D0) zu bestimmen. Eine andere verdrahtete OR-Verbindung ist zwischen einem Ausgang des zweiten Komparators 62 und dem anderen Ausgang des dritten Komparators 63 vorgesehen, um das Datenbit XD1 (Bit, erhalten durch Invertieren des Bits D1) zu bestimmen. Deshalb bestimmt der dritte Komparator 63 die jeweiligen Werte der Bits XD0 und XD1, wenn die jeweiligen Spannungen auf den Datenleitungen DL0 und DL1 unterschiedlich zueinander sind. Andererseits bestimmt der erste Komparator 61 den Wert des Bits XD0 und der zweite Komparator 62 bestimmt den Wert des Bits XD1, wenn die jeweiligen Spannungen auf den Datenleitungen DL0 und DL1 gleich zueinander sind.

Es sollte angemerkt werden, dass die Vorsehung der Anschlusswiderstände 4 in 1, d.h. die drei Anschlusswiderstände 41, 42 und 43 in 2, weggelassen werden können. Wenn die Anschlusswiderstände 41, 42 und 43 nicht vorgesehen sind, wird die Referenzleitung REF0 in einen floatierenden Zustand gebracht, wenn das Bit D0 und das Bit D1 unterschiedliche Werte haben. In diesem Fall ermöglicht auch die Struktur, dargestellt in 9, eine korrekte Bestimmung der jeweiligen Werte der Bits XD0 und XD1 des dritten Komparators 63.

10 stellt eine Variation der Empfangseinheit 21 der 9 dar. Eine Empfangseinheit 21a der 10 besitzt: einen vierten Komparator 64 zum Bestimmen des Werts des Bits D0 basierend auf den jeweiligen Ergebnissen von Vergleichen, erhalten von dem ersten und dem dritten Komparator 61 und 63; und einen fünften Komparator 65 zum Bestimmen des Werts des Bits D1 basierend auf den jeweiligen Ergebnissen von Vergleichen, erhalten von dem zweiten und dem dritten Komparator 62 und 63. Der vierte Komparator 64 ist aus zwei PMOS-Transistoren 431 und 432 und fünf NMOS-Transistoren 433, 434, 435, 436 und 437 aufgebaut, und bestimmt den Wert des Bits D0 über einen Vergleich zwischen einer Ausgangsspannung des ersten Komparators 61 und der Anschlussspannung VTT und einem Vergleich zwischen einer Ausgangsspannung des dritten Komparators 63 und der Anschlussspannung VTT. Der fünfte Komparator 65 ist aus zwei PMOS-Transistoren 441 und 442 und fünf NMOS-Transistoren 443, 444, 445, 446 und 447 aufgebaut und bestimmt den Wert des Bits D1 über einen Vergleich zwischen einer Ausgangsspannung des zweiten Komparators 62 und der Anschlussspannung VTT und eines Vergleichs zwischen der anderen Ausgangsspannung des dritten Komparators 63 und der Anschlussspannung VTT. Die Struktur, dargestellt in 10, ermöglicht eine noch sichere Bestimmung der Bit-Werte als in dem Fall, der in 9 dargestellt ist.

11 stellt eine Variation der 2 dar. Wie in 11 dargestellt ist, werden Energiequellenspannungen VDDQ2 und VSSQ2, unterschiedlich gegenüber den vorstehenden Energiequellenspannungen VDDQ und VSSQ, zu der Ausgangsstufe des dritten Treibers 53 zugeführt. Mit anderen Worten dient der dritte Treiber in 11 zur Bestimmung einer Spannung, zugeführt zu der Referenzleitung REF0, so dass die Amplitude der Spannung auf der Referenzleitung REF0 das Doppelte der Amplitude der Spannung auf jeder Datenleitung DL0 und DL1 ist. Jeder der Anschlusswiderstände 41, 42 und 43 zum Hochziehen der Datenleitungen DL0 und DL1 und der Referenzleitung REF0 besitzt jeweils den Widerstandswert R.

12 stellt ein Beispiel jeweiliger Spannungsvariationen auf den drei Leitungen DL0, DL1 und REF0 dar. Während PERIOD 2 werden D0 = 1 und D1 = 1 erfüllt. Dementsprechend wird jede der jeweiligen Spannungen auf den Datenleitungen DL0 und DL1 die Hoch-Pegel-Spannung VH, die den Bit-Wert 1 während PERIOD 2 darstellt, während die Spannung auf der Referenzleitung REF0 eine niedrige Pegel-Spannung VLL wird, die den Bit-Wert 0 darstellt. Die Spannung VH ist höher als die Anschlussspannung VTT um &Dgr;V und die Spannung VLL ist niedriger als die Anschlussspannung VTT um 2&Dgr;V. Während PERIOD 3 werden D0 = 0 und D1 = 0 erfüllt. Dementsprechend wird jede der jeweiligen Spannungen auf den Datenleitungen DL0 und DL1 die Niedrig-Pegel-Spannung VL, die den Bit-Wert 0, während PERIOD 3 darstellt, während die Spannung auf der Referenzleitung REF0 eine Hoch-Pegel-Spannung VHH wird, die den Bit-Wert 1 darstellt. Die Spannung VL ist niedriger als die Anschlussspannung VTT um &Dgr;V und die Spannung VHH ist höher als die Anschlussspannung VTT um 2&Dgr;V. Während PERIOD 4 werden D0 = 0 und D1 = 1 erfüllt. Während PERIOD 5 werden D0 = 1 und D1 = 0 erfüllt. Dementsprechend wird der Ausgang des dritten Treibers 53 in einen Hochimpedanzzustand während PERIODS 4 und 5 gebracht, so dass die Spannung auf der Referenzleitung REF0 gleich zu der Anschlusspannung VTT wird. Der Zustand während PERIOD 6 ist derselbe wie in PERIOD 3 und der Zustand während PERIOD 7 ist derselbe wie in PERIOD 2. Demzufolge ist die Amplitude der Spannung auf der Referenzleitung REF0 gleich zu 4&Dgr;V, während die Amplitude jeder der Spannungen auf den Datenleitungen DL0 und DL1 2&Dgr;V ist. Demzufolge ist die Summe der jeweiligen Spannungsvariationen auf den drei Leitungen DL0, DL1 und REF0 konstant 0 in irgend einer Periode, was vorteilhaft in dem Fall ist, wo ein Spannungsausgleichmechanismus (nicht dargestellt) für die drei Leitungen vorgesehen ist.

13 stellt Kombinationen jeweiliger Spannungen auf den drei Leitungen DL0, DL1 und REF0 in 11 dar. Die jeweiligen Ströme, die durch die Leitungen fließen, sind in Klammern angegeben. Wie in 13 dargestellt ist, ist, wenn jede der Spannungen auf den Datenleitungen DL0 und DL1 die Hoch-Pegel-Spannung VH ist, die Spannung auf der Referenzleitung REF0 die Niedrig-Pegel-Spannung VLL und die Größe des Stroms (–2I), der auf der Referenzleitung REF0 fließt, ist das Doppelte der Größe des Stroms (+I), der aus jeder der Datenleitungen DL0 und DL1 herausfließt. Wenn die Spannung auf der Datenleitung DL0 die Hoch-Pegel-Spannung VH ist und die Spannung auf der Datenleitung DL1 die Niedrig-Pegel-Spannung VL ist, ist die Spannung auf der Referenzleitung REF0 die Anschlussspannung VTT und die Größe des Stroms (+I), der aus der Datenleitung DL0 herausfließt, ist gleich zu der Größe des Stroms (–I), der auf der Datenleitung DL1 fließt. Wenn die Spannung auf der Datenleitung DL0 die Niedrig-Pegel-Spannung VL ist und die Spannung auf der Datenleitung DL1 die Hoch-Pegel-Spannung VH ist, ist die Spannung auf der Referenzleitung REF0 die Anschlussspannung VTT und die Größe des Stroms (–I), der auf der Datenleitung DL0 fließt, ist gleich zu der Größe des Stroms (+I), der aus der Datenleitung DL1 herausfließt. Wenn jede der Spannungen auf den Datenleitungen DL0 und DL1 die Niedrig-Pegelspannung VL ist, ist die Spannung auf der Referenzleitung REF0 die Hoch-Pegel-Spannung VHH und die Größe des Stroms (+2I), der aus der Referenzleitung REF0 herausfließt, ist das Doppelte der Größe des Stroms (–I), der auf jeder der Datenleitungen DL0 und DL1 fließt.

Die 14A bis 14D stellen Kombinationen jeweiliger Ströme, die durch die drei Leitungen DL0, DL1 und REF0 in 11 fließen, dar. Wie zuvor angegeben ist, ist der Widerstandswert (R) des Anschlusswiderstands zum Hochziehen der Referenzleitung REF0 so eingestellt worden, um gleich zu dem Widerstandswert (R) jeder der Anschlusswiderstände zum Hochziehen der jeweiligen Datenleitungen DL0 und DL1 zu sein, so dass der Strom, der durch die Referenzleitung REF0 fließt, das Doppelte des Stroms ist, der durch jede der Datenleitungen DL0 und DL1 fließt. Wie anhand der 14A bis 14D verständlich werden wird, ist die Summe des Stroms, der in die Energieversorgung zum Zuführen der Anschlussspannung VTT fließt, und der Strom, der davon herausfließt, konstant 0.

15 stellt eine andere, beispielhafte Struktur des Datensendesystems gemäß der vorliegenden Erfindung dar. Das System, das in 15 dargestellt ist, ist aus zwei integrierten Halbleiterschaltungen, montiert auf einer gedruckten Leiterplatte, aufgebaut, z.B. zwei LSIs 501 und 502, die miteinander über einen Sendekanal 503 verbunden sind. Die LSI 501 überträgt acht Datenbits D0 bis D7, die ein Wort zusammensetzen, zu dem Übertragungskanal 503, während die LSI 502 das 8-Bit-Wort, übertragen über den Übertragungskanal 503, empfängt. Jede der zwölf Leitungen, die den Sendekanal 503 zusammensetzen, ist auf die Anschlussspannung VTT über Anschlusswiderstände 504 hochgesetzt worden.

Die LSI 501 ist intern mit vier Sendeeinheiten (T0, T1, T2 und T3) 511, 512, 513 und 514 versehen worden, wobei jede davon einen Sendevorgang unter Aktivierung eines Freigabesignals EN1 durchführt. Die Sendeeinheit 511 dient zum Senden der Bits D0 und D1. Die Sendeeinheit 511 führt eine Spannung, die den Wert des Bits D0 repräsentiert, auf einer Datenleitung D0, eine Spannung, die den Wert des Bits D1 repräsentiert, auf einer Datenleitung DL1, und eine Spannung, die den Wert repräsentiert, der durch Invertieren des Bits D0 erhalten ist, zu einer komplementären Datenleitung XDL0 zu. Jede der anderen drei Sendeeinheiten 512, 513 und 514 besitzt dieselbe Funktion, so dass DL2 bis DL7 Datenleitungen bezeichnen und XDL2, XDL4 und XDL6 komplementäre Datenleitungen bezeichnen. Es sollte angemerkt werden, dass die Energiequellenspannungen VDDQ und VSSQ, erzeugt innerhalb der Lsi 501, von externen Spannungen VDD und VSS zu der Ausgangsstufe jeder der vier Sendeeinheiten 511 bis 514 zugeführt werden.

Die Datenleitung DL0 und die komplementäre Datenleitung XDL0 sind zweimal um die Datenleitung DL1 verdreht worden, um ein Twisted-Pair von Leitungen aufzubauen. Die Verdrehungen sind auf jeweilige Bereiche entsprechend zu 1/3 und 2/3 der gesamten Längen der Datenleitung DL0 und der komplementären Datenleitung XDL0 aufgebracht worden. Die Datenleitung DL2 und die komplementäre Datenleitung XDL2 sind einmal um die Datenleitung DL3 herum verdreht worden, um ein anderes Twisted-Pair von Leitungen aufzubauen. Die Verdrehung ist auf jeweilige Bereiche entsprechend zu ½ der gesamten Längen der Datenleitung DL2 und der komplementären Datenleitung XDL2 aufgebracht worden. Als eine Folge sind die Datenleitung DL2 und die komplementäre Datenleitung XDL2 gleich durch die Datenleitung DL0 und die komplementäre Datenleitung XDL0 beeinflusst, während die Datenleitung DL0 und die komplementäre Datenleitung XDL0 gleich durch die Datenleitung DL2 und die komplementäre Datenleitung XDL2 durch eine Gegenwirkung beeinflusst sind. Die Datenleitung DL3 ist durch die Datenleitung DL2 und die komplementäre Datenleitung XDL 2 abgeschirmt, während die Datenleitung DL1 durch die Datenleitung DL0 und die komplementäre Datenleitung XDL0 abgeschirmt ist. In ähnlicher Weise sind die Datenleitung DL4 und die komplementäre Datenleitung XDL4 zweimal um die Datenleitung DL5 herum verdreht worden, um ein Twisted-Pair zu bilden, während die Datenleitung DL6 und die komplementäre Datenleitung XDL6 einmal um die Datenleitung DL7 herum verdreht worden sind, um ein anderes Twisted-Pair zu bilden. Die Anzahlen der Verdrehungen sind nicht auf das vorstehende Beispiel beschränkt.

Die LSI 502 ist intern mit vier Empfangseinheiten (R0, R1, R2 und R3) 521, 522, 523 und 524 entsprechend zu den vier Sendeeinheiten 511, 512, 513 und 514, jeweils, versehen. Jede der vier Empfangseinheiten 521 bis 524 führt einen Empfangsvorgang unter Aktivierung des Freigabesignals EN2 durch. Die Empfangseinheit 521 dient zum Empfangen der Bits D0 und D1. Die Empfangseinheit 521 bestimmt den Wert des Bits D0 über einen Vergleich zwischen der Spannung auf der Datenleitung DL0 und der Spannung auf der komplementären Datenleitung XDL0. Die Empfangseinheit 521 bestimmt den Wert des Bits D1 über einen Vergleich zwischen den jeweiligen Spannungen auf den Datenleitungen DL0 und DL1, wenn die jeweiligen Spannungen auf den Datenleitungen DL0 und DL1 unterschiedlich zueinander sind, und über einen Vergleich zwischen der Spannung auf der komplementären Datenleitung XDL0 und der Spannung auf der Datenleitung DL1, wenn die jeweiligen Spannungen auf den Datenleitungen DL0 und DL1 gleich zueinander sind. Jede der anderen drei Empfangseinheiten 522, 523 und 524 besitzt dieselbe Funktion. In der Zeichnung bezeichnen XD0 bis XD7 jeweilige Bits, erhalten durch Invertieren der Bits D0 bis D7. Eine inverse Beziehung wird zwischen der Anordnung der Ausgangsanschlüsse der Sendeeinheit 512 und der Anordnung der Eingangsanschlüsse der Empfangseinheit 522 eingerichtet, da die Datenleitung DL2 und die komplementäre Datenleitung XDL2 eine ungerade Anzahl von Malen verdreht worden sind. Dieselbe Beziehung wird zwischen der Sendeeinheit 514 und der Empfangseinheit 524 eingerichtet.

Die 16 stellt im Detail die jeweiligen Strukturen einer Sendeeinheit 511 und einer Empfangseinheit 521 in 15 dar. Es ist anzumerken, dass die Verdrehungen, aufgebracht auf die Datenleitung DL0, und auf die komplementäre Datenleitung XDL0, nicht hier dargestellt sind.

Wie in 16 dargestellt ist, besitzt die Sendeeinheit 511 einen ersten, einen zweiten und einen dritten Treiber 551, 552 und 553, wobei jeder davon einen Sendevorgang unter Aktivieren des Freigabesignals EN1 durchführt. Der erste Treiber 551 dient zum Zuführen der Spannung, die den Wert des Bits D0 repräsentiert, auf der Datenleitung (DL0) 531. Der zweite Treiber 552 dient zum Zuführen der Spannung, die den Wert des Bits D1 repräsentiert, auf der Datenleitung (DL1) 532. Der dritte Treiber 553 dient zum Zuführen einer Spannung, die den Wert repräsentiert, erhalten durch Invertieren des Bits D0, auf der komplementären Datenleitung (XDL0) 533.

Die Datenleitungen DL0 und DL1 und die komplementäre Datenleitung XDL0 sind auf die Anschlussspannung VTT über die jeweiligen Anschlusswiderstände 541, 542 und 543, von denen jeder der Widerstandswert R besitzt, hochgezogen worden.

Die Empfangseinheit 521 besitzt einen ersten, einen zweiten und einen dritten Komparator 561, 562 und 563, wobei jeder davon einen Empfangsvorgang unter Aktivieren des Freigabesignals EN2 durchführt. Der erste Komparator 561 dient zum Durchführen eines Vergleichs zwischen den jeweiligen Spannungen auf der Datenleitung DL0 und auf der komplementären Datenleitung XDL0. Der zweite Komparator 562 dient zum Durchführen eines Vergleichs zwischen den jeweiligen Spannungen auf der Datenleitung DL1 und auf der komplementären Datenleitung XDL0. Der dritte Komparator 563 dient zum Durchführen eines Vergleichs zwischen den jeweiligen Spannungen auf den Datenleitungen DL0 und DL1. Der Wert des Bits D0 wird nur durch den ersten Komparator 561 bestimmt. Wenn die jeweiligen Spannungen auf den Datenleitungen DL0 und DL1 unterschiedlich zueinander sind, bestimmt der dritte Komparator 563 den Wert des Bits D1. Wenn die jeweiligen Spannungen auf den Datenleitungen DL0 und DL1 gleich zueinander sind, bestimmt der zweite Komparator 562 den Wert des Bits D1.

17 stellt ein Beispiel jeweiliger Spannungsvariationen in den drei Leitungen DL0, XDL0 und DL1 in 16 dar. Während PERIOD 1 wird das Freigabesignal EN1 auf den Inaktivierungspegel „L" so eingestellt, dass der erste, der zweite und der dritte Treiber 551, 552 und 553 die jeweiligen Ausgänge davon in einem Hochimpedanzzustand halten. Demzufolge wird jede der Spannungen auf den drei Leitungen DL0, XDL0 und DL1 gleich zu der Anschlussspannung VTT. Während PERIODS 2 bis 7 wird die Einstellung des Freigabesignals EN1 auf den Aktivierungspegel „H" geändert, so dass jeder des ersten, des zweiten und des dritten Treibers 551, 552 und 553 den Sendevorgang, auf die Datenbits D0 und D1 ansprechend, durchführt. Während PERIOD 2 werden D0 = 1 und D1 = 1 erfüllt. Dementsprechend werden die jeweiligen Spannungen auf den Datenleitungen DL0 und DL1 gleich zu einer Hoch-Pegel-Spannung VH, die einen Bitwert 1 während PERIOD 2 repräsentiert, während die Spannung auf der komplementären Datenleitung XDL0 eine Hoch-Pegel-Spannung VL wird. Die Spannung VH ist höher als die Anschlussspannung VTT um &Dgr;V, während die Spannung VL niedriger als die Anschlussspannung VTT um &Dgr;V ist. Während PERIOD 3 werden D0 = 0 und D1 = 0 erfüllt. Dementsprechend wird jede der Spannungen auf den Datenleitungen DL0 und DL1 gleich zu der Niedrig-Pegel-Spannung VL, die den Bitwert 0 während PERIOD 3 repräsentiert, während die Spannung auf der komplementären Datenleitung XDL0 die Hoch-Pegel-Spannung VH wird, die den Bitwert 1 repräsentiert. Während PERIOD 4 werden D0 = 0 und D1 = 1 erfüllt. Während PERIOD 5 werden D0 = 1 und D1 = 0 erfüllt. Der Zustand während PERIOD 6 ist derselbe wie in PERIOD 3 und der Zustand während PERIOD 7 ist derselbe wie in PERIOD 2. Demzufolge hat jede der Amplituden der jeweiligen Spannungen auf den drei Leitungen DL0, XDL0 und DL1 den Wert 2&Dgr;V. Wenn VDD = +3,3V, VSS = 0 V und VTT = +1,5 V zum Beispiel erfüllt sind, wird &Dgr;V = 0,4 V (Ausgangswert der Sendeeinheit 511) erfüllt. Die Verwendung einer solchen Schnittstelle mit niedriger Amplitude ermöglicht eine Hochgeschwindigkeits-Datenübertragung.

18 stellt Kombinationen jeweiliger Spannungen auf den drei Leitungen DL0, XDL0 und DL1 in 16 dar.

Eine Beschreibung wird nachfolgend in Bezug auf die jeweiligen, internen Strukturen der Sendeeinheit 511 und der Empfangseinheit 521 in 16 vorgenommen.

19 stellt eine beispielhafte Struktur der Sendeeinheit 511 in 16 dar. Der erste Treiber 551 dient zum Ansteuern der Datenleitung DL0, die zusammengesetzt ist aus: einem NAND-Gatter 601; einem PMOS-Transistor 602; einem Invertierer 603; einem NOR-Gatter 604; und einem NMOS-Transistor 605, und nimmt das Datenbit D0 und das Freigabesignal EN1 auf. Der zweite Treiber 552 zum Ansteuern der Datenleitung DL1 ist zusammengesetzt aus: einem NAND-Gatter 611; einem PMOS-Transistor 612; einem Invertierer 613; einem NOR-Gatter 614; und einem NMOS-Transistor 615 und nimmt das Datenbit D1 und das Freigabesignal EN1 auf. Der dritte Treiber 553 zum Ansteuern der komplementären Datenleitung XDL0 ist zusammengesetzt aus: einem Invertierer 621; einem NAND-Gatter 622; einem PMOS-Transistor 623; einem Invertierer 624; einem NOR-Gatter 625; und einem NMOS-Transistor 626 und nimmt das Datenbit D0 und das Freigabesignal EN1 auf.

20 stellt eine beispielhafte Struktur der Empfangseinheit 521 in 16 dar. Der erste Komparator 561 zum Durchführen eines Vergleichs zwischen den jeweiligen Spannungen auf der Datenleitung DL0 und auf der komplementären Datenleitung XDL0 ist zusammengesetzt aus: zwei PMOS-Transistoren 701 und 702; und drei NMOS-Transistoren 703, 704 und 705. Der zweite Komparator 562 zum Durchführen eines Vergleichs zwischen den jeweiligen Spannungen auf der Datenleitung DL1 und auf der komplementären Datenleitung XDL0 ist zusammengesetzt aus: zwei PMOS-Transistoren 711 und 712; und drei NMOS-Transistoren 713, 714 und 715. Der dritte Komparator 563 zum Durchführen eines Vergleichs zwischen den jeweiligen Spannungen auf den Datenleitungen DL0 und DL1 ist zusammengesetzt aus: zwei PMOS-Transistoren 721 und 722; und drei NMOS-Transistoren 723, 724 und 725. Jeder des ersten, des zweiten und des dritten Komparators 561, 562 und 563 ist eine Schaltung, die ausgezeichnet in der Rauschabweisungsfunktion in dem gemeinsamen Modus ist. Ein Ausgang des ersten Komparators 561 stellt das Datenbit XD0 (Bit, erhalten durch invertieren des Bits D0) dar. Eine verdrahtete OR-Verbindung ist zwischen einem Ausgang des zweiten Komparators 562 und einem Ausgang des dritten Komparators 563 vorgesehen, um das Datenbit XD1 (Bit, erhalten durch Invertieren des Bits D1) zu bestimmen. Deshalb bestimmt, wenn die jeweiligen Spannungen auf den Datenleitungen DL0 und DL1 unterschiedlich zueinander sind, der dritte Komparator 563 den Wert des Bits XD1. Andererseits bestimmt, wenn die jeweiligen Spannungen auf den Datenleitungen DL0 und DL1 gleich zueinander sind, der zweite Komparator 562 den Wert des Bits XD1.

21 stellt eine Variation der Empfangseinheit 521 der 20 dar. Eine Empfangseinheit 521a der 21 wird durch Ersetzen des zweiten und des dritten Komparators 562 und 563 in der Empfangseinheit 521 der 20 gegen einen einzelnen (vierten) Komparator 564 erhalten. Der vierte Komparator 564 ist aus zwei PMOS-Transistoren 731 und 732 und fünf NMOS-Transistoren 733, 734, 735, 736 und 737 aufgebaut und bestimmt den Wert des Bits XD1 über Vergleiche zwischen der Spannung auf der Datenleitung DL1 und den jeweiligen Spannungen auf der Datenleitung DL0 und auf der komplementären Datenleitung XDL0. Mit der Struktur, die in 21 dargestellt ist, kann der Bitwert mit einer Struktur in einem kleineren Maßstab als in dem Fall, der in 20 dargestellt ist, bestimmt werden.

22 stellt eine noch andere, beispielhafte Struktur des Datensendesystems gemäß der vorliegenden Erfindung dar. Das System, das in 22 dargestellt ist, ist aus zwei LSIs 801 und 802 aufgebaut, die miteinander über einen Sendekanal 803 verbunden sind. Die LSI 801 sendet sechzehn Datenbits D0 bis D15, die ein Wort zusammensetzen, zu dem Sendekanal 803, während die LSI 802 das 16-Bit-Wort, übertragen über den Sendekanal 803, empfängt.

Die LSI 801 ist intern mit vier Sendeeinheiten (T10, T11, T12 und T13) 811, 812, 813 und 814 versehen. Die Sendeeinheit 811 dient zum Senden der Bits D0, D1, D2 und D3. Die Sendeeinheit 811 führt eine Spannung, die den Wert des Bits D0 repräsentiert, auf einer Datenleitung DL0, eine Spannung, die den Wert des Bits D1 repräsentiert, auf einer Datenleitung DL1, eine Spannung, die den Wert des Bits D2 repräsentiert, auf einer Datenleitung DL2, eine Spannung, die den Wert des Bits D3 repräsentiert, auf einer Datenleitung DL3, und eine Spannung, die den Wert repräsentiert, der durch Invertieren des Bits D0 erhalten ist, auf einer komplementären Datenleitung XDL0 zu. Jede der anderen drei Sendeeinheiten 812, 813 und 814 besitzt dieselbe Funktion, so dass DL4 bis DL15 Datenleitungen bezeichnen und XDL4, XDL8 und XDL12 komplementäre Datenleitungen bezeichnen.

Die Leitung DL0 und die komplementäre Datenleitung XDL0 sind zweimal um die Datenleitung DL2 verdreht worden, um ein Twisted-Pair aus Leitungen aufzubauen. Die Datenleitungen DL1 und DL3 sind weiter extern des Twisted-Pairs der Leitungen angeordnet, um sie dazwischen zwischengefügt zu haben. Diese fünf Leitungen setzen einen untergeordneten Sendekanal zusammen. Als eine Folge ist die Datenleitung DL1 gleich beeinflusst durch die Datenleitung DL0 und die komplementäre Datenleitung XDL0, während die Datenleitung DL0 und die komplementäre Datenleitung XDL0 gleich durch die Datenleitung DL1 beeinflusst sind. Ähnliche Beziehungen werden unter den Datenleitungen DL3 und DL0 und der komplementären Datenleitung XDL0 eingerichtet. Die Datenleitung DL2 ist durch die Datenleitung DL0 und die komplementäre Datenleitung XDL0 abgeschirmt. Dies verhindert eine Interferenz zwischen den Datenleitungen DL2 und DL1 ebenso wie eine Interferenz zwischen den Datenleitungen DL2 und DL3. Die anderen fünfzehn Leitungen setzen ähnlich untergeordnete Sendekanäle zusammen, von denen jeder aus fünf Leitungen besteht. Zusätzlich ist eine Abschirmleitung 804 zwischen jeden benachbarten zwei der untergeordneten Sendekanälen zwischengefügt.

Die LSI 802 ist intern mit vier Empfangseinheiten (R10, R11, R12 und R13) 821, 822, 823 und 824 versehen, entsprechend zu den vier Sendeeinheiten 811, 812, 813 und 814, jeweils. Die Empfangseinheit 821 dient zum Empfangen der Bits D0, D1, D2 und D3. Die Empfangseinheit 821 bestimmt den Wert des Bits D0 über einen Vergleich zwischen den jeweiligen Spannungen auf der Datenleitung DL0 und auf der komplementären Datenleitung XDL0. Die Empfangseinheit 821 bestimmt den Wert des Bits D1 über einen Vergleich zwischen den jeweiligen Spannungen auf den Datenleitungen DL0 und DL1, wenn die jeweiligen Spannungen auf den Datenleitungen DL0 und DL1 unterschiedlich zueinander sind, und über einen Vergleich zwischen den jeweiligen Spannungen auf der komplementären Datenleitung XDL0 und auf der Datenleitung DL1, wenn die jeweiligen Spannungen auf den Datenleitungen DL0 und DL1 gleich zueinander sind. Die Empfangseinheit 821 bestimmt den Wert des Bits D2 über einen Vergleich zwischen den jeweiligen Spannungen auf den Datenleitungen DL0 und DL2, wenn die jeweiligen Spannungen auf den Datenleitungen DL0 und DL2 unterschiedlich zueinander sind, und über einen Vergleich zwischen den jeweiligen Spannungen auf der komplementären Datenleitung XDL0 und auf der Datenleitung DL2, wenn die jeweiligen Spannungen auf den Datenleitungen DL0 und DL2 gleich zueinander sind. Die Empfangseinheit 821 bestimmt den Wert des Bits D3 über einen Vergleich zwischen den jeweiligen Spannungen auf den Datenleitungen DL0 und DL3, wenn die jeweiligen Spannungen auf den Datenleitungen DL0 und DL3 unterschiedlich zueinander sind, und über einen Vergleich zwischen den jeweiligen Spannungen auf der komplementären Datenleitung XDL0 und auf der Datenleitung DL3, wenn die jeweiligen Spannungen auf den Datenleitungen DL0 und DL3 gleich zueinander sind.

Jede der anderen drei Empfangseinheiten 822, 823 und 824 besitzt dieselbe Funktion. In der Zeichnung bezeichnen XD0 bis XD15 jeweilige Bits, erhalten durch Invertieren der Bits D0 bis D15.

Die Struktur, dargestellt in 22, verwendet die zwanzig Leitungen und die Abschirmleitung 804, um ein differenzielles Senden jedes der sechzehn Datenbits vorzunehmen, was unter Verwendung der zweiunddreißig Leitungen in dem herkömmlichen, differenziellen Sendesystem vorgenommen worden ist, wodurch der Effekt eines Erreichens eines differenziellen Datensendens, ausgezeichnet in der Rauschabweisungsfunktion in dem gemeinsamen Modus, führt.

Obwohl die Beschreibung bis hier in Bezug auf ein Datensenden zwischen einer Vielzahl von LSIs, montiert auf einer gedruckten Leiterplatte, angegeben worden ist, ist die vorliegende Erfindung auch auf ein Datensenden zwischen einer Vielzahl von LSI-Chips, die ein einzelnes Multi-Chip-Modul zusammensetzen, und auf eine Intra-LSI-Chip-Datenübertragung anwendbar. Die Anzahl von Datenbits, die ein Wort zusammensetzen, ist nicht auf 8 oder 16 beschränkt und ist wählbar.


Anspruch[de]
  1. Datensendesystem zum differenzierten Senden eines ersten und eines zweiten Datenbits (D0, D1), wobei das System umfasst:

    eine Sendeeinheit (11) zum Senden eines ersten und des zweiten Datenbits;

    eine Empfangseinheit (21) zum Empfangen des ersten und des zweiten Datenbits; und

    eine erste Datenleitung (DL0), eine zweite Datenleitung (DL1) und eine Bezugsleitung (REFO), die jeweils zwischen der Sendeeinheit und der Empfangseinheit angeordnet sind,

    wobei die Sendeeinheit (11) so eingerichtet ist, dass sie folgende Funktionen erfüllt:

    Zuführen einer Spannung, die den Wert des ersten Datenbits darstellt, zu der ersten Datenleitung, und einer Spannung, die den Wert des zweiten Datenbits darstellt, zu der zweiten Datenleitung, wenn das erste und das zweite Datenbit unterschiedliche Werte haben, so dass die zweite Datenleitung als ein Sendepfad dient, der komplementär zu der ersten Datenleitung ist, und die erste Datenleitung als ein Sendepfad dient, der komplementär zu der zweiten Datenleitung ist; und

    Zuführen einer Spannung, die jeweils die Werte des ersten und des zweiten Datenbits darstellt, jeweils zu der ersten und der zweiten Datenleitung, und einer Spannung, die einen Wert darstellt, der ermittelt wird, indem das erste und das zweite Datenbit jeweils invertiert werden, zu der Bezugsleitung, wenn das erste und das zweite Datenbit gleiche Werte haben, so dass die Bezugsleitung als ein Sendepfad dient, der komplementär zu der ersten und der zweiten Datenleitung ist.
  2. Datensendesystem nach Anspruch 1, wobei die Empfangseinheit (21) so eingerichtet ist, dass sie folgende Funktionen erfüllt:

    Bestimmen der jeweiligen Werte des ersten und des zweiten Datenbits über einen Vergleich zwischen den jeweiligen Spannungen auf der ersten und der zweiten Datenleitung, wenn sich jeweilige Spannungen auf der ersten und der zweiten Datenleitung voneinander unterscheiden; und

    Bestimmen des Wertes des ersten Datenbits über einen Vergleich zwischen der Spannung auf der ersten Datenleitung und einer Spannung auf der Bezugsleitung sowie Bestimmen des Wertes des zweiten Datenbits über einen Vergleich zwischen der Spannung auf der zweiten Datenleitung und der Spannung auf der Betriebsleitung, wenn die jeweiligen Spannungen auf der ersten und der zweiten Datenleitung einander gleich sind.
  3. Datensendesystem nach Anspruch 1, wobei

    die Sendeeinheit (11) und die Empfangseinheit (21) durch jeweilige integrierte Halbleiterschaltungen (1, 2) gebildet werden, die separat voneinander sind, und

    die erste Datenleitung, die zweite Datenleitung und die Bezugsleitung jeweils auf einer Leiterplatte eingerichtet sind.
  4. Datensendesystem nach Anspruch 1, wobei die erste und die zweite Datenleitung (DL0, DL1) um die Bezugsleitung (REFO) herum verdrillt sind, um ein verdrilltes Leitungspaar zu bilden.
  5. Datensendesystem nach Anspruch 1, das des Weiteren umfasst:

    drei Endwiderstände (41, 42, 43), die einzeln die erste Datenleitung, die zweite Datenleitung und die Bezugsleitung auf eine vorgegebene Endspannung (VTT) hochziehen.
  6. Datensendesystem nach Anspruch 5, wobei

    die Sendeeinheit (11) des Weiteren so eingerichtet ist, dass sie die Funktion des Bestimmens der zu der Bezugsleitung zugeführten Spannung so erfüllt, dass eine Amplitude der Spannung auf der Bezugsleitung einer Amplitude der Spannung auf der ersten und der zweiten Datenleitung gleich ist, und

    der eine (43) der drei Endwiderstände zum Hochziehen der Bezugsleitung einen Widerstandswert hat, der die Hälfte des Widerstandswertes jedes der anderen zwei Endwiderstände (41, 42) zum einzelnen Hochziehen der ersten und der zweiten Datenleitung ausmacht, so dass ein Strom, der durch die Bezugsleitung fließt, das Doppelte eines Stroms ausmacht, der durch die erste und die zweite Datenleitung fließt.
  7. Datensendesystem nach Anspruch 5, wobei

    die Sendeeinheit (11) des Weiteren so eingerichtet ist, dass sie die Funktion des Bestimmens der auf die Bezugsleitung zugeführten Spannung so erfüllt, dass eine Amplitude der Spannung auf der Bezugsleitung das Doppelte einer Amplitude der Spannung auf der ersten und der zweiten Datenleitung ausmacht, und

    der eine (43) der drei Endwiderstände zum Hochziehen der Bezugsleitung einen Widerstandswert hat, der dem Widerstandswert jedes der anderen zwei Endwiderstände (41, 42) zum einzelnen Hochziehen der ersten und der zweiten Datenleitung gleich ist, so dass ein Strom, der durch die Bezugsleitung fließt, das Doppelte eines Stroms ausmacht, der durch die erste und die zweite Datenleitung fließt.
  8. Datensendesystem nach Anspruch 1, wobei die Sendeeinheit (11) aufweist:

    eine erste Ansteuereinrichtung (51), die die Spannung, die den Wert des ersten Datenbits darstellt, zu der ersten Datenleitung zuführt;

    eine zweite Ansteuereinrichtung (52), die die Spannung, die den Wert des zweiten Datenbits darstellt, zu der zweiten Datenleitung zuführt; und

    eine dritte Ansteuereinrichtung (53), die, wenn das erste und das zweite Datenbit gleiche Werte haben, die Spannung, die den Wert darstellt, der ermittelt wird, indem das erste und das zweiten Datenbit jeweils invertiert werden, zu der Bezugsleitung zuführt.
  9. Datensendesystem nach Anspruch 8, wobei die dritte Ansteuereinrichtung (53) eine Einrichtung (304, 307) hat, die einen Ausgang der dritten Ansteuereinrichtung zu der Bezugsleitung in einem Hochimpedanzzustand hält, wenn das erste und das zweiten Datenbit verschiedene Werte haben.
  10. Datensendesystem nach Anspruch 8, wobei die dritte Ansteuereinrichtung (53) eine Einrichtung (320) hat, die eine mittlere Spannung einer Spannung, die einen Bitwert 0 darstellt, und einer Spannung, die einen Bitwert 1 darstellt, zuführt, wenn das erste und das zweite Datenbit verschiedene Werte haben.
  11. Datensendesystem nach Anspruch 8, wobei die dritte Ansteuereinrichtung (53) eine Einrichtung (310) hat, die zu der Bezugsleitung eine Spannung, die einen Bitwert 0 darstellt, über einen bestimmten Zeitraum zuführt, wenn die Bezugsleitung einen Übergang von einer Spannung, die einen Bitwert 1 darstellt, zu einer anderen Spannung durchläuft, und zu der Bezugsleitung die Spannung, die den Bitwert 1 darstellt, über einen bestimmten Zeitraum zuführt, wenn die Bezugsleitung einen Übergang von der Spannung, die den Bitwert 0 darstellt, zu einer anderen Spannung durchläuft.
  12. Datensendesystem nach Anspruch 1, wobei die Empfangseinheit (21) hat:

    eine erste Vergleichseinrichtung (61), die einen Vergleich zwischen einer Spannung auf der ersten Datenleitung und einer Spannung auf der Bezugsleitung durchführt;

    eine zweite Vergleichseinrichtung (62), die einen Vergleich zwischen einer Spannung auf der zweiten Datenleitung und der Spannung auf der Bezugsleitung durchführt; und

    eine dritte Vergleichseinrichtung (63), die einen Vergleich zwischen der Spannung auf der ersten Datenleitung und der Spannung auf der zweiten Datenleitung durchführt,

    wobei die dritte Vergleichseinrichtung so eingerichtet ist, dass sie die jeweiligen Werte des ersten und des zweiten Datenbits bestimmt, wenn sich die jeweiligen Spannungen auf der ersten und der zweiten Datenleitung voneinander unterscheiden,

    die erste Vergleichseinrichtung so eingerichtet ist, dass sie den Wert des ersten Datenbits bestimmt, und die zweite Vergleichseinrichtung den Wert des zweiten Datenbits bestimmt, wenn die jeweiligen Spannungen auf der ersten und der zweiten Datenleitung einander gleich sind.
  13. Datensendesystem nach Anspruch 1, wobei die Empfangseinheit (21) aufweist:

    eine erste Vergleichseinrichtung (61), die einen Vergleich zwischen einer Spannung auf der ersten Datenleitung und einer Spannung auf der Bezugsleitung durchführt;

    eine zweite Vergleichseinrichtung (62), die einen Vergleich zwischen einer Spannung auf der zweiten Datenleitung und der Spannung auf der Bezugsleitung durchführt;

    eine dritte Vergleichseinrichtung (63), die einen Vergleich zwischen der Spannung auf der ersten Datenleitung und der Spannung auf der zweiten Datenleitung durchführt;

    eine vierte Vergleichseinrichtung (64), die den Wert des ersten Datenbits auf Basis eines Vergleichsergebnisses, das von der ersten Vergleichseinrichtung gewonnen wird, und eines Vergleichsergebnisses, das von der dritten Vergleichseinrichtung gewonnen wird, bestimmt, und

    eine fünfte Vergleichseinrichtung (65), die den Wert des zweiten Datenbits auf Basis eines Vergleichsergebnisses, das von der zweiten Vergleichseinrichtung gewonnen wird, und eines Vergleichsergebnisses, das von der dritten Vergleichseinrichtung gewonnen wird, bestimmt.
  14. Datensendesystem zum differenzierten Senden eines ersten und eines zweiten Datenbits (D0, D1), wobei das System umfasst:

    eine Sendeeinheit (511) zum Senden des ersten und des zweiten Datenbits;

    eine Empfangseinheit (521) zum Empfangen des ersten und des zweiten Datenbits; und

    eine erste Datenleitung (DL0), eine zweite Datenleitung (DL1) und eine komplementäre Datenleitung (XDL0), die jeweils zwischen der Sendeeinheit und der Empfangseinheit angeordnet sind,

    wobei die Sendeeinheit (511) so eingerichtet ist, dass sie die Funktionen des Zuführens einer Spannung, die einen Wert des ersten Datenbits darstellt, zu der ersten Datenleitung, des Zuführens eines Wertes des zweiten Datenbits zu der zweiten Datenleitung und des Zuführens einer Spannung, die einen Wert darstellt, der ermittelt wird, indem das erste Datenbit invertiert wird, zu der komplementären Datenleitung erfüllt,

    die Empfangseinheit (521) so eingerichtet ist, dass sie die Funktionen des Bestimmens des Wertes des ersten Datenbits über einen Vergleich zwischen einer Spannung auf der ersten Datenleitung und einer Spannung auf der komplementären Datenleitung und des Bestimmens des Wertes des zweiten Datenbits über einen Vergleich zwischen der Spannung auf der ersten Datenleitung und einer Spannung auf der zweiten Datenleitung, wenn die jeweiligen Spannungen auf der ersten und der zweiten Datenleitung sich voneinander unterscheiden, sowie über einen Vergleich zwischen der Spannung auf der komplementären Datenleitung und der Spannung auf der zweiten Datenleitung, wenn die jeweiligen Spannungen auf der ersten und der zweiten Datenleitung einander gleich sind, erfüllt.
  15. Datensendesystem nach Anspruch 14, wobei

    die Sendeeinheit (511) und die Empfangseinheit (521) durch jeweilige integrierte Halbleiterschaltungen (501, 502) gebildet werden, die separat voneinander sind, und

    die erste Datenleitung, die zweite Datenleitung und die komplementäre Datenleitung jeweils auf einer Leiterplatte ausgebildet werden.
  16. Datensendesystem nach Anspruch 14, wobei die erste Datenleitung (DL0) und die komplementäre Datenleitung (XDL0) um die zweite Datenleitung (DL1) herum verdrillt sind, um ein verdrilltes Leitungspaar zu bilden.
  17. Datensendesystem nach Anspruch 16, das des Weiteren umfasst:

    eine dritte und eine vierte Datenleitung, die zwischen der Sendeeinheit (811) und der Empfangseinheit (821) außerhalb des verdrillten Leitungspaars (DL0, XDL0) so angeordnet sind, dass das verdrillte Leitungspaar zwischen ihnen eingeschlossen ist, wobei

    die Sendeeinheit (811) des Weiteren so eingerichtet ist, dass sie die Funktionen des Zuführens einer Spannung, die einen Wert eines dritten Datenbits darstellt, zu der dritten Datenleitung und des Zuführens einer Spannung, die einen Wert eines vierten Datenbits darstellt, zu der vierten Datenleitung erfüllt, und

    die Empfangseinheit (821) des Weiteren so eingerichtet ist, dass sie die Funktionen des Bestimmens des Wertes des dritten Datenbits über einen Vergleich zwischen der Spannung auf der ersten Datenleitung und einer Spannung auf der dritten Datenleitung, wenn sich die jeweiligen Spannungen auf der ersten und der dritten Datenleitung voneinander unterscheiden, und über einen Vergleich zwischen der Spannung auf der komplementären Datenleitung und der Spannung auf der dritten Datenleitung, wenn die jeweiligen Spannungen auf der ersten und der dritten Datenleitung einander gleich sind, sowie des Bestimmens des Wertes des vierten Datenbits über einen Vergleich zwischen der Spannung auf der ersten Datenleitung und einer Spannung auf der vierten Datenleitung, wenn sich die jeweiligen Spannungen auf der ersten und der vierten Datenleitung unterscheiden, sowie über einen Vergleich zwischen der Spannung auf der komplementären Datenleitung und der Spannung auf der vierten Datenleitung, wenn die jeweiligen Spannungen auf der ersten und der vierten Datenleitung einander gleich sind, erfüllt.
  18. Datensendesystem nach Anspruch 17, das des Weiteren umfasst:

    einen Sendekanal, der aus der ersten, der zweiten, der dritten und der vierten Datenleitung sowie der komplementären Leitung und einer Abschirmleitung (804) besteht, die zwischen den Sendekanal und einen angrenzenden Sendekanal eingefügt ist, der gleichfalls aus fünf Leitungen besteht.
  19. Datensendesystem nach Anspruch 14, wobei die Sendeeinheit (511) aufweist:

    eine erste Anschlusseinrichtung (551), die die Spannung, die den Wert des ersten Datenbits darstellt, zu der ersten Datenleitung zuführt;

    eine zweite Ansteuereinrichtung (552), die die Spannung, die den Wert des zweiten Datenbits darstellt, zu der zweiten Datenleitung zuführt; und

    eine dritte Ansteuereinrichtung (553), die die Spannung, die den Wert darstellt, der durch Invertieren des ersten Datenbits ermittelt wird, zu der komplementären Datenleitung zuführt.
  20. Datensendesystem nach Anspruch 14, wobei die Empfangseinheit (521) aufweist:

    eine erste Vergleichseinrichtung (561), die einen Vergleich zwischen der Spannung auf der ersten Datenleitung und der Spannung auf der komplementären Datenleitung durchführt, um den Wert des ersten Datenbits zu bestimmen;

    eine zweite Vergleichseinrichtung (562), die einen Vergleich zwischen der Spannung auf der zweiten Datenleitung und der Spannung auf der komplementären Datenleitung durchführt; und

    eine dritte Vergleichseinrichtung (563), die einen Vergleich zwischen der Spannung auf der ersten Datenleitung und der Spannung auf der zweiten Datenleitung durchführt,

    wobei die dritte Vergleichseinrichtung so eingerichtet ist, dass sie den Wert des zweiten Datenbits bestimmt, wenn sich die jeweiligen Spannungen auf der ersten und der zweiten Datenleitung voneinander unterscheiden, und die zweite Vergleichseinrichtung so eingerichtet ist, dass sie den Wert des zweiten Datenbits bestimmt, wenn die jeweiligen Spannungen auf der ersten und der zweiten Datenleitung einander gleich sind.
  21. Datensendesystem nach Anspruch 14, wobei die Empfangseinheit aufweist:

    eine Vergleichseinrichtung (561), die einen Vergleich zwischen der Spannung auf der ersten Datenleitung und der Spannung auf der komplementären Datenleitung durchführt, um den Wert des ersten Datenbits zu bestimmen; und

    eine weitere Vergleichseinrichtung (564), die einen Vergleich zwischen jeder der jeweiligen Spannungen auf der ersten Datenleitung und der komplementären Datenleitung sowie der Spannung auf der zweiten Datenleitung durchführt, um den Wert des zweiten Datenbits zu bestimmen.
Es folgen 22 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com