PatentDe  


Dokumentenidentifikation DE112004001995T5 14.12.2006
Titel Techniken zum Verringern der Treiberimpedanz und zum Ausbilden eines verringerten DC-Offsets
Anmelder Intel Corp., Santa Clara, Calif., US
Erfinder Christensen, Kenn, Roskilde, DK
Vertreter BOEHMERT & BOEHMERT, 28209 Bremen
DE-Aktenzeichen 112004001995
Vertragsstaaten AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, EP, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW, BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW, AM, AZ, BY, KG, KZ, MD, RU, TJ, TM, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR, BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG, BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG
WO-Anmeldetag 22.10.2004
PCT-Aktenzeichen PCT/US2004/035075
WO-Veröffentlichungsnummer 2005043749
WO-Veröffentlichungsdatum 12.05.2005
Date of publication of WO application in German translation 14.12.2006
Veröffentlichungstag im Patentblatt 14.12.2006
IPC-Hauptklasse H03F 3/45(2006.01)A, F, I, 20051017, B, H, DE
IPC-Nebenklasse H03F 1/08(2006.01)A, L, I, 20051017, B, H, DE   G06F 13/00(2006.01)A, L, I, 20051017, B, H, DE   H03F 3/50(2006.01)A, L, I, 20051017, B, H, DE   

Beschreibung[de]
Gebiet

Der hier offenbarte Gegenstand bezieht sich allgemein auf Techniken zum Verbinden von Differenzverstärkern.

Beschreibung des verwandten Standes der Technik

1 beschreibt einen herkömmlichen Zwei-Stufen-Differenzverstärker. Die RC-Zeitkonstante dieses Zwei-Stufen-Differenzverstärkers basiert auf den Widerständen RL12 und RL13 ebenso wie den Eingangskapazitäten von Transistoren Q12 und Q15. Die RC-Zeitkonstante begrenzt die maximale Geschwindigkeit des herkömmlichen Zwei-Stufen-Differenzverstärkers. Um diese Zeitkonstante zu verringern, kann ein wohlbekannter (nicht dargestellter) Emitter-Folger hinzugefügt werden, um die Differenzverstärker zu verbinden. Jedoch wird dadurch die Spannung über die Stromquelle 17 verringert (z.B. um Vbe Volt) und dadurch kann sich die Spannung über die Stromquelle 17 auf den Punkt des Nicht-Funktionierens verringern (d.h. die Spannung an den Emitteranschlüssen der Transistoren Q12 und Q15 unter eine Schwellenwert-Betriebsspannung sinken).

Kurzbeschreibung der Zeichnung

1 zeigt einen herkömmlichen Zwei-Stufen-Verstärker;

2 zeigt ein Empfangssystem gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;

3 zeigt einen Verstärker gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;

4 zeigt eine Realisierung einer Verbindungseinrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; und

5 zeigt eine Realisierung eines Verstärkers gemäß einem Ausführungsbeispiels der vorliegenden Erfindung.

Es ist zu beachten, dass die Verwendung von denselben Bezugszahlen in verschiedenen Figuren dieselben oder ähnliche Elemente anzeigt.

Genaue Beschreibung

2 zeigt ein Empfangssystem 20 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Das Empfangssystem 20 kann einen optisch-elektrischen-Wandler bzw. O/E 22, einen Verstärker 24, ein Wiedereintakt-System 25, eine Datenverarbeitungseinrichtung 26, einen Bus 27 und eine Schnittstelle 28 enthalten.

Der O/E 22 kann optische Signale in elektrisches Format umwandeln. In einigen Ausführungsbeispielen des Empfangssystems 20 kann der O/E 22 nicht verwendet werden und Signale in elektrischem Format werden durch den Verstärker 24 empfangen. Der Verstärker 24 kann ein Eingangssignal in elektrischem Format verstärken. Beispielsweise kann der Verstärker 24 einen niedrigen Eingangsstrom empfangen und eine derartigen Strom in eine niedrige Ausgangsspannung (z.B. in der Größenordnung von Millivolt) umwandeln. Der Verstärker 24 kann einige Ausführungsbeispiele der vorliegenden Erfindung verwenden. Das Wiedereintakt-System 25 kann Schwankungen in den verstärkten elektrischen Signalen verringern.

Die Datenverarbeitungseinrichtung 26 kann eine optisches-Transport-Netzwerk(OTN)-Datenblockzerlegung und ein Enthüllen gemäß beispielsweise der ITU-T G.709; und/oder eine Vorwärts-Fehlerkorrektur(FEC)-Verarbeitung gemäß der ITU-T G.975; und/oder Medien-Zugriffs-Steuerungs(MAC)-Verarbeitung gemäß von beispielsweise Ethernet durchführen.

Der Bus 27 kann eine Verbindung zwischen dem Wiedereintakt-System 25 und/oder der Datenverarbeitungseinrichtung 26 und anderen Einrichtungen, wie beispielsweise einer (nicht dargestellten) Speichereinrichtung und/oder einem (nicht gezeigten) Mikroprozessor ausbilden. Der Bus 27 kann mit einen oder mehrere Standards erfüllen: Zehn-Gigabit-Anhang-Einheits-Schnittstelle (XAUI) (beschrieben in IEEE 802.3, IEEE 802.3ae und verwandten Standards), serielle Peripherie-Schnittstelle (SPI), I2C, universeller serieller Bus (USB), IEEE 1394, Gigabit-Medien-unabhängige Schnittstelle (GMII) (beschrieben in IEEE 802.3, IEEE 802.3ae und verwandten Standards), Peripheriekomponenten-Verbindung (PCI), Zehn-Bit-Schnittstelle (TBI) und/oder Lieferantenspezifische-Mehrquellen-Festlegungs(MSA = vendor specific multi-source agreement)-Protokoll.

Die Schnittstelle 28 kann eine Verbindung zwischen den Datenverarbeitungseinrichtung 26 und anderen Einrichtungen, wie beispielsweise einer (nicht gezeigten) Paketverarbeitungseinrichtung und/oder einer (nicht gezeigten) Schalterstruktur ausbilden. Die Schnittstelle 28 kann ähnliche Verbindungsstandards wie die des Busses 27 erfüllen.

In einer Realisierung können Komponenten des Systems 20 als irgendeine oder eine Kombination von: festverdrahteter Logik, durch eine Speichereinrichtung gespeicherter und durch einen Mikroprozessor ausgeführter Software, Firmware, einer anwendungsspezifischen integrierten Schaltung (ASIC) und oder einem feldprogrammierbaren Gate-Array (FPGA) verwirklicht werden. Bei einer Realisierung können die Komponenten des Systems 20 in derselben integrierten Schaltung verwirklicht sein. In einer anderen Realisierung können die Komponenten des Systems 20 in zahlreichen integrierten Schaltungen, die unter Verwendung beispielsweise eines Busses oder leitfähiger Drähte einer gedruckten Schaltung miteinander in Verbindung stehen, verwirklicht sein.

3 zeigt einen Verstärker 100 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Eine Realisierung des Verstärkers 100 kann eine Eingangssignalquelle 102, einen Differenzverstärker 104A, einen Differenzverstärker 104B, eine Verbindungseinrichtung 106A und eine Verbindungseinrichtung 106B enthalten. In einer Realisierung besitzen die Differenzverstärker 104A und 104B ähnliche Eigenschaften und können auf eine ähnliche Weise realisiert sein. In einer Realisierung können die Verbindungseinrichtungen 106A und 106B ähnliche Eigenschaften besitzen und können auf eine ähnliche Weise realisiert sein.

Ein Anschluß Y2 des Differenzverstärkers 104A kann ein Eingangssignal zur Verbindungseinrichtung 106A zuführen, während ein Anschluß Y2N ein Eingangssignal zur Verbindungseinrichtung 106B zuführen kann. Die Ausgangssignale der Verbindungseinrichtungen 106A und 106B können mit jeweiligen Differenzeingängen Y22 und Y22N vom Differenzverstärker 104B verbunden sein. Der Differenzverstärker 104B kann ein Differenzausgangssignal zu Anschlüssen Out2 und Out2N zuführen.

4 zeigt eine mögliche Realisierung jeder der Verbindungseinrichtungen 106A und 106B gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Diese Realisierung kann einen Transistor Q1, eine Stromquelle I1, ein Kapazitätselement CO und ein Widerstandselement R1 enthalten. Der Transistor Q1 kann als ein bipolarer Sperrschichttransistor (BJT) verwirklicht sein. Ein Kollektoranschluß des Transistors Q1 kann mit einer Spannungsquelle Vdd verbunden sein. Ein Basisanschluß des Transistors Q1 kann zum Empfang eines Eingangssignals verbunden sein. Ein Emitteranschluß des Transistors Q1 kann mit der Stromquelle I1 verbunden sein. Die Stromquelle I1 kann zwischen einem Emitteranschluß des Transistors Q1 und einem Spannungsanschluß Vee verbunden sein. Das Kapazitätselement C0 und das Widerstandselement R1 können jeweilige Emitter- und Basisanschlüsse des Transistors Q1 mit einem Ausgangsanschluß verbinden.

5 zeigt eine Realisierung eines Verstärkers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Der Verstärker gemäß 5 kann eine Eingangssignalquelle 102, einen Differenzverstärker 104A, einen Differenzverstärker 104B, eine Verbindungseinrichtung 106A und eine Verbindungseinrichtung 106B enthalten. Die Eingangssignalquelle 102 kann ein Eingangssignal zum Differenzverstärker 104A zuführen.

Eine Realisierung eines Differenzverstärkers 104A kann Transistoren Q2 und Q3, eine Stromquelle I2, ein Widerstandselement RL1 und ein Widerstandselement RL2 enthalten. Die Eingangssignalquelle 102 kann ein Differenzeingangssignal zu den Anschlüssen In2 und In2N der jeweiligen Transistoren Q2 und Q3 zuführen. Die Transistoren Q2 und Q3 können als bipolare Sperrschichttransistoren (BJT) mit ähnlichen Eigenschaften realisiert sein, obwohl andere Transistoren verwendet werden können. Kollektoranschlüsse der Transistoren Q2 und Q3 können jeweilige Ausgangsanschlüsse Y2 und Y2N ausbilden. Die Widerstandselemente RL1 und RL2 können die Kollektoranschlüsse der Transistoren Q2 und Q3 mit einer DC-Spannungsquelle Vdd verbinden. Eine Gleichtaktspannung für das Eingangssignal, das den Basisanschlüssen der Transistoren Q2 und Q3 zugeführt wird, kann dieselbe sein wie die an den jeweiligen Ausgangsanschlüssen Y2 und Y2N. Emitteranschlüsse der Transistoren Q2 und Q3 können mit der Stromquelle I2 verbunden sein. Der Anschluß Y2 des Differenzverstärkers 104A kann ein Eingangssignal zur Verbindungseinrichtung 106A zuführen, während der Anschluß Y2N des Differenzverstärkers 104A ein Eingangssignal zur Verbindungseinrichtung 106B zuführen kann.

Die Verbindungseinrichtungen 106A und 106B können Knoten Y2 und Y2N des Differenzverstärkers 104A mit jeweiligen Differenzeingängen Y22 und Y22N des Differenzverstärkers 104B verbinden. Die Verbindungseinrichtungen 106A und 106B können als Einrichtungen mit ähnlichen Eigenschaften realisiert sein. Beispielsweise können die Verbindungseinrichtungen 106A und 106B auf eine der in 4 gezeigten Realisierung ähnliche Weise realisiert sein. Jedoch kann eine Realisierung der Verbindungseinrichtung 106A einen Transistor Q18, eine Stromquelle I10, ein Widerstandselement R8 und ein Kapazitätselement C2 enthalten. Eine Realisierung der Verbindungseinrichtung 106B kann einen Transistor Q19, eine Stromquelle I11, ein Widerstandselement R9 und ein Kapazitätselement C1 enthalten.

Das Widerstandselement R8 der Verbindungseinrichtung 106A kann niederfrequente Komponenten von Signalen vom Knoten Y2 zum Knoten Y22 übertragen. Das Widerstandselement R9 der Verbindungseinrichtung 106B kann niederfrequente Komponenten von Signalen vom Knoten Y2N zum Knoten Y2N übertragen. Das Kapazitätselement C2 kann hochfrequente Komponenten von Signalen vom Knoten Y2 zum Knoten Y22 übertragen. Das Kapazitätselement C1 kann hochfrequente Komponenten von Signalen vom Knoten Y2N zum Knoten Y22N übertragen. Bei einer Realisierung können Gleichtaktspannungen bei Y2 und Y2N mit denen an den Knoten Y22 und Y22N übereinstimmen.

Ein Vorteil dieser Realisierung, aber kein notwendiges Merkmal, ist das, daß die RC-Zeitkonstante an den Ausgangsanschlüssen des Differenzverstärkers 104A niedriger als an den Basisanschlüssen Q12 und Q15 des herkömmlichen Zwei-Stufen-Differenzverstärkers gemäß 1 ist. Ein Vorteil dieser Realisierung, aber kein notwendiges Merkmal, ist das, daß die Schaltgeschwindigkeit der Knoten Y22 und Y22N schneller als die der jeweiligen Q12 und Q15 des herkömmlichen Zwei-Stufen-Differenzverstärkers gemäß 1 sein kann.

Der Differenzverstärker 104B kann auf eine ähnliche Weise wie der Differenzverstärker 104A realisiert sein. Beispielsweise kann eine Realisierung des Differenzverstärkers 104B Transistoren Q4 und Q5, eine Stromquelle I3, ein Widerstandselement RL3 und ein Widerstandselement RL4 enthalten. Der Eingangsknoten Y22 kann zu einem Basisanschluß des Transistors Q5 zuführen, während der Eingangsknoten Y22N zu einem Basisanschluß des Transistors Q4 zuführen kann. Die Kollektoranschlüsse der Transistoren Q4 und Q5 können zu jeweiligen Ausgangsanschlüssen Out2 und Out2N zuführen. Die Widerstandselemente RL3 und RL4 können Kollektoranschlüsse der Transistoren Q4 und Q5 mit einer DC-Spannungsquelle Vdd verbinden. Die Emitteranschlüsse der Transistoren Q4 und Q5 können mit der Stromquelle I3 verbunden sein.

Die folgenden Parameter sind nur Beispiele und begrenzen den Schutzumfang der Erfindung auf keine Weise. In einer Realisierung können die Widerstandselemente RL1, RL2, RL3 und RL4 jedes Widerstandswerte von 250 Ohm besitzen. In einer Realisierung können die Widerstandselemente R8 und R9 jedes Widerstandswerte von 1000 Ohm besitzen. In einer Realisierung können die Kapazitätselemente C1 und C2 jedes Kapazitätswerte von 300 Femtofarad besitzen. In einer Realisierung können die Transistoren Q2, Q3, Q4 und Q5 ähnliche Transistoreigenschaften besitzen. In einer Realisierung können die Transistoren Q18 und Q19 ähnliche Transistoreigenschaften besitzen. In einer Realisierung können die Stromquellen I10 und I11 jede einen Strom von 0,5 mA ausbilden. In einer Realisierung können die Stromquellen I2 und I3 jede einen Strom vom 1 mA ausbilden. In einer Realisierung kann Vdd einen Wert von 1,8 Volt besitzen.

Die Zeichnung und die vorstehende Beschreibung gaben Beispiele der vorliegenden Erfindung an. Der Schutzumfang der vorliegenden Erfindung ist jedoch nicht durch diese bestimmten Beispiele begrenzt. Zahlreiche Veränderungen, ob in dieser Beschreibung ausdrücklich beschrieben oder nicht, wie beispielsweise Unterschiede in Struktur, Dimension und Verwendung von Material sind möglich. Der Schutzumfang ist zumindest so breit wie durch die folgenden Patentansprüche angegeben.

Zusammenfassung:

Kurz gesagt sind Techniken zum Verbinden von Differenzverstärkern mit einer niedrigen RC-Zeitkonstante bei minimaler Gleichtaktspannungsreduktion offenbart. Der Verstärker enthält eine Eingangssignalquelle (102), einen ersten Differenzverstärker (104A), einen zweiten Differenzverstärker (104B), eine erste Verbindungseinrichtung (106a) und eine zweite Verbindungseinrichtung (106b). Die Eingangssignalquelle (102) führt dem ersten Differenzverstärker (104a) ein Eingangssignal zu.


Anspruch[de]
Vorrichtung mit:

– einem ersten Verstärker mit ersten Eingangs- und ersten Ausgangsanschlüssen, wobei der erste Verstärker zur Verstärkung eines den ersten Eingangsanschlüssen zugeführten Eingangssignals und zur Zuführung des verstärkten Eingangsignals zu den ersten Ausgangsanschlüssen dient;

– einem zweiten Verstärker mit zweiten Eingangs- und zweiten Ausgangsanschlüssen, wobei die zweiten Eingangsanschlüsse operativ auf ein zweites Eingangssignal ansprechen und der zweite Verstärker zur Verstärkung des zweiten Eingangssignals und zur Zuführung des verstärkten zweiten Eingangssignals zu den zweiten Ausgangsanschlüssen dient; und

– einer Verbindungseinrichtung zur Ausbildung eines operativen Ansprechens durch die zweiten Eingangsanschlüsse auf die ersten Ausgangsanschlüsse, wobei eine Gleichtaktspannung an den ersten Ausgangsanschlüssen und den zweiten Eingangsanschlüssen ungefähr gleich ist.
Vorrichtung nach Anspruch 1, wobei die Verbindungseinrichtung einen Hochfrequenzsignalpfad und einen Niedrigfrequenzsignalpfad umfaßt. Vorrichtung nach Anspruch 1, wobei der erste Verstärker einen Differenzverstärker umfaßt. Vorrichtung nach Anspruch 1, wobei der zweite Verstärker einen Differenzverstärker umfaßt. Vorrichtung nach Anspruch 1, wobei die Verbindungseinrichtung

– eine Transistoreinrichtung mit ersten, zweiten und dritten Anschlüssen;

– ein operativ auf den zweiten Anschluß ansprechendes Widerstandselement, wobei der zweite Anschluß auf zumindest einen der ersten Ausgangsanschlüsse operativ anspricht;

– ein operativ auf den dritten Anschluß ansprechendes Kapazitätselement, wobei zumindest einer der zweiten Eingangsanschlüsse operativ auf das Widerstandselement und das Kapazitätselement anspricht; und

– eine operativ auf das Kapazitätselement und den dritten Anschluß ansprechende Stromquelle.

umfaßt.
Vorrichtung nach Anspruch 1, wobei die Verbindungseinrichtung zwei Verbindungseinrichtungen zur Kopplung der ersten Ausgangsanschlüsse und der zweiten Eingangsanschlüsse umfaßt, und wobei jede Verbindungseinrichtung

– eine Transistoreinrichtung mit ersten, zweiten und dritten Anschlüssen;

– ein operativ auf den zweiten Anschluß ansprechendes Widerstandselement, wobei der zweite Anschluß operativ auf einen der ersten Ausgangsanschlüsse anspricht;

– ein operativ auf den dritten Anschluß ansprechendes Kapazitätselement, wobei einer der zweiten Eingangsanschlüsse operativ auf das Widerstandselement und das Kapazitätselement anspricht; und

– eine operativ auf das Kapazitätselement und den dritten Anschluß ansprechende Stromquelle

umfaßt.
Vorrichtung nach Anspruch 1, wobei eine Gleichtaktspannung an den ersten Eingangsanschlüssen und den ersten Ausgangsanschlüssen ungefähr gleich ist. System mit:

– einem Verstärker mit:

• einem ersten Verstärker mit ersten Eingangs- und ersten Ausgangsanschlüssen, wobei der erste Verstärker zur Verstärkung eines den ersten Eingangsanschlüssen zugeführten Eingangssignals und zur Zuführung des verstärkten Eingangsignals zu den ersten Ausgangsanschlüssen dient;

• einem zweiten Verstärker mit zweiten Eingangs- und zweiten Ausgangsanschlüssen, wobei die zweiten Eingangsanschlüsse operativ auf ein zweites Eingangssignal ansprechen und der zweite Verstärker zur Verstärkung des zweiten Eingangssignals und zur Zuführung des verstärkten zweiten Eingangssignals zu den zweiten Ausgangsanschlüssen dient; und

• einer Verbindungseinrichtung zur Ausbildung eines operativen Ansprechens durch die zweiten Eingangsanschlüsse auf die ersten Ausgangsanschlüsse, wobei eine Gleichtaktspannung an den ersten Ausgangsanschlüssen und den zweiten Eingangsanschlüssen ungefähr gleich ist;

– einem Wiedereintakt-System zur Ausbildung von Abtastungen eines durch den Verstärker ausgebildeten Ausgangssignals:

– einem Bus zum Austausch von Signalen mit dem Wiedereintakt-System.
System nach Anspruch 8, weiterhin mit einer operativ auf den Bus ansprechenden Speichereinrichtung. System nach Anspruch 8, weiterhin mit einer Datenverarbeitungseinrichtung zum Empfang von Abtastungen vom Wiedereintakt-System. System nach Anspruch 10, wobei die Datenverarbeitungseinrichtung zur Durchführung einer Medienzugriffssteuerung in Übereinstimmung mit IEEE 802.3 dient. System nach Anspruch 10, wobei die Datenverarbeitungseinrichtung zur Durchführung einer optischen Transport-Netzwerk-Datenblockzerlegung in Übereinstimmung mit ITU-T 6.709 dient. System nach Anspruch 10, wobei die Datenverarbeitungseinrichtung zur Durchführung einer Vorwärts-Fehler-Korrekturverarbeitung in Übereinstimmung mit ITU-T G.975 dient. System nach Anspruch 10, weiterhin mit einer Schnittselle zur Zuführung und zum Empfang von Signalen von der Datenverarbeitungseinrichtung. System nach Anspruch 14, wobei die Schnittstelle mit XAUI kompatibel ist. System nach Anspruch 14, wobei die Schnittstelle mit IEEE 1394 kompatibel ist. System nach Anspruch 14, wobei die Schnittstelle mit PCI kompatibel ist. System nach Anspruch 14, weiterhin mit einer operativ auf die Schnittstelle ansprechenden Schalterstruktur. System nach Anspruch 14, weiterhin mit einer operativ auf die Schnittstelle ansprechenden Paketverarbeitungseinrichtung.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com