PatentDe  


Dokumentenidentifikation DE102005021586B3 01.02.2007
Titel Halbleiterchip und Verfahren zur Überprüfung der Unversehrtheit von Halbleiterchips
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Wedel, Armin, 86415 Mering, DE
Vertreter Epping, W., Dipl.-Ing. Dr.-Ing., Pat.-Anw., 80339 München
DE-Anmeldedatum 10.05.2005
DE-Aktenzeichen 102005021586
Veröffentlichungstag der Patenterteilung 01.02.2007
Veröffentlichungstag im Patentblatt 01.02.2007
IPC-Hauptklasse H01L 23/544(2006.01)A, F, I, 20051017, B, H, DE
IPC-Nebenklasse H01L 21/66(2006.01)A, L, I, 20051017, B, H, DE   H01L 23/52(2006.01)A, L, I, 20051017, B, H, DE   H01L 21/301(2006.01)A, L, I, 20051017, B, H, DE   G01R 27/08(2006.01)A, L, I, 20051017, B, H, DE   G01R 31/28(2006.01)A, L, I, 20051017, B, H, DE   
Zusammenfassung An den Rändern oder Kanten von Halbleiterchips (3), die aus einem Wafer vereinzelt werden, werden elektrische Leiterbahnen als Prüfleitungen (1, 2), insbesondere als Kantenverstärkung oder Siegelring, angebracht, deren elektrischer Widerstand gemessen wird. Falls der Widerstand zu hoch ist, wird auf eine Beschädigung der Prüfleitungen und somit der Kante des Halbleiterchips rückgeschlossen. Der Widerstand kann durch eine Messung der Stromstärke eines bei einer angelegten Spannung durch die Leiterbahn fließenden Stromes bestimmt werden.

Beschreibung[de]

Die vorliegende Erfindung betrifft Maßnahmen, mit denen sichergestellt werden kann, dass die aus einem Wafer vereinzelten Halbleiterchips an den Rändern oder Kanten unversehrt sind, insbesondere, dass keine zunächst nicht erkannten Mikrorisse vorhanden sind, die zu einem späteren Ausfall des Halbleiterchips führen können.

Ein Ziel der Kostenoptimierung von integrierten Schaltkreisen ist es, pro Chip möglichst wenig Wafer-Fläche zu verbrauchen. Dabei kommt es neben einem flächenoptimierten Design des Chips auch auf eine effiziente Gestaltung der Sägestraßen zwischen den Chips an. Die Sägestraßen sind notwendig, um die einzelnen Halbleiterchips mittels eines Schneide-, Säge- oder Brechvorganges aus dem Wafer zu vereinzeln. Es muss dabei darauf geachtet werden, dass die Chips an den entstehenden Kanten nicht beschädigt werden. Bei diesem Prozess wird daher immer eine notwendige Mindestbreite zwischen den Chips innerhalb des Wafer-Materiales beansprucht, sodass die Sägestraßen nicht beliebig schmal sein können. Aus Kostengründen möchte man jedoch möglichst kleine Zwischenräume zwischen den Chips haben. Die Sägestraßen sollen also möglichst schmal sein.

Bei dem Prozess des Vereinzelns und der Montage der Chips auf Platinen oder in Gehäusen entstehen oftmals Mikrorisse, so genannte Cracks, die schwer feststellbar sind. Es besteht daher ein Restrisiko, dass derartige Schäden bei den üblichen Chiptests nicht entdeckt werden und ein latentes Zuverlässigkeitsrisiko darstellen. Diesen Beschädigungen wird daher durch so genannte Siegelringe (seal rings) vorgebeugt, die längs der Ränder der Chips angeordnet werden und ein Ausbrechen der beim Vereinzeln hergestellten Chipränder verhindern sollen. Diese Siegelringe beanspruchen jedoch ihrerseits einen unerwünscht großen Flächenanteil auf dem Wafer.

In der JP 03 261 156 A ist ein Bauelement beschrieben, bei dem in einem vorgesehenen Abstand von dem Rand des Halbleiterchips eine Widerstandsleitung angeordnet ist, deren Widerstand gemessen wird, um die Unversehrtheit der Chipkante zu überprüfen.

In der DE 101 51 394 A1 ist ein Verfahren zum Überwachen eines Halbleiterproduktionsprozesses beschrieben, bei dem der Wafer mit einer Mehrzahl von elektronischen Teststrukturen und einer damit gekoppelten Schalt-Einheit versehen wird. Für die Messung wird ein auf dem Chip integrierter Funktionsschaltkreis verwendet. Eine externe Prüf-Einheit kann somit vereinfacht ausgestaltet werden.

In der JP 63 076 340 A ist eine Vorrichtung zur Detektion von Beschädigungen am Rand eines Halbleiterchips beschrieben. Hierzu wird ein Leiterdraht aus einem brüchigen Material am Rand des Chips angeordnet. Die Unversehrtheit des Leiters oder das Auftreten von Leckströmen oder Kurzschlüssen bei einer Beschädigung des Leiters kann über elektrische Anschlüsse detektiert werden.

In der JP 05 095 036 A ist ein Halbleiterbauelement beschrieben, bei dem längs des Randes ein Diffusionsbereich angeordnet ist, der mit dem Halbleitersubstrat eine Diodenstruktur bildet. Über damit verbundene Elektroden kann eine elektrische Messung der Unversehrtheit der Chipränder erfolgen.

Aufgabe der Erfindung ist es, anzugeben, wie ein Zuverlässigkeitsrisiko bei Halbleiterchips infolge von Kantenbeschädigungen beim Vereinzeln aus dem Wafer bei Verwendung nur schmaler Sägestraßen, gegebenenfalls auch unter Verzicht auf Siegelringe, vermieden werden kann.

Diese Aufgabe wird mit dem Halbleiterchip mit den Merkmalen des Anspruches 1 beziehungsweise mit dem Verfahren zur Überprüfung der Unversehrtheit von Halbleiterchips mit den Merkmalen des Anspruches 6 gelöst. Ausgestaltungen ergeben sich aus den jeweiligen abhängigen Ansprüchen.

Die Grundidee der vorliegenden Erfindung ist es, entlang der Chipkanten eine elektrisch leitende Prüfleitung anzuordnen, deren elektrischer Widerstand mittels einer dafür vorgesehenen, im Chip integrierten elektronischen Schaltung überprüft wird. Damit wird festgestellt, ob die Prüfleitung unversehrt ist und folglich auch die Chipkante einwandfrei ist. Besonders bevorzugt ist die Verwendung von elektrisch leitfähigen Siegelringen, die gleichzeitig die Funktion der Prüfleitung und einen mechanischen Schutz bieten.

Die Unversehrtheit der Chipkanten kann für die verschiedenen Kantenrichtungen unabhängig voneinander überprüft werden. Es kann insbesondere vorgesehen sein, jeweils nur eine der zu einer Sägestraße benachbarten Chipkanten auf diese Weise zu überprüfen. Die Prüfleitungen können auch speziell an den Ecken der Chips vorgesehen werden, um so besonders kritische Stellen der Chipkanten kontrollieren zu können.

Der Widerstand der Prüfleitungen wird vorzugsweise gemessen, indem eine elektrische Spannung angelegt und der durch die Prüfleitung fließende Strom gemessen wird. Eine Beschädigung der Prüfleitung resultiert in einer Erhöhung des ohmschen Widerstandes, sodass eine niedrige Stromstärke einen Rückschluss auf eine Beschädigung der Prüfleitung und damit eine Beschädigung der Chipkante zulässt.

Die Prüfleitung kann über einen in dem Chip integrierten Schalttransistor zugeschaltet und abgeschaltet werden. Mittels eines Testsignales wird der Schalttransistor geschlossen, und der gemessene Strom, der durch die Prüfleitung fließt, wird mit den Toleranzgrenzen eines Sollwertes verglichen. Wenn die gemessene Stromstärke innerhalb der Toleranzgrenzen liegt, wird davon ausgegangen, dass die Chipkanten unversehrt sind. Andernfalls können weitere Tests vorgenommen werden, oder der Chip wird aufgrund einer optischen Kontrolle ausgesondert.

Eine Möglichkeit, die Messdauer zu verkürzen, besteht darin, mittels einer geeigneten elektronischen Schaltung die Strommessung durch die Messung der Zeitdauer eines generierten Signalpulses, der von dem Widerstand der Prüfleitung abhängt, zu ersetzen. Dafür ist insbesondere eine Schaltung eines monostabilen Multivibrators geeignet. Diese Schaltung ist zusammen mit den Bauelementen des Chips auf der Chipfläche integriert.

Es folgt eine genauere Beschreibung von Beispielen des Halbleiterchips und des Verfahrens zur Überprüfung der Unversehrtheit der Chips anhand der beigefügten 1 bis 5.

Die 1 zeigt eine Draufsicht auf ein erstes Ausführungsbeispiel des Halbleiterchips.

Die 2 zeigt eine Draufsicht auf ein weiteres Ausführungsbeispiel mit Siegelring.

Die 3 zeigt eine Draufsicht auf ein weiteres Ausführungsbeispiel mit schematischen Schaltungskomponenten der Prüfleitungen.

Die 4 zeigt eine schematisierte Draufsicht auf ein weiteres Ausführungsbeispiel.

Die 5 zeigt ein Schema einer Prüfschaltung.

Die 1 zeigt ein erstes Ausführungsbeispiel des Halbleiterchips in einer Draufsicht. In der schematischen Darstellung sind eine Prüfleitung 1 an einer Kante des Chips 3 in X-Richtung, eine Prüfleitung 2 an einer Kante in Y-Richtung und verschiedene Anschlusskontaktpads dargestellt. In dem dargestellten Beispiel sind ein Masseanschluss 4 (Versorgungspotenzial Vss), ein Anschluss für ein weiteres Versorgungspotenzial 5 (Vdd), ein erster Anschluss 6 für ein Testsignal (RST), ein zweiter Anschluss 7 für ein Testsignal (CLK) und ein Anschluss 8 für Datenein- und -ausgabe (DATA) vorhanden.

Die Prüfleitungen 1, 2 können einfache elektrische Leiterbahnen, die längs der Kante der mit den Bauelementen versehenen Hauptseite des Chips 3 verlaufen, sein oder auch, wie in der 1 dargestellt, eine Mehrzahl parallel nebeneinander angeordneter Leiterbahnen aufweisen. Die Prüfleitungen können ein Metall sein oder auch elektrisch leitfähig dotiertes Polysilizium. Die Anschlüsse der Prüfleitungen, deren Enden in der 1 frei gelassen sind, können zum Beispiel zu einem der dargestellten Anschlüsse der elektronischen Schaltung führen. Die Prüfleitungen an den verschiedenen Kanten können auch miteinander verschaltet sein. Bei dem dargestellten Ausführungsbeispiel befindet sich nur jeweils an einer Kante in X-Richtung und an einer Kante in Y-Richtung eine jeweilige Prüfleitung; Prüfleitungen können aber statt dessen an allen Kanten oder Rändern des Chips 3 vorhanden sein. Die Prüfleitungen werden vorzugsweise so angebracht, dass sie zusätzlich einen mechanischen Schutz der Chipränder entsprechend Siegelringen bewirken.

Die 2 zeigt ein weiteres Ausführungsbeispiel, bei dem zusätzlich zu den Prüfleitungen Kantenverstärkungen 9 in X-Richtung und 10 in Y-Richtung vorhanden sind. Diese Kantenverstärkungen 9, 10 sind zum Beispiel aus Aluminium und entsprechen herkömmlich angebrachten Siegelringen. Sie können die äußeren Kanten des Chips 3 vollständig umgeben oder auch, wie in der 2, jeweils nur einen Abschnitt der betreffenden Kante schützen. Bei dem Beispiel der 2 sind die Ecken jeweils frei gelassen, und die Kantenverstärkungen 9, 10 befinden sich nur an jeweils einer Kante in den beiden Richtungen. Bei anderen Ausführungsbeispielen kann die Kantenverstärkung auch gleichzeitig als Prüfleitung vorgesehen sein. Eine als Prüfleitung geeignet angebrachte elektrische Leiterbahn vermindert in jedem Fall das Risiko, dass an der betreffenden Kante Mikrorisse oder Ausbrüche auftreten.

Bei dem in der 3 in Draufsicht dargestellten Ausführungsbeispiel sind die Anschlüsse der beiden in Y-Richtung angeordneten Prüfleitungen 21, 22 als Schaltungsschema dargestellt. Die erste Prüfleitung 21 an der linken Kante in Y-Richtung ist über einen als Schaltsymbol eines Schalttransistors dargestellten Schalter 13 mit dem ersten Versorgungspotenzial 5 verbunden. Das andere Ende der ersten Prüfleitung 21 ist mit einem Ende der zweiten Prüfleitung 22 in Y-Richtung verbunden. Das andere Ende der zweiten Prüfleitung 22 ist mit dem Masseanschluss 4 verbunden, der in der Darstellung der 3 ebenfalls durch ein Schaltsymbol des Masseanschlusses dargestellt ist. Der Masseanschluss 4 und der als Schalter 13 vorgesehene Schalttransistor können im Prinzip beliebig innerhalb der in dem Chip integrierten Schaltung realisiert sein.

Die elektrisch leitende Verbindung 14 zwischen der ersten Prüfleitung 21 und der zweiten Prüfleitung 22 ist in dem dargestellten Ausführungsbeispiel auf der Oberseite des Chips als Leiterbahn aufgebracht. Sie kann statt dessen auch in einer anderen Verdrahtungsebene oder in elektrisch leitfähig dotiertem Halbleitermaterial ausgebildet sein. Die Kontaktpads 15 sind nur als Beispiele und zur Veranschaulichung eingezeichnet und können den in den 1 und 2 eingezeichneten Anschlusskontakten entsprechen. Insbesondere kann einer dieser Kontaktpads der Masseanschluss 4 sein oder damit elektrisch leitend verbunden sein. Die Anzahl und Anordnung der Anschlusskontakte ist im Prinzip beliebig.

Das Ausführungsbeispiel der 3 zeigt auch, dass die Prüfleitungen an allen Kanten oder Rändern des Halbleiterchips, vorzugsweise jedoch auf der mit den Bauelementen versehenen Hauptseite, angeordnet sein können. In der X-Richtung sind ebenfalls eine erste Prüfleitung 11 und eine zweite Prüfleitung 12 vorhanden. Diese Prüfleitungen können ähnlich wie die Prüfleitungen in Y-Richtung miteinander und/oder mit den Prüfleitungen in Y-Richtung verschaltet sein. Um ein Überkreuzen der Verbindungen zu vermeiden, sind sie vorzugsweise in verschiedenen Metallisierungsebenen angeordnet.

Die 4 zeigt eine Draufsicht gemäß der 3 für ein ähnliches Ausführungsbeispiel, bei dem jedoch auch Prüfleitungen 16 an einer jeweiligen Ecke vorhanden sind. Mit dieser Anordnung ist es möglich, die Schädigungen des Chips 3 auch an den Ecken festzustellen.

Die 5 zeigt ein Schaltungsschema eines monostabilen Multivibrators, der zusammen mit den Prüfleitungen eingesetzt wird, um die Unversehrtheit des Halbleiterchips an den Kanten zu überprüfen. Die Messung eines Stromes, der nach Anlegen einer Spannung durch die Prüfleitung fließt, erfordert nämlich eine Zeitspanne, die zum Überprüfen einer sehr großen Anzahl von Halbleiterchips zu lang ist. Mit der in der 5 dargestellten Schaltung lässt sich diese Messzeit verkürzen, da damit die Strommessung durch die Messung einer kurzen Zeitdauer ersetzt werden kann. Das Diagramm zeigt eine Prüfschaltung 17, die beispielsweise für eine Ausführungsform des Halbleiterchips mit getrennter Messung in X-Richtung und in Y-Richtung vorgesehen ist und daher zwei Schaltungszweige 18, 19 umfasst. Grundsätzlich genügt aber auch ein Schaltungszweig. Bei der dargestellten Ausführungsform ist ein erster Schaltungszweig für eine Messung an den Prüfleitung in X-Richtung vorgesehen und ein zweiter Schaltungszweig 19 für eine entsprechende, aber davon unabhängige Messung an der Prüfleitung in Y-Richtung. Eine solche getrennte Messung an den Prüfleitungen ist bevorzugt.

Der erste Anschluss 6 für ein Testsignal kann zum Beispiel mit einem ohnehin auf dem Chip vorgesehenen Reset-Anschluss übereinstimmen; der zweite Anschluss 7 für ein Testsignal kann zum Beispiel mit einem ohnehin auf dem Chip vorgesehenen Clock-Anschluss übereinstimmen. Jeder Schaltungszweig 18, 19 wird durch einen monostabilen Multivibrator gebildet. Das Ausgangssignal dieser Schaltung ist von dem angeschlossenen Widerstand abhängig. Dieser Schaltungsteil umfasst ein NOR-Glied 23, das zwei Eingänge und einen Ausgang aufweist, einen Inverter 26 mit einem Eingang und einem Ausgang und einen Kondensator 24, der zwischen dem Ausgang des NOR-Gliedes 23 und dem Eingang des Inverters 26 in Reihe geschaltet ist. Die Prüfleitung ist als Widerstand 25 zwischen einen Anschluss des Versorgungspotenzials und den Eingang des Inverters 26 geschaltet. Das betreffende Versorgungspotenzial ist zum Beispiel Vdd. Eine Rückkopplungsschleife 27 verbindet den Ausgang des Inverters 26 mit einem Eingang des NOR-Gliedes 23. Ausgangsseitig befindet sich in jedem Schaltungszweig 18, 19 noch ein NAND-Glied 28. Die Ausgänge der NAND-Glieder 28 sind auf die Eingänge eines weiteren NAND-Gliedes als Ausgangs-NAND-Glied 29 geschaltet. Der Schaltungsausgang 20 kann zum Beispiel zu dem Data-I/O-Anschluss geführt sein. Ein jeweiliger zweiter Eingang des NAND-Gliedes 28 jedes Schaltungszweiges ist mit dem ersten Anschluss 6 verbunden.

Für den zweiten Schaltungszweig 19 ist ein weiterer Inverter 30 vorgesehen. Falls an dem ersten Anschluss 6 ein niedriges Potenzial anliegt (Masse), liefert dieser weitere Inverter 30am Ausgang ein hohes Potenzial (Vdd). Da ein Eingang des NAND-Gliedes 28 des ersten Schaltungszweiges 18 in diesem Fall unabhängig von der Messung auf niedrigem Potenzial liegt, ist am Ausgang immer ein hohes Potenzial vorhanden. Dieses hohe Potenzial liegt an einem Eingang des Ausgangs-NAND-Gliedes 29 und beeinflusst daher das Ausgangssignal nicht. Die Messung erfolgt in diesem Fall daher unabhängig von dem Zustand des ersten Schaltungszweiges 18 für die Prüfleitung in Y-Richtung über den zweiten Schaltungszweig 19. Um die Prüfleitung in X-Richtung über den ersten Schaltungszweig 18 zu messen, wird das Signal am ersten Anschluss 6 auf hohes Potenzial geschaltet. Da die Messung für beide Schaltungszweige im Prinzip gleichartig vonstatten geht, wird im Folgenden die Messung für den zweiten Schaltungszweig 19 als Beispiel beschrieben.

Es wird nun angenommen, dass an beiden Anschlüssen 6, 7 für das Testsignal ein niedriges Potenzial anliegt. Das niedrige Potenzial wird im Folgenden jeweils als Masse, das hohe Potenzial jeweils als Vdd bezeichnet. Diese Potenziale können jedoch im Prinzip durch andere Potenziale ersetzt sein. Im Ausgangszustand der Schaltung liegt somit an dem in der 5 eingezeichneten Knoten A das Potenzial Masse an. Der Knoten C am Eingang des Inverters 26 befindet sich auf Vdd, da der Knoten C über den Widerstand 25 der Prüfleitung mit Vdd verbunden ist. Der Ausgang des Inverters 26, der Knoten D am Ende der Rückkopplungsschleife 27, liegt daher auf Masse. Da somit beide Eingänge des NOR-Gliedes 23 auf Masse liegen, befindet sich am Knoten B, dem Ausgang des NOR-Gliedes 23, das Potenzial Vdd. Zwischen den Knoten B und C ist daher keine Potenzialdifferenz vorhanden; der Kondensator 24 ist entladen.

Es wird nun zum Zweck der Messung an den zweiten Anschluss 7 kurzzeitig ein Testsignal angelegt, um die Schaltung zu triggern. Dieses Testsignal ist in diesem Beispiel vorzugsweise das hohe Potenzial Vdd, das typisch 500 ns lang angelegt wird.

Wenn das Potenzial am Knoten A Vdd ist, liegt der Knoten B auf Masse. Da der Kondensator zunächst noch entladen ist, liegt der Knoten C ebenfalls auf Masse. Der Inverter 26 bewirkt daher, dass das Potenzial am Knoten D Vdd ist. Über die Rückkopplungsschleife 27 liegt daher Vdd auch an dem zweiten Eingang des NOR-Gliedes 23 an, das somit in diesem Zustand festgehalten wird, damit am Knoten B dauerhaft das Massepotenzial bleibt. Jetzt lädt sich der Kondensator 24 über den Widerstand 25 der Prüfleitung auf das hohe Potenzial Vdd auf. Wenn CY die Kapazität des Kondensators und der ohmsche Widerstand der Prüfleitung in Y-Richtung ist, ist die am Kondensator 24 zur Zeit t nach dem Beginn des Aufladevorganges anliegende Spannung VCy = Vdd(1 – e–t/(RyCy)). Wenn man das Potenzial, bei dem der Inverter umschaltet, (switching level) mit Vsl bezeichnet, ist die Zeitdauer, bis der Kondensator auf diese Schaltspannung aufgeladen wird, T = RYCYln(Vdd/(Vdd – Vsl)). Wenn Vsl = S Vdd angenommen wird, ist T ≈ 0,7 RYCY. Diese Zeitdauer bestimmt die Dauer des Ausgangspulses, wenn man Schaltverzögerungen an den Gates der Transistoren vernachlässigt. Nachdem der Inverter 26 das Potenzial am Knoten D auf Masse zurückgeschaltet hat, liegen beide Eingänge des NOR-Gliedes 23 erneut auf Masse, sodass der Knoten B auf Vdd liegt. Der Kondensator wird dann wieder entladen. Während des Ladevorganges ist Knoten D auf hohem Potenzial, sodass ein niedriges Potenzial am Ausgang des NAND-Gliedes 28 vorhanden ist. Das Ausgangs-NAND-Glied 29 bewirkt dann ein hohes Potenzial am Ausgang 20, wo daher während der besagten Aufladezeit des Kondensators ein hohes Potenzial vorhanden ist. Da diese Aufladezeit proportional zu dem zu messenden Widerstand ist, kann aus der Länge des Ausgangspulses auf die Größe des Widerstandes rückgeschlossen werden. Wenn der Ausgangspuls zu lang ist, weil der Widerstand zu hoch ist, wird eine Beschädigung der Prüfleitung angenommen.

1
Prüfleitung an einer Kante in X-Richtung
2
Prüfleitung an einer Kante in Y-Richtung
3
Chip
4
Masseanschluss
5
Versorgungspotenzial
6
erster Anschluss für ein Testsignal
7
zweiter Anschluss für ein Testsignal
8
Anschluss für Datenein- und -ausgabe
9
Kantenverstärkung in X-Richtung
10
Kantenverstärkung in Y-Richtung
11
erste Prüfleitung an einer Kante in X-Richtung
12
zweite Prüfleitung an einer Kante in X-Richtung
13
Schalter
14
Verbindung
15
Kontaktpad
16
Prüfleitung an einer Ecke
17
Prüfschaltung
18
erster Schaltungszweig
19
zweiter Schaltungszweig
20
Schaltungsausgang
21
erste Prüfleitung an einer Kante in Y-Richtung
22
zweite Prüfleitung an einer Kante in Y-Richtung
23
NOR-Glied
24
Kondensator
25
Widerstand
26
Inverter
27
Rückkopplungsschleife
28
NAND-Glied
29
Ausgangs-NAND-Glied
30
Inverter
A
Knoten
B
Knoten
C
Knoten
D
Knoten


Anspruch[de]
Halbleiterchip mit

einem Halbleiterkörper mit einer Hauptseite, die mit Bauelementen einer elektronischen Schaltung versehen ist, und Rändern oder Kanten, die eine seitliche Begrenzung der Hauptseite bilden, bei dem

zumindest Abschnitte der Ränder oder Kanten mit Prüfleitungen (1, 2, 11, 12, 21, 22) versehen sind, die als elektrische Leiterbahnen ausgebildet sind, und

eine elektronische Schaltung in dem Halbleiterchip integriert ist, die mindestens einen monostabilen Multivibrator umfasst und mit der eine elektrische Messung durchgeführt wird, mit der die Unversehrtheit der Prüfleitungen überprüft wird.
Halbleiterchip nach Anspruch 1, bei dem die Prüfleitungen Widerstandsbahnen aus dotiertem Polysilizium sind. Halbleiterchip nach Anspruch 1 oder 2, bei dem die Prüfleitungen mehrere parallel nebeneinander angeordnete Abschnitte aufweisen. Halbleiterchip nach einem der Ansprüche 1 bis 3, bei dem zusätzlich zu den Prüfleitungen an den Kanten angeordnete metallische Streifen als Kantenverstärkungen (9, 10) vorhanden sind. Halbleiterchip nach einem der Ansprüche 1 bis 4, bei dem die Schaltung ein NOR-Glied (23), einen Kondensator (24) und einen Inverter (26), die in Reihe geschaltet sind, umfasst,

eine Rückkopplungsschleife (27) von dem Ausgang des Inverters zu einem Eingang des NOR-Gliedes (23) führt und

die Prüfleitung als Widerstand (25) zwischen den Eingang des Inverters (26) und einen Anschluss eines Versorgungspotenzials (5) geschaltet ist.
Verfahren zur Überprüfung der Unversehrtheit von Halbleiterchips, die aus einem Wafer durch Sägen, Schneiden oder Brechen vereinzelt werden, bei dem

auf dem Wafer in Bereichen von Rändern oder Kanten, die beim Vereinzeln der Chips entstehen, elektrische Leiterbahnen angebracht werden, die mit Anschlüssen einer integrierten Schaltung verbunden werden, und

nach dem Vereinzeln der Chips ein ohmscher Widerstand dieser Leiterbahnen unter Verwendung dieser Schaltung überprüft wird, um festzustellen, ob die Leiterbahnen und damit die Ränder oder Kanten des Chips unversehrt sind,

wobei die Überprüfung des Widerstandes dadurch geschieht, dass eine Schaltung eines monostabilen Multivibrators mit einem Signalpuls getriggert wird und aus der Zeitdauer eines Ausgangspulses auf den Wert des Widerstandes rückgeschlossen wird.
Verfahren nach Anspruch 6, bei dem

die Schaltung ein NOR-Glied (23) mit zwei Eingängen und einem Ausgang, einen Inverter (26) mit einem Eingang und einem Ausgang und einen Kondensator (24), der zwischen den Ausgang des NOR-Gliedes (23) und den Eingang des Inverters (26) geschaltet ist, umfasst,

die Leiterbahn zwischen den Eingang des Inverters (26) und einen Anschluss eines Versorgungspotenzials (5) geschaltet ist und

der Ausgang des Inverters (26) mit einem Eingang des NOR-Gliedes (23) verbunden ist,

mit den Verfahrensschritten, dass

an den anderen Eingang des NOR-Gliedes (23) ein Spannungspuls angelegt wird, so dass das Potenzial an den Anschlüssen des Kondensators auf das andere Versorgungspotenzial umgeschaltet wird und der Kondensator über den Widerstand der Leiterbahn aufgeladen wird, und

die Zeitdauer eines daraus resultierenden Spannungspulses am Ausgang des Inverters gemessen und mit einem vorgegeben Höchstwert verglichen wird.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

  Patente PDF

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com