PatentDe  


Dokumentenidentifikation DE202006015531U1 08.02.2007
Titel Wafertestvorrichtung zur Durchführung eines Wafertests
Anmelder LIH DUO INTERNATIONAL Co., LTD., Wu Gu Shiang, Taipei, TW
Vertreter Beck & Rössig - European Patent Attorneys, 81679 München
DE-Aktenzeichen 202006015531
Date of advertisement in the Patentblatt (Patent Gazette) 08.02.2007
Registration date 04.01.2007
Application date from patent application 10.10.2006
IPC-Hauptklasse H01L 21/66(2006.01)A, F, I, 20061010, B, H, DE

Beschreibung[de]
HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung

Die Erfindung bezieht sich auf eine Wafertestkarte und insbesondere auf eine Wafertestkarte mit einem Wafertest-Interface, das eine elektrische leitfähige federelastische Anordnung aufweist.

2. Stand der Technik

Wie in 1 dargestellt, besteht der Zweck eines Wafertests darin, die elektrischen Eigenschaften an allen Chips 60 eines Wafers 50 zu überprüfen, um defekte Chips zu identifizieren und auszusondern. Herkömmlicherweise wird für einen solchen Wafertest ein Wafertastkopf verwendet, dessen Messfühler ein Feld bzw. eine Erhebung an einem Chip elektrisch kontaktieren, woraufhin einen Testsignal zur Analyse und Überprüfung an eine Automatische Testeinrichtung (ATE) gesendet wird, um die Ergebnisse eines Tests der elektrischen Eigenschaften für jeden Chip 60 an einem Wafer 50 zu erhalten.

Wie in 2 dargestellt, weist ein herkömmlicher Wafertastkopf wie ein Freiarm-Wafertastkopf 10, eine Grundplatte 11, eine an deren Unterseite angebrachte Anschlussplatte 12 sowie eine Vielzahl von Freiarm-Messfühlern 13 auf, die mit einer gewissen Nachgiebigkeit an der Anschlussplatte 12 angeformt sind. Da der Freiarm-Messfühler 13 des Wafertastkopfes 10 nachgiebig ausgebildet ist, kann dieser das Feld bzw. die Erhebung 61 an einem Chip 60 berühren, um eine elektrische Verbindung zum Testen der elektrischen Eigenschaften eines jeden Chips 60 herzustellen.

Ein solcher Freiarm-Wafertastkopf 10 weist die folgenden Nachteile auf:

Da erstens die Freiarm-Messfühler 13 des Tastkopfes 10 aus Metalldraht hergestellt sind und von Hand installiert werden müssen, ist es ausgesprochen schwierig, die Spitzen der Freiarm-Messfühler 13 in einer Ebene anzuordnen, so dass diese mit unterschiedlichen Höhenpositionen vorliegen.

Zweitens muss bei den Freiarm-Messfühlern 13 des Tastkopfes 10 der Freiarm jeweils horizontal angeordnet werden. Aus diesem Grunde ist die Anzahl von Freiarm-Messfühlern 13 am Tastkopf deutlich eingeschränkt. Während eines Wafertests müssen die Chips 60 an einem Wafer 50 in Gruppen sowie in verschiedenen Zeitintervallen getestet werden, um die elektrische Eigenschaften zu testen. Bei Verwendung eines herkömmlichen Freiarm-Wafertastkopfes 10 ist es unmöglich, alle Chips 60 an einem Wafer 50 gleichzeitig zu untersuchen.

Drittens sind aufgrund dessen, dass die Spitzen der Freiarm-Messfühler 13 relativ zueinander unterschiedliche Höhenpositionen einnehmen, die Marken, die von den Spitzen der Freiarm-Messfühler 13 in die Felder bzw. Erhebungen 61 der Chips 60 geschnitten werden, unterschiedlich voneinander, was zu Fehlern bei der Identifikation der Chips oder zu Beschädigungen der Felder bzw. Erhebungen 61 infolge einer Überlastung führen kann.

ZUSAMMENFASSUNG DER ERFINDUNG

Im Hinblick auf die vorstehend genannten Nachteile eines herkömmlichen Freiarm-Wafertastkopfes besteht die Aufgabe der Erfindung darin, eine Wafertestkarte zu schaffen, mit der alle Chips an einem Wafer gleichzeitig hinsichtlich ihrer elektrischen Eigenschaften getestet werden können.

Diese Aufgabe wird durch eine Wafertestkarte gemäß Patentanspruch 1 gelöst. Diese umfasst eine Grundplatte sowie eine elektrisch leitende, federelastische Anordnung an der Unterseite der Grundplatte, wobei die leitende, federelastische Anordnung eine weiche Isolationsschicht aufweist, welche elektrisch leitende Federn trägt, die in Matrixform bestehend aus Zeilen und Spalten angeordnet sind, und jede der elektrisch leitenden Federn in Entsprechung zu einem elektrischen Schaltkreis an der Grundplatte angeordnet ist, um eine elektrische Verbindung herzustellen; wobei bei Ausführung eines Tests der elektrischen Eigenschaften die elektrisch leitende Federmatrix der elektrisch leitenden federelastischen Anordnung als Test-Interface an der Wafertestkarte wirkt, und wenn die elektrisch leitende Federmatrix der elektrisch leitenden federelastischen Anordnung der Wafertestkarte gegen Felder bzw. Erhebungen an Chips gedrückt wird, infolge des Schutzes durch die weiche Isolationsschicht und einem elastischen Federeffekt der elektrisch leitenden Feder Beschädigungen der Felder bzw. Erhebungen an dem Chip infolge einer Überlastung vermieden werden können, wodurch ein genaueres und zuverlässigeres Testergebnis der elektrischen Eigenschaften bei einem Wafertest erhalten wird.

KURZE BESCHREIBUNG DER ZEICHNUNG

1 zeigt eine schematische Ansicht eines herkömmlichen Wafers.

2 zeigt eine schematische Ansicht eines herkömmlichen Freiarm-Wafertestkopfes, bei dem Fehlmessungen auftreten können.

3 zeigt eine schematische Ansicht einer Wafertestkarte nach einem Ausführungsbeispiel der Erfindung.

4 zeigt eine vergrößerte Teilschnittansicht der Wafertestkarte nach der Erfindung im Gebrauch bei einem Wafertest zur Veranschaulichung, wie die in 3 gezeigte Wafertestkarte einen gleichzeitigen Test der elektrischen Eigenschaften aller Chips auf einem Wafer ermöglicht.

BESCHREIBUNG EINES AUSFÜHRUNGSBEISPIELS DER ERFINDUNG

Wie in den 3 und 4 gezeigt, umfasst eine Wafertestkarte 20 nach der Erfindung eine Grundplatte 30 und eine elektrisch leitende federelastische Anordnung 40, die an der Unterseite der Grundplatte 30 angeordnet ist. An der Grundplatte 30 ist ein Testschaltkreis 31 zum Testen der elektrischen Eigenschaften der Chips an einem Wafer ausgebildet.

Die elektrisch leitende federelastische Anordnung 40 weist eine weiche Isolationsschicht 41 auf, in die eine elektrisch leitende Federmatrix 45 eingebettet ist, die ihrerseits aus elektrisch leitenden Federn besteht, welche in Zeilen und Reihen angeordnet sind. Jede der elektrisch leitenden Federn der elektrisch leitenden federelastischen Anordnung 40 besitzt die Funktion, elektrischen Strom zu leiten, sowie die Funktion eines elastischen Kissens. Zudem ist jede Feder durch die weiche Isolationsschicht 41 isoliert und geschützt, so dass die elektrisch leitende Federmatrix 45 der elektrisch leitenden federelastischen Anordnung nicht durch externe Kräfte beeinträchtigt wird, insbesondere nicht verbogen oder in ihrer Kontaktposition verändert werden kann. Hierdurch kann diese ohne Beeinträchtigung wiederholt verwendet werden.

Wie in 4 gezeigt, weist die Wafertestkarte 20 nach der vorliegenden Erfindung eine an eine Breitseite bzw. die Unterseite der Grundplatte 30 angeschlossene elektrisch leitende federelastische Anordnung 40 auf. Die elektrisch leitende Federmatrix 45 an der elektrisch leitenden federelastischen Anordnung 40 ist so angeordnet, dass diese die an der Grundplatte 30 ausgebildete Testschaltung 31 berühren kann, um eine elektrische Verbindung zu schaffen. Wird ein Wafertest ausgeführt, so wirkt die elektrisch leitende Federmatrix der elektrisch leitenden federelastischen Anordnung 40 als Wafertestinterface. Insbesondere können mit der Wafertestkarte 20 alle Chips 60 an einem Wafer gleichzeitig auf ihre elektrischen Eigenschaften untersucht werden.

Während des Wafertests gelangt die elektrisch leitende Federmatrix 45 der elektrisch leitenden federelastischen Anordnung 40 der Wafertestkarte 20 in Anlage gegen die Felder bzw. Erhebungen 61 an allen Chips 60 eines Wafers, um eine elektrische Verbindung herzustellen. Anschließend wird ein Testsignal, das über die elektrisch leitende Federmatrix 45 erfasst worden ist, mittels der Testschaltung 31 an der Grundplatte 30 an die Automatische Testeinrichtung (ATE) übermittelt, um die elektrischen Eigenschaften von allen Chips 60 an dem Wafer zu analysieren und zu beurteilen.

Selbst wenn sich das Ausmaß der Erhebung der Felder 61 der einzelnen Chips 60 voneinander unterscheidet, wird über den elastischen Längenausgleich der elektrisch leitenden federelastischen Anordnung gewährleistet, dass die elektrisch leitende Federmatrix 45 die Felder bzw. Erhebungen 61 an den Chips 60 kontaktiert und zudem eine Beschädigung durch Überlastung der Felder bzw. Erhebungen 61 an den Chips 60 sowie eine Fehlidentifikation der Chips 60 vermieden. Die Wafertestkarte 20 nach der vorliegenden Erfindung ermöglicht damit einen stabileren und zuverlässigeren elektrischen Eigenschaftstest an einem Wafer.


Anspruch[de]
Wafertestkarte, umfassend eine mit einem Testschaltkreis (31) versehene Grundplatte (30) sowie eine elektrisch leitende federelastische Anordnung (40), die an eine Breitseite der Grundplatte (30) angeschlossen ist, wobei die elektrisch leitende federelastische Anordnung (40) eine weiche Isolationsschicht (41) aufweist, in der eine elektrisch leitende Federmatrix (45) aus einer Gruppe von in Zeilen und Reihen angeordneten Federn angeordnet ist, wobei eine elektrische Verbindung zwischen der elektrisch leitenden federelastischen Anordnung (40) und der Testschaltung (31) an der Grundplatte (30) über die elektrisch leitende Federmatrix herstellbar ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com