PatentDe  


Dokumentenidentifikation DE202006015530U1 08.03.2007
Titel Wafertestvorrichtung mit elektrisch leitenden Federn als Wafertestinterface
Anmelder LIH DUO INTERNATIONAL Co., LTD., Wu Gu Shiang, Taipei, TW
Vertreter Beck & Rössig - European Patent Attorneys, 81679 München
DE-Aktenzeichen 202006015530
Date of advertisement in the Patentblatt (Patent Gazette) 08.03.2007
Registration date 01.02.2007
Application date from patent application 10.10.2006
IPC-Hauptklasse H01L 21/66(2006.01)A, F, I, 20061010, B, H, DE
IPC-Nebenklasse G11C 29/56(2006.01)A, L, I, 20061010, B, H, DE   

Beschreibung[de]
HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung

Die Erfindung bezieht sich auf eine Wafertestkarte und insbesondere auf eine Wafertestkarte, die elektrisch leitende Federn als Wafertest-Interface verwendet.

2. Stand der Technik

Wie in 1 dargestellt, besteht der Zweck eines Wafertests darin, die elektrischen Eigenschaften an allen Chips 60 eines Wafers 50 zu überprüfen, um defekte Chips zu identifizieren und auszusondern. Herkömmlicherweise wird für einen solchen Wafertest ein Wafertastkopf verwendet, dessen Messfühler ein Feld bzw. eine Erhebung an einem Chip elektrisch kontaktieren, woraufhin einen Testsignal zur Analyse und Überprüfung an eine Automatische Testeinrichtung (ATE) gesendet wird, um die Ergebnisse eines Tests der elektrischen Eigenschaften für jeden Chip 60 an einem Wafer 50 zu erhalten.

Wie in 2 dargestellt, weist ein herkömmlicher Wafertastkopf, wie ein Freiarm-Wafertastkopf 10, eine Grundplatte 11, eine an deren Unterseite angebrachte Anschlussplatte 12sowie eine Vielzahl von Freiarm-Messfühlern 13 auf, die mit einer gewissen Nachgiebigkeit an der Anschlussplatte 12 angeformt sind. Da der Freiarm-Messfühler 13 des Wafertastkopfes 10 nachgiebig ausgebildet ist, kann dieser das Feld bzw. die Erhebung 61 an einem Chip 60 berühren, um eine elektrische Verbindung zum Testen der elektrischen Eigenschaften eines jeden Chips 60 herzustellen.

Ein solcher Freiarm-Wafertastkopf 10 weist die folgenden Nachteile auf:

Da erstens die Freiarm-Messfühler 13 des Tastkopfes 10 aus Metalldraht hergestellt sind und von Hand installiert werden müssen, ist es ausgesprochen schwierig, die Spitzen der Freiarm-Messfühler 13 in einer Ebene anzuordnen, so dass diese mit unterschiedlichen Höhenpositionen vorliegen.

Zweitens muss bei den Freiarm-Messfühlern 13 des Tastkopfes 10 der Freiarm jeweils horizontal angeordnet werden. Aus diesem Grunde ist die Anzahl von Freiarm-Messfühlern 13 am Tastkopf deutlich eingeschränkt. Während eines Wafertests müssen die Chips 60 an einem Wafer 50 in Gruppen sowie in verschiedenen Zeitintervallen getestet werden, um die elektrische Eigenschaften zu testen. Bei Verwendung eines herkömmlichen Freiarm-Wafertastkopfes 10 ist es unmöglich, alle Chips 60 an einem Wafer 50 gleichzeitig zu untersuchen.

Drittens sind aufgrund dessen, dass die Spitzen der Freiarm-Messfühler 13 relativ zueinander unterschiedliche Höhenpositionen einnehmen, die Marken, die von den Spitzen der Freiarm-Messfühler 13 in die Felder bzw. Erhebungen 61 der Chips 60 geschnitten werden, unterschiedlich voneinander, was zu Fehlern bei der Identifikation der Chips oder zu Beschädigungen der Felder bzw. Erhebungen 61 infolge einer Überlastung führen kann.

ZUSAMMENFASSUNG DER ERFINDUNG

Im Hinblick auf die vorstehend genannten Nachteile eines herkömmlichen Freiarm-Wafertastkopfes besteht die Aufgabe der Erfindung darin, eine Wafertestvorrichtung zu schaffen, mit der alle Chips an einem Wafer gleichzeitig hinsichtlich ihrer elektrischen Eigenschaften getestet werden können.

Diese Aufgabe wird durch eine Wafertestvorrichtung gemäß Patentanspruch 1 gelöst. Diese umfasst insbesondere eine Grundplatte und eine Gruppe von elektrisch leitenden Federn, die an der Unterseite der Grundplatte angeschlossen sind, wobei die Grundplatte mit einer Testschaltung versehen ist und die elektrisch leitenden Federn in Entsprechung zu der Anordnung von Feldern bzw. Erhebungen der zu untersuchenden Chips angeordnet sind, um eine elektrische Verbindung mit der Testschaltung an der Grundplatte herzustellen, so dass jede elektrische Feder der Wafertestkarte als Messfühler wirkt, bzw. als Wafertestinterface, durch welches die elektrisch leitenden Federn jeweils ein Feld eines Chips berühren und gegen dieses andrücken können, um die elektrischen Eigenschaften des Chips zu testen, und zwar selbst dann, wenn sich das Ausmaß der Erhebung der Felder an den einzelnen Chips unterscheidet, wobei ein elastischer Längenausgleich durch die elektrisch leitende Feder eine korrekte Kontaktierung der Chipfelder gewährleistet und so eine Fehlidentifikation der Chips vermeidet. Dies ermöglicht einen stabileren und zuverlässigeren elektrischen Eigenschaftstest an einem Wafer.

Die vorstehend genannte Aufgabe wird weiterhin durch eine Wafertestvorrichtung gemäß Patentanspruch 2 gelöst. Diese umfasst insbesondere eine Grundplatte und eine Gruppe von elektrisch leitenden Federstiften, wobei die Grundplatte mit einer Testschaltung versehen ist und einen Gruppe von Ausnehmungen zur Aufnahme der Federstifte aufweist; wobei bei Ausführung eines Wafertests jeder elektrisch leitende Federstift der Wafertestkarte elastische abgestützt ist, um die Felder bzw. Erhebungen an den Chips korrekt zu berühren und einen guten elektrischen Kontakt herzustellen, um die Chips zu identifizieren und einen stabileren und zuverlässigeren elektrischen Eigenschaftstest zu ermöglichen sowie Beschädigungen der Felder an den Chips infolge einer zu hohen Flächenpressung zu vermeiden.

KURZE BESCHREIBUNG DER ZEICHNUNG

1 zeigt eine schematische Ansicht eines herkömmlichen Wafers.

2 zeigt eine schematische Ansicht eines herkömmlichen Freiarm-Wafertestkopfes, bei dem Fehlmessungen auftreten können.

3 zeigt eine schematische Ansicht eines ersten Ausführungsbeispiels einer Wafertestkarte nach der Erfindung.

4 zeigt eine vergrößerte Teilschnittansicht der Wafertestkarte nach 3 entlang der Linie 4-4.

5 zeigt eine vergrößerte Teilschnittansicht der Wafertestkarte nach 3 während des Tests der elektrischen Eigenschaften der Chips an einem Wafer.

6 zeigt eine schematische Ansicht eines zweiten Ausführungsbeispiels einer Wafertestkarte nach der Erfindung.

7 zeigt eine vergrößerte Teilschnittansicht der Wafertestkarte nach 6 entlang der Linie 7-7.

8 zeigt eine vergrößerte Teilschnittansicht der Wafertestkarte nach 6 während des Tests der elektrischen Eigenschaften der Chips an einem Wafer.

BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE DER ERFINDUNG

Nachfolgend wird eine Wafertestkarte in zwei Ausführungsbeispielen näher erläutert, die zum Testen der elektrischen Eigenschaften der Chips an einem Wafer einsetzbar sind. Insbesondere eignen sich diese Wafertestkarten dazu, alle Chips an einem Wafer gleichzeitig zu testen, um elektrische Eigenschaften derselben zu ermitteln.

Die in den 3 und 4 gezeigte Wafertestkarte 20 ist ein erstes Ausführungsbeispiel nach der Erfindung und umfasst eine Grundplatte 30 sowie eine Vielzahl von elektrisch leitenden Federn 40, die an einer Breitseite, insbesondere Unterseite der Grundplatte 30 angeschlossen sind, wobei an der Grundplatte 30 ein Testschaltkreis (in der Zeichnung nicht dargestellt) zum Testen der elektrischen Eigenschaften der Chips an einem Wafer vorgesehen ist.

Wie in den 4 und 5 gezeigt, ist jede der elektrisch leitenden Federn 40 an der Unterseite der Grundplatte 30 zu einem entsprechenden Feld bzw. einer Erhebung 61 eines Chips ausgerichtet und weist eine elektrische Verbindung mit der Testschaltung (in der Zeichnung nicht dargestellt) der Grundplatte 30 auf.

Die elektrisch leitende Feder 40 besitzt sowohl die Funktion, elektrischen Strom zu leiten, sowie die Funktion eines elastischen Dämpfers oder Kissens, welches als Wafertestinterface der Wafertestkarte 20 nach der vorliegenden Erfindung dient. Die Wafertestkarte 20 nach der vorliegenden Erfindung wird zum Testen von Wafern eingesetzt, wobei alle Chips 60 an einem Wafer gleichzeitig hinsichtlich elektrischer Eigenschaften getestet werden.

Wie in 5 gezeigt, gelangen bei Ausführung eines Wafertests alle elektrisch leitenden Federn 40 der Wafertestkarte in Anlage an Felder bzw. Erhebungen 61 des jeweils korrespondierenden Chips 60 an dem Wafer, um einen elektrischen Kontakt herzustellen. Erhaltene Testdaten werden zum Zweck der Analyse und Auswertung mittels der Testschaltung an der Grundplatte 30 an eine automatische Testeinrichtung (ATE) übermittelt, um ein Testergebnis für die elektrischen Eigenschaften aller Chips 60 gleichzeitig zu erhalten.

Insbesondere dann, wenn sich das Ausmaß der Erhebungen der Felder 61 der einzelnen Chips 60 voneinander unterscheidet, wird über den elastischen Längenausgleich der elektrisch leitenden Federn 40 an der Wafertestkarte 20 gewährleistet, dass die elektrisch leitenden Federn 40 die Felder bzw. Erhebungen 61 an den Chips 60 korrekt berühren, um einen guten elektrischen Kontakt herzustellen. Dies hat den Vorteil, dass neben der Förderung der Identifikation der Chips ein stabileres und zuverlässigeres Testergebnis in Bezug auf die elektrischen Eigenschaften erhalten wird, und darüber hinaus Beschädigungen der Felder 61 der Chips infolge eines zu hohen Drucks auf die Felder 61 vermieden werden.

Die in den 6 und 7 gezeigte Wafertestkarte 70 des zweiten Ausführungsbeispiels der vorliegenden Erfindung umfasst einen Grundplatte 80 und eine Gruppe von elektrisch leitenden Federstiften 90, wobei die Grundplatte 80 mit einer (in der Zeichnung nicht dargestellten) Testschaltung versehen ist, um elektrische Eigenschaften der Chips an einem Wafer zu testen.

Wie in den 7 und 8 gezeigt, weist die Grundplatte 80 eine Gruppe von Ausnehmungen 85 auf, die entsprechend zu den Positionen von Feldern bzw. Erhebungen 61 an den Chips 60 eines Wafers angeordnet sind.

Jeder der elektrisch leitenden Federstifte 90 besitzt die Funktion, elektrischen Strom zu leiten und ist integral mit einem Federabschnitt 91 sowie einem Stiftabschnitt 95 ausgebildet. Der Federabschnitt 91 des elektrisch leitenden Federstifts 90 ist in die jeweilige Ausnehmung 85 an der Grundplatte 80 montiert und stellt eine elektrische Verbindung mit der Testschaltung der Grundplatte 80 her. Der Stiftabschnitt 95 eines jeden elektrisch leitenden Federstifts 90 erstreckt sich aus der Ausnehmung 85 der Grundplatte 80 nach außen und weist ein freies Ende auf, das als Messfühlern dient. Ein elastischer Dämpfung- bzw. Kisseneffekt wird durch den Federabschnitt 91 in der Ausnehmung 85 der Grundplatte 80 erzielt.

Bei Ausführung eines Wafertests dienen die elektrisch leitenden Federstifte 90 als Wafertestinterface an der Wafertestkarte 70, so dass die elektrischen Eigenschaften aller Chips 60 an einem Wafer gleichzeitig getestet werden können.

Wie in 8 dargestellt, können bei Ausführung eines Wafertests die Stiftabschnitte 95 der elektrisch leitenden Federstifte 90 die Felder 61 an den Chips 60 korrekt berühren, um einen elektrischen Kontakt herzustellen. Ein erhaltenes Testsignal wird über die Testschaltung an der Grundplatte 70 zur Analyse und Auswertung an eine automatische Testeinrichtungen (ATE) übermittelt, so dass das Testergebnisses für die elektrischen Eigenschaften aller Chips 60 an einem Wafer gleichzeitig erhalten wird.

Unterscheidet sich das Ausmaß der Erhebung der Felder 61 der einzelnen Chips 60 bei einem Wafertest voneinander, so gewährleistet der Federabschnitt 91 des elektrisch leitenden Federstifts 90 an der Wafertestkarte 70, dass der jeweilige Federstiftabschnitt 95 die entsprechende Erhebung 61 des Chips 60 korrekt berührt, um einen guten elektrischen Kontakt herzustellen. Dies hat den Vorteil einer guten Identifikation der Chips und eines stabileren und zuverlässigeren Testergebnis in Bezug auf die elektrischen Eigenschaften. Darüber hinaus werden Beschädigungen der Felder 61 der Chips 60 infolge eines zu hohen Drucks auf die Felder 61 vermieden.


Anspruch[de]
Wafertestvorrichtung, umfassend eine mit einem Testschaltkreis versehene Grundplatte (30) sowie eine Gruppe von elektrisch leitenden Federn (40), die an einer Breitseite der Grundplatte (30) angebracht und mit dem Testschaltkreis der Grundplatte (30) elektrisch verbunden sind, wobei jede der elektrisch leitenden Federn (40) an der Wafertestkarte (20) ein Wafertestinterface für einen Wafertest darstellt. Wafertestvorrichtung, umfassend eine mit einem Testschaltkreis versehene Grundplatte (80), die eine Gruppe von Ausnehmungen (85) aufweist, sowie eine Gruppe von elektrisch leitenden Federstiften (90), die an der Wafertestkarte (70) jeweils ein Wafertestinterface für einen Wafertests darstellen, wobei jeder der elektrisch leitenden Federstifte (90) einen in einer der Ausnehmungen (85) aufgenommenen Federabschnitt (91) aufweist, der mit dem Testschaltkreis elektrisch verbunden ist, sowie einen Stiftabschnitt (95), der sich aus der entsprechenden Ausnehmung (85) herauserstreckt und ein freies Ende ausbildet, welches als Messfühler dient.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com