PatentDe  


Dokumentenidentifikation DE102004044741B4 19.04.2007
Titel Schaltungsanordnung zur schaltbaren Verstärkung von veränderlichen elektrischen Signalen
Anmelder Siemens AG, 80333 München, DE
Erfinder Huber, Klaus, Dr., 91341 Röttenbach, DE;
Oppelt, Ralph, Dr., 91080 Uttenreuth, DE
DE-Anmeldedatum 15.09.2004
DE-Aktenzeichen 102004044741
Offenlegungstag 12.05.2005
Veröffentlichungstag der Patenterteilung 19.04.2007
Veröffentlichungstag im Patentblatt 19.04.2007
IPC-Hauptklasse H03G 3/04(2006.01)A, F, I, 20051017, B, H, DE

Beschreibung[de]

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur schaltbaren Verstärkung von veränderlichen elektrischen Signalen.

Bei einem Ensemble von veränderlichen elektrischen Signalen, insbesondere von HF(Hochfrequenz)-Signalen, mit unterschiedlich hohen Pegeln ist es vorteilhaft, diese zumindest stufenweise auf etwa gleiche maximale Pegelhöhe anzupassen. So kann beispielsweise ein nachfolgender AD-Wandler stets optimal ausgesteuert und das Signal/Rauschverhältnis, im Folgenden S/N-Verhältnis genannt, maximiert werden. Hierfür wird in der Regel ein Verstärker benötigt, der nur im Bedarfsfall, und zwar bei entsprechend kleinen Pegeln, in den Signalfluss eingeschleift wird. Bei entsprechend hohen Signalpegeln hingegen wird das Signal möglichst dämpfungsfrei durchgeschleust, wobei das original S/N-Verhältnis erhalten bleibt.

Es ist denkbar, einen sehr rauscharmen Verstärker permanent eingeschleift zu lassen und in dessen Ausgangspfad ein schaltbares Dämpfungsglied einzufügen, das im Falle hoher Pegel die vorhergehende Verstärkung wieder dämpft. In diesem Fall verschlechtert sich aber das S/N-Verhältnis um die Rauschzahl des Verstärkers, die allerdings mit 1 dB sehr klein sein kann. Das Problem hierbei ist aber, dass der Verstärker derart ausgestaltet sein muss, dass er einen Ausgangspegel an das Dämpfungsglied liefern kann, der um seine Verstärkung höher liegt als der maximal mögliche Eingangspegel. Um das Signal genau so verzerrungsarm zu erhalten, erfordert dies für den Verstärker einen sehr großen schaltungstechnischen Aufwand was gleichzeitig eine hohe Gleichstromleistung benötigt. Eine hohe Gleichstromleistung führt folglich zu einer hohen Erwärmung des Verstärkers, so dass dabei zusätzlich ein Abwärmeproblem auftritt.

Die umgekehrte Anordnung, indem das schaltbare Dämpfungsglied vor den Verstärker geschaltet wird, scheidet aus Gründen der drastischen Verschlechterung des S/N-Verhältnisses von vornherein aus.

In der US 2003/0124999 A1 ist eine Schaltung angegeben, mit welcher der Dynamikbereich eines Hochfrequenzempfängers mittels unterschiedlicher Parameter gesteuert werden kann. Es sind dabei mehrere Verstärkerschaltungen angegeben, die ein oder mehrere Schaltelemente mit einem oder mehreren Verstärkerelementen kombinieren. So sind beispielsweise Schaltungen dargestellt, die im Rückkopplungspfad des Verstärkerelements zumindest ein Schaltelement aufweisen.

In der US 5,486,791 sind Verstärkerschaltungen angegeben, deren Verstärkungsfaktor mittels eines Impedanzwählschalters programmierbar sind. Im Rückkopplungspfad zumindest eines Verstärkerelementes sind hierfür mehrere Schaltelemente vorgesehen.

In der EP 0 797 873 B1 ist ein Kommunikationsempfänger mit verbesserter Empfangsimmunität gegenüber Störsignalen angegeben. Die offenbarten Schaltungen weisen dabei Verstärkerelemente mit schaltbaren Rückkopplungspfaden, die bei geeigneter Schalterstellung als Bypasspfad dienen, auf.

Eine bekannte Standardkonfiguration zur Lösung des Problems ist ein Verstärker 28 mit außerhalb des Verstärkers 28 angeordnetem schaltbaren Bypass 10 gemäß 1. Der gezeigte Verstärker 28 ist dabei über zwei Versorgungsanschlüsse 15 und 16 mit der Spannungsquelle 9 verbunden. Getreu der abgebildeten Schalterstellung des Schaltgliedes 8 liegt somit am Verstärker 28 eine Versorgungsspannung an. Liefert beispielsweise die Spannungsquelle eine Gleichspannung von 5 V, so wird der erste Versorgungsanschluss 15 mit +5 V beaufschlagt, während der zweite Versorgungsanschluss 16 mit 0 V beaufschlagt wird. Der Verstärker 28 ist folglich aktiviert. Weiter ist zwischen Signaleingang 1 und Verstärkereingang 3 sowie zwischen Verstärkerausgang 4 und Signalausgang 2 jeweils ein Schaltungsglied S1 und S2 angeordnet. Beide Schaltungsglieder S1 und S2 sind dabei miteinander elektrisch gekoppelt. Gemäß der abgebildeten Schalterstellung des Schaltungsglied 8 sind die Steuereingänge 25 ebenfalls mit beispielsweise +5 V beaufschlagt, so dass die beiden Schaltelemente S1 und S2 miteinander gekoppelt in den abgebildeten Schalterpositionen vorliegen. Ein am Signaleingang 1 eingespeistes Signal gelangt somit über den Verstärker 28 zum Signalausgang 2. Bei der zweiten, nicht abgebildeten Schalterposition des Schaltgliedes 8 liegt an den beiden Steuereingängen 24 keine Spannung an. Das am Signaleingang 1 eingespeiste Signal gelangt folglich unverstärkt über den schaltbaren Bypass 10 zu Signalausgang 2. Da am Verstärker 28 bei dieser Schalterposition auch keine Versorgungsspannung anliegt, ist dieser deaktiviert.

Ein Problem dieser Anordnung bei aktiviertem Verstärker ist die endliche Sperrdämpfung der Schalter, die bedingt ist durch die kapazitive Restkopplung. Sie sollte mindestens so hoch sein wie die Verstärkung. Ansonsten besteht je nach Verstärkertyp und Phasendrehung im Bypass-Zweig die Gefahr der Selbsterregung. Wegen der kapazitiven Natur der Restkopplung verschärft sich das Problem zu hohen Frequenzen hin und macht gegebenenfalls sehr aufwändige Schalterstrukturen erforderlich. Doch selbst wenn die Sperrdämpfung nicht ausreichend höher als die Verstärkung ist, ruft die von Frequenz bzw. Phasenlage abhängige, endliche Gegen- bzw. Rückkopplung eine frequenzabhängige Änderung der Verstärkung hervor.

Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsanordnung zur schaltbaren Verstärkung von veränderlichen elektrischen Signalen anzugeben, mit der das vorstehend angesprochene Problem weitestgehend überwunden werden kann.

Diese Aufgabe wird erfindungsgemäß mit den in Anspruch 1 angegebenen Maßnahmen gelöst.

Dementsprechend soll die Schaltungsanordnung zur schaltbaren Verstärkung von veränderlichen elektrischen Signalen mit mindestens

  • – einem Signaleingang und einem Signalausgang,
  • – einem zwischen Signaleingang und Signalausgang vorhandenen, mit einem Eingang, mit einem Ausgang und mit einem mindestens einen Widerstand aufweisenden Gegenkopplungspfad zwischen Eingang und Ausgang versehenen schaltbaren Verstärker und
  • – einer mittels eines Schaltgliedes umpolbaren Spannungsquelle

    dahingehend ausgestaltet sein, dass
  • – der Gegenkopplungspfad ein zum mindestens einen Widerstand parallel geschalteten schaltbaren Bypass aufweist und
  • – die am Verstärkereungang eingespeisten Signale je nach Polarität der Spannungsquelle über einen ersten Signalpfad verstärkt oder über einen zweiten Signalpfad unverstärkt dem Verstärkerausgang zuzuführen sind.

Indem in den Gegenkopplungspfad des Verstärkers der schaltbare Bypass gesetzt wird und der Verstärker so ausgestaltet wird, dass er in Abhängigkeit von seiner Versorgungsspannung einen Teil der Schaltfunktion übernimmt, sind die damit verbundenen Vorteile insbesondere in einer Entlastung des Signalweges zwischen Signaleingang und Signalausgang von unerwünschten Bypässen nach Masse hin zu sehen.

Vorteilhafte Ausgestaltungen der Schaltungsanordnung gemäß der Erfindung gehen aus den Ansprüchen hervor.

So kann in Abhängigkeit von der Polarität der Spannungsquelle der schaltbare Verstärker zu aktivieren und der schaltbare Bypass zu deaktivieren bzw. der schaltbare Verstärker zu deaktivieren und der schaltbare Bypass zu aktivieren sein. Damit erreicht man zum einen, dass in der Schaltungsanordnung das synchrone Zusammenspiel des schaltbaren Verstärkers und des schaltbaren Bypasses gewährleistet ist und zum anderen eine Vereinfachung der Schaltungsanordnung, indem beide an dieselbe Spannungsversorgung angeschlossen sein können.

Vorzugsweise kann der schaltbare Verstärker einen ersten und einen zweiten Transistor umfassen und jeder der beiden Transistoren mit einem Kollektor, einem Emitter und einer Basis ausgeführt sein. Die beiden Kollektoren sind dabei mit dem Verstärkerausgang verbunden. Weiter sind der Emitter des ersten Transistors über einen ersten Versorgungsanschluss und der Emitter des zweiten Transistors über einen zweiten Versorgungsanschluss mit der Spannungsquelle verbunden. Eine derartige Verschaltung zweier Transistoren liefert einen einfach zu realisierende und für diesen Einsatzzweck ausreichend schnell und effektiv arbeitende Verstärkeranordnung.

Dabei ist es von Vorteil, dass der erste Transistor ein pnp-Transistor und der zweite Transistor ein npn-Transistor ist. Durch diese komplementäre Ausführungsform weist der Verstärker einen hohen Aussteuerbereich auf.

Vorzugsweise sind die Basis des ersten Transistors über mindestens eine erste eine Katode und eine Anode umfassende Diode und mindestens einen Widerstand mit dem ersten Versorgungsanschluss und die Basis des zweiten Transistors über mindestens eine zweite eine Katode und eine Anode umfassende Diode und mindestens einen Widerstand mit dem zweiten Versorgungsanschluss verbunden. Dabei sind die Katode der mindestens einen ersten Diode mit der Basis des ersten Transistors und die Anode der mindestens einen zweiten Diode mit der Basis des zweiten Transistors verbunden. Die so geschalten Dioden und Widerstände dienen dazu, den Ruhestrom für die Transistoren vorteilhaft festzulegen.

Zudem ist vorteilhaft, dass die Basis des ersten Transistors über eine erste Parallelschaltung aus mindestens einer Kapazität und mindestens einem Widerstand und die Basis des zweiten Transistors über eine zweite Parallelschaltung aus mindestens einer Kapazität und mindestens einem Widerstand mit dem Verstärkereingang verbunden sind. Dies gewährleistet, dass die am Signaleingang eingespeisten Signale über die Kondensatoren zu den Basiselektroden gelangen. Zudem erfüllen die somit zwischen den Dioden angeordneten Widerstände die Funktion eines Spannungsteilers zur Festlegung der Ruhearbeitspotentiale.

Insbesondere sind jeweils zwischen einem Emitter und einem Versorgungsanschluss mindestens zwei Widerstände angeordnet. Dabei ist zwischen den mindestens beiden Widerständen jeweils ein Knotenpunkt vorgesehen, der jeweils über mindestens eine Kapazität mit jeweils einem Bezugspotential verbunden ist.

Vorzugsweise ist der zwischen Verstärkereingang und Verstärkerausgang angeordnete erste Signalpfad in zwei symmetrische Teilpfade unterteilt. Dabei umfasst der erste Teilpfad die Kapazität der ersten Parallelschaltung und den ersten Transistor und der zweite Teilpfad die Kapazität der zweiten Parallelschaltung und den zweiten Transistor. Zudem weist der zwischen Verstärkereingang und Verstärkeraungang angeordnete zweite Signalpfad den schaltbaren Bypass auf.

Es ist von Vorteil, dass der schaltbare Bypass eine vier Dioden aufweisende Diodenbrücke ist, wobei jede Diode mit einer Anode und eine Katode versehen ist. Dabei sind ein erster Anschluss der Diodenbrücke über mindestens einen ersten Vorwiderstand mit dem ersten Versorgungsanschluss und ein zweiter Anschluss der Diodenbrücke über mindestens einen zweiten Vorwiderstand mit dem zweiten Versorgungsanschluss verbunden. Je nach Polung der anliegenden Spannung sperrt die Diodenbrücke den Signalpfad oder schleift die Signale zum Verstärkerausgang weiter. Die Vorwiderstände dienen dabei zur Begrenzung des Diodenstroms entlang der Diodenbrücke.

Dabei sind der erste Anschluss mit zwei Katoden der Diodenbrücke und der zweite Anschluss mit zwei Anoden der Diodenbrücke vorteilhaft verbunden. In diesem Fall ist gewährleistet, dass die Diodenbrücke sperrt, wenn der Verstärker aktiviert ist und das Signal durchschleift, wenn der Verstärker deaktiviert ist.

Weiter ist dabei vorteilhaft, dass zwischen dem ersten Anschluss der Diodenbrücke und dem mindestens einen ersten Vorwiderstand mindestens eine erste Induktivität und zwischen dem zweiten Anschluss der Diodenbrücke und dem mindestens einen zweiten Vorwiderstand mindestens eine zweite Induktivität angeordnet sind. Dabei dienen die Induktivitäten dazu, die Belastung des Signals über die die Vorwiderstände zu verhindern.

Ferner ist die Diodenbrücke vorteilhafter Weise aus pin-Dioden ausgebildet. Insbesondere kann bei hochfrequenten Signalen damit eine niedrige Durchgangsdämpfung, die nur geringfügig über 0 dB liegt, mit wenig Durchlassstrom erreicht werden.

Es ist aber auch von Vorteil, dass der schaltbare Bypass ein mit einem Steuereingang versehener CMOS-Schalter ist, wobei der Steuereingang abhängig von der Steuerpolarität des CMOS-Schalters über den ersten oder zweiten Versorgungsanschluss mit der Spannungsquelle verbunden ist. Durch die Verwendung des CMOS-Schalters wird im Durchschleifmodus bei deaktiviertem Verstärker, anders als bei der Diodenbrücke, ein Verbrauch von Gleichstromleistung vermieden.

Dabei ist der CMOS-Schalter vorzugsweise auf GaAs-Basis ausgebildet ist, der sich besonders für hochfrequente Signale eignet.

Vorteilhaft ist das Signal ein Hochfrequenzsignal. Der Frequenzbereich erstreckt sich dabei von 10 kHz bis 100 GHz.

Vorteilhafterweise weist die Schaltungsanordnung mindestens eine Kapazität zwischen Signaleingang und Verstärkereingang und mindestens eine Kapazität zwischen Verstärkerausgang und Signalausgang auf. Die Kapazitäten dienen am Signaleingang und Signalausgang als Koppelkondensatoren, um mögliche Offset-Gleichspannungen von an die Schaltungsanordnung angeschlossenen Objekten fernzuhalten.

Als besonders vorteilhaft erweist sich, wenn das Schaltglied ein Polwender ist. Damit lässt sich auf besonders einfache weise die Umpolung der Spannungsversorgung realisieren.

Bevorzugte, jedoch keinesfalls einschränkende Ausführungsbeispiele der Vorrichtung werden nunmehr anhand der Zeichnung näher erläutert. Wie vorstehend dargelegt, ist dabei die Figur 1 dem Stand der Technik zuzuordnen. Zur Veranschaulichung ist die Zeichnung nicht maßstäblich ausgeführt und gewisse Merkmale sind schematisiert dargestellt. Im Einzelnen zeigen

1 eine bekannte Standardkonfiguration eines bedarfsweise einschleifbaren schaltbaren Verstärkers,

2 die prinzipielle Darstellung der erfindungsgemäßen Schaltungsanordnung mit einem schaltbarem Verstärker und einem schaltbaren Bypass im Gegenkopplungspfad zwischen Verstärkereingang und -ausgang,

3 ein Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung mit einem schaltbaren Verstärker und einer Diodenbrücke zwischen Verstärkereingang und -ausgang und

4 ein weiteres Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung mit einem schaltbaren Verstärker und einem CMOS-Schalter zwischen Verstärkereingang und -ausgang.

Einander entsprechende Teile sind in den 1 bis 4 mit denselben Bezugszeichen versehen.

In 2 ist eine Schaltungsanordnung mit einem zwischen einem Signaleingang 1 und einem Signalausgang 2 angeordneten schaltbaren Verstärker 7 mit nur einem einfachen Ein/Aus-Schalter in Form eines schaltbaren Bypasses 10 im Gegenkopplungspfad zwischen Verstärkereingang 3 und -ausgang 4 schematisch dargestellt. Der Verstärker 7 ist dabei über zwei Versorgungsanschlüsse 15 und 16 mit einer Spannungsquelle 9 verbunden, die in diesem Beispiel eine positive und eine negative Spannung von +5 V und –5 V liefert. Die Polarität der am Verstärker 7 anliegenden Spannung wird dabei vom Schaltglied 8 bestimmt. Das Schaltglied 8 ist, wie abgebildet, ein Polwender, der aus zwei miteinander gekoppelten Schaltern besteht. Bei der abgebildeten Schalterposition des Schaltgliedes 8 liegen am Versorgungsanschluss 15 eine positive Versorgungsspannung von beispielsweise +5 V und am Versorgungsanschluss 16 eine negative Versorgungsspannung von beispielsweise –5 V an. Der Verstärker 7 ist in diesem Beispiel somit aktiviert. Bei dieser Polarität liegt am Steuereingang 25 des schaltbaren Bypass 10 eine positive Spannung an, die in diesem Beispiel einen geöffneten Bypass 10 zur Folge hat. Bei entgegengesetzter Polarität ist der Bypass 10 geschlossen und gleichzeitig der Verstärker 7 deaktiviert, so dass möglichst keine Beeinflussung der am Signaleingang 1 eingespeisten Signale stattfindet. Da der schaltbare Bypass 10 im Gegenkoppelpfad 6 des Verstärkers 7 sitzt, bewirkt dessen Restkapazität lediglich eine kleine Verstärkungsminderung zu hohen Frequenz hin. Eine Oszillation bleibt dabei aus.

3 zeigt das Schaltbild eines Ausführungsbeispiels des Verstärkers 7 mit schaltbarem Bypass 10 der erfindungsgemäßen Schaltungsanordnung. Es handelt sich dabei um einen resistiv gegengekoppelten zwei Transistoren 13 und 14 umfassenden Verstärker 7. Die beiden Kollektoren 13K und 14K der beiden Transistoren 13 und 14 sind dabei gemeinsam mit dem Verstärkerausgang 4 verbunden, während die beiden Emitter 13E und 14E der beiden Transistoren 13 und 14 über jeweils mindestens zwei Widerstände 13R1, 13R2 und 14R1, 14R2 mit den entsprechenden Versorgungsanschlüssen 15 und 16 verbunden sind. Dabei ist jeweils zwischen den mindestens zwei Widerständen 13R1, 13R2 bzw. 14R1, 14R2 ein Knotenpunkt 23 bzw. 24 vorgesehen, der jeweils über eine Kapazität K1 bzw. K2 mit jeweils einem Bezugspotenzial E1 bzw. E2, insbesondere dem Erdpotential, verbunden ist. Um einen hohen Aussteuerbereich zu gewährleisten, sind die beiden Transistoren 13 und 14 komplementären ausgeführt. Dabei ist der erste Transistor 13 ein pnp-Transistor und der zweite Transistor 14 ein npn-Transistor.

Die Basis 13B des ersten Transistors 13 ist über mindestens eine erste Diode 17 und mindestens einen Widerstand 19 mit dem ersten Versorgungsanschluss 15 verbunden. Analog ist die Basis 14B des zweiten Transistors 14 über mindestens eine zweite Diode 18 und mindestens einen Widerstand 20 mit dem zweiten Versorgungsanschluss 16 verbunden. Dabei ist die mindestens eine erste Diode 17 mit ihrer Katode mit der Basis 13B des ersten Transistors 13 und die mindestens eine zweite Diode 18 mit ihrer Anode mit der Basis 14B des zweiten Transistors 14 verbunden. Darüber hinaus sind die beiden Basen 13B, und 14B gemeinsam über jeweils eine Parallelschaltung 21 und 22 aus mindestens einer Kapazität 21K bzw. 22K und mindestens einem Widerstand 21R bzw. 22R mit dem Verstärkereingang 3 verbunden. Mit den Widerständen 19, 20, 21R, 22R, 13R1, 13R2, 14R1 und 14R2 und den Dioden 17 und 18 wird dabei der Ruhestrom für die Transistoren 13 und 14 festgelegt. Die Dioden 17 und 18 verbessern zudem auch die Temperaturstabilität des Verstärkers 7 im aktivierten Zustand. Der im Gegenkoppelpfad 6 angeordnete Widerstand 5 ist bei gut gepaarten pnp- und npn-Transistoren 13 und 14 gleichstromlos und das Potenzial an seinen beiden Enden 0 V. Dennoch sind zwischen Signaleingang 1 und Verstärkereingang 3 und zwischen Verstärkerausgang 4 und Signalausgang 2 jeweils mindestens eine Kapazität 1K und 2K vorgesehen, um geringe, mögliche DC-Offsetspannungen von an die erfindungsgemäße Schaltungsanordnung angeschlossenen Objekten fernzuhalten.

Für die Verstärkung sind der Gegenkoppelwiderstand 5, und die beiden Widerstände 13R1 und 14R1 maßgebend. Diese können so gewählt werden, dass eine bestimmte vorgegebene Verstärkung erreicht wird und sich zudem eine am Signalausgang 2 angeschlossene Last von beispielsweise 50 &OHgr; auf den Signaleingang 1 in gleicher Höhe abbildet. Man spricht dabei von Wellenwiderstandsprinzip. Dies ist insbesondere für hohe Frequenzen wesentlich. Weiter ist es denkbar die Widerstände 5, 13R1 zusammen mit 13R2 und 14R1 zusammen mit 14R2 als Trimmwiderstände auszuführen, um eine Änderung der Verstärkung bei Bedarf zu ermöglichen.

Im Falle, dass am Versorgungsanschluss 15 eine Spannung von beispielsweise +5 V und am Versorgungsanschluss 16 eine Spannung von beispielsweise –5 V anliegt, ist in diesem Ausführungsbeispiel der Verstärker 7 aktiviert. Eine parallel zum Widerstand 5 im Gegenkoppelpfad 6 geschaltete Diodenbrücke 10A, die über zwei Anschlüsse 26 und 27 ebenfalls entsprechend mit den Versorgungsanschlüssen 15 und 16 verbunden ist, ist derart angeordnet, dass sie bei der angegebenen Polung sperrt. Die Ausgestaltung der Diodenbrücke 10A entspricht dabei einer so genannten Graetz-Brücke 10A. Eine Graetz-Brücke 10A weist vier jeweils mit einer Katode und einer Anode versehene Dioden auf, wobei jeweils zwei Dioden in zwei symmetrischen Zweigen in Reihe geschaltet sind. In beiden symmetrisch aufgebauten Zweigen sind dabei jeweils zwei Dioden derart angeordnet, dass die Anode der ersten Diode mit der Katode der zweiten Diode verbunden ist. In vorliegendem Ausführungsbeispiel ist die Graetz-Brücke 10A somit derart zwischen den beiden Anschlüssen 26 und 27 angeordnet, dass der erste Anschluss 26 mit zwei Katoden und der zweite Anschluss 27 mit zwei Anoden der Gräetz-Brücke verbunden sind. Dies entspricht einem offenen Bypass-Schalter 10. Zwischen den beiden Anschlüssen 26 und 27 der Diodenbrücke 10A und den Versorgungsanschlüssen 15 und 16 ist zudem jeweils mindestens ein Vorwiderstand 10R1 bzw. 10R2 angeordnet. Im Falle, dass am Versorgungsanschluss 15 eine Spannung von beispielsweise –5 V und am Versorgungsanschluss 16 eine Spannung von beispielsweise +5 V anliegt, sind die Dioden 17 und 18 und die Basis-Emitterdioden der beiden Transistoren 13 und 14 in Sperrrichtung und die Diodenbrücke 10A in Durchlassrichtung gepolt. Durch die Polung in Sperrrichtung wird erreicht, dass die Signale nicht über die Widerstände 19 und 13R1 und die Widerstände 20 und 14R1 nach Masse hin belastet werden. Weiterhin verhindern die sperrenden Dioden 17 und 18 einen Inversbetrieb der Transistoren 13 und 14. Die durchgesteuerte Diodenbrücke 10A schleift also die am Signaleingang 1 eingespeisten Signale zum Verstärkerausgang 4 weiter. Weiter ist zwischen den Vorwiderständen 10R1 und 10R2 und den Anschlüssen 26 und 27 der Diodenbrücke 10A jeweils mindestens eine Induktivität 10L1 und 10L2 angeordnet. Die Induktivitäten 10Ll und 10L2 verhindern dabei eine Belastung der Signale über die den Diodenstrom begrenzenden Vorwiderstände 10R1 und 10R2 nach Masse. Darüber hinaus ist für eine niedrige Durchgangsdämpfung mit Ziel 0 dB bei Hochfrequenzsignalen vorteilhaft, eine Diodenbrücke 10A aus pin-Dioden zu wählen.

Die am Signaleingang 1 eingespeisten Signale gelangen also bei aktiviertem Verstärker 7 auf einem ersten Signalpfad 11 oder bei deaktiviertem Verstärker 7 auf einem zweiten Signalpfad 12 von Verstärkereingang 3 zu Verstärkerausgang 4. Der erste Signalpfad 11 teilt sich am Verstärkereingang 3 in zwei symmetrische Teilpfade auf, die am Verstärkerausgang 4 wieder zusammenlaufen. Jeder Teilpfad umfasst dabei die Kapazität 21K bzw. 22K der entsprechenden Parallelschaltung 21 oder 22 und die entsprechenden Transistoren 13 oder 14. Der zweite Signalpfad 12 verläuft zwischen Verstärkereingang 3 und -ausgang 4 über den geschlossenen Bypass-Schalter 10, d.h. in diesem Ausführungsbeispiel über die durchgesteuerte Diodenbrücke 10A. Dabei teilt sich auch hier wegen der Ausgestaltung der Diodenbrücke 10A der Signalpfad 12 nach dem Verstärkereingang 3 auf und läuft vor dem Verstärkerausgang 4 wieder zusammen.

Bei der Ausführungsform der erfindungsgemäßen Schaltungsanordnung gemäß 3 ist davon auszugehen, dass im Durchschleifmodus bei deaktiviertem Verstärker 7 wegen der erforderlichen Bestromung der Diodenbrücke 10A Gleichstromleistung verbraucht wird. In 4 ist das Schaltbild einer weiteren Ausführungsform des Verstärkers 7 mit schaltbarem Bypass 10 der erfindungsgemäßen Schaltungsanordnung dargestellt, mit der dieses Problem vermieden wird. Hier wird anstelle der Diodenbrücke 10A ein gängiger CMOS-Schalter 10B parallel zum Widerstand 5 geschaltet. Denn bei CMOS-Schaltern fließen bekanntlich in beiden Schalterstellungen nur Sperrströme. In diesem Ausführungsbeispiel ist dabei der Steuereingang 25 des CMOS-Schalters 10B mit dem Versorgungsanschluss 16 verbunden. Der CMOS-Schalter 10B ist beispielsweise bei positiver Steuerspannung eingeschaltet, das heißt der Bypass-Schalter 10 geschlossenen. Bei negativer Steuerspannung aber ist der CMOS-Schalter 10B ausgeschaltet, das heißt der Bypass-Schalter 10 geöffnet. Will man einen Bypass-Schalter einer anderen Steuerpolarität verwenden, so muss dementsprechend der Steuereingang 25 nicht mit Versorgungsanschluss 16 sondern mit Versorgungsanschluss 15 verbunden werden.


Anspruch[de]
Schaltungsanordnung zur schaltbaren Verstärkung von veränderlichen elektrischen Signalen mit mindestens:

– einem Signaleingang (1) und einem Signalausgang (2),

– einem zwischen Signaleingang (1) und Signalausgang (2) vorhandenen, mit einem Eingang (3), mit einem Ausgang (4) und mit einem mindestens einen Widerstand (5) aufweisenden Gegenkopplungspfad (6) zwischen Eingang (3) und Ausgang (4) versehenen schaltbaren Verstärker (7) und

– einer mittels eines Schaltgliedes (8) umpolbaren Spannungsquelle (9),

wobei

– der Gegenkopplungspfad (6) ein zum mindestens einen Widerstand (5) parallel geschalteten schaltbaren Bypass (10) aufweist und

– die am Verstärkereingang (3) eingespeisten Signale je nach Polarität der Spannungsquelle (9) über einen ersten Signalpfad (11) verstärkt oder über einen zweiten Signalpfad (12) unverstärkt dem Verstärkerausgang (4) zuzuführen sind.
Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass in Abhängigkeit von der Polarität der Spannungsquelle (9) der schaltbare Verstärker (7) zu aktivieren und der schaltbare Bypass (10) zu deaktivieren bzw. der schaltbare Verstärker (9) zu deaktivieren und der schaltbare Bypass (10) zu aktivieren sind. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der schaltbare Verstärker (7) einen ersten und einen zweiten Transistor (13, 14) umfasst und jeder der beiden Transistoren (13, 14) mit einem Kollektor (13K, 14K), einem Emitter (13E, 14E) und einer Basis (13B, 14B) ausgeführt ist, wobei

– die beiden Kollektoren (13K, 14K) mit dem Verstärkerausgang (4) verbunden sind und

– der Emitter (13E) des ersten Transistors (13) über einen ersten Versorgungsanschluss (15) und der Emitter (14E) des zweiten Transistors (14) über einen zweiten Versorgungsanschluss (16) mit der Spannungsquelle (9) verbunden sind.
Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, dass der erste Transistor (13) ein pnp-Transistor und der zweite Transistor (14) ein npn-Transistor ist. Schaltungsanordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass die Basis (13B) des ersten Transistors (13) über mindestens eine erste eine Katode und eine Anode umfassende Diode (17) und mindestens einen Widerstand (19) mit dem ersten Versorgungsanschluss (15) und die Basis (14B) des zweiten Transistors (14) über mindestens eine zweite eine Katode und eine Anode umfassende Diode (18) und mindestens einen Widerstand (20) mit dem zweiten Versorgungsanschluss (16) verbunden sind, wobei die Katode der mindestens einen ersten Diode (17) mit der Basis (13B) des ersten Transistors (13) und die Anode der mindestens einen zweiten Diode (18) mit der Basis (14B) des zweiten Transistors (14) verbunden sind. Schaltungsanordnung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass die Basis (13B) des ersten Transistors (13) über eine erste Parallelschaltung (21) aus mindestens einer Kapazität (21K) und mindestens einem Widerstand (21R) und die Basis (14B) des zweiten Transistors (14) über eine zweite Parallelschaltung (22) aus mindestens einer Kapazität (22K) und mindestens einem Widerstand (22R) mit dem Verstärkereingang (3) verbunden sind. Schaltungsanordnung nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass jeweils zwischen einem Emitter (13E, 14E) und einem Versorgungsanschluss (15, 16) mindestens zwei Widerstände (13R1, 13R2, 14R1, 14R2) angeordnet sind, wobei zwischen den mindestens beiden Widerständen (13R1, 13R2, 14R1, 14R2) jeweils ein Knotenpunkt (23, 24) vorgesehen ist, der jeweils über mindestens eine Kapazität (K1, K2) mit jeweils einem Bezugspotential (E1, E2) verbunden ist. Schaltungsanordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass der zwischen Verstärkereingang (3) und Verstärkerausgang (4) angeordnete erste Signalpfad (11) in zwei symmetrische Teilpfade unterteilt ist, wobei

– der erste Teilpfad die Kapazität (21K) der ersten Parallelschaltung (21) und den ersten Transistor (13) und

– der zweite Teilpfad die Kapazität (22K) der zweiten Parallelschaltung (22) und den zweiten Transistor (14) umfasst, und

dass der zwischen Verstärkereingang (3) und Verstärkerausgang (4) angeordnete zweite Signalpfad (12) den schaltbaren Bypass (10) aufweist.
Schaltungsanordnung nach einem der Ansprüche 3 bis 8, dadurch gekennzeichnet, dass der schaltbare Bypass (10) eine vier Dioden aufweisende Diodenbrücke (10A) ist, wobei jede Diode mit einer Anode und eine Katode versehen ist und ein erster Anschluss (26) der Diodenbrücke (10A) über mindestens einen ersten Vorwiderstand (10R1) mit dem ersten Versorgungsanschluss (15) und ein zweiter Anschluss (27) der Diodenbrücke (10A) über mindestens einen zweiten Vorwiderstand (10R2) mit dem zweiten Versorgungsanschluss (16) verbunden sind. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, dass der erste Anschluss (26) mit zwei Katoden der Diodenbrücke (10A) und der zweite Anschluss (27) mit zwei Anoden der Diodenbrücke (10A) verbunden sind. Schaltungsanordnung nach Ansprüche 9 oder 10, dadurch gekennzeichnet, dass zwischen dem ersten Anschluss (26) der Diodenbrücke (10A) und dem mindestens einen ersten Vorwiderstand (10R1) mindestens eine erste Induktivität (10L1) und zwischen dem zweiten Anschluss (27) der Diodenbrücke (10A) und dem mindestens einen zweiten Vorwiderstand (10R2) mindestens eine zweite Induktivität (10L2) angeordnet sind. Schaltungsanordnung nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass die Diodenbrücke (10A) aus pin-Dioden ausgebildet ist. Schaltungsanordnung nach einem der Ansprüche 3 bis 8, dadurch gekennzeichnet, dass der schaltbare Bypass (10) ein mit einem Steuereingang (25) versehener CMOS-Schalter (10B) ist, wobei der Steuereingang (25) abhängig von der Steuerpolarität des CMOS-Schalters (10B) über den ersten oder zweiten Versorgungsanschluss (15, 16) mit der Spannungsquelle (9) verbunden ist. Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, dass der CMOS-Schalter (10B) auf GaAs-Basis ausgebildet ist. Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Signal ein Hochfrequenzsignal ist. Schaltungsanordnung nach einem der vorangehenden Ansprüche, gekennzeichnet durch mindestens eine Kapazität (1K, 2K) zwischen Signaleingang (1) und Verstärkereingang (3) und zwischen Verstärkerausgang (4) und Signalausgang (2). Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Schaltglied (8) ein Polwender ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com