PatentDe  


Dokumentenidentifikation DE102006041892A1 19.04.2007
Titel Verfahren zum Bestimmen eines Fractional-Teilerverhältnisses unter Verwendung eines Sigma-Delta-Modulators
Anmelder Samsung Electro-Mechanics Co., Ltd., Suwon, Kyonggi, KR
Erfinder Shin, Sung Cheol, Seoul/Soul, KR;
Kim, Yoo Hwan, Suwon, Kyonggi, KR;
Kwon, Ki Sung, Seoul/Soul, KR;
Moon, Yo Sub, Suwon, Kyonngi, KR
Vertreter Lindner Blaumeier & Kollegen Patent- und Rechtsanwälte, 90402 Nürnberg
DE-Anmeldedatum 06.09.2006
DE-Aktenzeichen 102006041892
Offenlegungstag 19.04.2007
Veröffentlichungstag im Patentblatt 19.04.2007
IPC-Hauptklasse H03L 7/197(2006.01)A, F, I, 20061130, B, H, DE
Zusammenfassung Die vorliegende Erfindung betrifft ein Verfahren zum Bestimmen eines Fractional-Teilerverhältnisses unter Verwendung eines Sigma-Delta-Modulators. Bei diesem Verfahren wird das Fractional-Teilerverhältnis des Sigma-Delta-Modulators als k/q festgelegt, wobei k ein ganzzahliger Eingabewert des Sigma-Delta-Modulators ist und q ein voreingestellter Wert ist, um eine vorbestimmte Frequenzauflösung festzulegen. Eine von dem spannungsgesteuerten Oszillator gemäß der Änderung von k erzeugte Störwelle wird gemessen, während der Wert k verändert wird. Wenn die Störwelle bei einem bestimmten Wert von k auftritt, an dem eine Frequenz niedriger ist als eine vorbestimmte Referenzfrequenz, wird das Fractional-Teilerverhältnis auf k/(q + 1) oder k/(q - 1) für den bestimmten Wert von k rückgesetzt. Das rückgesetzte Fractional-Teilerverhältnis wird an den Teiler geliefert.

Beschreibung[de]

Für diese Anmeldung wird die Priorität der koreanischen Anmeldung Nr. 2005-88773, angemeldet am 23. September 2005 beim koreanischen Patentamt, beansprucht, deren Offenbarung durch Bezugnahme hier eingeschlossen ist.

HINTERGRUND DER ERFINDUNG Gebiet der Erfindung

Die vorliegende Erfindung betrifft ein Verfahren zum Bestimmen eines Fractional-Teilerverhältnisses eines diskreten Sigma-Delta-Modulators, welches ein Fractional-Teilerverhältnis für einen PLL (Phase Locked Loop = phasenverriegelte Schleife) der Art Fractional-N vorsieht, und insbesondere ein Verfahren zum Bestimmen eines Fractional-Teilerverhältnisses unter Verwendung einer Sigma-Delta-Modulation, mit der die Bitanzahl reduziert werden kann, die notwendigerweise zum Erzeugen eines Fractional-Teilerverhältnisses in einen diskreten Sigma-Delta-Modulator eingegeben werden muss und eine periodische Komponente aus einer Ausgabe entfernen kann, indem das Fractional-Teilerverhältnis geeignet über einen Quantisierer in dem diskreten Sigma-Delta-Modulator angepasst wird.

Beschreibung des Stands der Technik

In letzter Zeit wurden, da sich Funk-Kommunikationssysteme für volle Leistungsfähigkeit und hohe Frequenz schnell entwickeln, Forschungen an Breitband- und Hochfrequenzsystemen durchgeführt. Insbesondere haben sich die Anstrengungen auf die Entwicklung eines spannugsgesteueren Hochfrequenz- und Breitbandoszillators (VCO = voltage controlled oscillator; spannungsgesteuerter Oszillator) zum Erzeugen einer Frequenz konzentriert, die für Sende- und Empfangsanschlüsse erforderlich ist, und eines PLLs, um die Frequenzgenauigkeit des VCOs zu steigern.

Ein Frequenzsynthesizer steuert die Spannungszufuhr in den VCO, um ein gewünschtes Lokaloszillatorsignal zu erzeugen. Der Frequenzsynthesizer ist ein PLL zum Wandeln eines Referenzoszillatorsignals, das von einem Kristalloszillator erzeugt wird, in eine andere Frequenz durch Synthese (d.h. eine Schaltung zum Synchronisieren von Phase und Frequenz). Der PLL ist erforderlich, um eine hohe Kanalselektivität aufzuweisen, die hinsichtlich Rauschen, wie beispielsweise Phasenrauschen und Seitenband-Störwellen, wünschenswert ist. Derartige Eigenschaften des PLL sind insbesondere für digitale phasenverriegelte Mischoszillator-(MOPLL = Mixer Oscillator PLL) Tuner erforderlich. Zum Zweck eines niedrigen Phasenrauschens werden PLLs der Art Fractional-N entworfen.

Ein PLL der Art Fractional-N wird vorgeschlagen, um die Schleifenbandbreite des PLL über die Kanalbandbreite hinaus unter Verwendung einer hohen Referenzoszillatorfrequenz, die von einem Kristalloszillator erzeugt wird, zu erweitern. Dadurch werden schnelle Verriegelungseffekte erhalten, wobei niedrige Phasenrauscheigenschaften erfüllt werden. Um einen gewünschten Frequenzschritt zu erfüllen (das heißt VCO-Auflösung), wobei eine hohe Referenzoszillatorfrequenz verwendet wird, wird mit einem diskreten Sigma-Delta-Modulator ein Teilerverhältnis mit Kommastelle erzeugt. Der diskrete Sigma-Delta-Modulator ist in dem PLL der Art Fractional-N von Bedeutung. Das heißt, dass der diskrete Sigma-Delta-Modulator ein Teilerverhältnis eines Bruchteils (das heißt Fractional-Teilerverhältnis) erzeugt, um die Frequenzauflösung des VCO in einem PLL der Art Fractional-N unter Verwendung einer hohen Referenzoszillatorfrequenz oder Kristalloszillatorfrequenz (Xtal) zu erfüllen, wodurch in dem VCO das Teilen durch das Fractional-Teilerverhältnis ermöglicht wird. Mit dem Sigma-Delta-Modulator wird ein niedriges Phasenrauschen möglich, so dass der PLL zu einem Breitband verschoben werden kann.

1 ist ein Blockdiagramm eines PLL der Art Fractional-N 10 mit einem herkömmlichen diskreten Sigma-Delta-Modulator. Wie in 1 dargestellt, weist der PLL der Art Fractional-N 10 einen Teiler 12, einen Phasendetektor 14, eine Ladungspumpe 15 und einen Loopfilter 16 auf. Der Teiler 12 teilt eine Oszillatorfrequenz eines VCO 11 durch ein vorbestimmtes Teilerverhältnis, der Phasendetektor 14 detektiert die Phasendifferenz zwischen einer Referenzfrequenz Fxtal und einer Teileroszillationsfrequenz Fd geteilt durch den Teiler 12. Die Ladungspumpe 15 führt Ladungspumpen gemäß der Phasendifferenz aus, die von dem Phasendetektor 14 detektiert wird, um eine der Phasendifferenz entsprechende Spannung zu liefern. Der Loopfilter 16 stabilisiert die Spannung von der Ladungspumpe 15 durch tiefen Bandpass und liefert die Spannung als gesteuerte Spannung an den VCO 11. Der PLL der Art Fractional-N 10 dient dazu, kontinuierlich Teilerverhältnisse des Teilers 12 zu ändern, und weist einen diskreten Sigma-Delta-Modulator 13 zum Modulieren des Mittelwerts des geänderten Teilerverhältnisses, um ein gewünschter Bruchwert zu werden, auf.

2 ist ein Blockdiagramm eines herkömmlichen diskreten Sigma-Delta-Modulators erster Ordnung. Der diskrete Sigma-Delta-Modulator kann aus verschiedenen Strukturen hergestellt sein, um unterschiedliche Eigenschaften von Rauschübertragungsfunktionen (NTF = Noise Transfer Function) durch Verwendung verschiedener Datenwege zu erhalten. Jedoch kann, wie in 2 dargestellt ist, dieser Modulator als eine Kombination eines diskreten Sigma-Delta-Modulators erster Ordnung ausgedrückt werden, der aus einer Vorwärtsverstärkung G(z) und einer Rückkopplungsverstärkung F(z) besteht. Unter Bezugnahme auf 2 wird eine Eingabekomponente X(n) der diskreten Sigma-Delta-Modulation über einen Quantisierer 21 in einen Ausgabewert Y(n) gewandelt, und ein Quantisierungsrauschen e(n) wird in eine Hochfrequenzkomponente aufwärts gewandelt.

3 zeigt eine Echtzeit-Wellenform einer Ausgabe des in 2 dargestellten diskreten Sigma-Delta-Modulators. Wie in 3 dargestellt, gibt der Sigma-Delta-Modulator mit dem Quantisierer (21 in 2) ein Zufallsmuster (das heißt, eine Verteilung gleich der Gaußschen Verteilung) innerhalb eines vorbestimmten Maximum-Minimum Wertebereichs aus. Das heißt, die Ausgabe des diskreten Sigma-Delta-Modulators ändert sich in einem Bereich maximaler und minimaler Werte, die von dem Quantisierer vorgegeben werden, und der Mittelwert der Ausgabe hängt von dem Eingabewert des diskreten Sigma-Delta-Modulators ab. Da der Mittelwert der Ausgabe des diskreten Sigma-Delta-Modulators von dem Eingabewert abhängt, wird der diskrete Sigma-Delta-Modulator auf eine solche Weise angewandt, dass ein gewünschtes Fractional-Teilerverhältnis ".f" als Eingabe an den diskreten Sigma-Delta-Modulator geliefert wird und der Mittelwert aus ganzen Zahlen, die als Ausgabewerte von dem diskreten Sigma-Delta-Modulator geliefert werden, gleich mit dem Eingabe-Fractional-Teilerverhältnis wird.

4 ist ein Diagramm, welches Frequenzeigenschaften darstellt, die durch schnelle Fourier-Transformation (FFT = Fast Fourier Transform) von der Ausgabe-Wellenform der in 3 dargestellten diskreten Sigma-Delta-Modulation erzeugt wurden. Wie in 4 dargestellt, zeigen die Ausgabefrequenzeigenschaften des diskreten Sigma-Delta-Modulators ein periodisches Muster 41. Das Vorhandensein des periodischen Musters 41 erzeugt eine Fractional-Störwelle in einer VCO-Ausgabe. Somit sollte, unter Berücksichtigung, dass die Fractional-Störwelle in der VCO-Ausgabe aufgrund der periodischen Eigenschaften eines diskreten Sigma-Delta-Modulationssignals auftritt, der diskrete Sigma-Delta-Modulator so gestaltet sein, dass periodische Komponenten von dem Inbandbereich der Frequenz so weit wie möglich zu einem Hochfrequenzband verschoben werden können.

Herkömmlicherweise wird der bruchzahlige Teil (Nachkommateil) eines Teilerverhältnisses (Fractional-Teilerverhältnis) in den diskreten Sigma-Delta-Modulator als Binärzahl, die einem bruchzahligen Wert wie in 5 dargestellt entspricht, eingegeben. Das heißt, die Binärzahl, die einem bruchzahligen Wert wie in 5 dargestellt entspricht, wird selektiv in den diskreten Sigma-Delta-Modulator gemäß der Frequenzauflösung des VCO eingegeben. Die Frequenz und die Frequenzauflösung des VCO werden gemäß den unten stehenden Gleichungen 1 und 2 bestimmt: FVCO = Fxtal × N.fGleichung 1, wobei FVCO eine Frequenz des VCO ist, Fxtal eine Referenzfrequenz eines Kristalloszillators ist und .f ein Fractional-Teilerverhältnis ist, und RVCO = Fxtal × .fGleichung 2, wobei RVCO die Frequenzauflösung des VCO ist.

Zum Beispiel muss, um eine Grundvoraussetzung eines PLL zu erfüllen, dass der Kristalloszillator eine Referenzfrequenz von 4 MHz und eine Frequenzauflösung von 166,6 kHz aufweist, das Fractional-Teilerverhältnis .f gleich 0,04166667 sein (das heißt 166,67 kHz/4 MHz). Herkömmlicherweise wird, um dieses Fractional-Teilerverhältnis zu liefern, eine Approximation von 2 – 5 + 2 – 7 + 2 – 9 + 2 – 10 = 0,04199219 (als Binärzahl 0,000101011) unter Verwendung von in 5 dargestellten bruchzahligen Werten erzeugt. Wie oben beschrieben, ist für das herkömmliche Verfahren zum Erzeugen des Fractional-Teilerverhältnisses, das in den diskreten Sigma-Delta-Modulator eingegeben werden muss, eine große Anzahl Bits erforderlich, und somit ist ebenfalls eine große Systemlast erforderlich.

Somit besteht in dieser Industrie, bei der Verfahren zum Bestimmen des Fractional-Teilerverhältnisses in einem diskreten Sigma-Delta-Modulator verwendet werden, der ein Fractional-Teilerverhältnis eines PLL der Art Fractional-N vorsieht, Bedarf nach einem neuen Verfahren, das in der Lage ist, periodische Ausgabekomponenten aus dem Inbandbereich zu entfernen und die bei der Erzeugung des Fractional-Teilerverhältnisses verwendete Bitzahl zu reduzieren.

ZUSAMMENFASSUNG DER ERFINDUNG

Die vorliegende Erfindung wurde gemacht, um die vorgenannten Probleme im Stand der Technik zu lösen, und es ist somit ein Ziel der vorliegenden Erfindung, ein Verfahren zum Bestimmen eines Fractional-Teilerverhältnisses unter Verwendung einer Sigma-Delta-Modulation vorzusehen, mit welchem die zum Erzeugen des Fractional-Teilerverhältnisses, das in einen diskreten Sigma-Delta-Modulator eingegeben werden muss, erforderliche Bitanzahl reduziert werden kann und mit welchem eine periodische Komponente aus einer Ausgabe entfernt werden kann, indem das Fractional-Teilerverhältnis über einen Quantisierer in dem diskreten Sigma-Delta-Modulator geeignet angepasst wird.

Gemäß einem Gegenstand der Erfindung zur Umsetzung des Ziels wird ein Verfahren zum Bestimmen des Fractional-Teilerverhältnisses unter Verwendung eines Sigma-Delta-Modulators in einer phasenverriegelten Schleife (PLL) der Art Fractional-N vorgesehen, welches das Fractional-Teilerverhältnis von dem Sigma-Delta-Modulator zu einem Teiler liefert, um eine Ausgabefrequenz eines spannungsgesteuerten Oszillators (VCO) zu steuern. Das Verfahren weist die folgenden Schritte auf:

Festlegen des Fractional-Teilerverhältnisses des Sigma-Delta-Modulators als k/q, wobei k ein ganzzahliger Eingabewert des Sigma-Delta-Modulators ist und q ein voreingestellter Wert ist, um eine vorbestimmte Frequenzauflösung festzulegen;

Ändern von k und Messen einer von dem spannungsgesteuerten Oszillator entsprechend der Änderung von k erzeugten Störwelle;

Rücksetzen des Fractional-Teilerverhältnisses auf k/(q + 1) oder k/(q – 1) für einen bestimmten Wert von k, wenn die Störwelle bei einem bestimmten Wert von k auftritt, wobei eine Frequenz niedriger ist als eine vorbestimmte Referenzfrequenz; und

Liefern des rückgesetzten Fractional-Teilerverhältnisses an den Teiler.

Vorzugsweise kann q entsprechend der unten stehenden Gleichung 3 bestimmt werden: q = Fxtal/RVCO, wobei Fxtal eine Referenzfrequenz eines Kristalloszillators ist und RVCO eine Frequenzauflösung des spannungsgesteuerten Oszillators ist.

Hier kann q von dem Quantisierer in dem Sigma-Delta-Modulator bestimmt werden.

Insbesondere kann der Schritt des Rücksetzens des Fractional-Teilerverhältnisses von dem Quantisierer in dem Sigma-Delta-Modulator ausgeführt werden.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Weitere Vorteile und Einzelheiten der vorliegenden Erfindung werden besser verständlich anhand der folgenden genauen Beschreibung zusammen mit den beigefügten Zeichnungen, in welchen:

1 ein Blockdiagramm eines PLL der Art Fractional-N mit einem herkömmlichen diskreten Sigma-Delta-Modulator ist;

2 ein Blockdiagramm eines herkömmlichen diskreten Sigma-Delta-Modulators ist;

3 eine Echtzeit-Wellenform einer Ausgabe des in 2 dargestellten diskreten Sigma-Delta-Modulators zeigt;

4 ein Diagramm ist, welches Frequenzeigenschaften darstellt, die durch schnelle Fourier-Transformation (FFT = Fast Fourier Transform) der Ausgabe-Wellenform der in 3 dargestellten diskreten Sigma-Delta-Modulation erzeugt wurden;

5 ein Diagramm ist, welches ein Verfahren zum Erzeugen eines Fractional-Teilerverhältnisses darstellt, das in den herkömmlichen diskreten Sigma-Delta-Modulator eingegeben werden muss;

6 ein Ablaufdiagramm ist, welches ein Verfahren zum Bestimmen des Fractional-Teilerverhältnisses unter Verwendung eines Sigma-Delta-Modulators gemäß der Erfindung darstellt; und

7 ein Diagramm ist, welches die Frequenzeigenschaften darstellt, die durch schnelle Fourier-Transformation einer Ausgabe-Wellenform einer Sigma-Delta-Modulation gemäß der Erfindung hergestellt wurden.

GENAUE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Die vorliegende Erfindung wird nun nachstehend genauer unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in welchen bevorzugte Ausführungsformen der Erfindung dargestellt sind. Die Erfindung kann jedoch in vielen unterschiedlichen Formen verkörpert sein und sollte nicht als auf die nachstehend beschriebenen Ausführungsformen begrenzt verstanden werden. Vielmehr sind die Ausführungsformen dazu vorgesehen, dass die Beschreibung gründlich und vollständig ist, und sie werden dem Fachmann den Schutzbereich der Erfindung in vollem Umfang darlegen. In den Zeichnungsfiguren können Formen und Abmessungen aus Gründen der Deutlichkeit übertrieben sein.

Wie oben beschrieben, weist der in 2 dargestellte Sigma-Delta-Modulator einen Ausgabewert Y(n) auf, welcher von einem Eingabewert X(n) abhängt, und besteht aus einer Vorwärtsverstärkung G(z) und einer Rückkopplungsverstärkung F(z). Da eine Hochfrequenz-Rauschkomponente e(n) in dem Ausgabewert Y(n) des Sigma-Delta-Modulators vorhanden ist, weist die Ausgabe immer Schwankungen auf.

Die Hochfrequenz-Rauschkomponente weist Eigenschaften auf, die durch die Kombination aus Vorwärtsverstärkung G(z) und Rückkopplungsverstärkung F(z) bestimmt werden, wohingegen ein periodisches Muster zum Erzeugen einer VCO-Störwelle durch die Kombination eines Eingabewerts, eines Konstruktionsschemas des Quantisierers 21 und einer Verzögerung im Signalweg bestimmt wird.

Die Erfindung wurde ausgearbeitet, um einen Eingabewert zu erhalten, bei dem ein periodisches Muster zum Erzeugen einer Störwelle stattfindet, und um die Arbeitsweise des Quantisierers als Reaktion auf den bestimmten Eingabewert anzupassen. Des Weiteren kann der Nenner eines Fractional-Teilerverhältnisses ausgelegt sein, einer Frequenzauflösung zu entsprechen, die für den VCO erforderlich ist, so dass zum Senken der Systemlast ein Minimum an Datenbits verwendet werden kann.

6 ist ein Ablaufdiagramm, welches ein Verfahren zum Bestimmen eines Fractional-Teilerverhältnisses unter Verwendung eines Sigma-Delta-Modulators gemäß der Erfindung darstellt.

Unter Bezugnahme auf 6 wird bei dem Verfahren zum Festlegen eines Fractional-Teilerverhältnisses unter Verwendung eines Sigma-Delta-Modulators gemäß der Erfindung das Fractional-Teilerverhältnis des Sigma-Delta-Modulators bei S61 als k/q festgelegt. Hier ist k ein Eingabewert des Sigma-Delta-Modulators, q ist ein voreingestellter Wert zum Bestimmen einer Frequenzauflösung. Der Wert q kann von dem Quantisierer in dem Sigma-Delta-Modulator gemäß dem folgenden Verfahren bestimmt werden.

Wie unter Bezugnahme auf die oben stehende Gleichung 1 erläutert, wird eine von einem Kristalloszillator erzeugte Referenzfrequenz mit einem Teilerverhältnis, das von einem Teiler bestimmt wird, multipliziert, um die Ausgabefrequenz eines VCO zu bestimmen. Hier ist das Teilerverhältnis die Summe eines ganzzahligen Teilerverhältnisses und eines Fractional-Teilerverhältnisses, und wie in der oben stehenden Gleichung 2 ersichtlich ist, wird die Auflösung des VCO entsprechend der Größe des Schrittes bestimmt, mit der das Fractional-Teilerverhältnis geändert wird.

In dieser Beschreibung wird das Fractional-Teilerverhältnis durch k/q ausgedrückt, wobei der Nenner q des Fractional-Teilerverhältnisses als ein Wert bestimmt wird, der erzeugt wird, indem die Referenzfrequenz des Kristalloszillators durch die gewünschte Frequenzauflösung des VCO geteilt wird, wie in der oben stehenden Gleichung 3 ersichtlich ist.

Zum Beispiel kann q als 24 festgelegt werden (= 4 MHz/166,67 kHz), um die Grundvoraussetzung eines PLL zu erfüllen, dass der Kristalloszillator eine Referenzfrequenz von 4 MHz und eine Frequenzauflösung von 166,6 kHz aufweist. Das von dem Sigma-Delta-Modulator ausgegebene Teilerverhältnis wird als ein Wert in dem Bereich von 1/24 bis 23/24 durch den Eingabewert k des Sigma-Delta-Modulators bestimmt. Während k jedes Mal um 1 verändert wird, kann das Fractional-Teilerverhältnis bis zu 166,67 kHz geändert werden, welches die gewünschte Frequenzauflösung des VCO ist. 24 kann als Binärzahl mit fünf (5) Bits dargestellt werden. Das bedeutet, dass die Systemlast um ungefähr 50% reduziert werden kann, unter der Berücksichtigung, dass das vorgenannte herkömmliche Verfahren zehn (10) Bits erfordert.

Dann wird bei S62 jede von dem VCO erzeugte Störwelle entsprechend k gemessen, während k verändert wird. Die Störwelle tritt entsprechend der periodischen Ausgabekomponente des Sigma-Delta-Modulators auf. Die Störwelle kann das gesamte System fatal beeinflussen, wenn sie in der Nähe der Mittelfrequenz eines bestimmten Kanals auftritt.

Um das mit dem Ort der Störwelle verbundene Problem zu analysieren, wird eine Frequenz einer ersten Störwelle, welche während der Veränderung von k gemessen wird, bei S63 mit einer spezifischen Frequenz verglichen. Die spezifische Frequenz, mit der verglichen wird, kann eine Frequenz entsprechend dem Ort der ersten Störwelle sein, die in einem Maß zugelassen werden kann, dass sie das System nicht beeinflusst.

Als Ergebnis des Vergleichs setzt, wenn die Frequenz der ersten Störwelle geringer ist als die spezifische Frequenz, der Quantisierer in dem Sigma-Delta-Modulator bei S64 das Fractional-Teilerverhältnis zurück. Hier wird bezogen auf die Eingabe k der Nenner q des Fractional-Teilerverhältnisses auf q + 1 oder q – 1 geändert. Nach der Änderung des Nenners wird das Fractional-Teilerverhältnis an den Teiler geliefert. Wenn die Frequenz der ersten Störwelle nicht geringer ist als die spezifische Frequenz, wird der anfänglich festgelegte Wert von k/q als Fractional-Teilerverhältnis festgelegt und an den Teiler geliefert.

Durch fortgesetzte Versuche und Simulationen haben die Erfinder beobachtet, dass Störwellen aus dem Inbandbereich hinausgeschoben werden können, indem der Wert q, der von dem Quantisierer wie oben beschrieben festgelegt wird, verändert wird. Die Ergebnisse sind in der unten stehenden Tabelle 1 aufgeführt, wobei der Kristalloszillator eine Referenzfrequenz von 4 MHz aufweist und der VCO eine Frequenzauflösung von 166,67 kHz aufweist. Da bei Maschen- und Rückkopplungsarten die Frequenzauflösung 166,67 kHz beträgt, wird der Wert q als 24 (= 4 MHz/166,67 kHz) festgelegt.

  • Hinweis)
  • DR*1: Teilerverhältnis (.f=k/q)
  • VCO F*2: VCO-Frequenz bezogen auf geändertes q
  • FSM*2: 1. Störwelle, verschoben gemäß dem geänderten Fractional-Teilerverhältnis

Wie in der oben stehenden Tabelle 1 aufgeführt, traten in dem Fall, als das anfänglich festgelegte Fractional-Teilerverhältnis k/q verwendet wurde, erste Störwellen in dem Inbandbereich auf, als k 1, 5, 7, 11, 13, 17, 19 und 23 betrug. Das heißt, bei dem Sigma-Delta-Modulator der Art Masche traten erste Störwellen bei 27,8 kHz auf. Bei dem Sigma-Delta-Modulator der Art Rückkopplung traten erste Störwellen bei 83,3 kHz auf.

In dem Fall, als der Wert k eingegeben wurde, bei dem erste Störwellen aufgetreten sind, wenn q auf q – 1 oder q + 1 angepasst wurde, traten erste Störwellen bei 176 kHz und 160 kHz sowohl bei der Art Masche als auch Rückkopplung auf. Es wird ersichtlich, dass Orte von ersten Störwellen zu einem Hochfrequenzband aus dem Inbandbereich heraus verschoben wurden. Das heißt, dass, wenn Versuche gemäß der Erfindung durchgeführt wurden, beobachtet werden konnte, dass die Frequenz der Störwelle zu dem Hochfrequenzband verschoben wurde.

7 ist ein Diagramm, welches die Frequenzeigenschaften darstellt, die durch schnelle Fourier-Transformation einer Ausgabe-Wellenform einer Sigma-Delta-Modulation gemäß der Erfindung hergestellt wurden. Wenn 7 mit 4 verglichen wird, wird ersichtlich, dass durch Anwendung der Erfindung periodische Komponenten in der Ausgabe des Sigma-Delta-Modulators reduziert werden konnten, wodurch eine große Bandbreite in einem niedrigen Frequenzband sichergestellt werden kann.

Wie oben beschrieben, kann mit der vorliegenden Erfindung der Quantisierer in dem Sigma-Delta-Modulator geeignet gesteuert werden, um das Fractional-Teilerverhältnis genau anzupassen, wodurch periodische Komponenten aus der Ausgabe entfernt werden und Störwellen von dem Inbandbereich des VCO zu dem Hochfrequenzband bewegt werden.

Des Weiteren ist es möglich, die zum Erzeugen des Fractional-Teilerverhältnisses, das in den Sigma-Delta-Modulator eingegeben werden muss, erforderliche Bitzahl zu senken, wodurch die Systemlast gesenkt wird.

Obwohl die vorliegende Erfindung unter Bezugnahme auf die bestimmten darstellenden Ausführungsformen und beigefügten Zeichnungsfiguren beschrieben wurde, ist sie nicht darauf beschränkt, sondern wird durch die beigefügten Ansprüche definiert. Es wird darauf hingewiesen, dass der Fachmann die Ausführungsformen ersetzen, ändern oder modifizieren kann, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen.


Anspruch[de]
Verfahren zum Bestimmen eines Fractional-Teilerverhältnisses unter Verwendung eines Sigma-Delta-Modulators in einer phasenverriegelten Schleife (PLL) der Art Fractional-N, welches das Fractional-Teilerverhältnis von dem Sigma-Delta-Modulator zu einem Teiler liefert, um die Ausgabefrequenz eines spannungsgesteuerten Oszillators (VCO) zu steuern, welches die folgenden Schritte aufweist:

Festlegen des Fractional-Teilerverhältnisses des Sigma-Delta-Modulators als k/q, wobei k ein ganzzahliger Eingabewert des Sigma-Delta-Modulators ist und q ein voreingestellter Wert ist, um eine vorbestimmte Frequenzauflösung zu bestimmen;

Ändern von k und Messen einer von dem spannungsgesteuerten Oszillator entsprechend der Änderung von k erzeugten Störwelle;

Rücksetzen des Fractional-Teilerverhältnisses auf k/(q + 1) oder k/(q – 1) für einen bestimmten Wert von k, wenn die Störwelle bei einem bestimmten Wert von k auftritt, wobei die Frequenz niedriger ist als eine vorbestimmte Referenzfrequenz; und

Liefern des rückgesetzten Fractional-Teilerverhältnisses an den Teiler.
Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass q gemäß der folgenden Gleichung festgelegt wird: q = Fxtal/RVCO, wobei Fxtal die Referenzfrequenz eines Kristalloszillators ist und RVCO die Frequenzauflösung des spannungsgesteuerten Oszillators ist. Verfahren gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass q von dem Quantisierer in dem Sigma-Delta-Modulator festgelegt wird. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Rücksetzens des Fractional-Teilerverhältnisses von dem Quantisierer in dem Sigma-Delta-Modulator ausgeführt wird.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

  Patente PDF

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com