PatentDe  


Dokumentenidentifikation DE69834451T2 03.05.2007
EP-Veröffentlichungsnummer 0000881681
Titel Schutzvorrichtung für einen integrierten MOS-Transistor gengen Spannungsgradienten
Anmelder STMicroelectronics S.A., Montrouge, FR
Erfinder Barret, Jean, 13510 Eguilles, FR;
Pavlin, Antoine, 13540 Puyricard, FR;
Fichera, Pietro, 13080 Luynes, FR
Vertreter WAGNER & GEYER Partnerschaft Patent- und Rechtsanwälte, 80538 München
DE-Aktenzeichen 69834451
Vertragsstaaten DE, FR, GB, IT
Sprache des Dokument FR
EP-Anmeldetag 22.05.1998
EP-Aktenzeichen 984100560
EP-Offenlegungsdatum 02.12.1998
EP date of grant 10.05.2006
Veröffentlichungstag im Patentblatt 03.05.2007
IPC-Hauptklasse H01L 27/02(2006.01)A, F, I, 20051017, B, H, EP

Beschreibung[de]

Die vorliegende Erfindung betrifft Bauteile, welche in ein und demselben Substrat vertikale MOS-Leistungstransistoren vom Diffusionstyp (VDMOS) in Verbindung mit logischen Schaltungen enthalten.

1 zeigt in stark schematischer Weise einen Teil eines derartigen Bauteils. Dieser umfasst ein Substrat vom N-Typ, das allgemein aus einer auf einem Substrat 2 vom N+-Typ gebildeten Epitaxialschicht 1 vom N-Typ besteht. Im rechten Teil ist ein Leistungstransistor ausgebildet, im linken Teil ein Logik-Graben bzw. -Kasten.

Der Leistungstransistor weist eine Gruppe oder ein Aggregat gleichartiger miteinander verbundener Zellen nach Art der Zelle 3 auf. Jede Zelle weist jeweils einen Graben bzw. Kasten 4 vom P-Typ auf, dessen Mittelteil 5 stärker dotiert ist. Im oberen Teil des Grabens bzw. Kastens ist ein Ring 6 vom N-Typ ausgebildet. Der den Außenumfang des N-Typ-Rings vom Außenumfang des Grabens bzw. Kastens vom P-Typ trennende Teil ist mit einem isolierten Gate 8 überzogen und der N-Typ-Ring 6 sowie der Mittelteil 5 des Grabens sind mit einer Metallisierung 9 überzogen. Sämtliche Gates 8 sind mit einem Gate-Anschluss G verbunden und sämtliche Metallisierungen 9 mit einem Source-Anschluss S. Die Rückseite des Strukturgebildes ist mit einer Drain-Metallisierung D überzogen. Somit kann beim Anlegen eines Gate-Signals ein Strom vom Anschluss D zum Anschluss S von den N-Bereichen 1 und 2 zu den N-Bereichen 6 fließen, wobei er einen unter den isolierten Gates ausgebildeten Kanal durchsetzt. Diese Struktur wird allgemein so verwendet, dass der Drain-Bereich auf ein relativ bezüglich dem Source-Anschluss positives Potential vorgespannt wird.

Zwar wurden vorstehend gleichartige "Zellen" erwähnt, jedoch kann der Leistungstransistor eine fingerartige Struktur besitzen. Die Bereiche 6 sind dann nicht "Ringe". Einfachheitshalber wird jedoch im folgenden die Ausdrucksweise Ringe beibehalten.

Logische Schaltungen sind in einem Graben oder mehreren Gräben bzw. Kästen 10 ausgebildet. In einem Graben bzw. Kasten 10 ist ein elementarer MOS-Transistor dargestellt mit Drain-, Source- und Gate-Anschlüssen d, s und g. Dies bildet jedoch nur ein Beispiel eines Bauteils, das in einem Logik-Graben bzw. -Kasten ausgebildet sein kann.

In bestimmten Anwendungen, beispielsweise Stromversorgungen mit Unterbrecherumschaltung (Stromversorgung mit Anschnittsteuerung), kann während einer Phase der Umschaltung in den Öffnungszustand zwischen dem Drain-Anschluss und dem Source-Anschluss des MOS-Leistungstransistors ein hoher Spannungsgradient auftreten.

2 zeigt ein Beispiel einer Stromversorgungsschaltung mit Unterbrecherumschaltung. Eine Eingangsspannung Vin wird an die Primärwicklung 20 eines Transformators angelegt, dessen Sekundärwicklung 21 mit einem Kondensator 22 über eine Diode 23 verbunden ist. An den Anschlüssen des Kondensators 22 ist eine Ausgangsspannung Vout verfügbar. Der zweite Anschluss der Primärwicklung 20 ist mit der Masse der Stromversorgung über ein integriertes Bauteil verbunden, das einen vertikalen MOS-Leistungstransistor TP und eine logische Schaltung 27 umfasst. Diese logische Schaltung weist insbesondere einen mit dem Drain-Anschluss des Leistungstransistors verbundenen Anschluss auf, der der Rückseite des Bauteils aus 1 entspricht, sowie einen mit der Masse verbundenen Anschluss und wenigstens einen Eingangsanschluss 28 zur Zufuhr von Steuersignalen. Die Logikschaltung 27 ist insbesondere zur Steuerung des Gates des Leistungstransistors bestimmt.

Die Arbeits- und Funktionsweise einer Stromversorgung mit Unterbrechungsumschaltung (Stromversorgung mit Anschnittssteuerung) ist dem Fachmann wohlbekannt. Sie besteht in einer periodischen Umschaltung bzw. Kommutation des Leistungstransistors TP. Bei jeder Kommutation in den Öffnungszustand des Leistungstransistors TP wird ein rapider Spannungsanstieg erzeugt und es ist tatsächlich erwünscht, dass er so rasch wie möglich erfolgt. Selbst bei Außerachtlassung irgendwelcher parasitärer Bauteile und wenn die Spannung an den Anschlüssen des Transistors TP die normale maximale Spannung der Schaltung nicht übersteigt, erkennt man, dass integrierte Bauteile des Typs wie in 1 unter bestimmten Umständen beeinträchtigt werden. Dieses Phänomen ist a priori nicht aufgeklärt und der Beitrag der vorliegenden Erfindung ist, dass sie dieses Phänomen analysiert, seine Ursache gefunden und eine Abhilfe hierfür beigebracht hat.

So sieht die vorliegende Erfindung eine Schutzvorrichtung gegen Spannungsgradienten gemäß dem Anspruch 1 vor. Ein monolithisches Bauteil, welches einen vertikalen Leistungs-MOS-Transistor (VDMOS) und logische Schaltungen umfasst, wobei das Substrat eines ersten Leitfähigkeitstyps des Bauteils dem Drain-Bereich des MOS-Transistors entspricht und die Bauteile der logischen Schaltungen in wenigstens einem in der Oberseite des Substrats ausgebildeten Graben bzw. Kasten vom zweiten Leitfähigkeitstyp ausgebildet sind und wenigstens einen Bereich vom ersten Leitfähigkeitstyp aufweisen, ist aus EP-A-0 359 680 bekannt. Des weiteren ist eine durch einen Reihenwiderstand geschützte Diode in dem der JP-A-57 183 064 entsprechenden Abrege beschrieben.

Gemäß einer Ausführungsform der vorliegenden Erfindung ist der nicht mit seinem entsprechenden Bereich verbundene Anschluss jedes Widerstands mit einem mit der Masse verbundenen Kontakt auf dem Graben bzw. Kasten verbunden.

Gemäß einer Ausführungsform der vorliegenden Erfindung entspricht jeder Widerstand jeweils einem auf einer Oxidschicht ausgebildeten Bereich aus polykristallinem Silizium.

Gemäß einer Ausführungsform der vorliegenden Erfindung ist die genannte Oxidschicht eine dicke Oxidschicht.

Diese sowie weitere Ziele, Gegenstände, Eigenschaften, Merkmale und Vorteile der vorliegenden Erfindung werden in der folgenden nichteinschränkenden Beschreibung spezieller Ausführungsbeispiele im einzelnen auseinandergesetzt, unter Bezugnahme auf die beigefügten Zeichnungsfiguren; in diesen zeigen:

1 in schematischer Teilschnittansicht ein Bauteil mit einem vertikalen MOS-Transistor und logischen Schaltungen,

2 ein Anwendungsbeispiel des Bauteils aus 1,

3 ein Ersatzschaltbild von Elementen der Schaltung aus 1,

4 in Teilschnittansicht gemäß der vorliegenden Erfindung modifizierte logische Bauteile, sowie

5 ein Ersatzschaltbild einer gemäß der vorliegenden Erfindung modifizierte Bauteile enthaltenden Struktur.

In den verschiedenen Zeichnungsfiguren sind gleiche Elemente mit denselben Bezugsziffern bezeichnet. Im übrigen sind in den verschiedenen Schnittansichten von Halbleiterbauteilen in üblicher Weise die verschiedenen Abmessungen nicht maßstabsgetreu dargestellt, sondern zur besseren Verständlichkeit der Figuren auseinandergezogen bzw. vergrößert.

Der in 1 dargestellte logische Graben bzw. Kasten 10 weist MOS-Transistoren auf, deren Source-Anschluss mit Masse verbunden ist. Des weiteren ist der Graben 10 allgemein mit Masse verbunden und man erkennt Metallisierungen 30, welche Source-Bereiche 31 vom N-Typ mit zur Kontaktierung mit dem Graben 10 dienenden überdotierten Bereichen 32 vom P-Typ verbinden, wobei das Gesamtaggregat mit Masse verbunden ist.

Wie 3 veranschaulicht, bestehen daher parallel zu dem Leistungstransistor TP parasitäre Transistoren t1, deren Kollektor dem Drain-Anschluss des Leistungstransistors TP entspricht, deren Emitter einem Bereich 31 vom N-Typ entspricht und deren Basis einem Bereich 32 vom P-Typ entspricht. Wie in jedem Transistor besteht ein Basiswiderstand RBE zwischen der Basis und dem Emitter. Ebenso besteht wie in jedem Transistor eine parasitäre Kapazität C zwischen dem Kollektor und der Basis. Somit kann bei einem raschen Anstieg der Drain-Spannung VD die Kapazität C als Kurzschluss betrachtet werden, der einen Strom in dem Widerstand RBE fließen lässt, der, wenn er einen bestimmten Schwellwert übersteigt, den Transistor t1 in den Leitungszustand versetzt. Da der Transistor t1 eine kleine Abmessung besitzt, besteht eine große Gefahr, dass dieser Transistor zerstört wird, wenn er leitend wird, während die Spannung VD an seinem Kollektor sehr hoch ist (nahe seiner Durchbruchspannung).

Zur Lösung dieses Problems und im Versuch, die Triggerung dieser Transistoren t1 zu vermeiden, haben die Erfinder zunächst versucht, den Basis-Emitter-Widerstand RBE so weit als möglich zu verringern durch Optimierung des Dotierungspegels der verschiedenen Elemente und die Formgebungen der Emitter-Basis-Finger der betreffenden Transistoren. Jedoch hat dieser Lösungsweg keine Lösung des Problems ermöglicht und man musste weiterhin Durchbrüche monolithischer Strukturen, in denen vertikale MOS-Leistungstransistoren mit in einem Logikkasten ausgebildeten logischen Schaltungen vereint sind, im Falle eines brutalen Anstiegs der Spannung an dem Drain-Anschluss (hoher Spannungsgradient dV/dt) feststellen.

Zur Lösung dieses Problems schlägt die Anmelderin vor, in der logischen Schaltung alle Elemente, von denen ein Anschluss mit dem Potential des Grabens/Kastens und mit Masse verbunden ist, zu modifizieren durch Hinzufügung eines isolierten Widerstandselements zwischen dem Bereich, auf dem ein Kontakt hergestellt werden soll, und dem eigentlichen Kontakt selbst.

4 zeigt ein Beispiel der Ausführung der vorliegenden Erfindung. In dieser Figur ist ein in dem Graben bzw. Kasten 10 ausgebildeter MOS-Transistor dargestellt. Dieser Transistor weist Drain- und Source-Bereiche vom N-Typ auf, die voneinander durch eine Substratzone getrennt sind, über der ein isoliertes Gate g liegt. Der Source-Bereich ist mit der Bezugsziffer 31 bezeichnet und ein Bereich der Kontaktierung mit dem Graben bzw. Kasten ist mit der Bezugsziffer 32 bezeichnet. Die Verbindung zwischen den Bereichen 31 und 32 erfolgt durch einen Teil einer Widerstandsschicht 40, die beispielsweise über einem dicken Oxidbereich 41 angeordnet ist, welcher die Bereiche 31 und 32 trennt. Die Schicht 40 besteht beispielsweise aus polykristallinem Silizium geeigneter Dotierung, dass sie zwischen ihren Kontaktzonen mit den Bereichen 31 und 32 einen ausreichenden Widerstand bildet, beispielsweise in der Größenordnung von 10 bis 100 Ohm. Sodann wird der Kontakt mit dem Bereich 32 in herkömmlicher Weise hergestellt, beispielsweise durch eine Kontaktmetallisierung 42. Die Metallisierung 42 ist auf der Schicht 40 an einer von der Kontaktzone mit dem Bereich 31 entfernten Stelle angeordnet, zur Einführung eines Widerstands bestimmter Größe zwischen dem Kontakt 42 und dem Bereich 31.

Das Ersatzschaltbild der gemäß der vorliegenden Erfindung modifizierten Struktur ist in 5 gezeigt. Man sieht, dass die Schicht 40 einem Emitterwiderstand RE entspricht.

Selbstverständlich bieten sich für den Fachmann sehr zahlreiche Ausführungsvarianten für diesen Emitterwiderstand RE. Beispielsweise könnte es sich um eine Metallisierungsschicht hinreichender Länge handeln, dass sie als Widerstand wirkt. Man kann auch eine Schicht aus einem Widerstandsmaterial auf dem Oxid 41 ausbilden, wobei eine erste Metallisierung die Oberfläche des Bereichs 31 mit einer ersten Seite des Widerstandsmaterials verbindet und eine zweite Metallisierung die Oberfläche des Bereichs 32 mit einer zweiten Seite des Widerstandsmaterials.

Des weiteren kann als eine Abwandlungsmöglichkeit ins Auge gefasst werden, dass der zweite Anschluss des Widerstands (d.h. der nicht mit dem Source-Anschluss verbundene) nicht mit dem Bereich 32 und mit Masse, sondern mit einem Schaltungsknotenpunkt niedriger Impedanz relativ bezüglich der Masse verbunden wird.

Somit fließt bei einem rapiden Spannungsanstieg an dem Drain-Anschluss D wie zuvor ein Strom in dem Widerstand RBE durch den Kondensator C, der im wesentlichen einem Kurzschluss entspricht. Jedoch erhöht sich der Trigger-Schwellwert des Transistors t1 infolge der Gegenwart des Widerstands RE und sodann, selbst wenn dieser Transistor leitend wird, wird der ihn durchfließende Strom durch die Gegenwart dieses Widerstands RE begrenzt. Eine Zerstörung des Transistors t1 durch einen zu hohen Stromdurchgang in ihm wird so vermieden.

Der Betrag des Widerstands RE wird so gewählt, dass im normalen Betriebszustand der Spannungsabfall an ihm vernachlässigbar ist, beispielsweise kleiner als 100 mV, um das Leistungsverhalten der logischen Schaltungen nicht zu beeinträchtigen.


Anspruch[de]
Schutzvorrichtung gegen Spannungsgradienten für ein monolithisches Bauteil, welches einen vertikalen Leistungs-MOS-Transistor und logische Schaltungen umfaßt, wobei das Bauteil ein Substrat (1, 2) eines ersten Leitfähigkeitstyps entsprechend dem Drainbereich des MOS-Transistors aufweist und die Bauteile der logischen Schaltungen in wenigstens einem an der Oberseite des Substrats vorgesehenen Graben bzw. Kasten (10) vom zweiten Leitfähigkeitstyp ausgebildet sind und wenigstens einen Bereich (31) vom ersten Leitfähigkeitstyp aufweisen, der mit der Masse der logischen Schaltungen oder mit einem Knotenüunkt niedriger Impedanz gegenüber der Masse verbunden ist, und wobei jeder dieser Bereiche (31) in Reihe mit einem Widerstand (RE) liegt. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der nicht mit seinem entsprechenden Bereich (31) verbundene Anschluß jedes Widerstands (RE) mit einem mit der Masse verbundenen Kontakt (32) auf dem Graben bzw. Kasten (10) verbunden ist. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass jeder Widerstand (RE) jeweils einem auf einer Oxydschicht (41) ausgebildeten Bereich (40) aus polykristallinem Silizium entspricht. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass die genannte Oxydschicht (41) eine dicke Oxydschicht ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com