PatentDe  


Dokumentenidentifikation DE69933349T2 03.05.2007
EP-Veröffentlichungsnummer 0000992115
Titel PRÜFBARES IC MIT ANALOGEN UND DIGITALEN SCHALTUNGEN
Anmelder Koninklijke Philips Electronics N.V., Eindhoven, NL
Erfinder PORTENERS, M., Gaston, NL-5656 AA Eindhoven, NL;
DE NIE, H., Robert, NL-5656 AA Eindhoven, NL;
VAN DER HEIDEN, T., Johannes, NL-5656 AA Eindhoven, NL;
JANSEN, P., Roland, NL-5656 AA Eindhoven, NL;
DE JONG, A., Petrus, NL-5656 AA Eindhoven, NL;
PALM, A., Petrus, NL-5656 AA Eindhoven, NL;
PRONK, Vincent, NL-5656 AA Eindhoven, NL
Vertreter Volmer, G., Dipl.-Ing., Pat.-Anw., 52066 Aachen
DE-Aktenzeichen 69933349
Vertragsstaaten DE, FR, GB, NL
Sprache des Dokument EN
EP-Anmeldetag 12.04.1999
EP-Aktenzeichen 999106198
WO-Anmeldetag 12.04.1999
PCT-Aktenzeichen PCT/IB99/00639
WO-Veröffentlichungsnummer 1999056396
WO-Veröffentlichungsdatum 04.11.1999
EP-Offenlegungsdatum 12.04.2000
EP date of grant 27.09.2006
Veröffentlichungstag im Patentblatt 03.05.2007
IPC-Hauptklasse H03M 1/00(2006.01)A, F, I, 20051017, B, H, EP

Beschreibung[de]

Die Erfindung betrifft eine integrierte Schaltung (IC), die mindestens eine analoge. Schaltung, mindestens eine digitale Schaltung und mindestens einen Signalweg zwischen der analogen Schaltung und der digitalen Schaltung umfasst.

Derartige Schaltungen finden sich in einer Anzahl von Anwendungen. Ein Beispiel in dem Bereich von Videoverarbeitung ist ein so genanntes Einchip-TV, welches aus einer IC besteht, welche die gesamte fernsehspezifische Signalverarbeitung durchführt, sowohl analog als auch digital. Aus Design- und Testwirksamkeitsgründen folgt das Design einer derartigen IC dem Prinzip, eine Anzahl von mehr oder weniger unabhängigen Unterfunktionen zu identifizieren und diese Unterfunktionen als separate Schaltungen oder Funktionsblöcke, außerdem Kerne oder Makros genannt, zu implementieren. In einer späteren Designstufe werden die verschiedenen (analogen und digitalen) Makros durch eine Anzahl von Signalwegen miteinander verbunden, wodurch die IC schließlich in die Lage versetzt wird, ihre vorgesehene Funktionalität auszuführen.

Die Fertigungsprüfung einer solchen IC wird vorzugsweise gemäß dem Makrotestkonzept durchgeführt, d.h. alle Makros werden einzeln getestet, anstatt die IC als Ganzes zu testen. Bezüglich weiterer Informationen über Makrotests wird Bezug auf US Patentschrift 5,477,548 (Anwaltsakte PHN 13.061) genommen.

Das Vorhandensein des Signalwegs zwischen dem analogen und dem digitalen Makro wirft eine Reihe von Problemen auf, wenn diese Makros separat geprüft werden. Wenn der Signalweg einen Eingang zu dem digitalen Makro erstellt, stellt er für den Test des digitalen Makros einen unkontrollierbaren Eingang dar, wohingegen der Signalweg für den Test des analogen Makros einen unbeobachtbaren Ausgang bildet. Ähnliche Probleme treten auf, wenn der Signalweg einen Eingang zu dem analogen Makro erstellt.

Ein hinlänglich bekannter Lösungsansatz zum Verbessern der Beobachtbarkeit und Steuerbarkeit bei einer digitalen Schaltung besteht darin, ein auf Abtasten basiertes Design zu verwenden. Bei einem auf Abtasten basierten Design werden die Speicherelemente (z.B. Flip-Flops) nicht nur über normale Datenwege miteinander verbunden, welche die beabsichtigte Funktionalität der Schaltung erstellen, sondern auch über so genannte Abtastdatenwege, welche eine oder mehrere so genannte Abtastketten erstellen. Eine Abtastkette besteht im Wesentlichen aus einem Schieberegister, welches ermöglicht, dass die darin enthaltenen Speicherelemente serienweise geladen und entladen werden, wodurch somit ermöglicht wird, dass die digitale Schaltung gemäß dem Abtasttestprinzip geprüft werden kann. Das Abtasttestprinzip funktioniert folgendermaßen. Erstens wird die digitale Schaltung in einen Abtastzustand gebracht, während dem Testmuster in die Abtastketten geschoben werden. Zweitens wird die digitale Schaltung in einen Ausführungszustand gebracht, welcher dazu führt, dass unter der Einwirkung der geladenen Testmuster Reaktionsmuster in den Abtastketten erzeugt werden. Drittens werden, nachdem die digitale Schaltung wieder in den Abtastzustand gebracht wurde, die Reaktionsmuster zur Bewertung aus den Abtastketten geschoben. Diese Abfolge kann für eine große Anzahl von Testmustern und Kombinationen von Eingangssignalen wiederholt werden. Fehler führen zu abweichenden Reaktionsmustern.

Wenn das digitale Makro ein auf Abtasten basiertes Design aufweisen soll, könnte das Fehlen von Steuerbarkeit und Beobachtbarkeit des Signalwegs reduziert werden, indem darauf geachtet wird, dass der Signalweg an der Grenze der digitalen Schaltung durch ein abtastbares Speicherelement führt, d.h. durch ein Speicherelement, das Bestandteil einer Abtastkette ist. Wiederum unter der Annahme, dass der Signalweg aus einem Eingang zu dem digitalen Makro besteht, stellt das abtastbare Speicherelement ein Instrument zum Beobachten von Signalen dar, die durch das analoge Makro erstellt werden, und zum Steuern von in dem digitalen Makro ankommenden Signalen. Dasselbe trifft auf die Situation zu, wenn der Signalweg einen Eingang zu dem analogen Makro bereitstellt. Ein Beispiel einer solchen Konfiguration ist in US-Patentschrift Nr. 5,134,638 offenbart, in welcher eine elektrische Anordnung offenbart ist, in der eine analoge Schaltung und eine digitale Schaltung über ein Schieberegister miteinander verbunden sind. Bei einer Testbetriebsart ist das Schieberegister so konfiguriert, dass es die analoge Schaltung von der digitalen Schaltung isoliert, um den Test einer Schaltung im isolierten Zustand zu ermöglichen.

Eine solche Konfiguration bietet allerdings nur begrenzte Testmöglichkeiten für das analoge und das digitale Makro.

Es ist eine Aufgabe der Erfindung, eine IC wie in der Einleitung ausgeführt zu schaffen, die ein umfassenderes Spektrum von Testmöglichkeiten zum Testen des analogen und des digitalen Makros bietet. Dazu ist die Schaltung gemäß der Erfindung dadurch gekennzeichnet, dass der Signalweg zwischen dem analogen und dem digitalen Makro durch eine Verbindungsschaltung über ihren Verbindungseingang und ihren Verbindungsausgang führt, wobei die Verbindungsschaltung eine Rückkopplungsschleife umfasst, die ein Verbindungsspeicherelement aufweist, das Bestandteil einer Abtastkette ist, und einen Verbindungsmultiplexer, wobei das Verbindungsspeicherelement einen ersten Eingang des Multiplexers versorgt, wobei ein zweiter Eingang des Multiplexers den Verbindungseingang darstellt, wobei ein Ausgang der Rückkopplungsschleife den Verbindungsausgang darstellt. Auf diese Weise ermöglicht ein erster Zustand des Multiplexers ein Datenbit über den Verbindungseingang in die Rückkopplungsschleife zu laden, und ein zweiter Zustand des Multiplexers fixiert das Datenbit in der Rückkopplungsschleife. Die Verbindungsschaltung stellt einen beobachtbaren und steuerbaren Knoten an dem Schnittstellensignalweg zwischen dem digitalen und dem analogen Makro bereit. Wenn der Verbindungsmultiplexer in dem ersten Zustand betrieben wird, wird ein an dem Verbindungseingang ankommendes Signal dem Eingang des Verbindungsspeicherelements weitergeleitet, sodass es gespeichert werden kann, um später durch geeignete Schiebeoperationen der entsprechenden Abtastkette beobachtet zu werden. Darüber hinaus ist die Verbindungsschaltung, wenn sich der Verbindungsmultiplexer in dem ersten Zustand befindet, für Signale zwischen den Makros transparent. Wenn der Verbindungsmultiplexer in dem zweiten Zustand betrieben wird, wird das an dem Verbindungsausgang ausgehende Signal durch den Wert bestimmt, der in dem abtastbaren Speicherelement gespeichert ist, wobei der Wert vorher durch geeignete Schiebeoperationen der entsprechenden Abtastkette dort hinein geladen werden kann.

Wenn die Verbindungsschaltung in einen Signalweg eingefügt ist, der einen Eingang zu dem digitalen Makro bereitstellt, wird des Weiteren ein Weg bereitgestellt, um das analoge Makro von dem digitalen Makro tatsächlich zu isolieren. Dies ist insbesondere dann vorteilhaft, wenn das digitale Makro mittels IDDQ-Test geprüft werden soll. Beim IDDQ-Test wird die Tatsache ausgenutzt, dass eine fehlerlose CMOS-IC nur eine sehr geringe Ruhestromentnahme hat (IDDQ). Eine Anzahl von Fehlern, wie beispielsweise Kurzschlüsse, wird allerdings die Stromaufnahme wesentlich erhöhen, wenn die IC mit geeigneten Testmustern versehen ist, welche den Fehler aktivieren. Durch Messen der Stromaufnahme an dem digitalen Makro können solche Fehler detektiert werden. Es ist sehr wichtig, dass sich das digitale Makro beim Messen der Stromaufnahme wirklich in einem stabilen Zustand befindet. Wenn allerdings der Signalweg ein asynchrones analoges Signal trägt, induziert das Signal Ströme in den ersten Stufen von einem oder mehreren Speicherelementen, wodurch eine höhere Stromaufnahme verursacht wird, welche die zu detektierenden Fehler verdeckt. Dieses wird mit der Verbindungsschaltung in dem Signalweg vermieden, indem die Verbindungsschaltung in den zweiten Zustand gebracht wird. In dem zweiten Zustand ist das analoge Signal von dem digitalen Makro getrennt und kann die IDDQ-Messung nicht länger beeinflussen, wohingegen der Eingang des Speicherelements ein gut definiertes Signal von seinem eigenen Ausgang empfängt. Infolgedessen versetzt die Verbindungsschaltung das digitale Makro in die Lage, mittels IDDQ geprüft zu werden, da sie einen Weg bereitstellt, um die Eingänge zu dem digitalen Makro stabil zu gestalten. Darüber hinaus verfügt die hinzugefügte Verbindungsschaltung ihrerseits über eine große Testreichweite.

Darüber hinaus, wenn es eine Vielzahl von Signalwegen zwischen den Makros gibt, wobei jeder Signalweg mit einer Verbindungsschaltung versehen ist, kann die Tatsache, dass der Verbindungsschaltungsausgang in der zweiten Betriebsart stabil bleibt, wenn die Verbindungsschaltung getaktet ist, vorteilhaft verwendet werden, wenn irgendeines der Makros getestet wird. Dies funktioniert folgendermaßen. Indem die Verbindungsschaltungen in Signalwege, welche Ausgänge des zu testenden Makros in dem ersten Zustand bilden, und die Verbindungsschaltungen in Signalwege gelegt werden, die Eingänge zu diesem Makro in dem zweiten Zustand bilden, können die Ausgänge der Makros beobachtet werden, während die Eingänge stabil gehalten werden. Dies ist insbesondere beim Testen des analogen Makros vorteilhaft, wenn das analoge Makro durch die Signalwege Steuerungssignale empfängt, die für seine richtige Einstellung erforderlich sind. Indem die Eingangssignale stabil gehalten werden, wird eine Störung des analogen Makros vermieden. Solch eine Störung sollte besser vermieden werden, da es sonst erforderlich ist, dass sich das analoge Makro zuerst beruhigen muss, bevor der Test fortgesetzt kann, wodurch die gesamte Testzeit verlängert wird. Abhängig von der Art des analogen Makros und der Art des Eingangssignals könnte die Beruhigungszeit so lange wie 1 ms oder sogar noch länger sein.

Eine erste Verbindungsschaltungsart ist durch die Ausführungsform der Erfindung nach Anspruch 2 definiert. Die erste Verbindungsschaltungsart leitet eine Verzögerung in den Signalweg ein, die nur die Verzögerung des Multiplexers umfasst. Eine zweite Verbindungsschaltungsart ist durch die Ausführungsform der Erfindung nach Anspruch 3 definiert. Die zweite Verbindungsschaltungsart ist insbesondere dann vorteilhaft, wenn in dem Signalweg sowieso ein abtastbares Flip-Flop vorhanden ist. Dann wird die Schaltungsfläche durch die Integration der Verbindungsschaltung kaum vergrößert.

Die Ausführungsform der Erfindung nach Anspruch 4 weist den Vorteil auf, dass während des Hineinschiebens von neuen Testdaten/Hinausschieben von Reaktionsdaten über die Abtastkette der Ausgang der Verbindungsschaltung mittels der Verriegelung still gehalten werden kann. Dies ist insbesondere bei Signalwegen nützlich, die einen Eingang zu dem analogen Makro bereitstellen. Wenn einem solchen Eingang eine Impulsserie weitergeleitet würde, könnte dies sehr wohl Störungen in dem analogen Makro hervorrufen, wodurch das Makro eine gewisse Zeit für seine Beruhigung benötigt, bevor der Test nach einer Schiebeoperation fortgesetzt werden kann. Dadurch wird wertvolle Testzeit vergeudet.

Die Ausführungsform der Erfindung nach Anspruch 5 weist den Vorteil auf, dass die Speicherelemente der Verbindungsschaltungen über die zweite Abtastkette schnell gelesen und geschrieben werden können, da die Speicherelemente des digitalen Makros gewissermaßen umgangen werden. Des Weiteren weist die Ausführungsform den Vorteil auf, dass sie in ihrer zweiten Testbetriebsart dem digitalen Makro ermöglicht, in seiner normalen Betriebsart zu laufen, während gleichzeitig über die zweite Abtastkette Zugang zu den Verbindungsspeicherelementen bereitgestellt wird. Dies ist insbesondere dann vorteilhaft, wenn das analoge Makro dynamische Eingangssignale mit einem besonderen funktionalen Zeitverhalten von dem digitalen Makro erfordert. Dadurch, dass das digitale Makro in einer normalen Betriebsart laufen kann, kann es dynamische Eingangssignale erzeugen, während über die zweite Abtastkette weitere (statische) Eingangssignale an das analoge Makro angelegt werden können, und Ausgangsignale des analogen Makros abgetastet werden können und auf sie zugegriffen werden kann. Ein weiterer Vorteil der Ausführungsform liegt darin, dass das analoge Makro getestet werden kann, selbst wenn das digitale Makro Fehler aufweist, insbesondere Fehler, welche die erste Abtastkette betreffen. Dies ist während des Entwicklungsprozesses nützlich, wenn das erste Silizium hergestellt wird. Ermitteln zu können, ob das analoge Makro fehlerfrei ist oder nicht, ist bereits zu diesem Zeitpunkt eine sehr wertvolle Information.

Die nicht vorveröffentlichte Internationale Anmeldung PCT/IB97/013 46 (Anwaltsakte PHN 16124, entsprechend US Patentanmeldung Nr. 08/959782) beschreibt eine IC, welche eine erste und eine zweite Taktdomäne umfasst, die jeweils durch ein erstes und ein zweites Taktsignal gesteuert werden, wobei die erste Taktdomäne und die zweite Taktdomäne über einen Satz von Signalwegen miteinander verbunden sind, von denen jeder eine jeweiligen Folge von Flip-Flops umfasst, wobei sich ein anfängliches Flip-Flop der Folge in der ersten Taktdomäne befindet und sich ein letztes Flip-Flop der Folge in der zweiten Taktdomäne befindet, wobei die Folge zum seriellen Bewegen eines Datenbits entlang ihrer Flip-Flops von der ersten zu der zweiten Taktdomäne unter Steuerung des ersten und des zweiten Taktsignals angeordnet ist. Jeder einzelne der Signalwege enthält eine Verbindungsschaltung, umfassend: einen Verbindungseingang; einen Verbindungsausgang; eine Rückkopplungsschleife, die einen Verbindungsmultiplexer aufweist, und ein Verbindungs-Flip-Flop, das Bestandteil der betreffenden Folge ist und Bestandteil einer Abtastkette ist, wobei das Verbindungs-Flip-Flop einen ersten Eingang des Multiplexers versorgt, wobei ein zweiter Eingang des Multiplexers den Verbindungseingang darstellt, wobei ein Ausgang der Rückkopplungsschleife den Verbindungsausgang darstellt; sodass ein erster Zustand des Multiplexers das Laden eines Datenbits in die Rückkopplungsschleife über den Verbindungseingang ermöglicht, und ein zweiter Zustand des Multiplexers das Datenbit in der Rückkopplungsschleife fixiert. Diese PCT-Anmeldung offenbart keine miteinander verbundenen analogen und digitalen Schaltungen.

Diese und weitere Gesichtspunkte der Erfindung gehen aus den nachfolgend beschriebenen Ausführungsformen hervor und werden unter Bezugnahme auf sie erläutert.

Es zeigen:

1 eine IC gemäß der Erfindung,

2 eine schematische Ansicht einer ersten Verbindungsschaltungsart gemäß der Erfindung,

3 eine schematische Ansicht einer zweiten Verbindungsschaltungsart gemäß der Erfindung,

4 eine erste Ausführungsform der ersten Verbindungsschaltungsart gemäß der Erfindung,

5 eine zweite Ausführungsform der ersten Verbindungsschaltungsart gemäß der Erfindung, und

6 eine Ausführungsform der zweiten Verbindungsschaltungsart gemäß der Erfindung.

1 zeigt eine IC 100 gemäß der Erfindung. Die IC 100 umfasst zwei analoge Makros 108, 110 und ein digitales Makro 120. Die analogen Makros 108, 110 sind durch eine Anzahl von Signalwegen 112 mit dem digitalen Makro 120 verbunden. Das digitale Makro 120 umfasst abtastbare Speicherelemente in der Gestalt von Flip-Flops 124, die zu einer ersten Abtastkette verkettet sind. Während die Makros 108, 110, 120 separat getestet werden, könnten die Flip-Flops 124 zum Steuern und zum Beobachten von Signalen verwendet werden, die zwischen den Makros 108, 110, 120 über die Signalwege 112 übertragen werden. Ein Nachteil eines solchen Lösungsansatzes besteht darin, dass während des Testens von beispielsweise dem analogen Makro 108 das Beobachten seines Ausgangsignals durch Takten der Flip-Flops 124 normalerweise auch verursachen würde, dass Eingangssignale zu diesem analogen Makro 108, z.B. Steuersignale, verändert werden. Auf diese Weise wird das analoge Makro 108 gestört und, bevor der Test fortgesetzt werden kann, muss es sich beruhigen, wodurch Testzeiten verlängert werden. Darüber hinaus ist es schwierig, einzelne Ausgangsignale von den analogen Makros 108, 110 zu beobachten, wenn sie durch kombinatorische Logik kombiniert werden, bevor sie in die Flip-Flops 124 der ersten Abtastkette eintreten. Zusätzlich ist das Testen des digitalen Makros 120 mittels IDDQ schwierig, da Eingangssignale des digitalen Makros, die durch das analoge Makro erzeugt werden, das Schalten von Eingangsstufen von einigen der Flip-Flops 124 induzieren, wodurch ein erhöhter Stromaufnahmepegel verursacht wird.

Um diese Probleme zu lösen, sind die Signalwege 112 gemäß der Erfindung mit Verbindungsschaltungen 130 versehen. Die Verbindungsschaltungen 130 erstellen eine beobachtbare und steuerbare Grenze zwischen den analogen Makros 108, 110 und dem digitalen Makro 120. Zu diesem Zweck sind die Verbindungs-Flip-Flops abtastbar, was in der besonderen Implementierung von IC 100 durch Verketten der Verbindungs-Flip-Flops in einer zweiten Abtastkette erreicht wird. Die IC 100 umfasst des Weiteren einen allgemeinen Teststeuerblock (TCB) 126, um unter anderem auszuwählen, ob die Verbindungsschaltungen 130 Daten auf den normalen Datenwegen befördern sollen, einschließlich der Signalwege 112, oder auf den Abtastdatenwegen, d.h. den Abtastketten. Selbstverständlich sind alternative Wege zum Steuern der Verbindungsschaltungen möglich.

Ein Multiplexer 128 ist zum Auswählen zwischen einer ersten und einer zweiten Testbetriebsart bereitgestellt, wobei die erste und zweite Abtastkette als eine einzige Abtastkette in der ersten Testbetriebsart betrieben werden können, und die zweite Abtastkette unabhängig von der ersten Abtastkette in der zweiten Testbetriebsart betrieben werden kann. Bei der zweiten Testbetriebsart werden die Flip-Flops 124 der ersten Abtastkette umgangen, wohingegen das Taktsignal, welches den Verbindungs-Flip-Flops bereitgestellt wird, unabhängig von dem Taktsignal des digitalen Makros 120 ist. Dies ermöglicht, dass das Lesen und Laden der Verbindungs-Flip-Flops über Abtasten stattfinden kann, ohne den Betrieb des digitalen Makros 120 zu beeinträchtigen. Es sind zahlreiche alternative Konfigurationen hinsichtlich der Abtastketten möglich, z.B. wenn genügend Stifte verfügbar sind, könnte ein dediziertes Stiftpaar für die zweite Abtastkette reserviert werden.

Zusätzlich zu den Verbindungsschaltungen 130, welche in entsprechende Signalwege 112 eingefügt sind, weist die zweite Abtastkette optional Verbindungsschaltungen 142 zum Versorgen von Steuerungslogikschaltungen 140 auf. Diese Steuerungslogikschaltungen 140 werden zum Bereitstellen von Steuersignalen für die weiteren Verbindungsschaltungen 130 eingefügt, wodurch eine zweite Quelle von Steuersignalen neben dem TCB 126 erstellt wird.

2 zeigt eine schematische Ansicht einer ersten Verbindungsschaltungsart 200 gemäß der Erfindung. Sie umfasst ein Verbindungs-Flip-Flop 210, einen Verbindungsmultiplexer 220, der durch ein Richtungssteuersignal 212 gesteuert wird, einen Verbindungseingang 230 und einen Verbindungsausgang 240. Es wird stillschweigend vorausgesetzt, dass das Verbindungs-Flip-Flop 210 abtastbar ist, oder anders ausgedrückt an einer Abtastkette beteiligt ist, obwohl die dazu notwendigen Mittel (z.B. ein weiterer Multiplexer) nicht ausdrücklich gezeigt sind. Die Verbindungen des Verbindungs-Flip-Flop 210 und des Verbindungsmultiplexers 220 erstellen eine Rückkopplungsschleife 214. Die Verbindungsschaltung 200 weist einen ersten und einen zweiten Zustand auf welche jeweils dem ersten und dem zweiten Zustand des Verbindungsmultiplexers 220 entsprechen. Der Zustand, in dem sich der Verbindungsmultiplexer 220 befindet, wird durch ein Steuersignal 212 bestimmt, das der Verbindungsschaltung 200 durch den TCB 126 bereitgestellt wird. Alternative Quellen für das Steuersignal 212 sind beispielsweise dedizierte Verbindungsschaltungen. In dem ersten Zustand wird der Verbindungsmultiplexer 220 ein Signal, welches er an dem Verbindungseingang 230 empfängt, an den Verbindungsausgang 240 übertragen, wodurch das Laden eines Datenbits in die Rückkopplungsschleife 214 unter Steuerung eines Taktsignals ermöglicht wird, welches dem Takteingang CLK bereitgestellt wird. In dem zweiten Zustand ist das Datenbit in der Rückkopplungsschleife 214 fixiert.

Während einer normalen Betriebsart der IC, wird die Verbindungsschaltung 200 in dem ersten Zustand betrieben. Die gespeicherte Kopie des Schnittstellensignals in dem Verbindungs-Flip-Flop 210 wird dann nicht verwendet, und es ist nicht relevant, ob das Verbindungs-Flip-Flop ein Taktsignal empfängt. Bei einer Testbetriebsart der IC können sowohl der erste als auch der zweite Zustand der Verbindungsschaltung 200 verwendet werden. Bei dem ersten Zustand speichert die Verbindungsschaltung 200 einen Abfragewert des Signals an dem Verbindungsausgang 240 in dem Verbindungs-Flip-Flop 210. In einem Abtastzustand der IC kann dieser Wert hinausgeschoben werden. Infolgedessen wird Beobachtbarkeit des Knotens erhalten, welcher durch Verbindungsausgang 240 gebildet wird. In dem zweiten Zustand treibt die Verbindungsschaltung 200 den Verbindungsausgang 240 mit dem Signalwert an, der in das Verbindungs-Flip-Flop 210 in dem vorhergehenden Abtastzustand der Schaltung geschoben wurde, während die Verbindungsschaltung 200 gleichzeitig, unabhängig davon, ob ein Taktsignal bereitgestellt wird, Änderungen an dem Verbindungseingang 230 ignoriert. Auf diese Weise wird das Signal an dem Verbindungseingang 240 gesteuert.

3 zeigt eine schematische Ansicht einer zweiten Verbindungsschaltungsart 300 gemäß der Erfindung. Sie umfasst ein Verbindungs-Flip-Flop 310, einen Verbindungsmultiplexer 320 mit einem ersten und einem zweiten Zustand unter Steuerung eines Signals 312, einen Verbindungseingang 330 und einen Verbindungsausgang 340. Die zweite Verbindungsschaltungsart 300 unterscheidet sich von der ersten Verbindungsschaltungsart 200 dadurch, dass eine Rückkopplungsschleife 314 durch Verbinden von Verbindungsausgang 340 mit dem Ausgang des Verbindungs-Flip-Flops 310 anstatt mit dem Ausgang des Verbindungsmultiplexers 320 gebildet wird. Der Betrieb der zweiten Verbindungsschaltungsart 300 entspricht dem Betrieb der ersten Verbindungsschaltungsart 200. Die Tatsache, dass der Signalweg bei der zweiten Verbindungsschaltungsart 300 durch das Verbindungs-Flip-Flop 310 führt, kann in einigen Fällen vorteilhaft sein.

4 zeigt eine erste Ausführungsform der ersten Verbindungsschaltungsart gemäß der Erfindung. Die Verbindungsschaltung 400 umfasst einen Verbindungseingang 430 zum Verbinden mit einem Ausgang eines analogen Makros, und einen Verbindungsausgang 440 zum Verbinden mit einem Eingang eines digitalen Makros. Der Verbindungseingang 400 umfasst des Weiteren ein Verbindungs-Flip-Flop 410 und einen Verbindungsmultiplexer 420. Der Ausdruck Verbindungsmultiplexer in diesem Textzusammenhang sollte als eine funktionale Beschreibung in dem Sinne verstanden werden, dass irgendeine Schaltung gemeint ist, welche die Auswahl ermöglicht, dass irgendeines seiner Eingangssignale (in der vorliegenden Ausführungsform entweder durch den Verbindungseingang 430 oder einen Ausgang des Verbindungs-Flip-Flops 410 bereitgestellt) weitergeleitet wird. Der Verbindungsmultiplexer 420 ist als ein Torpaar unter Steuerung von Steuerungsknoten 450, 452 implementiert, welche Steuersignale tragen, die jeweils umgekehrt sind und durch den TCB 126 bereitgestellt werden. Ein Paar von Steuerknoten 458, 460 ist zum Schalten des Verbindungs-Flip-Flops 410 jeweils zwischen einem Abtastzustand und einem normalen Zustand und zum Rückstellen des Verbindungs-Flip-Flops 410 bereitgestellt. In einem Abtastzustand empfängt das Verbindungs-Flip-Flop 410 Testdaten an seinem TD-Eingang über Testdateneingangsknoten 454, welcher einen Bestandteil eines Abtastdatenweges mit Testdatenausgangsknoten 456 bildet, wohingegen das Verbindungs-Flip-Flop 410 in einem normalen Zustand Daten an seinem D-Eingang durch Verbindungsmultiplexer 420 empfängt. Ein Steuerknoten 462 ist zum Anlegen eines Taktsignals an das Verbindungs-Flip-Flop 410 bereitgestellt.

5 zeigt eine zweite Ausführungsform der ersten Verbindungsschaltungsart gemäß der Erfindung. Die Verbindungsschaltung 500 umfasst einen Verbindungseingang 530 zum Verbinden mit einem Ausgang eines digitalen Makros, und einen Verbindungsausgang 540 zum Verbinden mit einem Eingang eines analogen Makros. Die Verbindungsschaltung 500 umfasst des Weiteren ein Verbindungs-Flip-Flop 510 und einen Verbindungsmultiplexer 520. Im Vergleich zu der ersten Ausführungsform umfasst die Verbindungsschaltung 500 zusätzlich eine Verriegelung 580 unter Steuerung eines zusätzlichen Steuersignals, das an Knoten 582 bereitgestellt wird. Mittels der Verriegelung 580 folgt der Verbindungsausgang 540 entweder einem Ausgang des Verbindungsmultiplexers 520 oder wird still gehalten. Die letzte Option kann vorteilhaft verwendet werden, während Daten entlang der Abtastkette geschoben werden, sodass ein analoges Makro, welches ein Steuersignal von dem Verbindungsausgang 540 empfängt, nicht während des Abtastens von Daten gestört wird.

Wie in 4 und 5 zu sehen ist, stellen beide Ausführungsformen der ersten Verbindungsschaltungsart einen normalen Datenweg durch die Verbindungsschaltung bereit, ohne durch ein Verbindungs-Flip-Flop zu führen.

6 zeigt eine Ausführungsform der zweiten Verbindungsschaltungsart gemäß der Erfindung. Ein Verbindungs-Flip-Flop 610, ein Verbindungsmultiplexer 620 und eine Verriegelung 680 sind dergestalt verbunden, dass der normale Datenweg zwischen Verbindungseingang 630 und dem Verbindungsausgang 640 durch das Verbindungs-Flip-Flop 610 führt. Es wird deutlich sein, dass die zweite Verbindungsschaltungsart normalerweise ein Taktsignal erfordert, welches ihrem Takteingang CLK bereitgestellt wird, damit das Verbindungs-Flip-Flop 610 in der Lage ist, Signale von seinem D-Eingang an seinen Q-Ausgang zu weiterzuleiten. Die Tatsache, dass das Verbindungs-Flip-Flop in dem normalen Datenweg enthalten ist, ist in einigen Fällen sowieso vorgeschrieben, beispielsweise in Kombination mit I2C-Logik. In diesen Fällen vergrößert die Verbindungsschaltung 600 die IC-Fläche nur geringfügig.

Zusammengefasst betrifft eine bevorzugte Ausführungsform der Erfindung eine integrierte Schaltung mit mindestens einer analogen und einer digitalen Schaltung, die durch einen Signalweg miteinander verbunden sind. Um separates Testen der Schaltungen, beispielsweise gemäß dem Lösungsansatz des Makrotests, zu ermöglichen, wird eine spezielle Verbindungsschaltung in den Signalweg eingefügt. Die Verbindungsschaltung besteht im Wesentlichen aus einer Rückkopplungsschleife, welche ein abtastbares Flip-Flop und einen Multiplexer aufweist. Das Flip-Flop versorgt einen ersten Eingang des Multiplexers, während ein zweiter Eingang des Multiplexers einen Eingang der Verbindungsschaltung erstellt. Ein Ausgang der Rückkopplungsschleife erstellt einen Ausgang der Verbindungsschaltung. Der Zustand des Multiplexers definiert den Zustand der Verbindungsschaltung, wobei die Verbindungsschaltung in einem ersten Zustand des Multiplexers für Signale transparent ist, die entlang des Signalwegs von einer Schaltung zu einer weiteren übertragen werden, und die Verbindungsschaltung in einem zweiten Zustand des Multiplexers ein Signal ausgibt, welches zuvor in die Rückkopplungsschleife geladen wurde.

Es wird darauf hingewiesen, dass die vorstehend erwähnten Ausführungsformen die Erfindung eher darstellen als einschränken, und dass die Fachleute in der Lage sein werden, viele alternative Ausführungsformen zu entwerfen, ohne von dem Umfang der beigefügten Ansprüche abzuweichen. In den Ansprüchen sollen alle Bezugszeichen, die in Klammern stehen, nicht so verstanden werden, als dass sie den Anspruch einschränken.


Anspruch[de]
Integrierte Schaltung (100), mindestens eine analoge Schaltung (108), mindestens eine digitale Schaltung (120) und mindestens einen Signalweg (112) zwischen der analogen Schaltung (108) und der digitalen Schaltung (120) umfassend, wobei der Signalweg (112) eine Verbindungsschaltung (130) umfasst, dadurch gekennzeichnet dass die Verbindungsschaltung (130) eine Rückkopplungsschleife (214) umfasst, die ein Verbindungsspeicherelement (210) aufweist, das Bestandteil einer Abtastkette und eines Verbindungsmultiplexers (220) ist, wobei das Verbindungsspeicherelement (210) zwischen einem Ausgang und einem ersten Eingang des Verbindungsmultiplexers (220) gekoppelt ist, wobei ein zweiter Eingang des Verbindungsmultiplexers (220) mit einem Eingang der Verbindungsschaltung (230) gekoppelt ist. Integrierte Schaltung (100) nach Anspruch 1, wobei ein Ausgang der Verbindungsschaltung (130) durch einen Ausgang des Verbindungsmultiplexers (220) gebildet wird. Integrierte Schaltung (100) nach Anspruch 1, wobei ein Ausgang der Verbindungsschaltung (130) durch einen Ausgang des Verbindungsspeicherelements (310) gebildet wird. Integrierten Schaltung (100) nach Anspruch 1, wobei die Rückkopplungsschleife (214) des Weiteren eine Verriegelung (580) umfasst, wobei die Verriegelung einen Ausgang aufweist, der einen Ausgang der Verbindungsschaltung (130) bildet. Integrierte Schaltung (100) nach Anspruch 1, eine Vielzahl von Signalwegen (112) zwischen der analogen Schaltung (108) und der digitalen Schaltung (120) umfassend, wobei die Signalwege (112) der Vielzahl jeweils Verbindungsschaltungen (130) umfassen, wobei Speicherelemente der digitalen Schaltung (120) in einer ersten Abtastkette verkettet sind, wobei Verbindungsspeicherelemente (210) der Verbindungsschaltungen (130) in einer zweiten Abtastkette verkettet sind, wobei die integrierte Schaltung (100) eine erste und eine zweite Testbetriebsart aufweist, wobei die erste und die zweite Abtastkette als eine einzelne Abtastkette in der ersten Testbetriebsart betrieben werden können und die zweite Abtastkette unabhängig von der ersten Abtastkette in der zweiten Testbetriebsart betrieben werden kann.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com