PatentDe  


Dokumentenidentifikation DE60309079T2 16.05.2007
EP-Veröffentlichungsnummer 0001331741
Titel Umordnungsgerät mit entsprechender dynamischer Elementanpassungstechnik zur Linearisierung von Digital-Analog-Wandlern mit Einheitselementen
Anmelder Broadcom Corp., Irvine, Calif., US
Erfinder Kwan, Tom W., Cupertino, California 95014, US
Vertreter Bosch, Graf von Stosch, Jehle Patentanwaltsgesellschaft mbH, 80639 München
DE-Aktenzeichen 60309079
Vertragsstaaten DE, FR, GB
Sprache des Dokument EN
EP-Anmeldetag 24.01.2003
EP-Aktenzeichen 030016638
EP-Offenlegungsdatum 30.07.2003
EP date of grant 18.10.2006
Veröffentlichungstag im Patentblatt 16.05.2007
IPC-Hauptklasse H03M 1/74(2006.01)A, F, I, 20051017, B, H, EP
IPC-Nebenklasse H03M 1/06(2006.01)A, L, I, 20051017, B, H, EP   

Beschreibung[de]
Hintergrund der Erfindung

Bei hochauflösenden Digital-Analog-Wandlern (D/A-Wandlern) werden Leistungsmetriken wie etwa Linearität und Rauschen nominell durch das Abgleichen von Parametern bestimmt, die aus physikalischen Größen im Aufbau der D/A-Wandlern auf einer integrierten Schaltung (IC) wie etwa Breite, Länge, Dicke, Dotierung usw. abgeleitet sind. In der allgemeinen Regel muss ein Parameterabgleich für jedes zusätzliche Bit Leistung in dem D/A-Wandler eine doppelt so große Dichte besitzen. Dies wirkt sich als die Zunahme um einen Faktor Vier in der von dem D/A-Wandler benötigten IC-Fläche aus. Wenn die Auflösung eines D/A-Wandlers im 16Bit-Bereich liegt, ist es nicht mehr praktikabel/wirtschaftlich, zum Erzielen des erforderlichen Abgleichs nur Größe einzusetzen.

Überabgetastete (Sigma-Delta-)D/A-Wandler (auch als "Wandler" bezeichnet) verringern den Bedarf nach einem reinen Abgleich unter Verwendung einer Einbit-Wandlung (sogenannte 1Bit-D/A-Wandler in CD-Spielern). Ein Einbit-D/A-Wandler hat nur zwei Punkte in einer Transferfunktion des D/A-Wandlers und ist daher ohnehin linear. Die Funktion eines Sigma-Delta-Modulators mit einem Einbit-Quantisierer ist es, ein Hochauflösungs-Niederfrequenzsignal mit einem Hochfrequenz-Zweipegelsignal anzunähern. Der Nachteil dabei liegt darin, dass dies große Mengen von Außerbandrauschen, z.B. Hochfrequenzrauschen, erzeugt.

Eine Lösung ist es, mehr als zwei Quantisierungspegel zu verwenden. Es können beispielsweise 17 Pegel verwendet werden. Die Linearität erfordert nun aber die volle Auflösung des D/A-Wandlers. Mit anderen Worten, bei einem 16Bit-D/A-Wandler muss die Transferfunktion des D/A-Wandler mit solchen Quantisierungspegeln kollinear zu 1 Teil in 216, d.h. 1 Teil in 65536, sein. Eine solche Linearität ist mit einem reinen Parameterabgleich der Einbit-D/A-Wandler schwer zu erreichen. Es besteht daher ein Bedarf danach, eine solche Linearität in einem Mehrpegel-D/A-Wandler unter Verwendung einer Alternative zu einem reinen Parameterabgleich zu erzielen.

Die Schrift US 6,124,813 beschreibt eine Datenumordnungsvorrichtung mit Swapper-Zellen, wobei die Swapper-Zellen in Stufen angeordnet sind. Der Datenscrambler ist bei Digital-Analog-Wandlern (D/A-Wandlern) nützlich, um das Rauschen, d.h. die Linearitätsdefekte während der Konvertierung von Digital-Analogsignalen zu verringern. Hierbei wird ein thermometer-decodierter Eingang an den Datenscrambler eingegeben, der diesen Eingang verwürfelt und einen verwürfelten, thermometer-decodierten Eingang an einen Digital-Analog-Wandler liefert.

Der Datenscrambler ist in der Lage, die Linearitätsdefekte bei geringeren Verzögerungen durch die Stufen der Umordnungsvorrichtung zu verringern. Um dies zu erreichen, sind das Datenumordnungsgerät und die Umordnungsvorrichtungen so konfiguriert, dass eine Entscheidung, eintreffende Bits umzutauschen oder nicht umzutauschen, vor dem Eintreffen der nächsten Bits getroffen wird. Die Bestimmung, ob die nächsten eintreffenden Bits umgetauscht werden sollen, beruht beispielsweise auf einer von den Umordnungsvorrichtungen propagierten Historie von Werten.

Es ist Aufgabe der Erfindung, ein Datenumordnungsgerät und ein Verfahren zur Verfügung zu stellen, die einen dynamischen Elementabgleich zur Verfügung stellen, um zu verhindern, dass fehlabgeglichene Einbit-Digital-Analogvorrichtungen Fehler über alle Frequenzbänder erzeugen und eine verringerte Übergangszeit und parasitäre Kapazitanz zulassen.

Diese Aufgabe wird durch ein Datenumordnungsgerät gemäß den Angaben in Anspruch 1 und ein Verfahren zum Umordnen einer Vielzahl von Eingangsbits gemäß den Angaben in Anspruch 3 gelöst.

Zusammenfassung der Erfindung

Bei überabgetasteten Hochauflösungs-D/A-Wandlern, bei denen das Signalfrequenzband viel kleiner als die Abtastrate des D/A-Wandlers ist, besteht eine Möglichkeit, einen so genannten dynamischen Elementabgleich anzuwenden, um die Erfordernis eines reinen Vorrichtungsabgleichs zu verringern. Dies ist eine vollständig digitale Vorgehensweise, die Operationen an Logiksignalen vornimmt. Nominell, ohne dynamischen Elementabgleich, erzeugen fehlabgeglichene Einbit-D/A-Wandlervorrichtungen Fehler über alle Frequenzbänder einschließlich niedriger Frequenzen, auf denen sich die Nutzsignale befinden. Bei einem dynamischen Elementabgleich werden diese Fehler auf den niedrigen Frequenzen (d.h. in niedrigen Frequenzbändern) auf höhere Frequenzen außerhalb des Nutzsignalbandes moduliert, wo sie im Wesentlichen mit Hilfe eines Tiefpassfilters beseitigt werden können.

Die vorliegende Erfindung wendet einen dynamischen Elementabgleich der Einbit-D/A-Wandler in einem Mehrbit-D/A-Wandler an, um eine volle Mehrbit (z.B. 16Bit)-Genauigkeit zu erhalten. Die Grundidee des dynamischen Elementabgleichs ist es, dafür zu sorgen, dass jedes gleich gewichtete Einheitselement (d.h. jeder Einzelelement-D/A-Wandler) in dem D/A-Wandler eine gleiche Arbeit ausführt. Bei Gleichstrom (DC)-Signalen (d.h. Signalen mit Null Hz) ist die Auslöschung perfekt oder nahezu perfekt. Bei Niederfrequenzsignalen werden die Fehler mit einer Hochpass-Transferfunktion erster Ordnung von gleich (1-z–1) im Frequenzbereich gefiltert. Insbesondere nähert die Transferfunktion sin(&pgr; fS/2)/(&pgr; fS/2) an, wobei fS die Abtastfrequenz ist.

Je höher das Überabtastverhältnis ist (wobei das Überabtastverhältnis als die Abtastfrequenz des Sigma-Delta-Modulators über die Signalfrequenz definiert ist), desto effektiver kann ein dynamischer Elementabgleich das Fehlabgleichrauschen auf Außerbandfrequenzen, d.h. auf Frequenzen, die von den Nutzfrequenzen entfernt sind, modulieren.

Gemäß einer Ausführungsform der vorliegenden Erfindung führt ein Datenumordnungsgerät eine Datenumordnung von Eingangsbits durch, um den eingangs erwähnten dynamischen Elementabgleich zu bewirken. Das Datenumordnungsgerät weist N Eingangs-Umordnungsvorrichtungen auf, wobei jede Eingangs-Umordnungsvorrichtung N Eingangs-Endgeräte bzw. Eingangsanschlüsse und N Ausgangs-Endgeräte bzw. Ausgangsanschlüsse aufweist, wobei N > 2, und wobei jeder Eingangsanschluss einer jeden Eingangs-Umordnungsvorrichtung ein jeweiliges der Eingangsbits empfängt. Das Umordnungsgerät weist auch N Ausgangs-Umordnungsvorrichtungen auf, wobei jede Ausgangs-Umordnungsvorrichtung N Eingangsanschlüsse und N Ausgangsanschlüsse aufweist, wobei die Eingangs- und Ausgangs-Umordnungsvorrichtungen so miteinander verbunden sind, dass jeder der N Ausgangsanschlüsse einer jeden Eingangs-Umordnungsvorrichtung mit einem jeweiligen Eingangsanschluss einer anderen der N Ausgangs-Umordnungsvorrichtungen verbunden ist (d.h. jeder der N Ausgangsanschlüsse einer jeden Eingangs-Umordnungsvorrichtung ist mit einem jeweiligen Eingangsanschluss eines anderen Mitgliedes der Menge von N Ausgangs-Umordnungsvorrichtungen verbunden). Jede Eingangs- und Ausgangs-Umordnungsvorrichtung ist so konfiguriert, dass sie an ihren Ausgangsanschlüssen umgeordnete Bits auf der Grundlage der an ihren Eingangsanschlüsse empfangenen Eingangsbits ausgibt, um dadurch die Anzahl von Hochpegel-Logikbits, die von jedem der Ausgangsanschlüsse über die Zeit ausgegeben werden, gleich zu halten (d.h. auszugleichen). Bei einer Ausführungsform arbeiten alle Umordnungsvorrichtungen auf eine jeweils im Wesentlichen identische Weise.

Weitere Ausführungsformen der vorliegenden Erfindung sind im Nachfolgenden beschrieben.

Kurzbeschreibung der Zeichnung/Figuren

Es zeigt:

1 ein Blockdiagramm eines beispielhaften D/A-Wandlergerätes, in dem die vorliegende Erfindung verwendet werden kann.

2 ein Schema-/Blockdiagramm eines beispielhaften 16 × 16-Datenumordnungsgerätes (mit N = 4), das eine Mehrzahl von 4 × 4 Daten-Umordnungsvorrichtungen aufweist und in einem Thermometer-Decoder/Umordnungsmodul von 1 verwendet wird.

2A eine erweiterte Ansicht des Datenumordnungsgerätes von 2.

3 ein Blockdiagramm einer beispielhaften Anordnung einer 4 × 4 Daten-Umordnungsvorrichtung von 2.

4 ein Ablaufdiagramm eines beispielhaften Verfahrens zum Umordnen von Daten-/Logikbits unter Verwendung einer N × N-Daten-Umordnungsvorrichtung wie etwa der Daten-Umordnungsvorrichtung von 3.

4A ein Ablaufdiagramm eines beispielhaften Verfahrens zum Umordnen von Daten-/Logikbits unter Verwendung eines Datenumordnungsgerätes wie etwa des Datenumordnungsgerätes von 2A.

5 eine Liste von Annahmen, die verwendet werden, um eine Vergleichssimulation der vorliegenden Erfindung durchzuführen.

6 ein Diagramm für den Vergleich zwischen der Eingangsamplitude (in dB) über der effektiven Bitzahl (ENOB) für verschiedene D/A-Wandler einschließlich eines D/A-Wandlers unter Verwendung des 16 × 16 Datenumordnungsgerätes von 2. Das Vergleichsdiagramm wurde basierend auf der Vergleichssimulation von 5 erzeugt.

7 eine Darstellung wie in 6, jedoch unter Verwendung eines erweiterten Maßstabs für die Eingangsamplitude.

Detaillierte Beschreibung der Erfindung

Gemäß ihrer vorliegenden Verwendung werden die Begriffe "Logikbits", "Logiksignale" und "Bits" auf austauschbare Weise verwendet, um die gleichen Signale zu bezeichnen. Auch die Begriffe "Hochpegel-Bit", "logische'1'" und "logische Eins" sind austauschbar, wie auch die Begriffe "Tiefpegel-Bit", "logische '0'" und "logische Null."

1 ist ein Blockdiagramm einer beispielhaften D/A-Wandler-Vorrichtung 100, in der die vorliegende Erfindung verwendet werden kann. Die D/A-Wandler-Vorrichtung verarbeitet ein Eingangssignal 102 mit einer beispielhaften Abtastrate von 2 Mega-Abtastproben/Sekunde (Ms/s). Die D/A-Wandler-Vorrichtung 100 weist in Serie ein Halbbandfilter 105, einen Interpolierer 110, einen Modulator 115, einen Thermometer-Decoder und ein Umordnungsmodul 120, einen Mehrbit-Thermometer-D/A-Wandler 125 mit mehreren Einbit-D/A-Wandlern, ein Schaltkondensator-Filter 130 und einen Pufferspeicher 135 auf. Beispielhafte Signal- und Vorrichtungscharakteristiken wie etwa Filtercharakteristiken, Signalabtastraten, Signalbit-Breiten und Signalspannungen sind an verschiedenen Stufen der Signalverarbeitung in 1 angegeben.

In der D/A-Wandlervorrichtung 100 erzeugt der Modulator 115 ein 5Bit-moduliertes Signal 145 und liefert das modulierte Signal an den Thermometer-Decoder und die Umordnungsvorrichtung 120 (auch als Modul 120 bezeichnet). Das Modul 120 führt eine Thermometer-Decodierung sowie eine Logikbit-Umordnung gemäß der vorliegenden Erfindung durch. Somit erzeugt das Modul 120 aus dem 5Bit-modulierten Signal 145 ein 16Bit-umgeordnetes thermometer-decodiertes Signal 150 und liefert das Signal 150 an den Thermometer-D/A-Wandler 125. Bei der vorliegenden Erfindung ordnet das Modul 120 Logikbits auf eine weiter unten beschriebene Weise um, um einen dynamischen Element (d.h. Einbit-D/A-Wandler) Abgleich zu erzielen.

Der Thermometer D/A-Wandler 125 weist mehrere (z.B. sechzehn) Einbit-D/A-Wandler auf. Jeder Einbit-D/A-Wandler empfängt ein jeweiliges Bit des umgeordneten thermometer-decodierten Signals 150 und wandelt dieses Bit in eine entsprechende analoge Spannung um. Der D/A-Wandler 125 fasst die resultierenden sechzehn umgewandelten Spannungen in ein einzelnes Analogsignal 170 zusammen.

2 ist ein Blockdiagramm einer beispielhaften Anordnung des Thermometer-Decoders und des Umordnungsmoduls 120. Das Modul 120 weist einen binär-zu-Thermometer-Decoder 205 auf, gefolgt von einem beispielhaften Datenumordnungsgerät 210, das gemäß den Grundgedanken der vorliegenden Erfindung konfiguriert und betrieben ist. Das Datenumordnungsgerät 210 weist eine Mehrzahl von im Wesentlichen identischen Unter-Datenumordnungsvorrichtungen 215 auf (die zur Vereinfachung auch als Umordnungsvorrichtungen 215 bezeichnet sind). Bei dem in 2 dargestellten Beispiel weist das Datenumordnungsgerät 210 acht Umordnungsvorrichtungen 215 auf.

Der Thermometer-Decoder 205 erzeugt ein thermometer-decodiertes Signal 220 aus dem modulierten Signal 145 auf eine Weise, die auf diesem technischen Gebiet allgemein bekannt ist. Das thermometer-decodierte Signal 220 umfasst Bits 220022015 (in 2 in einer Spalte angeordnet), die für einen 16Bit-Thermometercode repräsentativ sind. Der Thermometer-Decoder 205 liefert das decodierte Signal 220 an das Datenumordnungsgerät 210. Die Mehrzahl von Umordnungsvorrichtungen 215 des Datenumordnungsgerätes 210 sind untereinander verbunden und arbeiten auf eine solche Weise, dass sie decodierte Bits 220 in umgeordnete, decodierte Bits 150 umordnen.

2A ist eine erweitere Ansicht des Datenumordnungsgerätes 210. Das Datenumordnungsgerät 210 weist Erststufen- oder Eingangs-Umordnungsvorrichtungen IS1-IS4 (zusammenfassend Eingangs-Umordnungsvorrichtungen 224) auf, die in einer ersten Spalte von Umordnungsvorrichtungen angeordnet sind. Das Umordnungsgerät 210 weist auch Zweitstufen- oder Ausgangs-Umordnungsvorrichtungen OS1–OS4 (zusammenfassend Ausgangs-Umordnungsvorrichtungen 226) auf, die in einer zweiten Spalte von Umordnungsvorrichtungen angeordnet sind. Ein Verbindungsnetz 230 verbindet die Umordnungsvorrichtungen 224 und 226.

Jede der Umordnungsvorrichtungen IS1–IS4 und OS1–OS4 weist vier Eingangsanschlüsse IT1–IT4 und vier Ausgangsanschlüsse OT1–OT4 auf (wie beispielsweise an der Eingangs-Umordnungsvorrichtung IS1 angegeben ist). Die Eingangs- und Ausgangsanschlüsse sind als kleine quadratische Kästen dargestellt, die mit den Signal-/Verbindungsleitungen in den 2 und 2A übereinstimmen. Wie in 2A dargestellt ist, sind die thermometer-decodierten Bits 220 in N (bei diesem Beispiel vier) geordnete Gruppen von geordneten Bits 22212224 unterteilt. Jede Eingangs-Umordnungsvorrichtung ISi empfängt an ihren Eingangsanschlüssen IT1–IT4 jeweilige decodierte Bits der geordneten Gruppe von Bits 222i. Beispielsweise empfängt die Eingangs-Umordnungsvorrichtung IS2 im Fall von i = 2 an ihren Eingangsanschlüssen IT1–IT4 jeweilige Eingangsbits 22042207 der geordneten Bitgruppe 2222.

Das Verbindungsnetz 230 weist leitfähige Leiterbahnen/Drähte oder dergleichen auf welche die Eingangs-Umordnungsvorrichtungen IS1–IS4 mit den Ausgangs-Umordnungsvorrichtungen OS1–OS4 gemäß dem nachfolgenden verallgemeinerten Zwischenverbindungsschema oder -muster verbinden:

der Ausgangsanschluss OTj der Eingangs-Umordnungsvorrichtung ISi ist verbunden mit dem

Eingangsanschluss ITi der Ausgangs-Umordnungsvorrichtung OSj, für i = 1 ... 4 und j = 1 ... 4.

Beispielsweise falls i = 2 und j = 3,

ist der Ausgangsanschluss OTj = 3 der Eingangs-Umordnungsvorrichtung ISi = 2

mit dem Eingangsanschluss ITi = 2 der Ausgangs-Umordnungsvorrichtung OSj = 3 verbunden.

Es wird angemerkt, dass jeder Eingangsanschluss ITi (z.B. die Eingangsanschlüsse IT1 ... IT4) einer Eingabebit-Position i (z.B. jeweiligen geordneten Eingabebit-Positionen 1–4) entspricht. Auf ähnliche Weise entspricht jeder Ausgangsanschluss OTi (z.B. die Ausgangsanschlüsse OT1 ... OT4) einer Ausgabebit-Position i (z.B. jeweiligen Ausgabebit-Positionen 1–4). Somit können bei der vorliegenden Erfindung die Eingangs- und Ausgangsanschlüsse kann als austauschbar mit entsprechenden Eingabe- und Ausgabebit-Positionen aufgefasst werden. Die vorliegende Beschreibung verwendet Tiefstellungen, um die verschiedenen Eingangs- und Ausgangsanschlüsse und entsprechende Bitpositionen zu bezeichnen.

Im Betrieb ordnet jede Umordnungsvorrichtung 215 die an ihren Eingangsanschlüssen empfangenen Bits und gibt die umgeordneten Empfangsbits an ihren Ausgangsanschlüssen als Ausgangsbits aus. Beispielsweise ordnen die Eingangs-Umordnungsvorrichtungen IS1–IS4 jeweilige Eingangsbitgruppen 22212224 separat um und geben jeweilige Bitgruppen aus, die als umgeordnete Codes SC11–SC14 bezeichnet werden. Jeder umgeordnete Code SC11 umfasst umgeordnete Bits, die als SB1–SB4 bezeichnet werden (wie beispielsweise an der Eingangs-Umordnungsvorrichtung IS1 angegeben ist), die gemäß ihren jeweiligen tiefgestellten Bezeichnungen (z.B. 1–4) geordnete Bitpositionen innerhalb dieses umgeordneten Codes einnehmen.

Das Verbindungsnetz 230 leitet die Bits der umgeordneten Codes SC11–SC14 vier verschiedenen Bitgruppen zu, die als Eingabecodes IC1–IC4 bezeichnet sind. Mit anderen Worten, das Verbindungsnetz 230 bildet die Eingabecodes IC1–IC4 aus den umgeordneten Codes SC11–SC14. Jeder Eingangscode ICi umfasst als IB1–IB4 bezeichnete Bits (wie beispielsweise an der Ausgangs-Umordnungsvorrichtung OS1 angegeben ist), die gemäß ihren jeweiligen tiefgestellten Bezeichnungen geordnete Bitpositionen in diesem Eingangscode besitzen. Insbesondere veranlasst das Verbindungsnetz 230, dass die Eingabecodes IC1–IC4 aus den umgeordneten Codes SC11–SC14 gemäß dem nachfolgenden Mappingmuster gebildet werden:

Das Bit SBj des umgeordneten Codes SC1i ist das Gleiche wie das Bit IBi des Eingangscodes IC1j, für i = 1 ... 4 und j = 1 ... 4.

Beispielsweise falls i = 2 und j = 3:

Bit SBj = 3 des umgeordneten Codes SC1i = 2 ist das Gleiche wie

Bit IBi = 2 des Eingangscodes OSj = 3.

Die Ausgangs-Umordnungsvorrichtungen OS1–OS4 ordnen jeweilige Eingabecodes IC1–IC4 separat um und geben jeweilige umgeordnete Bitgruppen aus, die als umgeordnete Codes SC21–SC24 bezeichnet werden.

In der beispielhaften Anordnung des Umordnungsgerätes 210, die in den 2 und 2A dargestellt ist, weist jede Umordnungsvorrichtung 215 vier Eingangsanschlüsse und vier Ausgangsanschlüsse auf. Somit wird jede Umordnungsvorrichtung 215 als eine 4 × 4-Daten-Umordnungsvorrichtung bezeichnet. Auf ähnliche Weise weist das Umordnungsgerät 210 sechzehn Eingangsanschlüsse (die kollektiven Eingangsanschlüsse der Eingangs-Umordnungsvorrichtungen IS1–IS4) und sechzehn Ausgangsanschlüsse (die kollektiven Ausgangsanschlüsse der Ausgangs-Umordnungsvorrichtungen OS1–OS4) auf. Somit wird das Umordnungsgerät 210 als eine 16 × 16-Daten-Umordnungsvorrichtung bezeichnet.

Allgemeiner ausgedrückt weist gemäß der vorliegenden Erfindung ein N2 × N2-Umordnungsgerät 2N N × N-Umordnungsvorrichtungen, d.h. N N × N Eingangs-Umordnungsvorrichtungen und N N × N-Ausgangs-Umordnungsvorrichtungen auf, die gemäß der oben stehenden Beschreibung miteinander verbunden sind, wobei N > 1. Beispielsweise kann ein 25 × 25-Umordnungsgerät unter Verwendung von zehn 5 × 5-Umordnungsvorrichtungen aufgebaut sein. Eine solche Umordnungsvorrichtung weist fünf 5 × 5-Eingangs-Umordnungsvorrichtungen auf, die mit fünf 5 × 5-Ausgangs-Umordnungsvorrichtungen verbunden sind.

Bei der verallgemeinerten Umordnungsgerät-Anordnung mit N Eingangs-Umordnungsvorrichtungen IS1–ISN und N Ausgangs-Umordnungsvorrichtungen OS1–OSN, bei der jede Umordnungsvorrichtung N Eingangsanschlüsse und N Ausgangsanschlüsse aufweist, ist das Verbindungsmuster (und entsprechend das Mapping von Codierungsbits) verallgemeinert zu:

Ausgangsanschluss OTj (Bit SBj) der Eingangs-Umordnungsvorrichtung ISi (Code SC1i) ist verbunden mit

Eingangsanschluss ITi (Bit IBi) der Ausgangs-Umordnungsvorrichtung OSj (Code ICj), für i = 1 ... N und j = 1 ... N.

3 ist ein Blockdiagramm einer beispielhaften Anordnung der Umordnungsvorrichtung 215. Die Umordnungsvorrichtung 215 weist Eingangsanschlüsse IT1–IT4 (zusammenfassend Eingangsanschlüsse 302) und Ausgangsanschlüsse OT1–OT4 (zusammenfassend Ausgangsanschlüsse 304) auf. Die Umordnungsvorrichtung 215 weist einen zwischen die Eingangs- und Ausgangsanschlüsse 302 und 304 gekoppelten Bitgenerator 312, einen Zustandscontroller 314 zum Steuern der Umordnungsvorrichtung 215, und einen Ergebniswertgenerator 316 auf.

Die Umordnungsvorrichtung 215 empfängt Taktimpulse (nicht gezeigt) und arbeitet auf einer Zyklus-um-Zyklus-Basis im Ansprechen auf die Taktimpulse. Über die Zeit empfängt die Umordnungsvorrichtung 215 aufeinander folgende Gruppen von Eingangsbits an ihren Eingangsanschlüssen 302 und erzeugt eine Gruppe von Ausgangsbits an ihren Ausgangsanschlüssen 304 entsprechend jeder der eingegebenen Bitgruppen. Die Umordnungsvorrichtung 215 erzeugt eine Gruppe von Ausgangsbits auf der Grundlage einer entsprechenden Gruppe von Eingangsbits während eines einzelnen Zyklus der Umordnungsvorrichtung.

Über die Zeit führt der Ergebniswertgenerator 316 eine Historie der Anzahl von Hochpegel-Bits (d.h. logische "Einsen"), die von jedem der Ausgangsanschlüsse 304 ausgegeben worden sind. Beispielsweise erzeugt der Ergebniswertgenerator 316 Ergebniswerte S1–S4, die für eine akkumulierte Anzahl von Hochpegel-Bits (logische "Einsen") stehen, die jeweils von den Ausgangsanschlüssen OT1–OT4 ausgegeben worden sind. Beispielsweise repräsentiert der Ergebniswert S1 die Anzahl von "früheren" Hochpegel-Bits, die von dem Anschluss OT1 ausgegeben worden sind, und so weiter. Die Ergebniswerte S1–S4 können reine Ergebniswerte (d.h. insgesamt akkumulierte Hochpegel-Bits), oder als Alternative relative Ergebniswerte sein, z.B. Ergebniswerte, die Differenzen zwischen der Anzahl von Hochpegel-Bits repräsentieren, die von jedem der Ausgangsanschlüsse 304 ausgegeben worden sind. Der Ergebniswertgenerator 316 liefert die Ergebniswerte S1–S4 an den Zustandscontroller 314.

Die Eingabeanschlüsse IT1–IT4 empfangen jeweilige Eingangsbits ib1–ib4 (zusammenfassend Eingangsbits 320) im Ansprechen auf die Eingangsbits 320 und Ergebniswerte S1–S4, und der Zustandscontroller 314 führt und aktualisiert einen Betriebszustand der Umordnungsvorrichtung 215, wie im Nachfolgenden beschrieben ist. Basierend auf dem Zustand der Umordnungsvorrichtung 215 erzeugt der Zustandscontroller 314 eine Gruppe von Steuersignalen 322 zum Steuern des Bitgenerators 312 und liefert Steuersignale 322 an den Bitgenerator. Im Ansprechen auf die Steuersignale 322 und Eingangsbits ib1–ib4 erzeugt der Bitgenerator 312 Ausgangsbits ob1–ob4 (zusammenfassend Ausgangsbits 324) und gibt diese Bits aus den jeweiligen Ausgangsanschlüssen OT1–OT4 aus. Bei einer Anordnung der Umordnungsvorrichtung 215 kann der Bitgenerator 312 eine Multiplexerlogik aufweisen, um im Ansprechen auf die Steuersignale 322 verschiedene der an den Eingangsanschlüssen 302 empfangenen Eingangsbits 320 (wie etwa Hochpegel-Bits) an verschiedene der Ausgangsanschlüsse 304 zu leiten. Insbesondere führt der Bitgenerator 312 durch:

  • (i) Ausgeben einer gleichen Anzahl von Hochpegel-Bits, wie an den Eingangsanschlüssen 302 empfangen wurde, aus den Ausgangsanschlüssen 304;
  • (ii) Ausgeben der Hochpegel-Bits aus Ausgangsanschlüssen, die niedrigsten Ergebniswerten von den Ausgangsanschlüsse 304 zugeordnet sind; und
  • (iii) Ausgeben der Hochpegel-Bits aus bestimmten Ausgangsanschlüssen von den Ausgangsanschlüssen 304 gemäß den Steuersignalen 322 auf eine weiter unten beschriebene Weise.

Weitere Einzelheiten des Betriebs der Umordnungsvorrichtung 215 werden nun unter Bezugnahme auf die nachfolgenden Tabellen 1 und 2 beschrieben. Tabelle 1 enthält eine erste (d.h. ganz links befindliche) Spalte, die alle möglichen Eingabebit-Kombinationen/Gruppen für die Eingangsbits 320 aufführt. Eine zweite Spalte führt die Gesamtanzahl von Hochpegel-Bits auf, die in jeder Bit-Kombination in der ersten Spalte enthalten sind.

Die nachfolgende Tabelle 2 ist eine beispielhafte Zustandsübergangstabelle entsprechend der Umordnungsvorrichtung 215, d.h. die Umordnungsvorrichtung arbeitet gemäß der Zustandsübergangstabelle. Tabelle 2, Spalte 1 (die Spalte ganz links) führt die möglichen Gesamtanzahlen von Hochpegel-Bits auf, die zu einem jeglichen Zeitpunkt an den Eingangsanschlüssen 320 vorhanden sein können. Diese Gesamtanzahlen sind der Spalte 2 der oben stehenden Tabelle 1 entnommen.

Zu jedem gegebenen Zeitpunkt kann sich die Umordnungsvorrichtung 215 in einem beliebigen der folgenden vier möglichen Betriebszustände befinden: Zustand A, B, C oder D. Diese Zustände hängen von den Ergebniswerten S1–S4 für die Ausgangsanschlüsse OT1–OT4 (d.h. den Ergebniswerten für jeweilige Bitpositionen 1–4) ab. Die Zustände sind wie folgt definiert:

Zustand D: alle Ergebniswerte S1–S4 sind ausgeglichen. Mit anderen Worten, der Ergebniswert für jeden Ausgangsanschluss (Bitposition) ist gleich dem Ergebniswert für jeden anderen Ausgangsanschluss (Bitposition);

Zustand A: Ergebniswert S1 für Ausgangsanschluss OT1 (Bitposition 1) ist den Ergebniswerten für alle anderen Ausgangsanschlüsse (Bitpositionen) um einen Zählwert 1 voraus;

Zustand B: die Ergebniswerte S1, S2 für die Ausgangsanschlüsse OT1, OT2 (Bitpositionen 1, 2) sind den anderen Ergebniswerten um einen Zählwert 1 voraus; und

Zustand C: die Ergebniswerte S1, S2, S3 für die Ausgangsanschlüsse OT1, OT2, OT3 (Bitpositionen 1, 2, 3) sind um 1 voraus.

Tabelle 2, Spalte 2 führt für jede der möglichen Gesamtanzahl der in Spalte 1 aufgeführten Hochpegel-Eingangsbits die entsprechenden möglichen aktuellen Zustände (CSs) auf, in denen sich die Umordnungsvorrichtung 215 zu jedem beliebigen Zeitpunkt befinden kann.

Tabelle 2, Spalte 4 führt die Ausgangsbit-Kombinationen (z.B. Kombinationen "0000", "0101" und so weiter), welche die Umordnungsvorrichtung 215 aus den Ausgangsanschlüssen 304 im Ansprechen auf eine gegebene Gesamtanzahl von Hochpegel-Eingangsbits, die von der Umordnungsvorrichtung 215 empfangen wurden (in Spalte 1 aufgeführt), ausgibt, und einen entsprechenden gegebenen aktuellen Zustand der Umordnungsvorrichtung (in Spalte 2 aufgeführt) auf.

Tabelle 2, Spalte 3 führt den nächsten Zustand (NS) der Umordnungsvorrichtung 215 entsprechend dem aktuellen Zustand und der Gesamtanzahl von Hochpegel-Eingangsbits auf. Wenn im Betrieb beispielsweise die Gesamtanzahl von Hochpegel-Eingangsbits, die an die Umordnungsvorrichtung 215 gelegt werden, zwei (2) beträgt, und die Umordnungsvorrichtung sich in dem aktuellen Zustand A befindet (d.h. der Ergebniswert S1 ist um Eins voraus), dann gibt die Umordnungsvorrichtung 215 das Bitmuster "0110" aus und geht in den nächsten Zustand C über (d.h. die Ergebniswerte S1, S2, S3 sind um Eins voraus). Falls die Gesamtanzahl von Hochpegel-Eingangsbits Zwei beträgt und die Umordnungsvorrichtung 215 sich in dem aktuellen Zustand C befindet, dann gibt die Umordnungsvorrichtung 215 das Bitmuster "1001" aus und geht in den nächsten Zustand A über, und so weiter.

Gemäß Tabelle 2 gibt die Umordnungsvorrichtung 215, falls überhaupt, Hochpegel-Logikbits aus den Ausgangsanschlüssen/Bitpositionen mit aufeinander folgend nummerierten Bitbezeichnungen (z.B. Bitbezeichnungen mit zunehmenden Nummern) aus, beginnend mit dem Ausgangsanschluss/der Bitposition mit einer am niedrigsten bezifferten Bitbezeichnung von den Ausgangsanschlüssen/Bitpositionen entsprechend den niedrigsten Ergebniswerten. In Fällen, in denen eine ausreichende Anzahl von Hochpegel-Eingangsbits vorliegt, springen die Hochpegel-Ausgangsbits von der höchsten oder höchstwertigen Bitposition "4" zu der niedrigsten oder niedrigstwertigen Bitposition "0". Mit anderen Worten, die Ausgabebit-Positionen erzeugen Hochpegel-Bits auf eine modulo-4-Weise.

Wie bereits erwähnt wurde, gleicht die Umordnungsvorrichtung 215 über die Zeit die Anzahl von Hochpegel-Bits aus, die an den Ausgangsanschlüssen OT1–OT4 und somit an den Bitpositionen 1–4 ausgegeben (d.h. erzeugt) werden. Bei einer Anordnung verfolgt die Umordnungsvorrichtung 215 den Ergebniswert der akkumulierten logischen "Einsen" an jedem Ausgangsanschluss/jeder Bitposition und leitet an den Eingangsanschlüssen empfangene logische "Einsen" an die Ausgangsanschlüsse/Bitposition(en) mit dem/den niedrigsten Ergebniswert(en). Aus der Zustandsübergangstabelle ist ersichtlich, dass der Fehler in akkumulierten "Einsen" zwischen jeglichen der Ausgangsanschlüsse/Bitpositionen höchstens einer Differenz von Eins entspricht.

Aus dem oben Gesagten ist ersichtlich, dass jede Umordnungsvorrichtung 215 in dem Umordnungsgerät 210 dazu konfiguriert, dass sie:

  • (i) zu jeglichem gegebenen Zeitpunkt an ihren Ausgängen die gleiche Anzahl von logischen Einsen erzeugt, wie an ihren Eingängen vorhanden sind; und
  • (ii) über die Zeit die Anzahl von logischen Einsen, die an ihren jeweiligen Ausgängen erzeugt werden, ausgleicht.

Als Ergebnis des Betriebs einer jeden der Umordnungsvorrichtungen 215 und der Zwischenverbindungen 230 zwischen den Umordnungsvorrichtungen 215 (d.h. zwischen den Eingangs- und Ausgangs-Umordnungsvorrichtungen 224 und 226) ist das Umordnungsgerät 210 daher auf ähnliche Weise so konfiguriert, dass es:

  • (i) zu jeglichem gegebenen Zeitpunkt an seinen Ausgängen (d.h. an den Ausgängen, die den thermometer-decodierten, umgeordneten Signalen 150015015 entsprechen) die gleiche Anzahl von logischen Einsen erzeugt, wie an ihren Eingängen vorhanden sind (d.h. in den Signalen 220022015 enthalten sind); und
  • (ii) über die Zeit die Anzahl von logischen Einsen ausgleicht, die von jedem der Signale 1500–15015 getragen werden (d.h. an jeder der Bitpositionen, die jedem dieser Logiksignale entsprechen).

Da jedes der Logiksignale 150015015 (die ausgeglichene logische Einsen tragen) einen jeweiligen der sechzehn Einbit-D/A-Wandler in dem Thermometer-D/A-Wandler 125 ansteuert, führt jeder der Einbit-D/A-Wandler über die Zeit eine gleiche Arbeit aus. Dies resultiert in einem dynamischen Elementabgleich zwischen den Einbit-D/A-Wandlern, da über die Zeit jeder der Einbit-D/A-Wandler im Wesentlichen den gleichen Betrag zu dem summierten Ausgangssignal 170 beisteuert, und sich Differenzen zwischen Einbit-D/A-Wandlern im Durchschnitt über die Zeit aufheben. Beispielsweise dominiert über die Zeit kein einzelner Einbit-D/A-Wandler. Mathematisch gesehen ist die Anzahl von akkumulierten "Einsen" für jeden Ausgangsanschluss/jede Bitposition über die Zeit durch den folgenden Ausdruck (die folgenden Ausdrücke) dargestellt: N1o = (N1i + N2i + N3i + N4i)/4, N2o = (N1i + N2i + N3i + N4i)/4, N3o = (N1i + N2i + N3i + N4i)/4, N4o = (N1i + N2i + N3i + N4i)/4, und

wobei jedes Nio (auf der linken Seite der Gleichung) für die Anzahl von akkumulierte "Einsen" für den Ausgangsanschluss/die Bitposition i, für i = 1 ... 4 steht (wobei jede Nio dem Ergebniswert Si entspricht), und

jedes Nji (auf der rechten Seite der Gleichung) für die Anzahl von akkumulierten "Einsen" für den Eingangsanschluss/die Bitposition j, für j = 1 ... 4 steht (auf der rechten Seite der Gleichung steht "i" für "Eingabe").

Dies bedeutet, dass der Abgleich zwischen den Ausgabebit-Positionen für DC-Signale perfekt ist. Bei von DC entfernten Signalen sind die Fehler dann proportional zu der eingangs erwähnten Hochpass-Transferfunktion.

In dem Datenumordnungsgerät 210 folgt das nachfolgende ähnliche Eingangs-/Ausgangsverhältnis zwischen akkumulierte "Einsen" aus dem von dem Verbindungsmuster 230 bewirkten Signalfluss: wobei: In1, In2, ..., In16 für die Anzahl von "Einsen" stehen, die über die Zeit an den jeweiligen Eingangsanschlüssen des Datenumordnungsgerätes 210 (z.B. in jeweiligen Signalen 1200, 1201, ... 12015,) empfangen wurden, und

Out1, Out2, ... Out16 für die Anzahl von "Einsen" stehen, die über die Zeit an den jeweiligen Ausgangsanschlüssen des Datenumordnungsgerätes 210 (z.B. in jeweiligen Signalen 1500, 1501, ... 15015) ausgegeben wurden.

In dem Datenumordnungsgerät 210 wie auch in den Umordnungsvorrichtungen 215 stimmen die Ausgänge bei DC-Signalen perfekt oder nahezu perfekt überein. Die. Verwendung von Umordnungsvorrichtungen 215 verringert den Aufwand des 16 × 16-Umordnungsgerätes 210 in Bezug auf Hardware. Das Umordnungsgerät 210 der vorliegenden Erfindung verwirklicht einen dynamischen Elementabgleich für 16-Eingänge zu 16-Ausgängen mit wesentlich verringertem Aufwand für Hardware im Vergleich mit herkömmlichen dynamischen Elementabgleichsystemen. Beispielsweise kann der gesamte Zustand für eine 16 × 16-Umordnungsvorrichtung unter Verwendung von nur 16 Flipflops anstatt der beispielsweise 32 Flipflops in herkömmlichen Systemen implementiert werden.

4 ist ein Ablaufdiagramm eines beispielhaften Verfahrens 400 zum Umordnen von Eingangsbits, das in einer Umordnungsvorrichtung wie der Umordnungsvorrichtung 215 ausgeführt werden kann. Die Umordnungsvorrichtung weist N Eingangsanschlüsse und N Ausgangsanschlüsse auf, wobei z.B. N = 4 für die Umordnungsvorrichtung 215.

Ein erster Schritt 405 umfasst die Bestimmung über die Zeit für jeden Ausgangsanschluss (z.B. den Ausgangsanschluss OTi) eines jeweiligen Ergebniswertes (z.B. Si), der eine akkumulierte Anzahl von früheren Hochpegel-Logikbits angibt, die von diesem Ausgangsanschluss ausgegeben worden sind.

Ein nächster Schritt 410 umfasst das Empfangen an den N Eingangsanschlüssen von jeweiligen Logikbits. Beispielsweise umfasst dieser Schritt in der Umordnungsvorrichtung 215 das Empfangen von Eingangsbits ib1–ib4 an jeweiligen Eingangsanschlüssen IT1–IT4.

Ein nächster Schritt 415 umfasst das Ausgeben aus den N Ausgangsanschlüssen einer gleichen Anzahl von Hochpegel-Logikbits, wie an den N Eingangsanschlüssen empfangen werden, wobei die gleiche Anzahl eine beliebige Nummer in der Menge 0 ... N ist. Dieser Ausgabeschritt umfasst das Ausgeben, falls vorhanden, der Hochpegel-Logikbits aus jeweiligen Ausgangsanschlüssen, die den niedrigsten Ergebniswerten unter den N Ausgangsanschlüssen zugeordnet sind. Beispielsweise gibt der Bitgenerator 312 in der Umordnungsvorrichtung 215 aus den Ausgangsanschlüssen 304 eine gleiche Anzahl von Hochpegel-Logikbits aus, wie an den Eingangsanschlüssen 302 empfangen wird. Der Bitgenerator 312 gibt, falls vorhanden, die Hochpegel-Logikbits aus jeweiligen Ausgangsanschlüssen aus, die den niedrigsten Ergebniswerten (S1–S4) unter den Ausgangsanschlüssen zugeordnet sind.

Der Schritt umfasst 415 auch das Ausgeben, falls vorhanden, der Hochpegel-Logikbits aus den Ausgangsanschlüssen mit aufeinander folgend nummerierten Bitbezeichnungen, beginnend mit dem Ausgangsanschluss mit einer am niedrigsten bezifferten Bitbezeichnung aus den Ausgangsanschlüssen mit den niedrigsten Ergebniswerten. Diese Ausgabeanordnung geht aus der oben beschriebenen Zustandsübergangstabelle (Tabelle 2) hervor.

Ein nächster Schritt 420 umfasst das Aktualisieren der Ergebniswerte (z.B. Ergebniswerte S1–S4) auf der Grundlage der in Schritt 415 ausgegebenen Logikbits.

Die Schritte 405420 werden über die Zeit wiederholt, um die akkumulierten Ergebniswerte (z.B. Ergebniswerte S1–S4) über die Zeit auszugleichen.

4A ist ein Ablaufdiagramm eines beispielhaften Verfahrens 450 zum Umordnen einer Mehrzahl von Eingangsbits unter Verwendung eines Datenumordnungsgerätes wie etwa des Datenumordnungsgerätes 210. Das Verfahren 450 erzielt einen dynamischen Elementabgleich mehrerer D/A-Wandler-Elemente wie etwa der in dem Mehrelement-D/A-Wandler 125 verwendeten Einzelelement-D/A-Wandler-Elemente.

Ein erster Schritt 455 umfasst das Aufteilen der Mehrzahl von Eingangsbits in N NBit-erste Eingabecodes, wobei N > 1. Beispielsweise umfasst dieser Schritt das Bilden von Eingabebit-Gruppen 22212224.

Ein nächster Schritt 460 umfasst das Umordnen eines jeden Eingangscodes (z.B. der Codes 22212224) in einen jeweiligen NBit-ersten umgeordneten Code, wodurch N NBit-erste umgeordnete Codes mit jeweiligen Bezeichnungen SC11 ... SC1N ausgegeben werden, wobei die N Bits jedes ersten umgeordneten Codes jeweilige Bezeichnungen SB1 ... SBN für diesen ersten umgeordneten Code aufweisen. Das Umordnen in diesem Schritt kann beispielsweise die Schritte des Verfahrens 400 umfassen. Es können jedoch auch andere Datenumordnungsverfahren verwendet werden.

Ein nächster Schritt 465 umfasst das Bilden aus den N ersten umgeordneten Codes von N NBit-zweiten Eingabecodes mit jeweiligen Bezeichnungen IC1 ... ICN, wobei die N Bits jedes zweiten Eingangscodes jeweilige Bezeichnungen IB1 ... IBN aufweisen, wobei das Bit SBj des ersten umgeordneten Codes SC1i das Gleiche wie das Bit IBj des Eingangscodes ICj ist, wobei i = 1 ... N und j = 1 ... N.

Ein nächster Schritt 470 umfasst das Umordnen jedes zweiten Eingangscodes in einen jeweiligen NBit-zweiten umgeordneten Code. Das Datenumordnen in diesem Schritt kann beispielsweise die Schritte des Verfahrens 400 umfassen. Es können jedoch auch andere Datenumordnungsverfahren verwendet werden.

5 ist eine Liste von Annahmen, die verwendet werden, um eine Vergleichssimulation von verschiedenen D/A-Wandlern durchzuführen, einschließlich des D/A-Wandlers der vorliegenden Erfindung unter Verwendung des Modulators 115 und des Umordnungsgerätes 210.

6 ist ein Diagramm für den Vergleich zwischen der Eingangsamplitude (in dB) über der effektiven Bitzahl (Effective Number of Bits; ENOB) für verschiedene D/A-Wandler einschließlich des D/A-Wandlers der vorliegenden Erfindung unter Verwendung des Modulators 115 und des Umordnungsgerätes 210. Das Vergleichsdiagramm wurde aus der Vergleichssimulation erzeugt, die in Verbindung mit 5 erwähnt wurde. Die ENOB ist eine Leistungsmetrik für die verschiedenen D/A-Wandler, die in den Diagrammen verglichen werden. Die mit "s16 × 16-1" bezeichnete Kurve stellt die Leistung des D/A-Wandlers der vorliegenden Erfindung dar. Die mit "ideal_candy" bezeichnete Kurve stellt die Leistung eines idealen D/A-Wandlers mit perfekt abgeglichenen D/A-Wandler-Elementen (d.h. eines D/A-Wandlers ohne Fehlabgleich) dar.

7 ist eine Darstellung wie in 6, aber unter Verwendung eines erweiterten Maßstabes für die Eingangsamplitude.


Anspruch[de]
Datenumordnungsgerät (210) mit:

N Eingangs-Umordnungsvorrichtungen, die entsprechende Bezeichnungen IS1 ... ISN aufweisen, wobei N > 2, wobei jede Eingangs-Umordnungsvorrichtung N Eingangs-Endgeräte und N Ausgangs-Endgeräte aufweist, wobei die N Ausgangs-Endgeräte entsprechende Bezeichnungen OT1 ... OTN aufweisen; und

N Ausgangs-Umordnungsvorrichtungen, die entsprechende Bezeichnungen OS1 ... OSN aufweisen, wobei jede Ausgangs-Umordnungsvorrichtung N Eingangs-Endgeräte und N Ausgangs-Endgeräte aufweist, wobei die N Eingangs-Endgeräte jeder Ausgangs-Umordnungsvorrichtung entsprechende Bezeichnungen IT1 ... ITN für diese Ausgangs-Umordnungsvorrichtung aufweisen,

dadurch gekennzeichnet, dass

die Eingangs- und Ausgangs-Umordnungsvorrichtungen so miteinander verbunden sind, dass das Ausgangs-Endgerät OTj der Eingangs-Umordnungsvorrichtung ISi mit dem Eingangs-Endgerät ITi der Ausgangs-Umordnungsvorrichtung OSj verbunden ist, wobei i = 1 ... N und j = 1 ... N.
Gerät (210) nach Anspruch 1, wobei die Eingangs-Umordnungsvorrichtungen und die Ausgangs-Umordnungsvorrichtungen zusammen die N2 Eingangsbits, die an den N2 Eingangs-Umordnungsvorrichtungs-Eingangs-Endgeräten empfangen werden, in N2 Ausgangsbits umordnen, die von den N2 Ausgangs-Endgeräten der Ausgangs-Umordnungsvorrichtungen ausgegeben werden. Verfahren zum Umordnen einer Vielzahl von Eingangsbits, das umfasst:

(a) Teilen der Eingangsbits in N N-bit erste Eingangscodes, wobei N > 2;

dadurch gekennzeichnet, dass das Verfahren des Weiteren die folgenden Schritte umfasst:

(b) Umordnen jedes Eingangscodes in einen entsprechenden N-bit ersten umgeordneten Code, wodurch N N-bit erste umgeordnete Codes ausgegeben werden, die entsprechende Bezeichnungen SC1 ... SC1N aufweisen, wobei die N Bits jedes ersten umgeordneten Codes entsprechende Bezeichnungen SB1 ... SBN für diesen ersten umgeordneten Code aufweisen;

(c) Bilden, aus den N ersten umgeordneten Codes, N N-bit zweite Eingangscodes mit entsprechenden Bezeichnungen IC1 ... ICN, wobei die N Bits jedes zweiten Eingangscodes entsprechende Bezeichnungen IB1 ... IBN aufweisen, wobei Bit SBj des ersten umgeordneten Codes SC1i dasselbe ist wie Bit IBi des Eingangscodes ICj, wobei i = 1 ... N und j = 1 ... N; und

(d) Umordnen jedes zweiten Eingangscodes in einen entsprechenden N-bit zweiten umgeordneten Code.
Verfahren nach Anspruch 3, wobei Schritt (b) umfasst:

Ausgeben jedes ersten umgeordneten Codes so, dass er dieselbe Anzahl von logisch Eins Bits enthält wie in dem entsprechenden Eingangscode vorhanden sind; und

Abgleichen, im Zeitablauf, in jedem ersten umgeordneten Code die Anzahl von logisch Eins Bits, die als Bits SB1 ... SBN in diesem ersten umgeordneten Code ausgegeben werden.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com