PatentDe  


Dokumentenidentifikation DE102005028478A9 31.05.2007
Titel Datenübertragungsvorrichtung und ein Verfahren zum Verwenden derselben
Anmelder Giga-Byte Technology Co., Ltd., Hsin-Tien, Taipei, TW
Erfinder Liao, Tse-Hsine, Hsin-Tien, Taipeh/T'ai-pei, TW;
Hung, Ju-Yi, Hsin-Tien, Taipeh/T'ai-pei, TW
Vertreter Viering, Jentschura & Partner, 80538 München
DE-Anmeldedatum 20.06.2005
DE-Aktenzeichen 102005028478
Offenlegungstag 28.12.2006
Date of publication of correction 31.05.2007
Information on correction Berichtigung in Anspruch 1-23
IPC-Hauptklasse G06F 13/00(2006.01)A, F, I, 20051017, B, H, DE
IPC-Nebenklasse G06F 9/445(2006.01)A, L, I, 20051017, B, H, DE   
Zusammenfassung Datenübertragungsvorrichtung und ein Verfahren für diese, wobei die Datenübertragungsvorrichtung eine erste Speichervorrichtung, eine zweite Speichervorrichtung und eine Übertragungs-Steuereinheit aufweist, die den Datentransfer zwischen einem Chipsatz, der ersten Speichervorrichtung und der zweiten Speichervorrichtung steuert. Wenn der Datentransfer ausgeführt wird, prüft die Übertragungs-Steuereinheit, ob eine Zielvorrichtung die gesendeten Daten vollständig empfängt. Wenn ja, empfängt die Zielvorrichtung die Daten sofort. Anderenfalls wird zunächst ein Teil der Daten zu der Zielvorrichtung gesendet und ein verbleibender Teil wird vorübergehend in der zweiten Speichervorrichtung gespeichert. Somit verbessert die Verwendung der Übertragungs-Steuereinheit die Übertragungseffizienz. Weiterhin reduziert, mit Hilfe des Speicherns von Boot-Daten in der zweiten Speichervorrichtung und des Verwendens einer PCI-Express(PCI-E)-Schnittstelle für den Datentransfer, das Hochfahren eines Computers durch Zugreifen auf die Daten der zweiten Speichervorrichtung die Bootzeit.

Beschreibung[de]

Die Erfindung betrifft eine Datenübertragungsvorrichtung und ein Verfahren zum Verwenden derselben, und insbesondere eine Datenübertragungsvorrichtung, die einen Chipsatz mit Speichervorrichtungen innerhalb eines Computers verbindet. Die Erfindung wird auch zum schnellen Hochfahren des Computers angewendet.

Stand der Technik

Es wird auf 1 Bezug genommen, welche ein Blockdiagramm eines herkömmlichen Computers ist. Die zentrale Verarbeitungseinheit (CPU) 70 greift auf Daten von einer Speichereinheit 74 über einen North-Bridge-Chip 71 zu und kommuniziert mit peripheren Geräten über einen South-Bridge-Chip 72. Der South-Bridge-Chip 72 ist mit den externen Peripheriegeräten über eine PCI-Schnittstelle 721, eine IDE-Schnittstelle 722 oder einen Eingabe/Ausgabe-Chip 73 verbunden. Im Allgemeinen haben Peripheriegeräte, die mit dem Eingabe/Ausgabe-Chip 73 verbunden sind, wie z.B. eine Diskette, eine Tastatur, eine Maus oder ein Joystick, eine niedrige Datenübertragungsrate. Ferner sind Peripheriegeräte, die eine höhere Übertragungsrate haben, mit der PCI-Schnittstelle 721 und der IDE-Schnittstelle 722 verbunden. Beispielsweise kann das Peripheriegerät eine Graphikkarte oder eine Ethernet-Karte, die mit der PCI-Schnittstelle 721 verbunden ist, oder eine Festplatte oder ein optisches Laufwerk sein, das mit der IDE-Schnittstelle 722 verbunden ist.

Für ein Computersystem ist die hauptsächliche Speichervorrichtung eine Festplatte. Die Festplatte hat einen Vorteil der großen Speicherkapazität. Jedoch ist die Zugriffsgeschwindigkeit der Festplatte viel kleiner als die der Speichereinheit 74. Folglich kann sie, wenn die CPU auf eine große Datenmenge von der Festplatte zugreifen muss, eine ausreichende Zugriffsgeschwindigkeit infolge der Begrenzungen der Übertragungsbandbreite der IDE-Schnittstelle 722 und der Architektur des mechanischen Zugriffs der Festplatte nicht erreichen. Somit ist die Gesamt-Betriebseffizienz des Computers begrenzt. Weiterhin wird die Festplatte gewöhnlich verwendet, um die notwendigen Daten zum Hochfahren des Computers zu speichern. Infolge der geringen Zugriffsgeschwindigkeit der Festplatte ist die Hochfahrzeit des Computers sehr lang.

Aufgabenstellung

Es ist ein Ziel der vorliegenden Erfindung, eine Datenübertragungsvorrichtung und ein Verfahren für dieselbe bereitzustellen, die verwendet werden kann, um die Übertragungsbandbreite flexibel einzustellen. Die vorliegende Erfindung kann verwendet werden, um das Speichern von Daten in einer einzigen Speichervorrichtung zu vermeiden, und um die Bandbreite der Schnittstelle zu erhöhen, um die Datenübertragungsrate und die Hochfahrgeschwindigkeit eines Computersystems zu erhöhen.

Zum Erreichen des obigen Zieles stellt die Erfindung eine Datenübertragungsvorrichtung bereit, welche angewendet wird, um mit einem Chipsatz eines Computersystems zu kommunizieren. Die Datenübertragungsvorrichtung weist eine erste Speichervorrichtung, eine zweite Speichervorrichtung und eine Übertragungs-Steuereinheit auf. Die Übertragungs-Steuereinheit ist mit der ersten Speichervorrichtung und der zweiten Speichervorrichtung elektrisch verbunden. Die Übertragungs-Steuereinheit wird verwendet, um den Betrieb des Datentransfers zwischen dem Chipsatz, der ersten Speichervorrichtung und der zweiten Speichervorrichtung zu steuern. Wenn der Datentransferbetrieb zwischen dem Chipsatz und der ersten Speichervorrichtung ausgeführt wird, prüft die Übertragungs-Steuereinheit, ob eine Zielvorrichtung in der Lage ist, gesendete Daten vollständig zu empfangen und zu verarbeiten, wobei die Zielvorrichtung der Chipsatz oder die erste Speichervorrichtung ist. Wenn das Prüfergebnis positiv ist, sorgt die Übertragungs-Steuereinheit unverzüglich dafür, dass die Zielvorrichtung die Daten empfängt. wenn das Prüfergebnis negativ ist, sendet die Übertragungs-Steuereinheit zunächst einen Teil der Daten an die Zielvorrichtung und speichert einen verbleibenden Teil der Daten vorübergehend in der zweiten Speichervorrichtung. Die zweite Speichervorrichtung sendet dann den verbleibenden, in der zweiten Speichervorrichtung gespeicherten Teil der Daten an die Zielvorrichtung. Die Schnittstelle der Übertragungs-Steuereinheit und des Chipsatzes ist eine PCI-Express (PCI-E)-Schnittstelle.

Zum Erreichen des obigen Ziels stellt die Erfindung ein Datenübertragungsverfahren bereit, welches angewendet wird, um mit einem Chipsatz eines Computersystems zu kommunizieren. Das Datenübertragungsverfahren weist die folgenden Schritte auf. Es wird eine Übertragungs-Steuereinheit bereitgestellt, welche den Chipsatz steuert, um Daten zu einer ersten Speichervorrichtung zu senden. Die Übertragungs-Steuereinheit wird verwendet, um die von dem Chipsatz gesendeten Daten zu empfangen. Die Übertragungs-Steuereinheit wird verwendet, um zu prüfen, ob die erste Speichervorrichtung in der Lage ist, die von dem Chipsatz gesendeten Daten vollständig zu empfangen und zu verarbeiten. wenn das Prüfergebnis positiv ist, wird die erste Speichervorrichtung verwendet, um die von dem Chipsatz gesendeten Daten unter Steuerung der Übertragungs-Steuereinheit direkt zu empfangen. Wenn das Prüfergebnis negativ ist, wird ein erster Teil der Daten vorübergehend in einer zweiten Speichervorrichtung gespeichert, ein zweiter, d.h. ein verbleibender Teil der Daten wird direkt zu der ersten Speichervorrichtung gesendet, und dann wird der erste Teil der Daten, der vorübergehend in der zweiten Speichervorrichtung gespeichert wird, an die erste Speichervorrichtung gesendet, nachdem die erste Speichervorrichtung den Empfang und die Verarbeitung des zweiten Teiles der Daten beendet hat.

Zum Erreichen des obigen Zieles stellt die vorliegende Erfindung auch ein Verfahren zum schnellen Hochfahren eines Computersystems bereit. Das Verfahren weist die folgenden Schritte auf. Es wird eine Übertragungs-Steuereinheit bereitgestellt, die einen Chipsatz mit einer Speichereinheit verbindet. Die Übertragungs-Steuereinheit steuert den Betrieb des Datentransfers zwischen dem Chipsatz und der Speichereinheit, wobei in der Speichereinheit die notwendigen Boot-Daten gespeichert sind. Der Chipsatz wird verwendet, um auf die notwendigen Boot-Daten von der Speichereinheit über die Übertragungs-Steuereinheit zuzugreifen, wenn das Computersystem eingeschaltet wird. Wenn das Computersystem ausgeschaltet ist, erhält die Speichereinheit Strom von einer Backup-Energieversorgung. Wenn das Computersystem jedoch eingeschaltet ist, erhält die Speichereinheit Strom von einer Haupt-Energieversorgung des Computersystems.

In der Datenübertragungsvorrichtung und dem Verfahren der vorliegenden Erfindung prüft, wenn Daten zwischen dem Chipsatz und der ersten Speichervorrichtung übertragen werden, die Übertragungs-Steuereinheit vorab die Datenempfangsgeschwindigkeit der Zielvorrichtung und speichert dann flexibel einen Teil der Daten in der zweiten Speichervorrichtung. Folglich wird, sogar wenn die Datenempfangsgeschwindigkeit der Zielvorrichtung nicht ausreichend ist, die Gesamt-Übertragungseffizienz des Computersystems nicht beeinträchtigt. Außerdem wird, da die Schnittstelle der Übertragungs-Steuereinheit und des Chipsatzes eine PCI-Express (PCI-E)-Schnittstelle ist, die Übertragungsbandbreite erhöht. Da die notwendige Boot-Vorrichtung in der zweiten Speichervorrichtung, d.h. einer Speichereinheit, gespeichert werden kann, ist es überdies nicht notwendig, auf die Boot-Daten von der Festplatte zuzugreifen, sondern es kann auf die Boot-Daten direkt von der mit der Übertragungs-Steuereinheit verbundenen Speichereinheit zugegriffen werden. Somit wird die Hochfahrgeschwindigkeit des Computersystems erhöht.

Zahlreiche weitere Eigenschaften, Vorteile und Details der vorliegenden Erfindung werden in der folgenden ausführlichen Beschreibung beschrieben.

Die Erfindung wird mit Bezug auf Zeichnungen näher beschrieben. In den Zeichnungen sind

1 ein Blockdiagramm eines herkömmlichen Computers;

2 ein Blockdiagramm einer bevorzugten Ausführungsform gemäß der Erfindung;

3 ein Flussdiagramm, das einen Datenübertragungsvorgang gemäß der Erfindung zeigt;

4 ein Flussdiagramm, das einen anderen Datenübertragungsvorgang gemäß der Erfindung zeigt; und

5 ein Flussdiagramm, das einen Vorgang zum Ein-/Ausschalten eines Computersystems gemäß der Erfindung zeigt.

Ausführungsbeispiel

Es wird auf 2 Bezug genommen, welche ein Blockdiagramm einer bevorzugten Ausführungsform gemäß der Erfindung ist. Ein in der Erfindung bereitgestellter Chipsatz 10 weist eine PCI-Express (PCI-E)-Schnittstelle und einen South-Bridge- oder North-Bridge-Chipsatz auf. Der Chipsatz 10 ist mit einer Übertragungs-Steuereinheit 20 elektrisch verbunden. Die Übertragungsschnittstelle zwischen der Übertragungs-Steuereinheit 20 und dem Chipsatz 10 ist die PCI-E-Schnittstelle. Ferner integriert die Übertragungs-Steuereinheit 20 mehrere PCI-E-Lanes, um die Übertragungsbandbreite und die Datenverarbeitungsgeschwindigkeit zu erhöhen. Die Übertragungs-Steuereinheit 20 ist in dieser Ausführungsform ein Chip.

Die Übertragungs-Steuereinheit 20 ist jeweils mit einer ersten Speichervorrichtung 21 und einer zweiten Speichervorrichtung 22 verbunden, und sie wird verwendet, um den Datentransfer zwischen dem Chipsatz 10, der ersten Speichervorrichtung 21 und der zweiten Speichervorrichtung 22 zu steuern. Zum Beispiel können die Daten über die Übertragungs-Steuereinheit 20 von dem Chipsatz 10 zu der ersten Speichervorrichtung 21 oder von der ersten Speichervorrichtung 21 zu dem Chipsatz 10 übertragen werden. Die zweite Speichervorrichtung 22 stellt Speicherplatz bereit, um die Daten vorübergehend zu speichern, wenn der Datentransfer ausgeführt wird. Somit kann die Übertragungs-Steuereinheit 20 über die zweite Speichervorrichtung 22 die Übertragungsbandbreite während des Datentransfers flexibel einstellen.

In dieser Ausführungsform kann die erste Speichervorrichtung 21 eine Festplatte mit einer IDE-, SATA-, 1394- oder SCSI-Schnittstelle sein. Die zweite Speichervorrichtung 22 ist eine Speichereinheit, die eine höhere Zugriffsgeschwindigkeit als die Festplatte hat. Während des Datentransfers prüft die Übertragungs-Steuereinheit 20 den Zustand des Datenempfangs. Wenn die Zielvorrichtung belegt ist oder keine ausreichende Empfangsrate bereitstellen kann, speichert die Übertragungs-Steuereinheit 20 die Daten vorübergehend in der zweiten Speichervorrichtung 22, d.h. in der Speichereinheit. Die in dieser Ausführungsform erwähnte Zielvorrichtung ist der Chipsatz 10 oder die erste Speichervorrichtung 21.

Folglich können über die Übertragungs-Steuereinheit 20 der vorliegenden Erfindung eine Festplatte, die eine große Speicherkapazität hat, und eine Speichereinheit, die eine höhere Datenzugriffsrate hat, verbunden werden. Die Festplatte und die Speichereinheit sind die in dieser Ausführungsform erwähnte erste Speichervorrichtung 21 bzw. die zweite Speichervorrichtung 22. Die zweite Speichervorrichtung 22 dieser Ausführungsform ist eine Speichereinheit, die in einem Speichersockel eines Motherboards eingesteckt ist, das für die Übertragungs-Steuereinheit 20 erweitert ist und mit dieser verbunden ist. Gemäß der Datenmenge, die zu übertragen ist, kann diese Ausführungsform mehrere erste Speichervorrichtungen 21 und mehrere zweite Speichervorrichtungen 22 aufweisen, um die Datenübertragungsrate zu erhöhen.

In dieser Ausführungsform ist die Schnittstelle zwischen dem Chipsatz 10 und der Übertragungs-Steuereinheit 20 eine PCI-E-Schnittstelle; PCI-Ex1 bedeutet, dass die Schnittstelle eine Übertragungs-Lane mit einer Übertragungsrate von 250 MB/s hat. Die PCI-E-Schnittstelle hat verschiedene Standards, wie z.B. PCI-Ex1, PCI-Ex2, PCI-Ex4, PCI-Ex8, PCI-Ex16 und PCI-Ex32. In einem Duplex-Übertragungsmodus hat beispielsweise die PCI-Ex16-Schnittstelle eine Übertragungsrate von 8 GB/s, die viel höher ist als die Zugriffsgeschwindigkeit einer üblichen Speichereinheit oder Festplatte. Basierend auf dieser Tatsache kann in dieser Ausführungsform das Basisdatenaustauschsystem (BIOS) eines Computersystems eingestellt werden, die zweite Speichervorrichtung 22 zum Booten zu verwenden. Die für das Booten notwendigen Daten können vorab in der zweiten Speichereinheit 22 gespeichert werden. Auf diese Weise kann das Computersystem einen schnelleren Bootvorgang aufweisen. Um zu verhindern, dass die in der zweiten Speichereinheit 22 gespeicherten Daten entfernt werden, wenn das Computersystem ausgeschaltet wird, weist diese Ausführungsform eine Backup-Energieversorgung auf, um Strom für die zweite Speichervorrichtung 22 bereitzustellen, wenn das Computersystem ausgeschaltet ist. Die zum Booten notwendigen Daten können mehrere Boot-Dateien, mehrere Registrierungsdateien, mehrere Ausführungsdateien oder mehrere zugehörige Dateien eines Betriebssystems (OS), wie z.B. des Windows-Systems, des OS2-Systems oder des Linux-Systems sein. Die zum Booten notwendigen Daten können auch eine Boot-Imagedatei sein.

Es wird auf 3 Bezug genommen, die ein Flussdiagramm ist, das einen Datenübertragungsvorgang gemäß der Erfindung zeigt. 3 zeigt den Vorgang des durch die Übertragungs-Steuereinheit 20 gesteuerten Datentransfers von dem Chipsatz 10 zu der ersten Speichervorrichtung 21. Der Datenübertragungsvorgang weist die folgenden Schritte auf. Am Anfang beginnt der Chipsatz 10, Daten für die erste Speichervorrichtung 21 zu senden (S301). Dann empfängt die Übertragungs-Steuereinheit 20 die von dem Chipsatz 10 gesendeten Daten (S303). Die Übertragungs-Steuereinheit 20 ermittelt, ob die erste Speichervorrichtung 21 die gesamten Daten sofort empfangen und verarbeiten kann (S305); mit anderen Worten prüft die Übertragungs-Steuereinheit 20, ob die Datenmenge, die durch die erste Speichervorrichtung 21 empfangen und verarbeitet werden kann, diejenige der Daten überschreitet, die von dem Chipsatz 10 übertragen werden.

Wenn das Ergebnis der Ermittlung ja ist, empfängt die erste Speichervorrichtung 21 die von dem Chipsatz 10 gesendeten Daten sofort (S307). Anderenfalls speichert die Übertragungs-Steuereinheit 20 einen Teil der von dem Chipsatz 10 übertragenen Daten vorübergehend in der zweiten Speichervorrichtung 22 (S309) und sendet den verbleibenden Teil direkt zu der ersten Speichervorrichtung 21 (S311). Nachdem die erste Speichervorrichtung 21 den Empfang des Teils der Daten beendet hat, die von der Übertragungs-Steuereinheit 20 gesendet werden (S313), wird der Teil der Daten, der vorübergehend in der zweiten Speichereinheit 22 gespeichert wird, zu der ersten Speichervorrichtung 21 gesendet (S315).

Es wird auf 4 Bezug genommen, die ein Flussdiagramm ist, das einen anderen Datenübertragungsvorgang gemäß der Erfindung zeigt. 4 zeigt den Vorgang des durch die Übertragungs-Steuereinheit 20 gesteuerten Datentransfers von der ersten Speichervorrichtung 21 zu dem Chipsatz 10. Der Datenübertragungsvorgang weist die folgenden Schritte auf. Am Anfang beginnt die erste Speichervorrichtung 21, Daten für den Chipsatz 10 zu senden (S401). Dann empfängt die Übertragungs-Steuereinheit 20 die von der ersten Speichervorrichtung 21 gesendeten Daten (S403). Die Übertragungs-Steuereinheit 20 ermittelt, ob der Chipsatz 10 die gesamten Daten sofort empfangen und verarbeiten kann (S405); mit anderen Worten prüft die Übertragungs-Steuereinheit 20, ob die Datenmenge, die von dem Chipsatz 10 empfangen und verarbeitet werden kann, diejenige der Daten übersteigt, die von der ersten Speichervorrichtung 21 übertragen werden, und ob der Chipsatz 10 nicht belegt ist.

Wenn das Ergebnis der Ermittlung ja ist, empfängt der Chipsatz 10 die von der ersten Speichervorrichtung 21 gesendeten Daten sofort (S407). Anderenfalls speichert die Übertragungs-Steuereinheit 20 einen Teil der von der ersten Speichervorrichtung 21 gesendeten Daten vorübergehend in der zweiten Speichervorrichtung 22 (S409) und sendet den verbleibenden Teil direkt zu dem Chipsatz 10 (S411). Nachdem der Chipsatz 10 den Empfang des Teils der Daten beendet hat, die von der Übertragungs-Steuereinheit 20 gesendet werden (S413), wird der Teil der Daten, der vorübergehend in der zweiten Speichereinheit 22 gespeichert wird, zu dem Chipsatz 10 gesendet (S415).

Dementsprechend kann die in dieser Ausführungsform bereitgestellte Übertragungs-Steuereinheit 20 den Datentransfer zwischen dem Chipsatz 10 und der ersten Speichervorrichtung 21 entsprechend der übertragenen Datenmenge steuern. Wenn die Datenmenge kleiner ist als die, die durch die Zielvorrichtung empfangen und verarbeitet werden kann, empfängt die Zielvorrichtung die gesendeten Daten direkt. Wenn andererseits die Datenmenge größer ist als die, die durch die Zielvorrichtung empfangen und verarbeitet werden kann, wird nur ein Teil der Daten übertragen, der durch die Zielvorrichtung empfangen und verarbeitet werden kann. Der verbleibende Teil der Daten wird vorübergehend in der zweiten Speichervorrichtung 22 gespeichert. Nachdem die Zielvorrichtung den Empfang und die Verarbeitung der von der Übertragungs-Steuereinheit 20 gesendeten Daten beendet hat, wird der verbleibende Teil der Daten von der zweiten Speichervorrichtung 22 zu der Zielvorrichtung gesendet. Da die zweite Speichervorrichtung dafür vorgesehen ist, die Daten vorübergehend zu speichern, sie also eine Funktion ähnlich der eines Cash-Speichers bereitstellt, wird die Übertragungsrate der zwischen dem Chipsatz 10 und der ersten Speichervorrichtung 21 übertragenen Daten verbessert.

Es wird auf 5 Bezug genommen, die ein Flussdiagramm ist, das einen Vorgang zum Ein-/Ausschalten eines Computersystems gemäß der Erfindung zeigt. Die zweite Speichervorrichtung 22 speichert vorab notwendige Boot-Daten. Folglich greift, wenn das Computersystem eingeschaltet wird, der Chipsatz 10 über die Übertragungs-Steuereinheit 20 auf die notwendigen Boot-Daten zu, die in der zweiten Speichervorrichtung 22 gespeichert sind (S501). Somit kann auf die notwendigen Boot-Daten schnell zugegriffen werden. Das Computersystem wird gemäß den Daten aktiviert (S503). Das in dieser Ausführungsform bereitgestellte Verfahren zum Hochfahren des Computersystems ist schneller als das herkömmliche Verfahren, bei dem die Boot-Daten von einer Festplatte erhalten werden müssen. Wenn der Computer ausgeschaltet werden muss oder in einen Schlafmodus eintritt, werden die Boot-Daten vorab in der zweiten Speichervorrichtung gespeichert (S505). Folglich kann, wenn das Computersystem das nächste Mal eingeschaltet wird, auf die Bootdaten direkt von der zweiten Speichervorrichtung 22 zugegriffen werden.


Anspruch[de]
Datenübertragungsvorrichtung, die angewendet wird, um mit einem Chipsatz (10) eines Computersystems zu kommunizieren, wobei die Datenübertragungsvorrichtung aufweist:

eine erste Speichervorrichtung (21),

eine zweite Speichervorrichtung (22), und

eine Übertragungs-Steuereinheit (20), die mit der ersten Speichervorrichtung (21) und der zweiten Speichervorrichtung (22) elektrisch verbunden ist,

wobei die Übertragungs-Steuereinheit (20) verwendet wird, um den Betrieb des Datentransfers zwischen dem Chipsatz (10), der ersten Speichervorrichtung (21) und der zweiten Speichervorrichtung (22) zu steuern;

wobei, wenn der Datentransferbetrieb zwischen dem Chipsatz (10) und der ersten Speichervorrichtung (21) ausgeführt wird, die Übertragungs-Steuereinheit (20) prüft, ob eine Zielvorrichtung in der Lage ist, die gesendeten Daten vollständig zu empfangen und zu verarbeiten, wobei die Zielvorrichtung der Chipsatz (10) oder die erste Speichervorrichtung (21) ist;

wobei, wenn das Prüfergebnis positiv ist, die Übertragungs-Steuereinheit (20) dafür sorgt, dass die Zielvorrichtung die Daten sofort empfängt, und wenn das Prüfergebnis negativ ist, die Übertragungs-Steuereinheit (20) zunächst einen Teil der Daten zu der Zielvorrichtung sendet und einen verbleibenden Teil der Daten vorübergehend in der zweiten Speichervorrichtung (22) speichert, und dann die zweite Speichervorrichtung (22) den verbleibenden Teil der Daten zu der Zielvorrichtung sendet.
Datenübertragungsvorrichtung nach Anspruch 1, wobei die erste Speichervorrichtung (21) eine Festplatte ist. Datenübertragungsvorrichtung nach Anspruch 1, wobei die zweite Speichervorrichtung (22) eine Speichereinheit ist. Datenübertragungsvorrichtung nach Anspruch 1, wobei die Übertragungs-Steuereinheit (20) ein Chip ist, der eine Mehrzahl von PCI-Express (PCI-E)-Lanes kombiniert. Datenübertragungsvorrichtung nach Anspruch 1, wobei eine Schnittstelle der Übertragungs-Steuereinheit (20) und des Chipsatzes (10) eine PCI-E-Schnittstelle ist. Datenübertragungsvorrichtung nach Anspruch 1, die ferner eine Backup-Energieversorgung zum Bereitstellen von Strom für die zweite Speichervorrichtung (22) aufweist. Datenübertragungsverfahren, welches für eine Kommunikation mit einem Chipsatz (10) eines Computersystems angewendet wird, wobei das Verfahren aufweist:

Bereitstellen einer Übertragungs-Steuereinheit (20), die den Chipsatz steuert (10), um Daten zu einer ersten Speichervorrichtung (21) zu senden;

Verwenden der Übertragungs-Steuereinheit (20), um von dem Chipsatz (10) gesendete Daten zu empfangen;

Verwenden der Übertragungs-Steuereinheit (20), um zu prüfen, ob die erste Speichervorrichtung (21) in der Lage ist, die von dem Chipsatz (10) gesendeten Daten vollständig zu empfangen und zu verarbeiten;

Verwenden der ersten Speichervorrichtung (21), um unter der Steuerung der Übertragungs-Steuereinheit (20) die von dem Chipsatz (10) gesendeten Daten direkt zu empfangen, wenn ein Prüfergebnis positiv ist; und

wenn das Prüfergebnis negativ ist, vorübergehendes Speichern eines ersten Teils der Daten in einer zweiten Speichervorrichtung (22) und direktes Senden eines zweiten, verbleibenden Teils der Daten zu der ersten Speichervorrichtung (21), und dann Senden des ersten, vorübergehend in der zweiten Speichervorrichtung (22) gespeicherten Teils der Daten zu der ersten Speichervorrichtung (21), nachdem die erste Speichervorrichtung (21) den Empfang und die Verarbeitung des zweiten Teils der Daten beendet hat.
Verfahren gemäß Anspruch 7, wobei die erste Speichervorrichtung (21) in der Lage ist, die von dem Chipsatz (10) gesendeten Daten vollständig zu empfangen und zu verarbeiten, wenn die erste Speichervorrichtung (21) in der Lage ist, eine Datenmenge zu empfangen und zu verarbeiten, die eine Datenmenge übersteigt, die von dem Chipsatz (10) zu der ersten Speichervorrichtung (21) gesendet wird. Verfahren gemäß Anspruch 7, wobei die erste Speichervorrichtung (21) eine Festplatte ist. Verfahren gemäß Anspruch 7, wobei die zweite Speichervorrichtung (22) eine Speichereinheit ist. Verfahren gemäß Anspruch 7, wobei die Übertragungs-Steuereinheit (20) ein Chip ist, der eine Mehrzahl von PCI-E-Lanes kombiniert. Verfahren gemäß Anspruch 7, wobei eine Schnittstelle der Übertragungs-Steuereinheit (20) und des Chipsatzes (10) eine PCI-E-Schnittstelle ist. Datenübertragungsverfahren, welches für eine Kommunikation mit einem Chipsatz (10) eines Computersystems angewendet wird, wobei das Verfahren aufweist:

Bereitstellen einer Übertragungs-Steuereinheit (20), die eine erste Speichervorrichtung (21) steuert, um Daten zu dem Chipsatz (10) zu senden;

Verwenden der Übertragungs-Steuereinheit (20), um von der ersten Speichervorrichtung (21) gesendete Daten zu empfangen;

Verwenden der Übertragungs-Steuereinheit (20), um zu prüfen, ob der Chipsatz (10) in der Lage ist, die von der ersten Speichervorrichtung (21) gesendeten Daten vollständig zu empfangen und zu verarbeiten;

Verwenden des Chipsatzes (10), um unter der Steuerung der Übertragungs-Steuereinheit (20) die von der ersten Speichervorrichtung (21) gesendeten Daten direkt zu empfangen, wenn ein Prüfergebnis positiv ist; und

wenn das Prüfergebnis negativ ist, vorübergehendes Speichern eines ersten Teils der Daten in einer zweiten Speichervorrichtung (22) und direktes Senden eines zweiten, verbleibenden Teils der Daten zu dem Chipsatz (10), und dann Senden des ersten, vorübergehend in der zweiten Speichervorrichtung (22) gespeicherten Teils der Daten zu dem Chipsatz (10), nachdem der Chipsatz den Empfang und die Verarbeitung des zweiten Teils der Daten beendet hat.
Verfahren gemäß Anspruch 13, wobei der Chipsatz (10) in der Lage ist, die von der ersten Speichervorrichtung (21) gesendeten Daten vollständig zu empfangen und zu verarbeiten, wenn der Chipsatz (10) in der Lage ist, eine Datenmenge zu empfangen und zu verarbeiten, die eine Datenmenge übersteigt, die von der ersten Speichervorrichtung (21) zu dem Chipsatz (10) gesendet wird. Verfahren gemäß Anspruch 13, wobei die erste Speichervorrichtung (21) eine Festplatte ist. Verfahren gemäß Anspruch 13, wobei die zweite Speichervorrichtung (22) eine Speichereinheit ist. Verfahren gemäß Anspruch 13, wobei die Übertragungs-Steuereinheit (20) ein Chip ist, der eine Mehrzahl von PCI-E-Lanes kombiniert. Verfahren gemäß Anspruch 13, wobei eine Schnittstelle der Übertragungs-Steuereinheit (20) und des Chipsatzes (10) eine PCI-E-Schnittstelle ist. Verfahren zum schnellen Hochfahren eines Computersystems, aufweisend:

Bereitstellen einer Übertragungs-Steuereinheit (20), die einen Chipsatz (10) mit einer Speichereinheit verbindet, wobei die Übertragungs-Steuereinheit (20) den Betrieb des Datentransfers zwischen dem Chipsatz (10) und der Speichereinheit steuert, wobei in der Speichereinheit notwendige Boot-Daten gespeichert sind und wobei die Speichereinheit Strom von einer Energieversorgung erhält; und

Verwenden des Chipsatzes (10), um über die Übertragungs-Steuereinheit (20) auf die notwendigen Boot-Daten von der Speichereinheit zuzugreifen.
Verfahren gemäß Anspruch 19, wobei eine Schnittstelle der Übertragungs-Steuereinheit (20) und des Chipsatzes (10) eine PCI-E-Schnittstelle ist. Verfahren gemäß Anspruch 19, wobei die notwendigen Boot-Daten mehrere Boot-Dateien, mehrere Registrierungsdateien, mehrere Ausführungsdateien oder mehrere zugehörige Dateien eines Betriebssystems (OS) oder eine Boot-Imagedatei aufweist. Verfahren gemäß Anspruch 19, ferner aufweisend das Einstellen eines Basisdatenaustauschsystems (BIOS) des Computersystems, die Speichereinheit zum Hochfahren zu verwenden. Verfahren gemäß Anspruch 19, ferner aufweisend das Speichern der notwendigen Boot-Daten in der Speichereinheit, wenn das Computersystem ausgeschaltet werden muss oder in einen Schlafmodus eintritt.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com