PatentDe  


Dokumentenidentifikation DE102005055402A1 31.05.2007
Titel Verfahren zur Herstellung einer Umverdrahtung auf Substraten/einem Wafer
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Wallis, David, 01099 Dresden, DE;
Gross, Harald, 01109 Dresden, DE
Vertreter Patentanwälte Lippert, Stachow & Partner, 01309 Dresden
DE-Anmeldedatum 17.11.2005
DE-Aktenzeichen 102005055402
Offenlegungstag 31.05.2007
Veröffentlichungstag im Patentblatt 31.05.2007
IPC-Hauptklasse H01L 21/60(2006.01)A, F, I, 20051117, B, H, DE
IPC-Nebenklasse H01L 23/50(2006.01)A, L, I, 20051117, B, H, DE   H01L 21/48(2006.01)A, L, I, 20051117, B, H, DE   
Zusammenfassung Die Erfindung betrifft ein Verfahren zur Herstellung einer Umverdrahtung auf Substraten/einem Wafer zur elektrischen Verbindung von Bondpads einer vorgegebenen Anordnung auf dem Halbleiterchip mit Kontaktpads in einer anderen Anordnung, insbesondere zur Umverdrahtung von Bondpads in einer so genannten Center-Row-Anordnung auf dem Halbleiterchip zu Kontaktpads im Randbereich des Halbleiterchips, oder für Wafer-Level-Packaging, Chipstapelanordnungen oder KGD-Anwendungen durch Auftragen eines Dielektrikums auf das Substrat und Strukturieren desselben mittels Photolithographie zur Erzeugung einer Grabenstruktur. Durch die Erfindung soll eine deutliche Verkürzung der Prozesszeit erreicht werden können. Erreicht wird dies durch Sputtern einer Seed Layer (9) auf die strukturierte Oberfläche des Substrates, Aufschleudern eines Photoresists (10) und photolithographisches Strukturieren desselben, derart, dass ein die Grabenstruktur (2) säumender Rand (11) entsteht, galvanisches Abscheiden einer dünnen Kupferschicht (12) auf der frei liegenden Seed Layer (9), so dass mindestens der Boden und die Wände der Grabenstruktur (2) beschichtet sind, Strippen des Photoresists (10), Ätzen der nach dem Strippen frei liegenden Seed Layer (9) und Auftragen einer dielektrischen Abdeckung (13) durch Aufschleudern.

Beschreibung[de]

Die Erfindung betrifft ein Verfahren zur Herstellung einer Umverdrahtung auf Substraten/einem Wafer zur elektrischen Verbindung von Bondpads einer vorgegebenen Anordnung auf dem Halbleiterchip mit Kontaktpads in einer anderen Anordnung, insbesondere zur Umverdrahtung von Bondpads in einer so genannten Center-Row-Anordnung auf dem Halbleiterchip zu Kontaktpads im Randbereich des Halbleiterchips, oder für Wafer-Level-Packaging, Chipstapelanordnungen oder KGD-Anwendungen durch Auftragen eines Dielektrikums auf das Substrat und Strukturieren desselben mittels Photolithographie zur Erzeugung einer Grabenstruktur.

Eine solche Umverdrahtung auf Halbleiterchips bzw. Wafern, die auch als RDL (Redistribution Layer) bezeichnet wird, besteht in der Regel aus einem Schichtstapel aus einer Kupferschicht mit einer Dicke von ca. 8 &mgr;m, einer darüber befindlichen Nickelschicht mit einer Dicke von ca. 2 &mgr;m und einer Deckschicht aus Gold mit einer Dicke von ca. 0,5 &mgr;m, mit einer Basisbreite von ca. 20 &mgr;m. Diese Umverdrahtung kann auch beim WLP (Wafer Level Packaging), bei KGD (Known-good-Die) Anwendungen, oder auch bei Chipstapelanordnungen eingesetzt werden.

Dieser Stapel wird durch galvanisches Abscheiden realisiert, indem vorher auf der Oberfläche des Halbleiterchips oder eines anderen Substrates ein Photoresist mit einer Dicke von ca. 13,5 &mgr;m abgeschieden und photolithographisch strukturiert worden ist. Hierzu ist beispielsweise SU 8 geeignet. Auf diese Struktur wird üblicherweise eine Seed Layer gesputtert, die als Startschicht für die galvanische Kupferabscheidung dient. Ein Beispiel für ein solches Umverdrahtungsverfahren geht aus der DE 101 26 734 A1 hervor.

In 1a (Stand der Technik) ist ein in einem strukturierten Photoresist 1 in einer Grabenstruktur 2 abgeschiedener Schichtstapel aus Kupfer 3, Nickel 4 und Gold 5 als Deckschicht dargestellt, welche zusammen eine RDL 6 bilden. Nachteilig ist hier, dass für die Metallabscheidung viel Zeit beansprucht wird. Die Abscheidung von Kupfer erfolgt sehr langsam. Im Anschluss an die Metallabscheidung wird der Photoresist durch Strippen entfernt, so dass die RDL 6 auf dem Substrat bzw. Polyimid 7 frei liegt.

Weiterhin muss die RDL 6 mit einem Dielektrikum 8 umhüllt werden, welches eine Dicke von mehr als 10 &mgr;m aufweisen muss (1b, Stand der Technik). Das Auftragen des Dielektrikums 8 kann durch Dispensen und Aufschleudern erfolgen. Das Ergebnis ist eine ungleichförmige Oberfläche infolge der ausgeprägten Reliefstruktur der RDL 6 sowie ein hoher Materialverbrauch für das Dielektrikum 8, verbunden mit hohen Materialkosten.

1c (Stand der Technik) veranschaulicht die Dimensionen einer RDL 6 mit divergierenden Seitenwänden in etwas überhöhter Darstellung mit einer Basisbreite von 20 &mgr;m. Die Höhe der RDL 6 beträgt hier 10 &mgr;m und setzt sich zusammen aus 7,5 &mgr;m Kupfer 3, 2 &mgr;m Nickel 4 und 0,5 &mgr;m Gold 5. Der Querschnitt der RDL 6 beträgt damit 25·10 = 250 &mgr;m2.

Der Erfindung liegt nunmehr die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Umverdrahtung auf Substraten zu schaffen, mit dem eine deutliche Verkürzung der Prozesszeit erreicht werden kann.

Erreicht wird dies bei einem Verfahren der eingangs genannten Art durch die Verfahrensschritte:

  • – Sputtern einer Seed Layer auf die strukturierte Ober fläche des Substrates,
  • – Aufschleudern eines Photoresists und photolithographi sches Strukturieren desselben, derart, dass ein die Grabenstruktur säumender Rand entsteht,
  • – galvanisches Abscheiden einer dünnen Kupferschicht, so dass mindestens der Boden und die Wände der Graben struktur beschichtet sind,
  • – Strippen des Photoresists,
  • – Ätzen der nach dem Strippen frei liegenden Seed Layer, und
  • – Auftragen einer dielektrischen Abdeckung durch Auf schleudern.

Der Photoresist wird bevorzugt mit einer Dicke von ca. 5 &mgr;m aufgetragen.

Die in der Grabenstruktur galvanisch abgeschiedene Kupferschicht wird mit einer Dicke zwischen 3–5 &mgr;m aufgetragen.

In einer weiteren Ausgestaltung der Erfindung ist vorgesehen, dass die dielektrische Abdeckung zusätzlich photolithographisch zur Ausbildung von Bond-Pads strukturiert wird, so dass eine weitere Kontaktierung mit Drahtbrücken möglich wird.

Die Erfindung soll nachfolgend an einem Ausführungsbeispiel näher erläutert werden. In den zugehörigen Zeichnungen zeigen:

1a: eine schematische Darstellung einer in einer Grabenstruktur abgeschiedene RDL (Stand der Technik);

1b: eine schematische Darstellung einer mit einem Dielektrikum umhüllte RDL (Stand der Technik);

1c: schematisch dargestellte RDL mit Bemaßung (Stand der Technik);

2a: ein auf einer Isolierschicht aufgebrachtes und strukturiertes Dielektrikum;

2b: die Struktur nach 2a mit gesputterter Seed Layer;

2c: die Struktur nach 2b mit aufgetragenem und strukturiertem positivem Photoresist;

2d: die Struktur nach 2c mit galvanisch abgeschiedenem Kupfer, die RDL bildend;

2e: die Struktur nach 2d nach dem Strippen des Photoresists;

2f: die Struktur nach 2e mit einer aufgeschleuderten dielektrischen Deckschicht; und

3 eine Darstellung der erfindungsgemäßen RDL mit Bemaßung.

Zur Herstellung einer erfindungsgemäßen dünnwandigen RDL 6 wird zunächst ein Dielektrikum 8 mit einer Dicke von 20 &mgr;m auf eine auf dem Substrat – das ist in der Regel ein Wafer – befindliche FE Polyimidschicht 7 durch Schleudern aufgetragen. Anschließend wird das Dielektrikum 8 photolithographisch strukturiert und dadurch eine Grabenstruktur 2 erzeugt (2a).

Da für das galvanische Abscheiden von Kupfer eine Seed Layer 9 erforderlich ist, wird zunächst diese Seed Layer 9 auf die strukturierte Oberfläche des Substrates gesputtert (2b).

Danach wird ebenfalls über die gesamte Oberfläche ein Photoresist 10 mit einer Schichtstärke von ca. 5 &mgr;m aufgeschleudert und photolithographisch strukturiert (2c). Da beim Aufschleudern des Photoresists 10 auch die Grabenstruktur 2 zumindest teilweise mit Photoresist 10 gefüllt wird, muss die Grabenstruktur 2 bei der Strukturierung des Photoresists 10 wieder vollkommen geöffnet werden, so dass die Seed Layer 9 wieder frei liegt. Die für die Strukturierung verwendete Maske muss dabei derart gestaltet sein, dass beim Strukturieren ein die Grabenstruktur 2 säumender Rand 11 entsteht.

Der Vorteil ist, dass durch die dünne Photoresistschicht eine kürzere Prozesszeit, insbesondere eine kürzere Entwicklungszeit erreicht wird.

Damit ist die Seed Layer 9 im gewünschten Umfang frei gelegt, so dass das galvanische Abscheiden einer dünnen Kupferschicht 12 mit einer Schichtstärke von 3–5 &mgr;m erfolgen kann, so dass der Boden, die Wände und der Rand 11 der Grabenstruktur 2 gleichmäßig beschichtet sind (2d). Durch die nötige dünne Kupferschicht 12 wird ebenfalls die Prozesszeit gegenüber einer vollständigen Grabenfüllung drastisch verkürzt. Grundsätzlich besteht hier auch die Möglichkeit, einen üblichen Schichtaufbau aus Cu, Ni und Ag zu realisieren.

Der Photoresist 10 kann nun durch Strippen entfernt werden. Die nunmehr außerhalb der Grabenstruktur frei liegende und nicht mehr benötigte Seed Layer 9 wird durch Ätzen entfernt (2e).

Zum Schutz der RDL 6 wird zum Schluss eine dielektrische Abdeckung 13 durch Aufschleudern aufgetragen (2f). Da die Abdeckung 13 relativ dünn gehalten werden kann, wird hier ebenfalls eine Materialeinsparung erreicht.

3 verdeutlicht die Abmessungen der RDL 6, deren Querschnitt mit (20 &mgr;m + 20 &mgr;m + 20 &mgr;m)·4 = 240 &mgr;m nur unwesentlich kleiner ist, als bei voll gefüllter Grabenstruktur. Die erfindungsgemäße RDL 6 kann allerdings in der halben Prozesszeit hergestellt werden.

Es versteht sich, dass die in dieser Beschreibung enthaltenen Maßangaben nur als Beispiele zu verstehen sind und dass im Einzelfall auch andere Dimensionierungen vorgenommen werden können, ohne den Gegenstand der Erfindung zu verlassen. Weiterhin kann die erfindungsgemäße RDL in allen Fällen eingesetzt werden, in denen eine Umverdrahtung auf einem Chip, einem Wafer, einem beliebigen Substrat, z.B. einem Interposer benötigt wird.

Der Rand 11 kann mit einem weiteren Lithographieschritt partiell freigelegt werden, so dass Bondpads für eine weitere Drahtkontaktierung entstehen.

1
Photoresist
2
Grabenstruktur
3
Kupfer
4
Nickel
5
Gold
6
RDL
7
Substrat/PE Polyimid
8
Dielektrikum
9
Seed Layer
10
Photoresist
11
Rand
12
Kupferschicht
13
Abdeckung


Anspruch[de]
Verfahren zur Herstellung einer Umverdrahtung auf Substraten/einem Wafer zur elektrischen Verbindung von Bondpads einer vorgegebenen Anordnung auf dem Halbleiterchip mit Kontaktpads in einer anderen Anordnung, insbesondere zur Umverdrahtung von Bondpads in einer so genannten Center-Row-Anordnung auf dem Halbleiterchip zu Kontaktpads im Randbereich des Halbleiterchips, oder für Wafer-Level-Packaging, Chipstapelanordnungen oder KGD-Anwendungen durch Auftragen eines Dielektrikums auf das Substrat oder ein auf dem Substrat befindliches Polyimid und Strukturieren desselben mittels Photolithographie zur Erzeugung einer Grabenstruktur,

gekennzeichnet durch

– Sputtern einer Seed Layer (9) auf die strukturierte Oberfläche des Substrates,

– Aufschleudern eines Photoresists (10) und photolithographisches Strukturieren desselben, derart, dass ein die Grabenstruktur säumender Rand (11) entsteht,

– galvanisches Abscheiden einer dünnen Kupferschicht (12) auf der frei liegenden Seed Layer (9), so dass mindestens der Boden und die Wände der Grabenstruktur (2) beschichtet sind,

– Strippen des Photoresists (10)

– Ätzen der nach dem Strippen frei liegenden Seed Layer (9)

– Auftragen einer dielektrischen Abdeckung (13) durch Aufschleudern.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Photoresist (10) mit einer Dicke von ca. 5 &mgr;m aufgetragen wird. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Kupferschicht (12) mit einer Dicke zwischen 3–5 &mgr;m aufgetragen wird. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die dielektrische Abdeckung (13) photolithographisch zur Ausbildung von Bond-Pads strukturiert wird.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com