PatentDe  


Dokumentenidentifikation DE102006051285A1 31.05.2007
Titel MOS-Transistor mit einem Driftbereich und Verfahren zur Herstellung desselben
Anmelder Samsung Electronics Co., Ltd., Suwon, Kyonggi, KR
Erfinder Lee, Mueng-ryul, Seoul, KR
Vertreter Patentanwälte Ruff, Wilhelm, Beier, Dauster & Partner, 70174 Stuttgart
DE-Anmeldedatum 25.10.2006
DE-Aktenzeichen 102006051285
Offenlegungstag 31.05.2007
Veröffentlichungstag im Patentblatt 31.05.2007
IPC-Hauptklasse H01L 29/78(2006.01)A, F, I, 20070207, B, H, DE
IPC-Nebenklasse H01L 21/336(2006.01)A, L, I, 20070207, B, H, DE   H01L 21/84(2006.01)A, L, I, 20070207, B, H, DE   
Zusammenfassung Die Erfindung bezieht sich auf einen Metall-Oxid-Halbleiter (MOS)-Transistor mit einem Halbleitersubstrat (301), das einen Sourcebereich (313) und einen Drainbereich (309) benachbart zu einer Oberfläche des Substrats und einen Driftbereich (305) zwischen dem Sourcebereich und dem Drainbereich beinhaltet, und auf ein Verfahren zur Herstellung eines derartigen MOS-Transistors.
Erfindungsgemäß weist der Driftbereich eine Störstellenkonzentrationsverteilung derart auf, dass eine Spitzenwertstörstellenkonzentration des Driftbereichs von der Oberfläche des Substrats weg verschoben ist und/oder der Driftbereich einen retrograden Bereich (321) unterhalb der Oberfläche des Substrats mit einer Störstellenkonzentrationsverteilung beinhaltet, die im Tiefenprofil ein lokales Maximum zeigt.
Verwendung z. B. für MOS-Feldeffekttransistoren des lateralen doppeldiffundierten Typs (LDMOS-Transistoren) für hohe Leistung.

Beschreibung[de]

Die Erfindung bezieht sich auf einen Metall-Oxid-Halbleiter(MOS)-Transistor und auf ein Verfahren zur Herstellung desselben.

MOS-Feldeffekttransistoren für hohe Leistung, im Folgenden als "MOSFETs" bezeichnet, können im Vergleich zu bipolaren Transistoren eine vergleichsweise hohe Eingangsimpedanz aufweisen, was in einer relativ hohen Leistungsverstärkung resultieren kann. Da MOSFETs unipolare Bauelemente sein können, können sie des Weiteren aufgrund von Akkumulation und/oder Rekombination von Minoritätsladungsträgern beim Ausschalten der Bauelemente eine geringe Zeitverzögerung aufweisen. Demgemäß können MOSFETs verbreitet bei Schaltmodus-Leistungsversorgungen, Lampenvorschaltgeräten und/oder Motor-Treiberschaltkreisen verwendet werden. Zur Bereitstellung derartiger MOSFETs für hohe Leistung kann eine doppeldiffundierte MOSFET-Struktur unter Verwendung von planaren Diffusionstechniken gebildet werden. Die Patentschriften US 5.059.547 und US 5.378.912 offenbaren zum Beispiel Strukturen von herkömmlichen lateralen doppeldiffundierten Metall-Oxid-Halbleiter(LDMOS)-Transistoren.

1 ist eine Querschnittansicht, die einen herkömmlichen LDMOS-Transistor auf einem Halbleiter-auf-Isolator(SOI)-Substrat darstellt. Nunmehr bezugnehmend auf 1 ist eine vergrabene Oxidschicht 103 (zur Verwendung als vergrabene isolierende Schicht) auf einer Oberseite eines p-leitenden Halbleitersubstrats 101 ausgebildet. Ein n-leitender Driftbereich 105 und ein p-leitender Body-Bereich 107 sind auf einer Oberseite der vergrabenen Oxidschicht 103 ausgebildet, um einen aktiven Bereich bereitzustellen. Ein mit n+-leitenden Störstellenionen dotierter Drainbereich 109 ist in dem n-leitenden Driftbereich 105 ausgebildet, und ein mit n+-leitenden Störstellenionen dotierter Sourcebereich 113 ist in dem p-leitenden Body-Bereich 107 ausgebildet. Ein p+-leitender Sourcekontaktbereich 111 ist benachbart zu dem Sourcebereich 113 ausgebildet. Außerdem ist eine Gateelektrode 115 auf dem Halbleitersubstrat 101 auf einer Gateisolationsschicht 117 ausgebildet. Eine Feldisolationsschicht 119, die zur Verbesserung der Bauelementdurchbruchspannung verwendet werden kann, ist auf einer Oberfläche des Driftbereichs 105 ausgebildet. Ein Kanalbereich kann an einem Oberflächenteil des Body-Bereichs 107 zwischen dem Sourcebereich 113 und einer Kontaktoberfläche ausgebildet sein, wo bei Anlegen einer geeigneten Spannung an die Gateelektrode 115 der Body-Bereich 107 auf den Driftbereich 105 trifft.

2 ist eine graphische Darstellung, welche die Konzentrationsverteilung der n+-leitenden Störstellenionen veranschaulicht, die in den Driftbereich 105 des in 1 dargestellten herkömmlichen LDMOS-Transistors implantiert wurden.

Wieder auf 1 bezugnehmend, ist der Driftbereich 105 durch Implantieren von Störstellenionen, wie Phosphorionen, in eine Oberfläche des Halbleitersubstrats 101, wo der Driftbereich 105 gebildet wird, und Diffundieren der Störstellenionen bei einer relativ hohen Temperatur während einer gewissen Zeitspanne gebildet. Dieser Diffusionsprozess kann relativ langwierig sein und kann den Phosphorionen auf der Oberfläche des Halbleitersubstrats 101 ermöglichen, unter die Oberfläche in einen Volumenbereich (Bulk-Bereich) zu diffundieren. Eine Konzentration der Störstellenionen kann benachbart zu der Feldoxidschicht an der Oberfläche des Halbleitersubstrats 101 am höchsten sein. Derart kann die Störstellenkonzentrationsverteilung einer Gauss'schen Verteilung folgen, wie in 2 gezeigt.

Wenn eine ausreichende Vorspannung an die Gateelektrode 115 und den Drainbereich 109 angelegt wird, kann der Widerstand somit benachbart zu der Oberfläche des Halbleitersubstrats 101 relativ gering sein, kann jedoch in dem Volumenbereich relativ hoch sein. Demgemäß kann der meiste Strom zwischen dem Sourcebereich 113 und dem Drainbereich 109 durch die Oberfläche des Halbleitersubstrats 101 fließen. Derart kann ein elektrisches Feld um eine Seitenwand des n+-Drainbereichs 109 herum konzentriert sein. Für relativ kleine Strommengen mag dies vergleichsweise geringe Probleme aufwerten. Für größere Strommengen an den Seitenwandbereichen können jedoch Löcher und Elektroden aufgrund von Stoßionisation vermehrt sein, was die Durchbruchspannung des Bauelements verschlechtern kann.

Wenn eine relativ hohe Vorspannung an die Gateelektrode 115 angelegt wird, um den Sättigungsstrom in einem herkömmlichen LDMOS-Transistor zu erhöhen, kann demgemäß die Durchbruchspannung verringert sein, was eine Safe-Operating-Area(SOA)-Charakteristik des Bauelements verschlechtern kann. Eine Länge des Driftbereichs 105 kann zur Verbesserung der SOA-Charakteristik vergrößert werden, dies kann jedoch die physikalischen Abmessungen des Bauelements erhöhen.

Der Erfindung liegt als technisches Problem die Bereitstellung eines MOS-Transistors der eingangs genannten Art, der verbesserte Stromcharakteristika und/oder Durchbruchcharakteristika sowie eine verbesserte Safe-Operating-Area(SOA)-Charakteristik im Vergleich zu dem vorstehend erörterten Stand der Technik beinhaltet, sowie die Bereitstellung eines geeigneten Verfahrens zur Herstellung eines derartigen MOS-Transistors zugrunde.

Die Erfindung löst dieses Problem durch die Bereitstellung eines MOS-Transistors mit den Merkmalen des Anspruchs 1 und eines Herstellungsverfahrens mit den Merkmalen des Anspruchs 14. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Gemäß einer Ausführungsform der Erfindung beinhaltet ein LDMOS-Transistor ein Halbleitersubstrat. Ein Driftbereich eines ersten Leitfähigkeitstyps, der unter einer Oberseite des Halbleitersubstrats ausgebildet ist, weist einen retrograden Bereich mit einer Störstellenionendichte auf, die größer als jene in der Oberfläche des Halbleitersubstrats ist. Außerdem bildet ein Body-Bereich eines zweiten Leitfähigkeitstyps eine Kontaktebene mit dem Driftbereich und ist unter der Oberfläche des Halbleitersubstrats ausgebildet. Ein Sourcebereich des ersten Leitfähigkeitstyps, der von der Kontaktebene separiert ist, ist in dem Body-Bereich ausgebildet, und ein Drainbereich des ersten Leitfähigkeitstyps, der von der Kontaktebene separiert ist, ist in dem Driftbereich ausgebildet. Ein Kanalbereich ist zwischen dem Sourcebereich und der Kontaktebene ausgebildet, und eine Gateelektrode ist auf dem Kanalbereich ausgebildet.

In einer entsprechenden Ausführungsform ist das Halbleitersubstrat ein SOI(Halbleiter-auf-Isolator)-Substrat mit einer vergrabenen isolierenden Schicht in einem mittleren Teil desselben. Der Body-Bereich und der Driftbereich kontaktieren eine Oberseite der vergrabenen isolierenden Schicht, und der retrograde Bereich ist von einer Oberseite der vergrabenen isolierenden Schicht separiert. Des Weiteren ist eine Feldisolationsschicht in der Oberseite des Halbleitersubstrats innerhalb des Driftbereichs und zwischen dem Drainbrereich und dem Kanalbereich ausgebildet, und die Gateelektrode kann die Feldisolationsschicht teilweise bedecken. Der retrograde Bereich ist von dem Body-Bereich separiert.

Gemäß einer weiteren Ausführungsform der Erfindung beinhaltet ein Verfahren zur Herstellung eines LDMOS(lateralen doppeldiffundierten Metall-Oxid-Halbleiter)-Transistors das Implantieren von Störstellenionen eines ersten Leitfähigkeitstyps in ein Halbleitersubstrat, um einen Driftbereich des ersten Leitfähigkeitstyps zu bilden. Störstellenionen eines zweiten Leitfähigkeitstyps werden in einen Teil des Halbleitersubstrats implantiert, um einen Body-Bereich des zweiten Leitfähigkeitstyps zu bilden, der eine Kontaktebene mit dem Driftbereich bildet. Störstellenionen des ersten Leitfähigkeitstyps werden innerhalb des Driftbereichs implantiert, um einen retrograden Bereich mit einer Störstellenionendichte zu bilden, die höher als jene in einer Oberfläche des Halbleitersubstrats ist. Nach dem Bilden einer Gateelektrode auf dem Halbleitersubstrat wird ein Sourcebereich des ersten Leitfähigkeitstyps gebildet, der von der Kontaktebene in dem Body-Bereich separiert ist, um mit der Gateelektrode zu korrespondieren. Ein Drainbereich des ersten Leitfähigkeitstyps, der von der Kontaktebene separiert ist, wird in dem Driftbereich gebildet.

Der retrograde Bereich kann unter Verwendung einer Ionenimplantationsenergie von etwa 2000keV bis 7000keV und einer Implantationsdosis von etwa 5 × 1011Ionen/cm2 bis etwa 2 × 1012Ionen/cm2 gebildet werden. Der erste Leitfähigkeitstyp der Störstellenionen kann p-leitend sein und der zweite Leitfähigkeitstyp kann n-leitend sein oder umgekehrt. Der retrograde Bereich kann ein vergrabener Störstellenbereich in dem Driftbereich mit einem Spitzenwertdichteprofil bei einer vorgegebenen Tiefe sein. Der LDMOS-Transistor kann des Weiteren eine isolierende Struktur auf einer Oberseite des Halbleitersubstrats von beiden Seiten des Drainbereichs beinhalten, um die Konzentration eines elektrischen Feldes zu verhindern.

Gemäß einer Ausführungsform der Erfindung beinhaltet ein Metall-Oxid-Halbleiter(MOS)-Transistor ein Halbleitersubstrat mit einem Sourcebereich und einem Drainbereich benachbart zu einer Oberfläche des Substrats und einem Driftbereich zwischen dem Sourcebereich und dem Drainbereich. Der Driftbereich weist eine Störstellenkonzentrationsverteilung derart auf, dass eine Spitzenwertstörstellenkonzentration des Driftbereichs von der Oberfläche des Substrats weg verschoben ist.

In einer entsprechenden Ausführungsform ist der Driftbereich ein retrograder Bereich unter der Oberfläche des Substrats und um einen vorgegebenen Abstand davon separiert. Die Spitzenwertstörstellenkonzentration des Driftbereichs wird in einem Teil des retrograden Bereichs bereitgestellt. Zum Beispiel kann eine Störstellenkonzentration des Driftbereichs zwischen einem Teil des Driftbereichs benachbart zu der Oberfläche des Substrats und dem retrograden Bereich abnehmen. Außerdem kann eine Störstellenkonzentration des Driftbereichs zwischen dem retrograden Bereich und einer den Source- und Drainbereichen gegenüberliegenden Oberfläche des Substrats abnehmen.

In einer weiteren Ausführungsform erstreckt sich der retrograde Bereich lateral in dem vorgegebenen Abstand unter der Oberfläche des Substrats und unter dem Drainbereich. Eine Kante des retrograden Bereichs ist zu einer Kante des Drainbereichs justiert.

In einer entsprechenden Ausführungsform beinhaltet das Halbleitersubstrat des Weiteren einen Body-Bereich benachbart zu der Oberfläche des Substrats zwischen dem Driftbereich und dem Sourcebereich. Der Sourcebereich, der Drainbereich und der Driftbereich weisen einen ersten Leitfähigkeitstyp auf, und der Body-Bereich weist einen zweiten Leitfähigkeitstyp auf. Außerdem ist der retrograde Bereich von dem Body-Bereich separiert.

In einer weiteren Ausführungsform beinhaltet der Transistor eine Feldisolationsschicht auf der Oberfläche des Substrats benachbart zu dem Driftbereich und zwischen dem Sourcebereich und dem Drainbereich. Der retrograde Bereich erstreckt sich lateral in einem vorgegebenen Abstand unter der Oberfläche des Substrats und unter dem Drainbereich und der Feldisolationsschicht. Der Transistor beinhaltet des Weiteren eine Gateisolationsschicht auf der Oberfläche des Substrats benachbart zu dem Driftbereich und zwischen dem Sourcebereich und dem Drainbereich sowie eine Gateelektrode auf der Gateisolationsschicht.

Gemäß einer weiteren Ausführungsform der Erfindung beinhaltet ein Metall-Oxid-Halbleiter(MOS)-Transistor ein Halbleitersubstrat, einen Sourcebereich eines ersten Leitfähigkeitstyps benachbart zu einer Oberfläche des Substrats und einen Drainbereich des ersten Leitfähigkeitstyps benachbart zu der Oberfläche des Substrats. Ein Driftbereich des ersten Leitfähigkeitstyps ist in dem Substrat zwischen dem Sourcebereich und dem Drainbereich vorgesehen. Der Driftbereich beinhaltet einen retrograden Bereich darin unter der Oberfläche des Substrats. Der retrograde Bereich weist eine Störstellenkonzentration auf, die höher als eine Störstellenkonzentration eines Teils des Driftbereichs benachbart zu der Oberfläche des Substrats ist. Ein Body-Bereich eines zweiten Leitfähigkeitstyps ist in dem Substrat benachbart zu der Oberfläche desselben zwischen dem Driftbereich und dem Sourcebereich vorgesehen und ist so konfiguriert, dass ein Kanalbereich zwischen dem Sourcebereich und dem Driftbereich bereitgestellt wird. Eine Gateelektrode ist auf dem Kanalbereich vorgesehen.

Gemäß einer weiteren Ausführungsform der Erfindung beinhaltet ein Metall-Oxid-Halbleiter(MOS)-Transistor ein Halbleitersubstrat mit einem Sourcebereich und einem Drainbereich benachbart zu einer Oberfläche des Substrats und einem Driftbereich zwischen dem Sourcebereich und dem Drainbereich. Der Driftbereich beinhaltet einen retrograden Bereich unter der Oberfläche des Substrats. Der retrograde Bereich weist eine Störstellenkonzentrationsverteilung derart auf, dass eine Störstellenkonzentration des retrograden Bereichs relativ zu jener von benachbarten Teilen des Driftbereichs zunimmt.

Gemäß einer Ausführungsform der Erfindung umfasst ein Verfahren zur Herstellung eines Metall-Oxid-Halbleiter(MOS)-Transistors das Bilden eines Sourcebereichs und eines Drainbereichs in einem Halbleitersubstrat benachbart zu einer Oberfläche desselben und das Bilden eines Driftbereichs in dem Halbleitersubstrat. Der Driftbereich weist eine Störstellenkonzentrationsverteilung derart auf, dass eine Spitzenwertstörstellenkonzentration des Driftbereichs von der Oberfläche des Substrats weg verschoben ist.

In einer entsprechenden Ausführungsform umfasst das Bilden des Driftbereichs das Bilden eines retrograden Bereichs unter der Oberfläche des Substrats und um einen vorgegebenen Abstand davon separiert. Der retrograde Bereich weist eine Störstellenkonzentration auf, die höher als eine Störstellenkonzentration eines Teils des Driftbereichs benachbart zu der Oberfläche des Substrats ist. Die Spitzenwertstörstellenkonzentration des Driftbereichs ist in einem Teil des retrograden Bereichs vorgesehen. Zum Beispiel kann eine Störstellenkonzentration des Driftbereichs zwischen einem Teil des Driftbereichs benachbart zu der Oberfläche des Substrats und dem retrograden Bereich abnehmen. Außerdem kann eine Störstellenkonzentration des Driftbereichs zwischen dem retrograden Bereich und einer den Source- und Drainbereichen gegenüberliegenden Oberfläche des Substrats abnehmen.

In einer weiteren Ausführungsform wird ein Body-Bereich benachbart zu dem Driftbereich und benachbart zu der Oberfläche des Substrats gebildet. Zum Beispiel kann der Driftbereich einen ersten Leitfähigkeitstyp aufweisen, und der Body-Bereich kann durch Implantieren von Störstellenionen eines zweiten Leitfähigkeitstyps in das Substrat gebildet werden. Der retrograde Bereich kann so gebildet werden, dass er von dem Body-Bereich separiert ist.

In einer entsprechenden Ausführungsform werden zur Bildung des Driftbereichs Störstellenionen eines ersten Leitfähigkeitstyps mit einer ersten Implantationsenergie in das Substrat implantiert, um eine anfängliche Störstellenkonzentrationsverteilung bereitzustellen. Die anfängliche Störstellenkonzentrationsverteilung weist eine Spitzenwertstörstellenkonzentration benachbart zu der Oberfläche des Substrats auf. Störstellenionen des ersten Leitfähigkeitstyps werden mit einer zweiten Implantationsenergie, die höher als die erste Implantationsenergie ist, in das Substrat implantiert, um die Störstellenkonzentrationsverteilung so bereitzustellen, dass die Spitzenwertstörstellenkonzentration von der Oberfläche des Substrats weg verschoben ist. Zum Beispiel können die Störstellenionen mit der zweiten Implantationsenergie mit einer Dosis von etwa 2 × 1011Ionen/cm2 bis etwa 2 × 1012Ionen/cm2 implantiert werden. Außerdem können die Störstellenionen unter Verwendung einer Implantationsenergie von etwa 2000keV bis etwa 7000keV implantiert werden.

Gemäß der Erfindung können durch Bilden eines retrograden Bereichs, der eine hohe Dichte aufweist und in dem Driftbereich vergraben ist, die Stromcharakteristika, die Durchbruchspannungscharakteristika und/oder die SOA-Charakteristika verbessert werden.

Vorteilhafte Ausführungsformen der Erfindung werden nachfolgend beschrieben und sind in den Zeichnungen gezeigt, die außerdem die vorstehend zum leichteren Verständnis der Erfindung erläuterte herkömmliche Ausführungsform zeigen. Hierbei zeigen:

1 eine Querschnittansicht eines herkömmlichen LDMOS-Transistors,

2 eine graphische Darstellung, die ein Dichteprofil eines Driftbereichs des in 1 dargestellten herkömmlichen LDMOS-Transistors veranschaulicht,

3 eine Schnittansicht eines LDMOS-Transistors gemäß der Erfindung,

4 eine graphische Darstellung, die ein Dichteprofil eines Driftbereichs des LDMOS-Transistors von 3 veranschaulicht,

5 bis 9 Querschnittansichten, die ein Verfahren zur Herstellung eines LDMOS-Transistors gemäß der Erfindung veranschaulichen, und

10 eine graphische Darstellung, welche Id-Vd-Charakteristika von herkömmlichen LDMOS-Transistoren und LDMOS-Transistoren gemäß der Erfindung darstellen.

Im Folgenden wird die Erfindung unter Bezugnahme auf die begleitenden 3 bis 10 vollständiger beschrieben, in denen Ausführungsformen der Erfindung gezeigt sind. Gleiche Bezugszeichen beziehen sich überall auf gleiche Elemente. Es versteht sich, dass wenn ein Element oder eine Schicht als "auf', "benachbart zu", "verbunden mit" oder "gekoppelt mit" einem anderen Element oder einer anderen Schicht bezeichnet wird, diese/dieses direkt auf, benachbart zu, verbunden oder gekoppelt mit dem anderen Element oder der anderen Schicht sein kann oder zwischenliegende Elemente oder Schichten vorhanden sein können. Im Gegensatz dazu sind keine zwischenliegenden Elemente oder Schichten vorhanden, wenn ein Element als "direkt auf", direkt benachbart zu", "direkt verbunden mit" oder "direkt gekoppelt mit" einem anderen Element oder einer anderen Schicht bezeichnet wird.

Hierin sind Ausführungsformen der Erfindung unter Bezugnahme auf Querschnittdarstellungen beschrieben, die schematische Darstellungen idealisierter Ausführungsformen (und von Zwischenstrukturen) der Erfindung sind. Als solches sind Variationen von den Formen der Darstellungen als ein Ergebnis zum Beispiel von Fertigungstechniken und/oder Fertigungstoleranzen zu erwarten. Somit sollten Ausführungsformen der Erfindung nicht als beschränkt auf die speziellen Formen von Bereichen aufgefasst werden, die hierin dargestellt sind, sondern dahingehend, dass sie auch Abweichungen der Formen beinhalten, die zum Beispiel aus der Herstellung resultieren. Zum Beispiel weist ein implantierter Bereich, der als Rechteck dargestellt ist, typischerweise abgerundete oder gekrümmte Teile und/oder einen Gradienten der Implantationskonzentration an seinen Kanten statt einer binärer Änderung vom implantierten zum nicht-implantierten Bereich auf. In ähnlicher Weise kann ein vergrabener Bereich, der durch eine Implantation gebildet wird, in einer gewissen Implantation in dem Bereich zwischen dem vergrabenen Bereich und der Oberfläche resultieren, durch den hindurch die Implantation stattfindet. Somit sind die in den Figuren dargestellten Bereiche schematischer Natur und ihre Formen sind nicht dazu gedacht, die tatsächliche Form eines Bereichs eines Bauelements darzustellen, und sind nicht dazu gedacht, den Umfang der Erfindung zu beschränken.

3 ist eine Querschnittansicht eines LDMOS-Transistors gemäß einer Ausführungsform der Erfindung. Der LDMOS-Transistor kann auf einem einkristallinen Substrat oder einem Halbleiter-auf-Isolator(SOI)-Substrat gebildet sein. Wie in 3 gezeigt, ist der LDMOS-Transistor in diesem Beispiel auf einem SOI-Substrat gebildet.

Nunmehr bezugnehmend auf 3 beinhaltet der LDMOS-Transistor ein Halbleitersubstrat 301 eines zweiten Leitfähigkeitstyps (z.B. p-leitend). Außerdem ist eine vergrabene isolierende Schicht 303, wie eine vergrabene Oxidschicht, unter einer Oberfläche des Halbleitersubstrats 301 vorgesehen. Ein Driftbereich 305 eines ersten Leitfähigkeitstyps (z.B. n-leitend) ist an einer Oberseite der vergrabenen isolierenden Schicht 303 vorgesehen. Der Driftbereich 305 kann zum Beispiel mit Phosphorionen implantiert sein. Ein retrograder Bereich 321 des ersten Leitfähigkeitstyps ist in dem Driftbereich 305 ausgebildet, und ein Drainbereich 309 ist an einem Oberflächenteil des Driftbereichs 305 vorgesehen. Der retrograde Bereich 321 kann eine Störstellenkonzentration aufweisen, die höher als eine Störstellenkonzentration eines Teils des Driftbereichs 305 benachbart zu der Oberfläche des Substrats 301 ist. Ein Body-Bereich 307 des zweiten Leitfähigkeitstyps ist benachbart zu dem Driftbereich 305 vorgesehen, um eine Kontaktebene/einen Kontaktbereich bereitzustellen. Ein n+-Sourcebereich 313 ist in dem Body-Bereich 307 vorgesehen, und ein p+-Sourcekontaktbereich 311 ist benachbart zu dem n+-Sourcebereich 313 in dem Body-Bereich 307 vorgesehen. Eine Gateelektrode 315 ist außerdem auf dem Halbleitersubstrat 301 vorgesehen, das eine Gateisolationsschicht 317 zwischen der Gateelektrode 315 und dem Body-Bereich 307 beinhaltet.

Ein Kanalbereich ist an einer Oberfläche des Body-Bereichs 307 zwischen dem Sourcebereich 313 und der Kontaktebene vorgesehen, wo der Body-Bereich 307 den Driftbereich 305 kontaktiert, wenn eine geeignete Vorspannung an die Gateelektrode 309 angelegt wird. Des Weiteren kann eine Feldisolationsschicht 319, wie eine Feldoxidschicht, so vorgesehen sein, dass sie eine Seitenwand des Drainbereichs 309 an einer Oberfläche des Driftbereichs 305 zwischen dem Drainbereich 309und der Kontaktebene kontaktiert. Die Gateelektrode 315 kann die Feldisolationsschicht 318 teilweise bedecken.

4 ist eine graphische Darstellung, welche die Störstellenkonzentrationsverteilung des Driftbereichs 305 zwischen der Feldisolationsschicht 319 und der vergrabenen isolierenden Schicht 303 in dem in 3 dargestellten LDMOS-Transistor veranschaulicht. Nunmehr bezugnehmend auf 4 nimmt die Konzentrationsdichte graduell von der Oberfläche des Driftbereichs 305 benachbart zu der Feldisolationsschicht 319 (z.B. einer Feldoxidschicht) weg ab, nimmt auf einen Spitzenwert bei einer bestimmten Tiefe um den retrograden Bereich 321 herum zu und nimmt in Richtung der vergrabenen isolierenden Schicht 303 (z.B. einer vergrabenen Oxidschicht) wieder ab.

Der retrograde Bereich 321 kann eine vorgegebene Länge beinhalten und/oder sich in einer vorgegebenen Tiefe von der Oberfläche des Driftbereichs 305 befinden, zum Beispiel um einen Stromflusspfad mit geringerem Widerstand als jenem an der Oberfläche des Driftbereichs 305 bereitzustellen. Gemäß den Ausführungsformen der vorliegenden Erfindung, die in 3 dargestellt sind, kann der retrograde Bereich 321 in einem Teil des Driftbereichs 305 vorgesehen sein, der sich unter und/oder unterhalb des Drainbereichs 309 relativ zu dem Substrat 301 befindet. Außerdem kann sich eine Seite des retrograden Bereichs 321 lateral so erstrecken, dass sie zu einer Kante des Drainbereichs 309 ausgerichtet ist. Die andere Seite des retrograden Bereichs 321 kann in einem vorgegebenen Abstand von dem Body-Bereich 307 angeordnet sein. Der Drainbereich 309 kann zum Beispiel etwa 0,5&mgr;m dick sein, und die Spitzenwertkonzentration (d.h. ein Punkt maximaler Störstellenkonzentration) des retrograden Bereichs 321 kann in einer Tiefe von etwa 1&mgr;m bis 3&mgr;m von der Oberseite des Halbleitersubstrats 301 ausgebildet sein.

In der in 4 gezeigten Konzentrationsverteilung kann die Störstellenkonzentration des Driftbereichs 305 von der Oberfläche des Halbleitersubstrats 301 in Richtung des unteren Teils des Driftbereichs 305 abnehmen, da n-leitende Störstellenionen, wie Phosphorionen, in die Oberfläche des Halbleitersubstrats 301 implantiert werden und dann diffundieren können, um den Driftbereich 305 zu bilden. Außerdem kann der retrograde Bereich 321 mit einer Implantationsenergie ionenimplantiert werden, die ausreichend ist, um eine Spitzenwertstörstellenkonzentration in einer vorgegebenen Tiefe von der Oberfläche des Halbleitersubstrats 301 bereitzustellen. Bei Störstellendichten, die geringer als der Spitzenwert sind, können andere Teile des retrograden Bereichs 321 ebenfalls Störstellenkonzentrationen beinhalten, die höher als die Störstellenkonzentration an der Oberfläche des Halbleitersubstrats 301 sind.

Wenn die Konzentrationsverteilungsprofile einiger Ausführungsformen der vorliegenden Erfindung, wie in 3 gezeigt, mit jenem eines herkömmlichen n-leitenden Driftbereichs, wie in 1 gezeigt, verglichen werden, fließt der Strom in dem herkömmlichen Bauelement im Allgemeinen von der Source 113 zu der Drain 109 benachbart zu einem Oberflächenbereich des Driftbereichs 105, während der Strom in dem Bauelement von 3 von dem Oberflächenbereich des Driftbereichs 305 zu dem retrograden Bereich 321 mit höherer Störstellenkonzentration in einer vorgegebenen Tiefe von der Oberfläche des Driftbereichs 305 fließt. Derart kann die Konzentration des elektrischen Feldes, das an einen Übergang des Drainbereichs 309 und die Oberfläche des Driftbereichs 305 angelegt wird, zu anderen Teilen des Drainbereichs 309 verteilt werden. Spezieller wird das elektrische Feld, das in einem herkömmlichen Bauelement auf einen Teil einer Seitenwand des Drainbereichs 309 konzentriert gewesen sein kann, aufgrund des Einflusses des retrograden Bereichs 321 gemäß der Erfindung entlang der Seitenwand und einem Boden des Drainbereichs 309 verteilt, wodurch die Durchbruchspannungscharakteristika verbessert werden können. Das elektrische Feld kann verteilt werden, da Strom dazu tendiert, durch Bereiche mit geringerem Widerstand zu fließen, wie den retrograden Bereich 321.

Nunmehr werden unter Bezugnahme auf die 5 bis 9 Verfahren zur Herstellung der LDMOS-Transistoren gemäß der Erfindung beschrieben. Nunmehr bezugnehmend auf 5 beinhaltet ein Silicium-auf-Isolator(SOI)-Substrat eine dreischichtige Struktur, in der eine Halbleiterschicht 305a aus einer einkristallinen Siliciumschicht mit einem aktiven Bereich darin zusammengesetzt ist. Die Halbleiterschicht 305a wird auf einer Oberseite einer vergrabenen isolierenden Schicht 303 gebildet, die zum Beispiel aus einer vergrabenen Oxid(BOX)-Schicht besteht, und wird auf einem Halbleitersubstrat 301 angeordnet, das zum Beispiel aus Silicium besteht. Die Halbleiterschicht 305a stellt eine aktive Schicht für einen Transistor bereit. Eine derartige aktive Schicht kann durch Verarbeitung eines typischen Wafers gebondet werden oder kann epitaxial aufgewachsen werden. Es können auch andere SOI-Techniken verwendet werden. Ein Bauelement, das unter Verwendung des SOI-Substrats mit der vorstehenden Struktur hergestellt wird, kann durch relativ geringe Substratvorspannungseffekte und eine Steuerung des Kurzkanaleffekts charakterisiert werden. Außerdem stellt das SOI-Substrat eine isolierende Struktur bereit, da eine parasitäre Kapazität (wie eine Übergangskapazität und/oder eine Zwischenverbindungskapazität) im Vergleich mit einem herkömmlichen Volumensiliciumbauelement reduziert sein kann. Diese Charakteristika können zum Erreichen eines niedrigen Leistungsverbrauchs und einer hohen Leistungsfähigkeit in integrierten Schaltkreisen/Bauelementen effektiv sein. In den Ausführungsformen der 5 bis 9 kann die aktive Schicht epitaxial aufgewachsen werden.

Bezugnehmend auf 6 werden Störstellenionen in die Halbleiterschicht 305a implantiert, um einen Driftbereich 305 und einen Body-Bereich 307 zu bilden. Spezieller können n-leitende Störstellenionen, wie Phosphorionen, mit einer Dosis von etwa 2 × 1012Ionen/cm2 in die Oberseite der Halbleiterschicht 305a implantiert werden, und eine Störstellendiffusion kann bei einer vorgegebenen Temperatur während einer vorgegebenen Zeit, zum Beispiel bei etwa 1100°C bis 1200°C während etwa 7 Stunden bis 9 Stunden, durchgeführt werden, um den Driftbereich 305 zu bilden. Der Driftbereich 305 kann durch Diffundieren der Störstellenionen gebildet werden, so dass sie eine Oberseite der vergrabenen isolierenden Schicht 303 erreichen und sich der Driftbereich 305 von der Oberseite des Driftbereichs 305 bis zu einer Oberseite der vergrabenen isolierenden Schicht 303 erstreckt. Außerdem kann eine vorgegebene Ionenimplantationsmaske (nicht gezeigt) verwendet werden, um mit einer vorgegebenen Dosismenge selektiv p-leitende Störstellenionen, wie Borionen (B-Ionen), zu implantieren, um den Body-Bereich 307 zu bilden, der eine Kontaktebene/einen Übergang zu dem Driftbereich 305 aufweist. Der p-leitende Body-Bereich 307 kann teilweise als ein Kanalbereich des LDMOS wirken, der später beschrieben wird.

Bezugnehmend auf 7 wird ein retrograder Bereich 321 in einem vorgegebenen Teil des Driftbereichs 305 gebildet. Der retrograde Bereich 321 kann durch Implantieren von Phosphorionen zum Beispiel mit einer Dosismenge von etwa 5 × 1011Ionen/cm2 bis etwa 2 × 1012Ionen/cm2 und einer Implantationsenergie von etwa 2000keV bis 7000keV unter Verwendung einer Ionenimplantationsmaske (nicht gezeigt) gebildet werden, die durch Photolithographie gebildet wird. In einigen Ausführungsformen kann die Ionenimplantationsenergie zum Beispiel etwa 4000keV bis etwa 5000keV betragen, und die Dosis der Störstellenionen kann etwa 1 × 1012Ionen/cm2 sein. Der retrograde Bereich 321 kann unter Verwendung einer Position eines Spitzenwerts der Störstellendichte als Bezug so gebildet werden, dass er eine Tiefe von etwa 1&mgr;m bis 3&mgr;m aufweist. Der retrograde Bereich 321 kann zum Beispiel so gebildet werden, dass er in einem LDMOS-Bauelement der 100V-Klasse eine Tiefe von etwa 1&mgr;m bis 2&mgr;m und/oder in einem 200V-LDMOS-Bauelement etwa 2&mgr;m bis 3&mgr;m aufweist.

Der retrograde Bereich 321 kann so bereitgestellt werden, dass er sich in dem Driftbereich 305 erstreckt. Spezieller kann der retrograde Bereich 321 ein Ende aufweisen, das von dem p-leitenden Body-Bereich 307 um einen vorgegebenen Abstand in einer lateralen Richtung separiert ist, und kann unter einem unteren Teil einer Feldisolationsschicht 319 (die in einer Oberseite des Driftbereichs 305 gebildet wird) in einem vorgegebenen Abstand angeordnet sein. Außerdem kann sich das andere Ende des retrograden Bereichs 301 so erstrecken, dass es zu einer Kante eines Drainbereichs 309 justiert ist. Derart kann der retrograde Bereich 321 in der vertikalen Richtung unter einem unteren Teil des Drainbereichs 309 angeordnet sein.

Bezugnehmend auf 8 wird die Feldisolationsschicht 319 (die zum Beispiel aus einer Feldoxidschicht besteht) unter Verwendung einer Technik zur lokalen Oxidation von Silicium (LOCOS) gebildet. Wie in 8 dargestellt, kann die Feldisolationsschicht 319 in einer Oberseite des Driftbereichs 305 und über dem retrograden Bereich 321 gebildet werden und kann um einen vorgegebenen Abstand von dem Body-Bereich 307 separiert sein.

Bezugnehmend auf 9 wird eine Gateelektrode 315 gebildet. Spezieller kann ein Gateisolationsmaterial, wie Siliciumoxid, und ein Gateelektrodenmaterial, wie Polysilicium, auf einer Oberfläche des Halbleitersubstrats 301 aufgebracht werden, wo die Feldisolationsschicht 319 gebildet ist, und Photolithographie kann zur Bildung einer Gatestruktur verwendet werden, die eine Gateisolationsschicht 317 und die Gateelektrode 315 beinhaltet. Wie in 9 gezeigt, kann sich ein erstes Ende der Gateelektrode 315 auf eine Oberfläche des Body-Bereichs 307erstrecken, und ein zweites Ende kann sich auf die Feldisolationsschicht 319 erstrecken.

Wieder bezugnehmend auf 3 werden unter Verwendung der Gateelektrode 315 und der Feldisolationsschicht 319 als Ionenimplantationsmasken n+-leitende Störstellenionen in die freiliegenden Teile des Body-Bereichs 307 und den Driftbereich 305 implantiert, wodurch der Sourcebereich 313 und der Drainbereich 309 mit einer vorgegebenen Tiefe von zum Beispiel etwa 0,5&mgr;m gebildet werden. Der Sourcekontaktbereich 311 kann durch Implementieren von p+-Störstellenionen benachbart zum Sourcebereich 313 gebildet werden. Ein Kanalbereich kann in dem Body-Bereich 307 zwischen dem Sourcebereich 313 und dem Driftbereich 305 bei Anlegen einer geeigneten Spannung an die Gateelektrode 315 gebildet werden.

10 ist eine graphische Darstellung, welche die Charakteristika der Drainspannung Vd in Abhängigkeit vom Drainstrom Id bezüglich des LDMOS-Transistors gemäß einigen Ausführungsformen der vorliegenden Erfindung, die in 3 dargestellt sind, und des in 1 dargestellten herkömmlichen LDMOS-Transistors zeigt. In 10 bezeichnen die gestrichelten Linien Vd-Id-Charakteristika des herkömmlichen LDMOS-Transistors, und die durchgezogenen Linien bezeichnen die Vd-Id-Charakteristika des LDMOS-Transistors gemäß einigen Ausführungsformen der vorliegenden Erfindung. Die Resultate wurden bei Gatespannungen von 2V, 3V, 4V und 5V erhalten.

Wie in 10 gezeigt, betragen die Durchbruchspannungen BV des herkömmlichen LDMOS-Transistors und des LDMOS-Transistors gemäß einigen Ausführungsformen der vorliegenden Erfindung beide 200V. In dem herkömmlichen LDMOS-Transistor ist die Ein-Durchbruchspannung (on-BV) jedoch geringer als etwa 180V, wenn die Gatespannung höher als etwa 2V ist, und die Ein-Durchbruchspannung ist auf etwa 135V verringert, wenn die Gatespannung etwa 5V erreicht. Gemäß einigen Ausführungsformen der vorliegenden Erfindung ist die Ein-Durchbruchspannung nicht verringert, bis die Gatespannung etwa 4V erreicht, ist jedoch auf etwa 170V verringert, wenn die Gatespannung etwa 5V beträgt, was beträchtlich höher als die Ein-Durchbruchspannung (135V) der herkömmlichen Technik ist. Des Weiteren ist ein Sättigungsstrom des LDMOS-Transistors gemäß einigen Ausführungsformen der vorliegenden Erfindung höher als jene des herkömmlichen LDMOS-Transistors, wenn die Gatespannung etwa 5V beträgt.

Somit kann gemäß der Erfindung ein Stromflusspfad an der Oberfläche eines Driftbereichs in einem LDMOS-Transistor aufgrund eines in dem Driftbereich gebildeten retrograden Bereichs mit hoher Störstellendichte verteilt werden. Derart kann ein Strompfad zwischen dem Source- und dem Drainbereich von der Oberfläche des Driftbereichs benachbart zu der Gateelektrode verschoben sein. Demgemäß können die Stromcharakteristika und/oder Durchbruchspannungscharakteristika des LDMOS-Transistors gesteigert sein, und SOA-Charakteristika des LDMOS-Transistors können ohne Vergrößern einer Länge des Driftbereichs verbessert sein.


Anspruch[de]
Metall-Oxid-Halbleiter(MOS)-Transistor mit

– einem Halbleitersubstrat (301), das einen Sourcebereich (313) und einen Drainbereich (309) benachbart zu einer Oberfläche des Substrats und einen Driftbereich zwischen dem Sourcebereich und dem Drainbereich beinhaltet,

dadurch gekennzeichnet, dass

– der Driftbereich (305) eine Störstellenkonzentrationsverteilung derart aufweist, dass eine Spitzenwertstörstellenkonzentration des Driftbereichs von der Oberfläche des Substrats weg verschoben ist und/oder

– der Driftbereich (305) einen retrograden Bereich (321) unter der Oberfläche des Substrats mit einer Störstellenkonzentrationsverteilung beinhaltet, die im Tiefenprofil ein lokales Maximum zeigt.
MOS-Transistor nach Anspruch 1, wobei der retrograde Bereich um einen vorgegebenen Abstand von der Oberfläche des Substrats separiert ist und die Spitzenwertstörstellenkonzentration des Driftbereichs beinhaltet. MOS-Transistor nach Anspruch 1 oder 2, wobei die Störstellenkonzentration des Driftbereichs in einem Teil des Driftbereichs benachbart zu der Oberfläche des Substrats mit zunehmendem Abstand von der Oberfläche des Substrats abnimmt. MOS-Transistor nach einem der Ansprüche 1 bis 3, wobei die Störstellenkonzentrationsverteilung des Driftbereichs im Tiefenprofil in einem Teil zwischen dem retrograden Bereich und der Oberfläche des Substrats, die dem Source- und dem Drainbereich gegenüberliegt, ein lokales Minimum zeigt. MOS-Transistor nach einem der Ansprüche 2 bis 4, wobei der Teil des retrograden Bereichs mit der Spitzenwertstörstellenkonzentration um einen Abstand von etwa 1&mgr;m bis etwa 3&mgr;m von der Oberfläche des Substrats weg verschoben ist. MOS-Transistor nach einem der Ansprüche 1 bis 5, wobei sich der retrograde Bereich lateral in einem vorgegebenen Abstand unterhalb der Oberfläche des Substrats und unter dem Drainbereich erstreckt. MOS-Transistor nach Anspruch 6, wobei eine Kante des retrograden Bereichs zu einer Kante des Drainbereichs ausgerichtet ist. MOS-Transistor nach einem der Ansprüche 1 bis 7, wobei das Halbleitersubstrat des Weiteren einen Body-Bereich (307) benachbart zu der Oberfläche des Substrats zwischen dem Driftbereich und dem Sourcebereich beinhaltet, wobei der retrograde Bereich von dem Body-Bereich separiert ist. MOS-Transistor nach Anspruch 8, wobei der Sourcebereich, der Drainbereich und der Driftbereich einen ersten Leitfähigkeitstyp beinhalten und wobei der Body-Bereich einen zweiten Leitfähigkeitstyp beinhaltet. MOS-Transistor nach einem der Ansprüche 1 bis 9, der des Weiteren eine Feldisolationsschicht (319) auf der Oberfläche des Substrats benachbart zu dem Driftbereich und zwischen dem Sourcebereich und dem Drainbereich beinhaltet, wobei sich der retrograde Bereich lateral in einem vorgegebenen Abstand unterhalb der Oberfläche des Substrats und unter dem Drainbereich und der Feldisolationsschicht erstreckt. MOS-Transistor nach einem der Ansprüche 1 bis 10, der des Weiteren beinhaltet:

– eine Gateisolationsschicht (317) auf der Oberfläche des Substrats benachbart zu dem Driftbereich und zwischen dem Sourcebereich und dem Drainbereich und

– eine Gateelektrode (309) auf der Gateisolationsschicht.
MOS-Transistor nach einem der Ansprüche 1 bis 11, wobei das Substrat ein Halbleiter-auf-Isolator(SOI)-Substrat mit einer vergrabenen isolierenden Schicht unter einer Oberfläche des Substrats ist, die dem Sourcebereich und dem Drainbereich gegenüberliegt. MOS-Transistor nach Anspruch 11 oder 12, wobei der Body-Bereich so konfiguriert ist, dass ein Kanalbereich zwischen dem Sourcebereich und dem Driftbereich unterhalb der Gateelektrode bereitgestellt wird. Verfahren zur Herstellung eines Metall-Oxid-Halbleiter(MOS)-Transistors, das die folgenden Schritte umfasst:

– Bilden eines Sourcebereichs (313) und eines Drainbereichs (309) in einem Halbleitersubstrat (301) benachbart zu einer Oberfläche desselben und

– Bilden eines Driftbereichs (305) in dem Halbleitersubstrat mit einer Störstellenkonzentrationsverteilung derart, dass eine Spitzenwertstörstellenkonzentration des Driftbereichs von der Oberfläche des Substrats weg verschoben ist, und/oder derart, dass der Driftbereich (305) einen retrograden Bereich (321) unterhalb der Oberfläche des Substrats mit einer Störstellenkonzentrationsverteilung beinhaltet, die im Tiefenprofil ein lokales Maximum zeigt.
Verfahren nach Anspruch 14, wobei das Bilden des Driftbereichs das Bilden eines retrograden Bereichs unterhalb der Oberfläche des Substrats und um einen vorgegebenen Abstand davon separiert umfasst, wobei der retrograde Bereich eine Störstellenkonzentration aufweist, die höher als eine Störstellenkonzentration eines Teils des Driftbereichs benachbart zu der Oberfläche des Substrats ist, und wobei die Spitzenwertstörstellenkonzentration des Driftbereichs in einem Teil des retrograden Bereichs bereitgestellt wird. Verfahren nach Anspruch 14 oder 15, wobei eine Störstellenkonzentration des Driftbereichs in einem Teil des Driftbereichs zwischen der Oberfläche des Substrats und dem retrograden Bereich mit zunehmendem Abstand von der Oberfläche des Substrats abnimmt. Verfahren nach Anspruch 16, wobei eine Störstellenkonzentration des Driftbereichs ein Tiefenprofil mit lokalem Minimum in einem Teil zwischen dem retrograden Bereich und der Oberfläche des Substrats zeigt, die dem Source- und dem Drainbereich gegenüberliegt. Verfahren nach einem der Ansprüche 14 bis 17, wobei der retrograde Bereich derart gebildet wird, dass der Teil des retrograden Bereichs mit der Spitzenwertstörstellenkonzentration um einen Abstand von etwa 1&mgr;m bis etwa 3&mgr;m von der Oberfläche des Substrats weg verschoben ist. Verfahren nach einem der Ansprüche 14 bis 18, wobei der retrograde Bereich so gebildet ist, dass er sich lateral in dem vorgegebenen Abstand unterhalb der Oberfläche des Substrats und unter dem Drainbereich erstreckt. Verfahren nach einem der Ansprüche 14 bis 19, wobei der retrograde Bereich derart gebildet wird, dass eine Kante des retrograden Bereichs zu einer Kante des Drainbereichs ausgerichtet ist. Verfahren nach einem der Ansprüche 14 bis 20, das des Weiteren das Bilden einer Feldisolationsschicht auf der Oberfläche des Substrats benachbart zu dem Driftbereich und zwischen dem Sourcebereich und dem Drainbereich umfasst, wobei sich der retrograde Bereich lateral in einem vorgegebenen Abstand unterhalb der Oberfläche des Substrats und unter dem Drainbereich und der Feldisolationsschicht erstreckt. Verfahren nach einem der Ansprüche 14 bis 21, das des Weiteren das Bilden eines Body-Bereichs benachbart zu dem Driftbereich und benachbart zu der Oberfläche des Substrats umfasst, wobei der retrograde Bereich so gebildet wird, dass er von dem Body-Bereich separiert ist. Verfahren nach Anspruch 22, wobei der Driftbereich einen ersten Leitfähigkeitstyp beinhaltet und wobei das Bilden des Body-Bereichs das Implantieren von Störstellenionen des zweiten Leitfähigkeitstyps in das Substrat umfasst. Verfahren nach einem der Ansprüche 14 bis 23, wobei das Bilden des Driftbereichs umfasst:

– Implantieren von Störstellenionen eines ersten Leitfähigkeitstyps mit einer ersten Implantationsenergie in das Substrat, um eine anfängliche Störstellenkonzentrationsverteilung bereitzustellen, und

– Implantieren von Störstellenionen des ersten Leitfähigkeitstyps in das Substrat mit einer zweiten Implantationsenergie, die größer als die erste Implantationsenergie ist, um die Störstellenkonzentrationsverteilung mit der von der Oberfläche des Substrats weg verschobenen Spitzenwertstörstellenkonzentration bereitzustellen.
Verfahren nach Anspruch 24, wobei die anfängliche Störstellenkonzentrationsvereilung eine Spitzenwertstörstellenkonzentration benachbart zu der Oberfläche des Substrats aufweist. Verfahren nach Anspruch 24 oder 25, wobei das Implantieren der Störstellenionen mit der zweiten Implantationsenergie das Implantieren der Störstellenionen unter Verwendung einer Implantationsenergie von etwa 2000keV bis etwa 7000keV beinhaltet. Verfahren nach einem der Ansprüche 24 bis 26, wobei die Störstellenionen mit der zweiten Implantationsenergie mit einer Dosis von etwa 5 × 1011Ionen/cm2 bis etwa 2 × 1012Ionen/cm2 implantiert werden. Verfahren nach einem der Ansprüche 14 bis 27, das des Weiteren umfasst:

– Bilden einer Gateisolationsschicht auf der Oberfläche des Substrats benachbart zu dem Driftbereich und zwischen dem Sourcebereich und dem Drainbereich und

– Bilden einer Gateelektrode auf der Gateisolationsschicht.
Verfahren nach einem der Ansprüche 14 bis 28, das des Weiteren umfasst:

– Bilden einer vergrabenen isolierenden Schicht und

– Bilden eines Teils des Halbleitersubstrats auf der vergrabenen isolierenden Schicht, um ein Halbleiter-auf-Isolator(SOI)-Substrat zu definieren.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com