PatentDe  


Dokumentenidentifikation DE102006053927A1 31.05.2007
Titel Halbleiter-Bauteil und ein Verfahren zu seiner Herstellung
Anmelder Dongbu Electronics Co.,Ltd., Seoul, KR
Erfinder Hong, Ji Ho, Suwon, Gyeonggi, KR
Vertreter Mitscherlich & Partner, Patent- und Rechtsanwälte, 80331 München
DE-Anmeldedatum 15.11.2006
DE-Aktenzeichen 102006053927
Offenlegungstag 31.05.2007
Veröffentlichungstag im Patentblatt 31.05.2007
IPC-Hauptklasse H01L 23/522(2006.01)A, F, I, 20070306, B, H, DE
IPC-Nebenklasse H01L 21/768(2006.01)A, L, I, 20070306, B, H, DE   
Zusammenfassung Halbleiter-Bauteil, umfassend: ein Halbleiter-Substrat, welches einen Source/Drain-Bereich aufweist, eine auf dem Halbleiter-Substrat ausgebildete Gate-Elektrode, eine erste inter-metallische dielektrische Schicht, welche auf dem Halbleiter-Substrat ausgebildet ist und eine erste Damaszener-Struktur aufweist, eine auf der Damaszener-Struktur ausgebildete erste Barriere-Schicht, eine auf der ersten Barriere-Schicht ausgebildete erste Metall-Leitung und eine in der ersten Damaszener-Struktur ausgebildete erste metallische Abdeck-Schicht.

Beschreibung[de]
Bereich der Erfindung

Die vorliegende Erfindung betrifft ein Halbleiter-Bauteil und ein Verfahren zu seiner Herstellung.

Beschreibung des Standes der Technik

Allgemein verbindet eine metallische Verbindung eines Halbleiter-Bauteils in einem Halbleiter-Substrat ausgebildete Schaltungen miteinander mittels elektrischer Verbindung und Kontaktpunkt-Verbindung zwischen Halbleiter-Bauteilen unter Verwendung einer metallischen Dünnschicht, welche Aluminium, Aluminium-Legierungen und Kupfer enthält.

Um einen Kontaktpunkt mit einer Elektrode zu verbinden, welche voneinander mittels einer Isolier-Schicht, wie einer Oxid-Schicht, isoliert sind, wird mittels selektiven Ätzens der Isolier-Schicht zuerst ein Kontakt-Loch ausgebildet, und dann wird zum Füllen des Kontakt-Loches unter Verwendung von Barrieremetall oder Wolfram ein metallischer Verschluss ausgebildet.

Dann wird nach Ausbilden einer metallischen Dünnschicht auf der resultierenden Struktur die metallische Dünnschicht strukturiert, wodurch die metallische Verbindung zum Verbinden des Kontaktpunkts mit der Elektrode gebildet wird.

Um die metallische Verbindung zu strukturieren, wird hauptsächlich ein Photolithographie-Prozess verwendet. Allerdings wird das kritische Maß ("critical dimension", CD) der metallischen Verbindung allmählich verkleinert, da das Halbleiter-Bauteil in einer Mikro-Größe hergestellt wird, so dass es schwierig ist, die Mikro-Struktur der metallischen Verbindung mittels des Photolithographie-Prozesses zu bilden.

Aus diesem Grund wurde ein Damaszener-Prozess vorgeschlagen, um auf einfache Weise die metallische Verbindung zu bilden, welche die Mikro-Struktur aufweist.

Eine mittels eines solchen Damaszener-Prozesses ausgebildete metallische Verbindung hat eine Mehrfach-Schicht-Struktur. Im Falle der metallischen Mehrfach-Schicht-Verbindung, welche Kupfer enthält, wird eine Barriere-Schicht, welche SiN und SiCN enthält, auf der gesamten (Ober)fläche einer niedrigeren metallischen Kupfer-Verbindung und einer niedrigeren inter-metallischen dielektrischen (IMD) Schicht ausgebildet, um das Diffundieren einer niedrigeren metallischen Kupfer-Verbindung in eine obere IMD-Schicht, welche die obere metallische Kupfer-Verbindung umgibt, zu verhindern.

Allerdings weist das herkömmliche Verfahren zum Herstellen eines Halbleiter-Bauteils die folgenden Nachteile auf.

Da die herkömmliche Barriere-Schicht auf der gesamten (Ober)fläche der niedrigeren metallischen Kupfer-Verbindung und der niedrigeren IMD-Schicht ausgebildet ist, wird eine effektive dielektrische Konstante (k) der niedrigeren IMD-Schicht erhöht, wodurch eine RC-Verzögerung verursacht wird. Daher kann die Zuverlässigkeit des Halbleiter-Bauteils verschlechtert sein.

KURZFASSUNG DER ERFINDUNG

Dementsprechend wurde die vorliegende Erfindung durchgeführt, um die oben genannten Probleme, welche im Stand der Technik auftreten, zu lösen, und ein Ziel der vorliegenden Erfindung ist, ein Halbleiter-Bauteil und eine Verfahren zu seiner Herstellung bereitzustellen, welche zum Verbessern der Zuverlässigkeit des Halbleiter-Bauteils geeignet sind, indem sie das Ansteigen einer effektiven dielektrischen Konstante einer IMD-Schicht verhindern, welches von einer Barriere-Schicht des Halbleiter-Bauteils verursacht wird.

Um dieses Ziel zu erreichen, wird ein Halbleiter-Bauteil bereitgestellt, welches beinhaltet: ein Halbleiter-Substrat, welches einen Source/Drain-Bereich aufweist, eine auf dem Halbleiter-Substrat ausgebildete Gate-Elektrode, eine erste inter-metallische dielektrische Schicht, welche auf dem Halbleiter-Substrat ausgebildet ist, und ein erste Damaszener-Struktur aufweist, eine auf der Damaszener-Struktur ausgebildete erste Barriere-Schicht, eine auf der ersten Barriere-Schicht ausgebildete erste Metall-Leitung, und eine in der ersten Damaszener-Struktur ausgebildete erste metallische Abdeck-Schicht.

Gemäß einem anderen Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen eines Halbleiter-Bauteils bereitgestellt, welches die folgenden Schritte umfasst:

Ausbilden einer ersten inter-metallischen dielektrischen Schicht auf einem Halbleiter-Substrat, und Ausbilden einer ersten Damaszener-Struktur in der ersten inter-metallischen dielektrische Schicht, Ausbilden einer ersten Barriere-Schicht und einer ersten metallischen Leitung in der ersten Damaszener-Struktur, Ausbilden einer ersten metallischen Abdeck-Schicht auf der ersten metallischen Leitung in der ersten Damaszener-Struktur, und Ausbilden einer zweiten inter-metallischen dielektrischen Schicht auf der ersten metallischen Abdeck-Schicht.

Gemäß einer Ausführungsform der vorliegenden Erfindung besteht eine metallische Abdeck-Schicht nur auf einer metallischen Verbindung, so dass es möglich ist, zu verhindern, dass in der metallischen Verbindung enthaltene Atome in einen IMD diffundieren.

Darüber hinaus ist es möglich, mittels der metallischen Abdeck-Schicht das Ansteigen einer effektiven dielektrischen Konstante des IMD zu verhindern.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die oben genannten, und andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden aufgrund der folgenden detaillierten Beschreibung in Verbindung mit den begleitenden Zeichnungen stärker offensichtlich werden, wobei:

1 eine Ansicht ist, welche eine Struktur eines Halbleiter-Bauteils gemäß einer Ausführungsform der vorliegenden Erfindung zeigt; und

2 bis 8 Ansichten sind, welche ein Verfahren zum Herstellen eines Halbleiter-Bauteils gemäß einer Ausführungsform der vorliegenden Erfindung zeigen.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Im Folgenden werden ein Halbleiter-Bauteil und ein Verfahren zu seiner Herstellung gemäß der vorliegenden Erfindung mit Bezug auf die begleitenden Zeichnungen beschrieben.

1 ist eine Ansicht, welche eine Struktur eines Halbleiter-Substrats 100 gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.

Bezugnehmend auf 1 werden eine Gate-Isolier-Schicht 60 und eine Gate-Elektrode 70 auf dem mit einer Isolier-Schicht 50 versehenen Halbleiter-Substrat 100 sequentiell ausgebildet, und ein Source/Drain-Bereich 90 (oder ein Übergangs("junction")-Bereich hoher Dichte) und Abstandhalter 80 werden an beiden Seiten der Gate-Isolier-Schicht 60 beziehungsweise der Gate-Elektrode 70 ausgebildet.

Darüber hinaus ist eine erste inter-metallische dielektrische (IMD) Schicht 110 auf dem Halbleiter-Substrat 100 ausgebildet, und ein erstes Durchgangsloch 115 und ein erster Graben 120 sind in der ersten IMD-Schicht 110 ausgebildet.

Ferner ist eine erste Barriere-Schicht 125 in inneren Wänden des ersten Durchgangslochs 115 und des ersten Grabens 120 ausgebildet, und eine erste metallische Verbindung 130 ist auf der ersten Barriere-Schicht 125 ausgebildet.

Die erste metallische Verbindung 130 ist darauf mit einer ersten dielektrischen metallischen Abdeck-Schicht 140 ausgebildet, welche dazu geeignet ist, eine effektive dielektrische Konstante (effektives k) der ersten IMD-Schicht 110 zu reduzieren. Die erste metallische Abdeck- Schicht 140 beinhaltet dielektrische Materialien, wie SiN, SiCN, Ti, TiN, oder Ru.

In anderen Worten: die erste metallische Abdeck-Schicht 140 ist auf der ersten metallischen Verbindung 130 in dem ersten Graben 120 ausgebildet.

Darüber hinaus wird eine zweite IMD-Schicht 145 auf der ersten IMD-Schicht 110 und der ersten metallischen Abdeck-Schicht 140 ausgebildet, und es werden ein zweites Durchgangsloch 150 und ein zweiter Graben 155 in der zweiten IMD-Schicht 145 ausgebildet. Eine zweite Barriere-Schicht 160 wird in einer Innenwand des zweiten Durchgangslochs 150 und des zweiten Grabens 155 ausgebildet, und eine zweite metallische Verbindung 165 wird auf der zweiten Barriere-Schicht 160 ausgebildet.

Darüber hinaus wird die zweite metallische Verbindung 165 darauf mit einer zweiten metallischen Abdeck-Schicht 170 ausgebildet, welche dazu geeignet ist, eine effektive dielektrische Konstante der zweiten IMD-Schicht 145 zu verkleinern, und das Diffundieren von in der metallischen Verbindung 165 enthaltenen Atomen zu verhindern, und die zweite metallische Abdeck-Schicht 170 beinhaltet dielektrische Materialien wie SiN, SiCN, Ti, TiN, oder Ru.

Im Detail verhindern zusammen mit den Barriere-Schichten 125 und 160 die erste und die zweite Abdeck-Schicht 140 und 170, dass die metallische Verbindungen 130 und 165 in die IMD-Schichten 110 und 145 diffundieren.

Die erste und die zweite IMD-Schicht 110 und 145 beinhalten Phosphor-Silikat-Glas (PSG), Bor-Phosphor-Silikat-Glas(BPSG), Fluor-dotiertes Silikat-Glas(FSG) und undotiertes Silikat-Glas(USG), welche(s) eine niedrige effektive dielektrische Konstante aufweist/aufweisen.

2 bis 8 sind Ansichten, welche ein Verfahren zum Herstellen eines Halbleiter-Bauteils gemäß einer Ausführungsform der vorliegenden Erfindung zeigen.

Bezugnehmend auf 2, sind die Gate-Isolier-Schicht 60 und die Gate-Elektrode 70 sequentiell auf dem mit der Isolier-Schicht 50 und dem Source/Drain-Bereich 90 versehenen Halbleiter-Substrat 100 ausgebildet.

Dann wird der Abstandhalter 80 an beiden Seiten der Gate-Isolier-Schicht 60 und der Gate-Elektrode 70 ausgebildet, und die erste IMD-Schicht 110 wird auf dem Halbleiter-Substrat 100 ausgebildet.

Eine Durchgangsloch-Struktur wird auf der ersten IMD-Schicht 110 unter Verwendung einer Photolack-Schicht ausgebildet, und die erste IMD-Schicht 110 wird unter Verwendung der Durchgangsloch-Struktur als einer Maske geätzt, wodurch das erste Durchgangsloch 115 in dem Halbleiter-Substrat 100 gebildet wird.

Dann wird auf der ersten IMD-Schicht 110 unter Verwendung einer Photolack-Schicht eine Graben-Struktur ausgebildet, und ein oberer Teil der ersten IMD-Schicht 110 wird unter Verwendung der Graben-Struktur als einer Maske entfernt, wodurch der erste Graben 120 gebildet wird.

Das erste Durchgangsloch 115 und der erste Graben 120 bilden eine Damaszener-Struktur. In der folgenden Beschreibung wird gemeinsam mit der Verwendung des Begriffs "Durchgangsloch" und "Graben" der Begriff "Damaszener-Struktur" so verwendet werden, dass er das Durchgangsloch und den Graben beinhaltet.

In anderen Worten: das erste Durchgangsloch 115 und der erste Graben 120 sind in der ersten IMD-Schicht 110 ausgebildet, wodurch die Damaszener-Struktur zum Ausbilden der metallischen Verbindung in der ersten IMD-Schicht 110 gebildet wird.

Bezugnehmend auf 3 ist die erste Barriere-Schicht 125 in der Damaszener-Struktur ausgebildet, welche das erste Durchgangsloch 115 und den ersten Graben 120 enthält, und eine erste metallische Schicht 135 ist auf der ersten Barriere-Schicht 125 ausgebildet. Hierin beinhaltet die erste metallische Schicht 135 Cu.

Die erste Barriere-Schicht 125 kann mittels eines Chemisches-Dampfphase-Auftragen("chemical vapor deposition", CVD)-Prozesses, eines physischen Dampfphase-Auftragen("physical vapor deposition", PVD)-Prozesses oder eines Atomische-Schicht-Auftragen("atomic layer deposition", ALD)-Prozesses ausgebildet werden.

Bezugnehmend auf 4 werden die erste metallische Schicht 135 und die erste Barriere-Schicht 125 mittels eines Chemisch-Mechanisches-Polieren("chemical mechanical polishing", CMP)-Prozesses poliert, wodurch die erste metallische Verbindung 130 in der Damaszener-Struktur gebildet wird.

Wenn die erste metallische Schicht 135 und die erste Barriere-Schicht 125 poliert sind/werden, wird eine Schlamm("slurry")-Lösung verwendet, welche eine höhere Ätz-Selektivität bezüglich der ersten metallischen Schicht 135 als bezüglich der ersten Barriere-Schicht 125 aufweist. Dementsprechend wird nach Ausführen des CMP-Prozesses die erste metallische Schicht 135 des oberen Teils der ersten IMD-Schicht 110 entfernt, und die erste metallische Verbindung 130 wird in der Damaszener-Struktur ausgebildet, welche das erste Durchgangsloch 115 und den ersten Graben 120 beinhaltet.

Da die Schlamm("slurry")-Lösung verwendet wird, welche eine höhere Ätz-Selektivität bezüglich der ersten metallischen Schicht 135 als bezüglich der ersten Barriere-Schicht 125 aufweist, wird beim Polieren der ersten metallischen Schicht 135 zum Bilden der ersten metallischen Verbindung 130 in diesem Fall die Höhe der ersten metallischen Verbindung 130 niedriger als die Höhe der ersten IMD-Schicht 110.

Um ferner die erste metallische Verbindung 130 zu bilden, deren Höhe niedriger ist als die Höhe der ersten IMD-Schicht 110, kann ein Nass-Ätz-Prozess bezüglich der ersten metallischen Verbindung 130 ausgeführt werden, indem nach Ausführen des CMP-Prozesses eine vorbestimmte Masken-Struktur verwendet wird, um die erste IMD-Schicht 110 und die erste metallische Verbindung 130 einzuebnen.

Bezugnehmend auf 5 wird die erste metallische Abdeck-Schicht 140 auf der ersten metallischen Verbindung 130 derart ausgebildet, dass die Höhe der ersten metallischen Abdeck-Schicht 140 zur Höhe der ersten IMD-Schicht 110 identisch ist. In anderen Worten: die erste metallische Abdeck-Schicht 140 wird im ersten Graben 120 der Damaszener-Struktur in der ersten IMD-Schicht 110 ausgebildet.

Hierbei beinhaltet die erste metallische Abdeck-Schicht 140 dielektrische Materialien, wie Ti, SiN, SiCN, TiN, oder Ru. Wie oben beschrieben, wird die erste metallische Abdeck-Schicht 140 auf der ersten metallischen Verbindung 130 so ausgebildet, dass es möglich ist, zu verhindern, dass die effektive dielektrische Konstante (effektives k) sich durch die Existenz einer Barriere-Schicht auf der gesamten (Ober)fläche einer IMD-Schicht in der herkömmlichen Technik erhöht. Darüber hinaus ist es möglich, das Diffundieren von Kupfer(Cu)-Atomen, welche in der ersten metallischen Verbindung 130 enthalten sind, zu verhindern.

Bezugnehmend auf 6 wird ferner die zweite IMD-Schicht 145 auf der ersten IMD-Schicht 110 und der ersten Barriere-Schicht 140 ausgebildet, und das zweite Durchgangsloch 150 und der zweite Graben 155 werden in der zweiten IMD-Schicht 145 ausgebildet. Das Verfahren zum Ausbilden des zweiten Durchgangslochs 150 und des zweiten Grabens 155 kann zum Verfahren zum Ausbilden des ersten Durchgangslochs 115 und des ersten Grabens 120 identisch sein.

Da das zweite Durchgangsloch 150 und der zweite Graben 155in der zweiten IMD-Schicht 145 ausgebildet sind, wird in diesem Fall die zweite Damaszener-Struktur ausgebildet.

Dann werden die zweite Barriere-Schicht 160 und die zweite metallische Schicht 175 auf der zweiten Damaszener-Struktur (das heißt dem zweiten Durchgangsloch und dem zweiten Graben) und der zweiten IMD-Schicht 145 ausgebildet. Da ein Teil der ersten metallischen Abdeck-Schicht 140 in dem Prozess zum Ausbilden des zweiten Durchgangslochs 150 freigelegt wird, kann hierbei die zweite metallische Schicht 175 nach Entfernen des Teils der ersten metallischen Abdeck-Schicht 140 ausgebildet werden.

Bezugnehmend auf 7 werden dann die zweite metallische Schicht 175 und die zweite Barriere-Schicht 160, welche auf der zweiten IMD-Schicht 145 ausgebildet sind, mittels des CMP-Prozesses entfernt.

In diesem Fall wird durch den CMP-Prozess die zweite metallische Schicht 175 die zweite metallische Verbindung 165, welche in der zweiten Damaszener-Struktur existiert.

Wenn insbesondere der CMP-Prozess ausgeführt wird, um die zweite metallische Verbindung 165 zu bilden, wird die Schlamm("slurry")-Lösung verwendet, welche eine höhere Ätz-Selektivität bezüglich der metallischen Schicht als bezüglich der Barriere-Schicht aufweist, so dass nach dem CMP-Prozess die Höhe der zweiten metallischen Verbindung 165 niedriger ist als die Höhe der zweiten IMD-Schicht 145.

Ferner kann die zweite metallische Verbindung 165, deren Höhe niedriger ist als die Höhe der zweiten IMD-Schicht 145, mittels eines Nass-Ätz-Prozesses ausgebildet werden, wie oben beschrieben ist.

Bezugnehmend auf 8 wird anschließend die zweite metallische Abdeck-Schicht 170 auf der zweiten metallischen Verbindung 165 ausgebildet. In diesem Fall beinhaltet die zweite metallische Abdeck-Schicht 170 dielektrische Materialien, wie Ti, SiN, SiCN, TiN, oder Ru.

Wie oben beschrieben, werden gemäß der vorliegenden Erfindung die erste und die zweite metallische Abdeck-Schicht nur auf der ersten und der zweiten metallischen Verbindung ausgebildet. In anderen Worten: es ist möglich, dass die erste und die zweite metallische Abdeck-Schicht auf der (Ober)fläche der IMD-Schichten nicht existieren.

In dieser Weise werden die metallische Abdeck-Schicht(en), welche dielektrische Materialien enthalten, nicht auf der (Ober)fläche der IMD ausgebildet, so dass es möglich ist, das Ansteigen einer effektiven dielektrischen Konstante des IMD zu verhindern. Darüber hinaus wird eine RC-Verzögerung verhindert, so dass es möglich ist, die Zuverlässigkeit eines Halbleiter-Bauteils zu verbessern.

Obwohl zu Zwecken der Erläuterung eine bevorzugte Ausführungsform der vorliegenden Erfindung beschrieben worden ist, werden Fachleute würdigen, dass verschiedene Modifikationen, Zusätze und Substitutionen möglich sind, ohne vom Geist und Umfang der Erfindung, wie sie in den beigefügten Ansprüchen offenbart ist/sind, abzuweichen.


Anspruch[de]
Halbleiter-Bauteil, umfassend:

ein Halbleiter-Substrat, welches einen Source/Drain-Bereich aufweist;

eine auf dem Halbleiter-Substrat ausgebildete Gate-Elektrode;

eine erste inter-metallische dielektrische Schicht, welche auf dem Halbleiter-Substrat ausgebildet ist, und ein erste Damaszener-Struktur aufweist;

eine auf der Damaszener-Struktur ausgebildete erste Barriere-Schicht;

eine auf der ersten Barriere-Schicht ausgebildete erste Metall-Leitung; und

eine in der ersten Damaszener-Struktur ausgebildete erste metallische Abdeck-Schicht.
Halbleiter-Bauteil gemäß Anspruch 1, wobei die erste metallische Abdeck-Schicht auf der ersten metallischen Leitung in der ersten Damaszener-Struktur ausgebildet ist. Halbleiter-Bauteil gemäß Anspruch 1, wobei die erste Damaszener-Struktur ein erstes Durchgangsloch und einen ersten Graben beinhaltet, und die erste metallische Abdeck-Schicht im ersten Graben ausgebildet ist. Halbleiter-Bauteil gemäß Anspruch 1, wobei ein vorbestimmter Teil der ersten Barriere-Schicht beiderseits der ersten metallischen Abdeck-Schicht angeordnet ist. Halbleiter-Bauteil gemäß Anspruch 1, wobei die erste metallische Abdeck-Schicht irgendein aus der Gruppe, welche aus Ti, SiN, SiCN, Tin und Ru besteht, ausgewähltes beinhaltet. Halbleiter-Bauteil gemäß Anspruch 1, wobei eine zweite inter-metallische dielektrische Schicht, welche eine zweite Damaszener-Struktur aufweist, auf der ersten inter-metallischen dielektrischen Schicht ausgebildet ist, eine zweite Barriere-Schicht und die zweite metallische Leitung in der zweiten Damaszener-Struktur ausgebildet sind, und die zweite Barriere-Schicht auf der ersten metallischen Abdeck-Schicht ausgebildet ist. Halbleiter-Bauteil gemäß Anspruch 6, ferner umfassend:

eine in der zweiten Damaszener-Struktur ausgebildete zweite metallische Abdeck-Schicht, wobei die zweite metallische Abdeck-Schicht auf der zweiten metallischen Leitung ausgebildet ist.
Halbleiter-Bauteil gemäß Anspruch 7, wobei die zweite Damaszener-Struktur ein zweites Durchgangsloch und einen zweiten Graben beinhaltet, und die zweite metallische Abdeck-Schicht in dem zweiten Graben ausgebildet ist. Verfahren zum Herstellen eines Halbleiter-Bauteils, wobei das Verfahren die folgenden Schritte umfasst:

Ausbilden einer ersten inter-metallischen dielektrischen Schicht auf einem Halbleiter-Substrat, und Ausbilden einer ersten Damaszener-Struktur in der ersten inter-metallischen dielektrische Schicht;

Ausbilden einer ersten Barriere-Schicht und einer ersten metallischen Leitung in der ersten Damaszener-Struktur;

Ausbilden einer ersten metallischen Abdeck-Schicht auf der ersten metallischen Leitung in der ersten Damaszener-Struktur; und

Ausbilden einer zweiten inter-metallischen dielektrischen Schicht auf der ersten metallischen Abdeck-Schicht.
Verfahren gemäß Anspruch 9, wobei der Schritt zum Ausbilden der ersten Barriere-Schicht und der ersten metallischen Leitung die folgenden Unter-Schritte umfasst:

sequentielles Stapeln der ersten Barriere-Schicht und der ersten metallischen Leitung; und

Entfernen vorbestimmter Teile der ersten metallischen Leitung und der ersten Barriere-Schicht mittels eines chemischmechanischen Polierens(CMP).
Verfahren gemäß Anspruch 10, wobei für den CMP-Prozess verwendeter Schlamm("slurry") ein Material beinhaltet, welches eine höhere Ätz-Selektivität bezüglich der ersten metallischen Leitung als bezüglich der ersten Barriere-Schicht aufweist. Verfahren gemäß Anspruch 9, wobei die erste Damaszener-Struktur das erste Durchgangsloch und den ersten Graben aufweist, und die erste metallische Abdeck-Schicht im ersten Graben ausgebildet ist. Verfahren gemäß Anspruch 9, wobei die erste metallische Abdeck-Schicht mittels Aufbringens irgendein aus der Gruppe, welche aus Ti, SiN, SiCN, TiN, und Ru besteht, ausgewähltes in der ersten Damaszener-Struktur ausgebildet ist. Verfahren gemäß Anspruch 9, wobei der Schritt zum Ausbilden der ersten Barriere-Schicht und der ersten metallischen Leitung die folgenden Unter-Schritte beinhaltet:

sequentielles Aufbringen der ersten Barriere-Schicht und der ersten metallischen Leitung;

Ätzen der ersten Barriere-Schicht und der ersten metallischen Leitung, bis eine (Ober)fläche der ersten intermetallischen dielektrischen Schicht freiliegt; und

teilweises Entfernen eines oberen Teils der ersten metallischen Leitung mittels eines Nass-Ätz-Prozesses.
Verfahren gemäß Anspruch 14, wobei in dem Schritt zum Ausbilden der ersten metallischen Abdeck-Schicht ein vorbestimmtes dielektrisches Material auf einem vorbestimmten Teil der ersten metallischen Leitung aufgebracht wird, wo ein oberer Teil der ersten metallischen Leitung teilweise entfernt ist. Verfahren gemäß Anspruch 9, wobei der Schritt zum Ausbilden der zweiten inter-metallischen dielektrischen Schicht die folgenden Unter-Schritte beinhaltet:

Ausbilden einer zweiten Damaszener-Struktur inklusive eines zweiten Durchgangslochs und eines zweiten Grabens in der zweiten inter-metallischen dielektrischen Schicht; und

Ausbilden einer zweiten Barriere-Schicht, einer zweiten metallischen Leitung und einer zweiten metallischen Abdeck-Schicht in der zweiten Damaszener-Struktur nach Ausbilden der zweiten Damaszener-Struktur.
Verfahren gemäß Anspruch 16, wobei bei dem Schritt zum Ausbilden der zweiten metallischen Abdeck-Schicht die zweite metallische Abdeck-Schicht auf der zweiten metallischen Leitung in der zweiten Damaszener-Struktur ausgebildet ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com