PatentDe  


Dokumentenidentifikation DE102006003839A1 12.07.2007
Titel Anordnung zur Phasensynchronisation nach dem Master/Slave-Prinzip
Anmelder Rohde & Schwarz GmbH & Co. KG, 81671 München, DE
Erfinder Ortler, Georg, Dr., 86459 Gessertshausen, DE
Vertreter Mitscherlich & Partner, Patent- und Rechtsanwälte, 80331 München
DE-Anmeldedatum 26.01.2006
DE-Aktenzeichen 102006003839
Offenlegungstag 12.07.2007
Veröffentlichungstag im Patentblatt 12.07.2007
IPC-Hauptklasse H03L 7/00(2006.01)A, F, I, 20060126, B, H, DE
IPC-Nebenklasse G01R 27/28(2006.01)A, L, I, 20060126, B, H, DE   
Zusammenfassung Die Erfindung betrifft eine Anordnung zur Phasensynchronisation mehrerer Geräte, wobei ein Gerät Haupt-Gerät (Master) und die anderen Geräte untergeordnete Geräte (Slave) sind, mit jeweils einer Phasensynchronisations-Einheit (30) für jedes Gerät, die jeweils aufweist:
einen ersten geregelten Oszillator (39) zur Erzeugung eines Haupt-Referenzsignals (REF),
einen ersten Phasendetektor (33), der zur Regelung des ersten Oszillators (39) die Phase eines aus dem Haupt-Referenzsignal (REF) abgeleiteten ersten Vergleichssignals (V1) mit der Phase eines aus einem Hilfs-Referenzsignals (REF_IN) abgeleiteten zweiten Vergleichssignals (V2) vergleicht, wenn das Gerät selbst das Haupt-Gerät (Master) ist, und
einen zweiten Phasendetektor (38), der zur Regelung des ersten Oszillators (39) die Phase eines aus dem Haupt-Referenzsignal (REF) abgeleiteten dritten Vergleichssignals (V3) mit der Phase eines Referenzsignals (CASC_REF) vergleicht, das von der Phasensynchronisations-Einheit (30) des Haupt-Geräts (Master) stammt, wenn das Gerät selbst nicht Haupt-Gerät (Master), sondern untergeordnetes Gerät (Slave) ist.

Beschreibung[de]

Die Erfindung betrifft eine Anordnung zur Phasensynchronisation.

Eine gattungsgemäße Anordnung zur Phasensynchronisation ist aus der DE 103 31 092 A1 bekannt. Bei dieser Anordnung zur Phasensynchronisation sind mehrere Meßgeräte, insbesondere Netzwerkanalysatoren, zu einem Meßsystem zusammengefasst. Die einzelnen Meßgeräte sind über eine Verbindungsleitung so miteinander verbunden, dass die einzelnen Phasenregelschleifen (PLL = phase locked loop) die gleiche Referenzfrequenz erhalten. Bei dieser Ausgestaltung gibt es kein übergeordnetes Gerät (Master) und untergeordnete Geräte (Slaves), sondern alle Geräte sind gleichberechtigt. Dieses Regelkonzept kann beim Zusammenschalten nur weniger, beispielsweise nur zwei oder drei, Geräte durchaus befriedigende Ergebnisse liefern. Sollen jedoch sehr viele Geräte zusammengeschaltet werden, so hat die Anordnung eine relativ lange Einschwingzeit und es können relativ lange Zeit Phasenfluktuationen auftreten.

Aus der DE 102 46 700 A1 ist ein vektorieller Netzwerkanalysator mit steuerbaren Signalgeneratoren und steuerbaren Oszillatoren bekannt. Ein Hinweis darauf, wie mehrere solche Geräte miteinander synchronisiert werden können, ist dort jedoch nicht enthalten.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Anordnung zur Phasensynchronisation zu schaffen, die auch beim Zusammenschalten vieler Geräte zuverlässig funktioniert und eine kurze Einschwingzeit hat.

Die Erfindung wird durch die Anordnung zur Phasensynchronisation mit dem Merkmal des Anspruchs 1 gelöst. Die Unteransprüche enthalten vorteilhafte Weiterbildungen der Erfindung.

Der Erfindung liegt das Konzept zugrunde, jeweils ein Gerät als Haupt-Gerät (Master) zu betreiben und die anderen Meßgeräte diesem Haupt-Gerät unterzuordnen (Slaves). Dabei ist für jedes Gerät jeweils eine Phasensynchronisations-Einheit vorgesehen, die einen geregelten Oszillator zur Erzeugung eines Haupt-Referenzsignals aufweist. Außerdem ist ein erster Phasendetektor zur Regelung dieses Oszillators nach dem PLL-(phase locked loop)-Prinzip vorhanden. Es wird in der geschlossenen Phasenregelschleife aber nur dann dieser erste Phasendetektor verwendet, wenn das betreffende Gerät das Haupt-Gerät (Master) ist. In diesem Fall wird das ggf. in einem Teiler heruntergeteilte Haupt-Referenzsignal mit einem, ggf. auch heruntergeteilten, Hilfs-Referenzsignal bezüglich seiner Phase verglichen. Den anderen, untergeordneten Geräten (Slaves) wird das Haupt-Referenzsignal über eine Verbindungsleitung übermittelt. Diese untergeordneten Geräte (Slaves) verwenden dann für den Phasenvergleich in einem zweiten Phasendetektor nicht das Hilfs-Referenzsignal, sondern dieses von dem Haupt-Gerät (Master) übermittelte Haupt-Referenzsignal.

Dies führt dazu, dass alle Phasenregelschleifen in allen Geräte auf das gleiche Referenzsignal synchronisiert werden, das durch das Haupt-Gerät (Master) vorgegeben wird. Beim Stand der Technik nach der DE 103 31 092 A1 hingegen ist nur eine lose Kopplung der Phasenregelschleifen der einzelnen Geräte über Trenntransformatoren vorhanden und alle Phasenregelschleifen müssen sich aufeinander einschwingen. Durch das erfindungsgemäße Konzept der Einprägung des von den untergeordneten Geräten (Slaves) zwingend zu verwendenden Referenzsignals durch das Haupt-Gerät (Master) wird demgegenüber eine wesentlich kürzere Einschwingzeit erreicht.

Dabei können der erste Phasendetektor zur Synchronisation mit dem internen Haupt-Referenzsignal und der zweite Phasendetektor zur Synchronisation mit dem externen Haupt-Referenzsignal identisch sein, d.h. es kann sich physikalisch um den gleichen Phasendetektor handeln, wenn zwischen dem externen Haupt-Referenzsignal und dem internen Haupt-Referenzsignal umgeschaltet wird. Bevorzugt sind jedoch zwei Phasendetektoren vorhanden, die ständig eingeschwungen sind, und es wird am Ausgang der Phasendetektoren zur Regelung des Oszillators durch eine erste Umschalteinrichtung umgeschaltet, je nachdem ob das betreffende Gerät das übergeordnete Gerät (Master) oder das untergeordnete Gerät (Slave) ist. Über eine zweite Umschalteinrichtung kann das Haupt-Referenzsignal auf die Verbindungsleitung mit den anderen Geräten geschaltet werden, wenn das betreffende Gerät das Haupt-Gerät (Master) ist.

Die in den Phasendetektoren zu vergleichenden Signale können dem Phasendetektor entweder direkt oder über entsprechende Teiler, welche die Frequenz durch einen vorgegebenen Teilerfaktor teilen, zugeführt werden.

Die Phasensynchronisationseinheiten können eine zweite ähnlich aufgebaute Anordnung zur Synchronisation des Takts für die Analog/Digital-Wandler enthalten. Es ist nicht nur wichtig, dass die Referenzsignale für die Generatoren und lokalen Oszillatoren der Geräte exakt phasensynchron sind, sondern es muss auch bevorzugt eine möglichst gute Phasensynchronität der die Abtastzeitpunkte festlegenden Taktsignale für die Analog/Digital-Wandler vorhanden sein. Dadurch wird sichergestellt, dass die einzelnen Geräte die Abtastwerte zur exakt gleichen Zeiten abtasten.

Auch bei der Synchronisation des Taktsignals für die Analog/Digital-Wandler sind bevorzugt zwei getrennte Phasendetektoren vorhanden. Dabei kommt ein erster Phasendetektor für den Fall zum Einsatz, dass es sich bei dem betreffenden Gerät um das Haupt-Gerät (Master) handelt, so dass auf das Ausgangssignal des internen Taktgenerators synchronisiert wird. Der andere Phasendetektor kommt zum Einsatz, wenn es sich bei dem betreffenden Gerät um ein untergeordnetes Gerät (Slave) handelt, so dass auf das von dem Haupt-Gerät (Master) extern zugeführte Taktsignal synchronisiert wird. Es ist aber im Rahmen der Erfindung auch möglich, dass der dritte und vierte Phasendetektor für diese beiden Aufgaben physikalisch durch einen gemeinsamen Phasendetektor repräsentiert wird und eines der Vergleichssignale entsprechend umgeschaltet wird.

Ein Ausführungsbeispiel der Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung beschrieben. In der Zeichnung zeigen:

1 ein Blockschaltbild der erfindungsgemäßen Anordnung zur Phasensynchronisation;

2 ein Ausführungsbeispiel eines vektoriellen Netzwerkanalysators mit der erfindungsgemäßen Phasensynchronisation;

3 ein Ausführungsbeispiel einer Phasensynchronisastions-Einheit zur Synchronisation einer Referenzfrequenz und eines Taktsignals; und

4 ein Ausführungsbeispiel eines Signalgenerators, welcher die erfindungsgemäße Phasensynchronisation benutzt.

1 zeigt ein überblickartiges Blockschaltbild der erfindungsgemäßen Anordnung zur Phasensynchronisation. Mehrere Messgeräte, beispielsweise Netzwerkanalysatoren NA1, NA2, NA3, NA4 aber auch beispielsweise Spektrumanalysatoren, sollen zu einem Meßgeräteverbund zusammengeschaltet werden. Dies ist beispielsweise deshalb notwendig, weil die einzelnen Meßgeräte, insbesondere Netzwerkanalysatoren, jeweils nur zwei Meßtore T1 und T2 haben, das Meßobjekt (DUT = device under test) jedoch mehrere Eingangs- und Ausgangstore P1, P2, P3, P4, P5, P6, P7 und P8 hat, welche gleichzeitig zu vermessen sind. Dabei soll eine exakte Messung der Phasenlage der Meßsignale in Bezug auf die Phasenlage der Anregungssignale erreicht werden. Beispielsweise könnte das Meßobjekt DUT an seinen Toren P1 und P2 durch einen ersten Netzwerkanalysator NA1 durch ein differentiales Signal (differential mode) angeregt werden, wobei im differential mode die an den Toren T1 und T2 des Netzwerkanalysators NA1 zu erzeugenden Signale einen exakten Phasenunterschied von 180° haben müssen. Die anderen Tore P3 bis P8 können beispielsweise Ausgangstore des Messobjekts sein, wobei es an jedem Tor P3 bis P8 darauf ankommt, die exakte Phasenlage in Bezug auf das Anregungssignal zu messen.

Um dies zu erreichen, wird erfindungsgemäß vorgeschlagen, eines der Messgeräte, im in 1 gezeigten Beispiel das Messgerät NA1, als Haupt-Gerät (Master) zu betreiben und die anderen Messgeräte, im in 1 gezeigten Beispiel die Meßgeräte NA2, NA3, NA4, als dem Haupt-Gerät NA1 untergeordnete Geräte (Slaves) zu betreiben. Dazu teilt zunächst das Haupt-Gerät NA1 über das Signal CASC den anderen Geräten NA2 bis NA4 mit, dass es eine Zusammenschaltung (Kaskadierung) wünscht und es bei dieser Meßaufgabe das übergeordnete Gerät (Master) sein wird. Daraufhin werden die anhand von 3 noch zu erläuternden Umschalteinrichtungen in den einzelnen Meßgeräten in die entsprechende Schaltstellung gebracht. Durch die Anfrage CASC_SYNC fragt das Haupt-Gerät NA1 die untergeordneten Geräte NA2 bis NA4 ab, ob der Umschaltvorgang beendet ist. Die Geräte NA2 bis NA4 bestätigen dies über das Signal CASC-READY. In dieser Konfiguration versorgt das Haupt-Gerät NA1 die untergeordneten Geräte NA2 bis NA4 mit einem Referenzsignal CASC_REF und im dargestellten bevorzugten Ausführungsbeispiel zusätzlich mit einem Takt-Signal CASC_CLOCK.

Zum besseren Verständnis dafür, warum das Referenzsignal CASC_REF und das Referenz-Taktsignal CASC_CLOCK benötigt wird, ist in 2 ein Beispiel für den internen Aufbau eines Netzwerkanalysators angegeben. Nach dem in 2 dargestellten Blockschaltbild können die in 1 dargestellten Netzwerkanalysatoren NA1 bis NA4 intern aufgebaut sein.

2 zeigt ein Ausführungsbeispiel einer der Meßvorrichtungen NA1–NA4, bei welcher die erfindungsgemäße Phasensynchronisation benutzt wird. Im gezeigten Ausführungsbeispiel handelt es sich bei den Meßvorrichtungen um einen vektoriellen Netzwerkanalysator. Die Meßvorrichtung ist jedoch nicht auf Netzwerkanalysatoren eingeschränkt. Dargestellt ist das Ausführungsbeispiel des 2-Tor-Netzwerkanalysators NA1. Dabei ist hervorzuheben, daß das erfindungsgemäße Konzept bei vektoriellen Netzwerkanalysatoren nicht auf 2-Tor-Netzwerkanalysatoren beschränkt ist, sondern sich auch bei Mehrtor-Netzwerkanalysatoren mit mehr als zwei Meßtoren eignet.

Bei dem dargestellten Ausführungsbeispiel ist an jedem Tor T1, T2 des Netzwerkanalysators NA1 eine separate Anregungs-/Empfangseinheit 21 bzw. 22 vorhanden. Jede Anregungs-/Empfangseinheit 21 bzw. 22 verfügt über einen Signalgenerator SO1 bzw. SO2, mit welchem das Meßobjekt DUT mit einem Anregungssignal beaufschlagbar ist. Es kann entweder nur einer der beiden Signalgeneratoren SO1 bzw. SO2 aktiv sein oder es können auch beide Signalgeneratoren SO1 und SO2 jeweils ein Anregungssignal aussenden.

Im in 1 dargestellten Anwendungsfall ist das Meßobjekt DUT ein 8-Tor. Jedes der beiden ersten Tore P1 und P2 des Meßobjekts DUT ist über eine Meßleitung 31 bzw. 32 mit einem der beiden Tore T1 bzw. T2 des ersten Netzwerkanalysators NA1 verbunden.

Die Signalgeneratoren SO1 und SO2 sind jeweils über ein variables Dämpfungsglied 31 bzw. 32 und jeweils einen Verstärker 41 bzw. 42 mit einem Signal-Verteiler (signal splitter) 51 bzw. 52 verbunden. Ein Signalzweig 61 bzw. 62 steht jeweils über eine Brücke (z.B. Richtkoppler) 71 bzw. 72 mit dem zugeordneten Tor T1 bzw. T2 in Verbindung. Der andere Zweig 81 bzw. 82 ist mit einem Mischer 101 bzw. 102 einer ersten Empfangseinrichtung 91 bzw. 92 der jeweiligen Anregungs-/Empfangseinheit 21 bzw. 22 verbunden. Die erste Empfangseinrichtung 91 bzw. 92 empfängt somit, wenn der zugehörige Signalgenerator SO1 bzw. SO2 aktiv ist, das Anregungssignal. Ferner wird dem Mischer 101 bzw. 102 ein Oszillatorsignal zugeführt, das von einem internen Oszillator LO1 bzw. LO2 der jeweiligen Anregungs-/Empfangseinheit 21 bzw. 22 erzeugt wird und dem Mischer 101 bzw. 102 über einen Signal-Verteiler (signal splitter) 111 und 112 und jeweils einen Verstärker 121 bzw. 122 zugeführt wird.

Der gleiche Oszillator LO1 bzw. LO2 versorgt über den anderen Signalzweig der Signal-Verteiler 111 bzw. 112 und einen entsprechenden Verstärker 131 bzw. 132 einen Mischer 141 bzw. 142 einer zweiten Empfangseinrichtung 151 bzw. 152 der jeweiligen Anregungs-/Empfangseinheit 21 bzw. 22. Der Mischer 141 bzw. 142 steht über einen Isolations-Verstärker 161 bzw. 162 und die Brücke 71 bzw. 72 mit dem zugeordneten Tor T1 bzw. T2 in Verbindung. Somit erhält die zweite Empfangseinrichtung 151 das von dem zugehörigen Tor T1 empfangene, von dem Meßobjekt zum Tor T1 reflektierte oder durch das Meßobjekt DUT von dem Tor T1 zum Tor T2 transmittierte Signal. Entsprechend empfängt die zweite Empfangseinrichtung 152 der Anregungs-/Empfangseinheit 22 das von dem Meßobjekt DUT zum Tor T2 reflektierte oder durch das Meßobjekt DUT vom Tor T1 zum Tor T2 transmittierte Signal. Die Mischer 101 und 141 der ersten Anregungs-/Empfangseinheit 21 setzen das empfangene Signal in eine erste Zwischenfrequenzlage mit der Zwischenfrequenz fIF1 um, während die Mischer 102 und 142 der zweiten Anregungs-/Empfangseinheit 22 das empfangene Signal in eine zweite Zwischenfrequenzlage mit der Zwischenfrequenz fIF2 umsetzen. Dabei sind die Zwischenfrequenzen fIF1 und fIF2 nicht notwendigerweise identisch.

Das von den Mischern 101 bzw. 102 erzeugte Zwischenfrequenz-Referenzsignal IF Ref 1 bzw. IF Ref 2 sowie das von den Mischern 141 bzw. 142 erzeugte Zwischenfrequenz-Meßsignal IF Meas 1 bzw. IF Meas 2 wird einem Analog/Digital-Wandler 17 zugeführt, welcher mit einer Signalauswertungs- und Steuereinheit 18 in Verbindung steht. In dieser erfolgt eine Auswertung der Referenzsignale und der Meßsignale. Die Signalauswertungs- und Steuereinheit 18 steuert ferner über Steuerleitungen 19, 20, 21 und 22 die Signalgeneratoren SO1 und SO2 sowie die Oszillatoren LO1 und LO2 so an, daß diese ein Signal mit vorbestimmter Frequenz fSO1, fLO1, fSO2 bzw. fLO2 und mit vorbestimmter Phase &phgr;SO1, &phgr;LO1, &phgr;SO2 und &phgr;LO2 erzeugen.

Über weitere Steuerleitungen 23 und 24 steht die Auswerte- und Steuereinheit 18 mit den einstellbaren Dämpfungsgliedern 31 und 32 in Verbindung, so daß die Signalamplitude des von den Signalgeneratoren SO1 und SO2 erzeugten Anregungssignals steuerbar ist. Da die Ist-Amplitude des Anregungssignals über die Zwischenfrequenz-Referenzsignale IF Ref 1 und IF Ref 2 erfaßt werden, kann auf diese Weise eine Regelschleife zur exakten Regelung der Anregungsamplitude gebildet werden.

Die Steuerleitungen 19 bis 23 können zu einem Bus-System 25, insbesondere einem LAN-Bus-System, zusammengefaßt werden. Durch unterschiedliche Einstellung der Phasen &phgr;LO1, &phgr;LO2 bzw. &phgr;SO1, &phgr;SO2 können Laufzeitunterschiede, beispielsweise in den Meßleitungen 31 und 32 ausgeglichen werden.

Es sei nochmals betont, daß die erfindungsgemäße Weiterbildung sich nicht nur auf Netzwerkanalysatoren bezieht, sondern auch in anderen Meßvorrichtungen sinnvoll ist.

Gemäß der erfindungsgemäßen Ausbildung hat der in 2 dargestellte Netzwerkanalysator eine Phasensynchronisationseinheit 30, die von den Netzwerkanalysatoren die anhand der in 1 beschriebenen Signale CASC_READY, CASC_SYNC, CASC_REF und CASC_CLOCK empfängt bzw. an diese aussendet. In der Steuereinheit 18 wird festgelegt, ob der jeweilige Netzwerkanalysator übergeordnet (Master) oder untergeordnet (Slave) ist. Beispielsweise kann die Bedienperson an dem jeweiligen Netzwerkanalysator eingeben, dass dieser Netzwerkanalysator NA1 das übergeordnete Haupt-Gerät (Master) sein soll. Dieser Netzwerkanalysator NA1 sendet dann das Signal CASC an die übrigen Netzwerkanalysatoren NA1–NA4, die daraufhin wissen, dass sie die untergeordneten Netzwerkanalysatoren (Slaves) bei der anstehenden Meßaufgabe sind. Außerdem wird das Signal CASC an die Phasensynchronisationseinheit 30 gesandt, wo daraufhin Umschalteinrichtungen betätigt werden, die noch später anhand der 3 erläutert werden.

Über eine Verbindungsleitung 31 steht die Phasensynchronisationseinheit 30 mit den Signalgeneratoren SO1 und SO2 sowie den lokalen Oszillatoren LO1 und LO2 in Verbindung und gibt diesen ein Haupt-Referenzsignal REF vor. Mit dem Analog/Digital-Wandler 17 steht die Phasensynchronisationseinheit 30 über eine Verbindungsleitung 32 in Verbindung und übermittelt an diese das Taktsignal AD_CLOCK zur Festlegung der Abtastzeit. Das zur Erzeugung des Haupt-Referenzsignals REF benötigte Hilfs-Referenzsignal REF_IN kann entweder extern zugeführt werden oder innerhalb des Netzwerkanalysators erzeugt werden.

3 zeigt als Blockschaltbild ein Ausführungsbeispiel des Aufbaus der Phasensynchronisations-Einheit 30. Ein steuerbarer Oszillator 39 erzeugt das Haupt-Referenzsignal REF. Ein erster Phasendetektor 33 empfängt ein erstes Vergleichssignal V2. Im dargestellten Ausführungsbeispiel ist das erste Vergleichssignal V1 aus dem Haupt-Referenzsignal REF dadurch abgeleitet, dass die Frequenz des Haupt-Referenzsignals in einem ersten Teiler 34 durch einen ersten Teilerfaktor T1 geteilt wird. Das zweite Vergleichssignal V2, dessen Phase mit der Phase des ersten Vergleichssignals V1 verglichen wird, wird aus dem Hilfs-Referenzsignal REF_IN abgeleitet. Dazu wird im dargestellten Ausführungsbeispiel die Frequenz des Hilfs-Referenzsignals REF_IN in einem zweiten Teiler 35 durch einen zweiten Teilerfaktor T2 geteilt. Am Ausgang des ersten Phasendetektors 33 entsteht somit ein Regelsignal, welches ein Maß für die Phasenabweichung zwischen den beiden Vergleichssignalen V1 und V2 ist. Dieses ist über eine erste Umschalteinrichtung 36 als Regelsignal UREG einem Regeleingang 34 des Oszillators 39 zuführbar.

Die in 3 dargestellte Schaltstellung entspricht der Situation, dass das der Phasensynchronisationseinheit 30 zugeordnete Gerät NA1 das Haupt-Gerät (Master) ist. In dieser Situation schaltet die erste Umschalteinrichtung 36 den Ausgang des ersten Phasendetektors 33 auf den Regeleingang 37 des geregelten Oszillators 39. Ist das zugehörige Gerät jedoch ein untergeordnetes Gerät (Slave), so befindet sich die erste Umschalteinrichtung 36 in der oberen Schaltstellung und verbindet den Ausgang eines zweiten Phasendetektors 38 mit dem Regeleingang 37 des Oszillators 39.

Das erste Vergleichssignal V3, das dem zweiten Phasendetektor 38 zugeführt wird, ist das Haupt-Referenzsignal REF. Das andere Vergleichssignal ist das Haupt-Referenzsignal des Haupt-Geräts, welches im Ausführungsbeispiel über eine Zweidraht-Verbindungsleitung 40 und einen Transformator 41 dem anderen Eingang des zweiten Phasendetektors 38 zugeführt wird. Eine zweite Umschalteinrichtung 42 schließt die Verbindungsleitung 43 nur dann, wenn das zugehörige Gerät das Haupt-Gerät (Master) ist. Wenn das Gerät ein untergeordnetes Gerät (Slave) ist, so ist die Leitung 43 geöffnet; in diesem Fall findet somit ein Phasen-Vergleich zwischen dem Haupt-Referenzsignal REF und dem von dem Haupt-Gerät zugeführten Referenzsignal CASC_REF statt.

In der in 3 gezeigten Schaltstellung für den Master-Betrieb besteht somit eine geschlossene Phasen-Schleife vom Ausgang des Oszillators 39 über den Teiler 34, den Phasendetektor 33 zum Regeleingang 37 des Oszillators 39, wobei der Phasenvergleich mit dem Hilfs-Referenzsignal REF_IN erfolgt. Bei dem Slave-Betrieb hingegen besteht eine geschlossene Phasenschleife vom Ausgang des Oszillators 39 über den zweiten Phasendetektor 38 zum Regeleingang 37 des Oszillators 39, wobei der Phasenvergleich dann mit dem Haupt-Referenzsignal REF des Master-Geräts erfolgt. Auf diese Weise ist sichergestellt, dass die Phasenregelschleifen aller Geräte synchron zueinander arbeiten und die Oszillatoren 39 aller Geräte phasensynchrone Referenzsignale REF erzeugen, die den jeweiligen Signalgeneratoren SO1, SO2 und lokalen Oszillatoren LO1, LO2 der jeweiligen Geräte zugeführt werden, die dann ebenfalls synchron zueinander arbeiten, was später anhand von 4 genauer beschrieben wird.

Eine weitere Aufgabe der Phasensynchronisations-Einheit 30 besteht bei einem bevorzugten Ausführungsbeispiel darin, für die Synchronität der Taktsignale der Analog/Digital-Wandler zu sorgen. Hierzu ist ein dritter Phasendetektor 44 vorhanden, der die Phase eines vierten Vergleichssignals V4 mit der Phase eines fünften Vergleichssignals V5 vergleicht. Das fünfte Vergleichssignal V5 wird über einen dritten Teiler 45 aus dem Taktsignal AD_CLOCK abgeleitet, wobei der dritte Teiler 45 die Frequenz des Taktsignals AD_CLOCK durch einen dritten Teilerfaktor T3 teilt. Das vierte Vergleichssignal V4 ist über einen vierten Teiler 50 aus dem Haupt-Referenzsignal REF abgeleitet, wobei der vierte Teiler 50 die Frequenz des Haupt-Referenzsignals REF durch den Teilungsfaktor T4 teilt. Das Taktsignal AD_CLOCK für die Analog/Digital-Wandler 17 wird mittels eines zweiten Oszillators 46 erzeugt, dessen Regeleingang 47 über eine dritte Umschalteinrichtung 48 mit dem Ausgang des dritten Phasendetektors 44 verbindbar ist. Über das Signal CASC ist diese Verbindung nur für den Fall geschaltet, dass das betreffende Gerät das Haupt-Gerät (Master) ist. Für den Fall, dass es sich bei dem Gerät um ein untergeordnetes Gerät (Slave) handelt, schaltet die dritte Umschalteinrichtung 48 den Regeleingang 47 des zweiten Oszillators 46 auf den Ausgang eines vierten Phasendetektors 49.

Für den Fall, dass es sich bei dem Gerät um ein untergeordnetes Gerät (Slave) handelt, verbindet die dritte Umschalteinrichtung 48 den Regeleingang 47 des zweiten Oszillators 46 jedoch mit dem Ausgang eines vierten Phasendetektors 49. Eines der Vergleichssignale, die dem vierten Phasendetektor 49 zugeführt werden, ist das von dem zweiten Generator 46 erzeugte Taktsignal AD_CLOCK. Das andere Vergleichssignal ist das Taktsignal CASC_CLOCK, welches von dem Master-Gerät über die Zweidraht-Verbindungsleitung 51 und den Transformator 52 zugeführt wird. Eine vierte Umschalteinrichtung 54 ist nur geschlossen, wenn das jeweilige Gerät das Master-Gerät ist. Dadurch wird dafür gesorgt, dass das von diesem Master-Gerät erzeugte Taktsignal AD_CLOCK über die Zweidrahtleitung als 50 als Taktsignal CASC_CLOCK an die untergeordneten Geräte (Slaves) übertragen wird und dort zur Synchronisation der Takt-Signale herangezogen werden kann. Somit sind alle durch die jeweiligen Phasensynchronisationseinheit 30 in den jeweiligen Geräten erzeugten Taktsignale AD_CLOCK miteinander synchronisiert.

Auch hier wird eine erste abgeschlossene Phasenregelschleife durch den zweiten Oszillator 46, den dritten Teiler 45 und den dritten Phasendetektor 44 geschaffen, wenn das jeweilige Gerät das Master-Gerät ist, wobei diese Phasenregelschleife auf das Haupt-Referenzsignal REF synchronisiert. Alternativ wird eine zweite geschlossene Phasenregelschleife durch den Generator 46 und den vierten Phasendetektor 49 geschaffen, wenn das jeweilige Gerät das Slave-Gerät ist, wobei in diesem Fall auf das externe Takt-Signal CASC_CLOCK synchronisiert wird.

Des Weiteren ist bevorzugt eine Ablaufsteuerung 53 vorhanden. Die Ablaufsteuerung 53 des Master-Geräts sendet den Befehl CASC_SYNC an alle Slave-Geräte, die daraufhin die Umschalteinrichtungen 36, 42, 48 und 54 betätigen. Die vollzogene Umschaltung wird durch das Signal CASC_READY an das Master-Gerät bestätigt.

4 zeigt eine mögliche Realisierung eines der lokalen Oszillatoren LO1. Im Rahmen der Erfindung sind auch beliebig andere Realisierungen möglich. Anhand von 4 soll lediglich eine mögliche Verwendung des Haupt-Referenzsignals REF veranschaulicht werden.

Das Haupt-Referenzsignals REF wird von der Phasensynchronisationseinheit 30 an den lokalen Oszillator LO1 über die Verbindungsleitung 31 übertragen. In dem Ausführungsbeispiel wird in dem lokalen Oszillator LO1 zunächst die Frequenz des Haupt-Referenzsignals REF in einem Frequenzverdoppler 60 verdoppelt und innerhalb des lokalen Oszillators LO1 einem ersten Vergleichseingang ersten Phasendetektor 61 zugeführt. Des Ausgang des Phasendetektors 61 ist mit dem Regeleingang 63 eines ersten Oszillators 62 verbunden. Der Ausgang des ersten Oszillators 62 ist über einen ersten fraktionalen Teiler 64 mit dem zweiten Vergleichseingang des ersten Phasendetektors 61 verbunden. Folglich bildet der erste Oszillator 62 mit dem Teiler 64 und dem ersten Phasendetektor 61 eine erste PLL-Regelschleife, welche mit dem Haupt-Referenzsignal REF synchronisiert wird. Diese erste PLL-Regelschleife im Abschnitt 65 wird auch als Child_PLL bezeichnet.

Der sich daran anschließende Abschnitt 66 wird als Sweep_PLL bezeichnet. Dort ist ein zweiter Teiler 67 vorhanden, der mit dem Ausgang des ersten Oszillators 62 in Verbindung steht. Ein Synchronbaustein 68 sorgt für die Auswahl des gebrochen rational Teilungsfaktors (N, F)SY. Der Ausgang des zweiten Teilers 67 steht mit einem ersten Vergleichseingang eines zweiten Phasendetektors 69 in Verbindung. Dessen Ausgang steht wiederum mit dem Regeleingang 70 eines zweiten Oszillators 71 in Verbindung. Der Ausgang des zweiten Oszillators 71 ist mit einem ersten Eingang eines Mischers 72 verbunden. Ein zweiter Eingang des Mischers 72 empfängt das von dem Frequenzverdoppler 60 verdoppelte Haupt-Referenzsignal REF. Der Ausgang des Mischers 72 steht mit dem zweiten Vergleichseingang des zweiten Phasendetektors 69 in Verbindung. Auf diese Weise wird durch den zweiten Oszillator 71, den Mischer 72 und den Phasendetektor 69 eine zweite PLL-Regelschleißfe gebildet, der auch über das Haupt-Referenzsignal REF synchronisiert ist.

In einem dritten Abschnitt 73, der als MAIN_PLL bezeichnet wird, befindet sich ein dritter Oszillator 74, dessen Regeleingang 75 mit einem dritten Phasendetektor 76 verbunden ist. Ein erster Vergleichseingang des dritten Phasendetektors 76 steht mit dem Ausgang des zweiten Oszillators 71 in Verbindung, während ein zweiter Vergleichseingang des dritten Phasendetektors 76 über einen dritten Teiler 77 mit dem Ausgang des dritten Oszillators 74 verbunden ist. Am Ausgang des dritten Oszillators 74, der auch als Haupt-Oszillator bezeichnet werden kann, steht das lokale Oszillator-Signal mit der Frequenz fLO1 zu Verfügung. Die Frequenz fLO1 ist dabei über eine Oktav, im Ausführungsbeispiel von 4 GHz bis 8 GHz, abstimmbar.

Durch die erfindungsgemäß zur Verfügung gestellte Phasensynchronisation-Einheit 30 wird bei jedem der miteinander verbundenen Geräte eine Synchronisation der Signalgeneratoren SO und der lokalen Oszillatoren LO hergestellt. Gleichzeitig wird eine Synchronisation der Abtastraten der Analog/Digital-Wandler 17 erreicht. Auf Grund der klaren Unterordnung der Slave-Geräte unter das eine Master-Gerät ergeben sich kurze Regelzeiten bzw. Einschwingzeiten.

Die Erfindung ist nicht auf das dargestellte Ausführungsbeispiel beschränkt. Insbesondere kommen als Meßgeräte nicht nur Netzwerkanalysatoren, sondern auch andere Meßgeräte wie Spektrumanalysatoren oder Oszilloskope in Betracht. Auch bezüglich Netzwerkanalysatoren kommen alternative Ausführungsbeispiele, insbesondere mit nur einem lokalen Oszillator LO1 bzw. LO2 für zwei oder mehrere Tore oder nur einem Signalgenerator SO1 bzw. SO2, welcher zwischen zwei oder mehreren Toren des Netzwerkanalysators umschaltbar ist, in Betracht. Auch die lokalen Oszillatoren LO können anders, als in 4 dargestellt, ausgestaltet sein.


Anspruch[de]
Anordnung zur Phasensynchronisation mehrerer Geräte, wobei ein Gerät Haupt-Gerät (Master) und die anderen Geräte untergeordnete Geräte (Slave) sind, mit jeweils einer Phasensynchronisations-Einheit (30) für jedes Gerät, die jeweils aufweist:

einen ersten geregelten Oszillator (39) zur Erzeugung eines Haupt-Referenzsignals (REF),

einen ersten Phasendetektor (33), der zur Regelung des ersten Oszillators (39) die Phase eines aus dem Haupt-Referenzsignal (REF) abgeleiteten ersten Vergleichssignals (V1) mit der Phase eines aus einem Hilfs-Referenzsignals (REF_IN) abgeleiteten zweiten Vergleichssignals (V2) vergleicht, wenn das Gerät selbst das Haupt-Gerät (Master) ist, und

einen zweiten Phasendetektor (38), der zur Regelung des ersten Oszillators (39) die Phase eines aus dem Haupt-Referenzsignal (REF) abgeleiteten dritten Vergleichssignals (V3) mit der Phase eines Referenzsignals (CASC_REF) vergleicht, das von der Phasensynchronisations-Einheit des Haupt-Geräts (Master) stammt, wenn das Gerät selbst nicht Haupt-Gerät (Master) sondern ein untergeordnetes Gerät (Slave) ist.
Anordnung zur Phasensynchronisation nach Anspruch 1, dadurch gekennzeichnet, dass jede Phasensynchronisations-Einheit (30) eine erste Umschalteinrichtung (36) aufweist, die einen Regeleingang (37) des ersten Oszillators (39) zwischen einem Ausgang des ersten Phasendetektors (33) und einem Ausgang des zweiten Phasendetektors (38) in Abhängigkeit davon umschaltet, ob das jeweilige Gerät Haupt-Gerät (Master) oder untergeordnetes Gerät (Slave) ist. Anordnung zur Phasensynchronisation nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass jede Phasensynchronisations-Einheit (30) eine zweite Umschalteinrichtung (42) aufweist, die das Haupt-Referenzsignals (REF) den Phasensynchronisations-Einheiten (30) der untergeordneten Geräte (Slave) zuleitet, wenn das jeweilige Gerät das Haupt-Gerät (Master) ist. Anordnung zur Phasensynchronisation nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass jede Phasensynchronisations-Einheit (30) einen ersten Teiler (34) aufweist, der die Frequenz des Haupt-Referenzsignals (REF) durch einen ersten Teilerfaktor (T1) zur Erzeugung des ersten Vergleichssignals (V1) teilt, das dem ersten Phasendetektor (33) zugeführt wird. Anordnung zur Phasensynchronisation nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass jede Phasensynchronisations-Einheit (30) einen zweiten Teiler (35) aufweist, der die Frequenz des Hilfs-Referenzsignals (REF_IN) durch einen zweiten Teilerfaktor (T2) zur Erzeugung des zweiten Vergleichssignals (V2) teilt, das dem ersten Phasendetektor (33) zugeführt wird. Anordnung zur Phasensynchronisation nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass dem zweiten Phasendetektor (38) das Haupt-Referenzsignal (REF) direkt zugeführt wird. Anordnung zur Phasensynchronisation nach einem der Ansprüche 1 bis 6,

dadurch gekennzeichnet,

dass jede Phasensynchronisations-Einheit weiterhin aufweist:

einen zweiten geregelten Oszillator (46) zur Erzeugung eines Taktsignals (AD_CLOCK),

einen dritten Phasendetektor (44), der zur Regelung des zweiten Oszillators (46) die Phase eines aus dem Haupt-Referenzsignal (REF) abgeleiteten vierten Vergleichssignals (V4) mit der Phase eines aus dem Taktsignal (AD_CLOCK) abgeleiteten fünften Vergleichssignals (V5) vergleicht, wenn das Gerät selbst das Haupt-Gerät (Master) ist, und

einen vierten Phasendetektor (49), der zur Regelung des zweiten Oszillators (46) die Phase eines aus dem Taktsignal (AD_CLOCK) abgeleiteten sechsten Vergleichssignals (V6) mit der Phase eines Referenz-Taktsignals (CASC_CLOCK) vergleicht, das von der Phasensynchronisations-Einheit (30) des Haupt-Geräts (Master) übermittelt wird, wenn das Gerät selbst nicht Haupt-Gerät (Master) sondern untergeordnetes Gerät (Slave) ist.
Anordnung zur Phasensynchronisation nach Anspruch 7, dadurch gekennzeichnet, dass jede Phasensynchronisations-Einheit (30) eine dritte Umschalteinrichtung (48) aufweist, die einen Regeleingang (47) des zweiten Oszillators (46) zwischen einem Ausgang des dritten Phasendetektors (44) und einem Ausgang des vierten Phasendetektors (49) in Abhängigkeit davon umschaltet, ob das jeweilige Gerät Haupt-Gerät (Master) oder untergeordnetes Gerät (Slave) ist. Anordnung zur Phasensynchronisation nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass jede Phasensynchronisations-Einheit (30) eine vierte Umschalteinrichtung (54) aufweist, die das Taktsignal (AD_CLOCK) den Phasensynchronisations-Einheiten (30) der untergeordneten Geräte (Slave) zuleitet, wenn das jeweilige Gerät das Haupt-Gerät (Master) ist. Anordnung zur Phasensynchronisation nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass jede Phasensynchronisations-Einheit (30) einen dritten Teiler aufweist, der die Frequenz des Haupt-Referenzsignals (REF) durch einen dritten Teilerfaktor (T4) zur Erzeugung des vierten Vergleichssignals (V4) teilt, das dem dritten Phasendetektor (44) zugeführt wird. Anordnung zur Phasensynchronisation nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass jede Phasensynchronisations-Einheit (30) einen vierten Teiler (45) aufweist, der die Frequenz des Taktsignals (AD_CLOCK) durch einen vierten Teilerfaktor (T3) zur Erzeugung des fünften Vergleichssignals (V5) teilt, das dem dritten Phasendetektor (44) zugeführt wird. Anordnung zur Phasensynchronisation nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, dass dem vierten Phasendetektor (49) das Taktsignal (AD_CLOCK) direkt zugeführt wird.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com