PatentDe  


Dokumentenidentifikation DE602004001367T2 12.07.2007
EP-Veröffentlichungsnummer 0001503500
Titel Phasenregelkreis
Anmelder AsicAhead NV, Hasselt, BE
Erfinder Op 't Eynde, Dr.-Ir., Frank, 3012 Wilsele-Leuven, BE
Vertreter Patentanwaltskanzlei Vièl & Wieske, 66119 Saarbrücken
DE-Aktenzeichen 602004001367
Vertragsstaaten AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LI, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR
Sprache des Dokument EN
EP-Anmeldetag 08.04.2004
EP-Aktenzeichen 044470920
EP-Offenlegungsdatum 02.02.2005
EP date of grant 28.06.2006
Veröffentlichungstag im Patentblatt 12.07.2007
IPC-Hauptklasse H03L 7/16(2006.01)A, F, I, 20051017, B, H, EP

Beschreibung[de]

Ein Phasenregelkreis (PLL) ist ein Elektronik-Schaltkreis, der zur Erzeugung eines elektrischen Signals mit einer gegebenen Frequenz dient. Ein Beispiel eines solchen Schaltkreises ist in 1 dargestellt. Die hauptsächlichen Bestandteile eines Phasenregelkreises sind ein spannungsgesteuerter Oszillator (VCO), ein Frequenzteiler (/N), ein Phasenkomparator (oder Phasenfrequenzkomparator) (PFC1

1
Einige PLLs enthalten zusätzlich einen Block namens "Ladepumpe". Hier wird diese Ladepumpe als Teil des PFCs betrachtet.
) und ein Schleifenfilter (LPF). Die grundlegende Funktion des PFCs besteht in der Steuerung des VCO-Eingangssignals VVCO derart, dass die beiden Eingänge Ref und FB in einen Zustand übergehen, in dem sie phasengleich oszillieren, was bedeutet, dass ihre Frequenzen gleich sind. Dies nennt man den "verriegelten" Zustand. Wenn eine Schleife verriegelt ist, gilt folgender Ausdruck:

Dieser Phasenregelkreis kann zur Erzeugung eines Ausgangssignals mit einer Frequenz benutzt werden, die N mal größer als die Frequenz des Bezugssignals2

2
Ein PLL kann auch für andere Zwecke, wie zum Beispiel FM-Modulation oder FM-Demodulation, Phasen(de)modulation oder Wiederherstellung der Taktfrequenz, benutzt werden. Diese Dinge überschreiten jedoch den Geltungsbereich dieser Erklärung, obwohl die vorliegende Erfindung auch in diesen Bereichen verwendet werden kann.
ist.

Wenn N eine Ganzzahl ist, bezeichnet man sie mit "Ganzzahl-N"-Synthesizer. Wenn N keine Ganzzahl ist, bezeichnet man sie mit "Bruchzahl-N"- Synthesizer.

In manchen Situationen ist es nützlich, ein Ausgangssignal mit einer Frequenz zu erzeugen, die sich ergibt aus: fOUT = fB + N·fref oder fOUT = fB – N·fref(2)

Dies kann mit dem Schaltkreis von 2 eingerichtet werden. Dieser Schaltkreis ist identisch mit dem Schaltkreis von 1, nur dass er zusätzlich noch einen Mixer aufweist. Im Mixer werden die beiden Eingangssignale OUT und B multipliziert. Wenn beide Signale sinusförmige Signale mit den Frequenzen fOUT bzw. fB sind, besteht das Mixerausgangssignal aus einer Summe von zwei sinusförmigen Signalen mit den Frequenzen fOUT + fB und fOUT – fB. Wenn sich die PLL-Schleife mit der zweiten Frequenz verriegeln lässt, ergibt sich die Verriegelungsbedingung aus:

Dieser Ausdruck beschreibt die PLL-Verriegelungsbedingung, wenn fOUT größer als fB ist. Wenn fOUT unter fB liegt, ändert sich die Verriegelungsbedingung zu:

Dieses Prinzip ist als "indirekter Synthesizer" gut bekannt. Es wurde in der Schrift "Low-Phase-Noise Fully-Integrated Frequency Synthesizer" von Jan Craninckx (PhD Thesis, KU Leuven, 1997) und in einem Artikel von Mr. B. Razavi (i) "Challenges in the Design of Frequency Synthesizers for Wireless Applications; pp. 395–402", Custom Integrated Circuits Conference, beschrieben.

Es gibt jedoch mehrere mit diesem Prinzip verbundene Probleme:

  • • Der Mixerausgang enthält zwei Frequenzen (fOUT + fB und fOUT – fB). Es ist wichtig, dass sich der PLL nur mit der Differenzfrequenz (fOUT – fB) verriegelt.
  • • Der Frequenzteiler (/N in 2) ist ein digitaler Schaltkreis. Sein Betrieb ist in 3 dargestellt. Der Teiler erzeugt ein Ausgangssignal, in dem die Anzahl der steigenden Kanten N mal kleiner als die Anzahl der steigenden Kanten seines Eingangssignals ist. Daraus ergibt sich, dass die Ausgangssignalfrequenz des Teilers N mal kleiner als seine Eingangssignalfrequenz ist. Von allen steigenden Kanten des Eingangssignals wird jedoch angenommen, dass sie die Eingangssignalfrequenz bestimmen. Somit ist, wenn das Eingangssignal, wie in 4 dargestellt, eine Summe von zwei sinusförmigen Signalen ist, die Ausgangsfrequenz des Teilers eine "fremde" Funktion der Eingangssignalfrequenz, und die Periode des Ausgangssignals ist nicht konstant. Dadurch werden unerwünschte Seitenbänder im PLL-Ausgangssignal (sogenannte Phasengeräusch- oder Phasenbezugsspitzen) erzeugt.
  • • In einer praktischen Situation ist das Signal B oft ein rechteckiges Wellensignal, nicht ein sinusförmiges Signal. Daraus ergibt sich, dass der Mixerausgang eine Summe von Signalen mit den Frequenzen fOUT – fB, fOUT – 3fB, fOUT – 5fB, usw. enthält. In 5 ist eine Zeichnung eines solchen Produkts aus einem sinusförmigen Signal und einem rechteckigen Wellensignal dargestellt. Es ist offensichtlich, dass beim Auslösen des digitalen Teilers jedesmal, wenn dieses Signal Null durchkreuzt, die Teilerausgangsfrequenz nicht gleich
  • • Wie bereits erwähnt, gibt es zwei mögliche Ausgangsfrequenzen, die eine Verriegelungsbedingung für den PLL erzeugen. Diese sind in den Ausdrücken (3) bzw. (4) dargestellt. Diejenige dieser beiden Bedingungen, die zuerst erhalten wird, bestimmt den Endwert der PLL-Ausgangsfrequenz. Der Benutzer des Schaltkreises hat keinen Einfluss auf die Wahl zwischen diesen beiden Möglichkeiten, und es bleibt dem "Zufall" überlassen, welche der beiden Möglichkeiten von der PLL-Schleife gewählt wird.

In der folgenden Erklärung werden Lösungen zu all diesen Problemen vorgestellt.

Element 1: Einseitenbandmixer

Ein erstes Element der Erfindung mit dem Ziel, das unerwünschte Signal mit der Frequenz fOUT + fB zu eliminieren, ist in 6 dargestellt: In vielen praktischen Situationen erzeugt der VCO zwei Signale mit identischer Frequenz, aber einer Phasendifferenz von 90°: V(OUT1) = AVCO·cos(2&pgr;·fOUT·t) und V(OUTQ) = (AVCO·sin(2&pgr;·fOUT·t)(5)

In diesen Ausdrücken ist AVCO die Ausgangssignalamplitude des VCOs.

Desgleichen stehen in vielen praktischen Situationen zwei Signale mit der Frequenz fB zur Verfügung: V(B1) = AB·cos(2&pgr;·fB·t) und V(BQ) = (AB·sin(2&pgr;·fB·t)(6)

Der Schaltkreis von 6 erzeugt folgendes Signal: Umixer.I = V(OUT1)·V(B1) + V(OUTQ)·V(BQ) = AVCO·AB·cos{2&pgr;(fOUT – fB)t}(7)

Wie zu sehen ist, steht am Mixerausgang nur eine Frequenz an. Es ist auch möglich, folgende Kombination zu erstellen: Umixer.Q = V(OUT1)·V(BQ) – V(OUTQ)·V(B1) = AVCO·AB·sin{2&pgr;(fB – fOUT)t}(8)

Dies ist ein Einseitenbandmixer, der in der Literatur gut bekannt ist.

Element 2: Nachführungsfilter

Ein zweites Element der Erfindung dient dem Ziel, die schnellen Übergänge im Signalteilereingangssignal von 5 zu eliminieren. Diese beruhen auf der Tatsache, dass die Signale VB.1 und VB.Q rechteckige Wellensignale, nicht sinusförmige Signale sind. Eine offensichtliche Lösung dieses Problems besteht darin, am Mixerausgang ein Tiefpassfilter vorzusehen. Auf diese Weise werden die schnellen Spannungsübergänge am Mixerausgang herausgefiltert, so dass sich ein sauberes sinusförmiges Signal ergibt. Während des PLL-Verriegelungsprozesses kann jedoch, solange der PLL nicht die korrekte Ausgangsfrequenz gefunden hat, die Mixerausgangssignalfrequenz über einen großen Bereich variieren. Des Weiteren ist in vielen praktischen Fällen der PLL-Dividierungsfaktor programmierbar, um eine programmierbare PLL-Ausgangsfrequenz zu erzeugen. Auch hier kann die Mixerausgangsfrequenz über einen breiten Bereich variieren. So kommt es, dass in manchen Fällen, wenn die Mixerausgangsfrequenz hoch ist, das Signal vom Filter stark gedämpft wird, was zu einer Filterausgangssignalamplitude führt, die zu niedrig ist, um den /N-Teiler korrekt auszulösen. Andererseits findet, wenn die Mixerausgangssignalfrequenz zu niedrig ist, eine ungenügende Filtrierung statt, und die Signale mit der Frequenz fOUT – 3fB, fOUT – 5fB, usw. werden nicht signifikant gedämpft.

Dies hat zur Folge, dass es schwierig ist, einen Wert für die Tiefpassfilter-Grenzfrequenz zu finden, die zufriedenstellend für alle möglichen Bedingungen ist.

Die vorliegende Erfindung schlägt ein Nachführungsfilter vor, in dem die Grenzfrequenz kontinuierlich an einen für die aktuelle Situation geeigneten Wert angepasst wird. Dies ist in 7 dargestellt. Diese Figur zeigt ein Tiefpassfilter, bei dem die Grenzfrequenz durch das Signal VC bestimmt wird. Dieses Signal wird kontinuierlich derart gesteuert, dass sich die Filtergrenzfrequenz kontinuierlich auf einen korrekten Wert einstellt.

Es gibt mehrere in der Literatur bekannte Techniken für den Bau eines Tiefpassfilters, welches von einem Steuersignal (einer Spannung oder einem Strom) gesteuert werden kann. Beispielsweise ist ein zeitkontinuierliches Filter (auch mit "gm-C" Filter, "Transkonduktanz-C" Filter oder "Gyratorfilter" bezeichnet) eine gute Möglichkeit zur Durchführung dieser Aufgabe.

Es gibt ferner mehrere möglichen Vorgehensweisen zum Einstellen des Steuersignals VC. Beispielsweise wird in dem Schaltkreis von 8 die Filterausgangssignalamplitude mit einem Scheitelwertdetektor (oder einem RMS-Detektor) gemessen. Die Filtereingangssignalamplitude wird auf ähnliche Weise gemessen. Es ist jetzt möglich, die Spannung VC derart zu steuern, dass die Ausgangssignalamplitude zum Beispiel halb so groß wie die Eingangssignalamplitude ist. Auf diese Weise wird die Filtergrenzfrequenz derart gesteuert, dass die Filterverstärkung 1/2 für die größte Signalkomponente im Filtereingangssignal ist. Für Signale mit einer höheren Frequenz (d.h. die unerwünschten Signale) ist die Filterdämpfung größer.

Eine weitere Vorgehensweise zur Steuerung des Signals VC ist in 9 dargestellt. Die Filtergrenzfrequenz wird hier derart gesteuert, dass das Ausgangssignal eine bestimmte Amplitude erreicht. Zum Beispiel ist bei einer Filtereingangssignalamplitude von typisch 500 mV und bei Einstellen der Ausgangssignalamplitude auf einen Wert von 100 mV die Filterverstärkung ein Fünftel (1/5) der Hauptfiltereingangssignalfrequenz. Wenn die Eingangssignalfrequenz oder Amplitude variiert, wird die Filtergrenzfrequenz variiert, um eine konstante Filterausgangssignalamplitude aufrechtzuerhalten. Die Filterdämpfung für Signalkomponenten mit höheren Frequenzen (d.h. unerwünschten Signalkomponenten) ist stärker.

Element 3: Doppelquadraturmixer mit Phasendetektor

Wie bereits erwähnt, kann der PLL eine Verriegelungsbedingung für Ausgangsfrequenzen erreichen, die für jeden der Ausdrücke (3) oder (4) zufriedenstellend sind. In 10 ist ein Schaltkreis dargestellt, der eine der beiden Möglichkeiten eliminiert: Der Schaltkreis enthält einen Doppelquadraturmixer, der zwei Ausgangssignale gemäß der Ausdrücke (7) und (8) erzeugt: Vmixer.I = Amixer·cos{2&pgr;(fOUT – fB)t}(9) Vmixer.Q = Amixer·sin{2&pgr;(fOUT – fB)t}(10)

Wenn fOUT > fB ist, hat Vmixer.I verglichen mit Vmixer.Q eine 90° Phasenvoreilung: bei einer steigenden Nullkreuzung von Vmixer.I ist Vmixer.Q negativ. Andererseits, wenn fOUT < fB ist, hat Vmixer.I verglichen mit Vmixer.Q eine 90° Phasennacheilung: bei einer steigenden Nullkreuzung von Vmixer.I ist Vmixer.Q positiv. Somit gestattet der Schaltkreis von 10, einen Unterschied zwischen diesen beiden Fällen zu machen: wenn fOUT > fB ist, ist das digitale Signal S stark, wenn jedoch fOUT < fB ist, ist Signal S schwach.

Das digitale Signal dient zum Modifizieren des Verhaltens des Phasenfrequenzkomparators. In 11 (links) ist ein Beispiel eines solchen Phasenfrequenzkomparators dargestellt. Wenn Signal "UP" stark ist, wird die VCO-Frequenz erhöht, während ein aktives Signal "DOWN" die VCO-Frequenz vermindert. UP und DOWN sind (fast) nie gleichzeitig aktiv. Im Schaltkreis von 11 (Mitte), wenn S schwach ist, wird Signal UP konstant in einen aktiven Zustand gezwungen, während DOWN nie aktiv ist. Folglich erhöht sich die VCO-Ausgangsfrequenz, bis S stark wird, d.h. bis fOUT > fB ist. Dann nimmt der Phasenfrequenzkomparator wieder sein normales Verhalten auf, und die PLL-Ausgangsfrequenz entwickelt sich zu dem in Ausdruck (3) angegebenen Wert. Dies ist die einzig mögliche stabile Ausgangsfrequenz.

Im Schaltkreis von 11 (rechts) ist der Betrieb umgekehrt: wenn S stark ist, wird Signal UP konstant dazu gezwungen, inaktiv zu sein, während DOWN in den aktiven Zustand gezwungen wird. Folglich vermindert sich die VCO-Ausgangsfrequenz, bis S schwach wird, d.h. bis fOUT < fB ist. Dann nimmt der Phasenfrequenzkomparator wieder sein normales Verhalten auf, und die PLL-Ausgangsfrequenz entwickelt sich zu dem in Ausdruck (4) angegebenen Wert. Dies ist die einzig mögliche stabile Ausgangsfrequenz.


Anspruch[de]
Phasenregelkreis, umfassend einen Phasenkomparator (PFC) mit einem ersten Eingang und einem zweiten Eingang, ein Schleifenfilter (LPF) und einen spannungsgesteuerten Oszillator (VCO), die in Reihe gekoppelt sind, wobei der VCO ein Inphasen- und ein Quadratursignal mit einer ersten Frequenz ausgibt, und ferner umfassend einen Doppelquadraturmischer, dem das Inphasen- und Quadratursignal mit der ersten Frequenz sowie ein Inphasen- und Quadratursignal mit einer zweiten Frequenz zugeführt werden, wobei der Doppelquadraturmischer ein Inphasen- und Quadratursignal mit einer Frequenz erzeugt, die der Differenz zwischen der ersten und zweiten Frequenz entspricht, wobei entweder das Inphasen- oder das Quadratursignal mit der Differenzfrequenz ferner an einen Frequenzteiler angelegt wird, dessen Ausgang dem ersten Eingang des PFCs zugeführt wird, dadurch gekennzeichnet, dass ein von dem Inphasen- und Quadratursignal mit der Differenzfrequenz abgeleitetes digitales Signal S dem PFC als dritter Eingang zugeführt wird, wobei das digitale Signal Information darüber enthält, ob die erste Frequenz höher als die zweite Frequenz ist. Phasenregelkreis nach Anspruch 1, wobei die in dem digitalen Signal enthaltene Information von der Phase des Inphasen- und Quadratursignals mit der Differenzfrequenz abgeleitet wird. Phasenregelkreis nach Anspruch 2, ferner umfassend ein digitales Flipflop, um die in dem digitalen Signal enthaltene Information abzuleiten. Phasenregelkreis, umfassend einen Phasenkomparator (PFC) mit einem ersten und einem zweiten Eingang, ein Schleifenfilter (LPF) und einen spannungsgesteuerten Oszillator (VCO), die in Reihe gekoppelt sind, und ferner umfassend einen Mischer, dem ein von dem VCO ausgegebenes Signal mit einer ersten Frequenz und ein Signal mit einer zweiten Frequenz zugeführt wird, wobei der Mischer ein Signal mit einer Frequenz erzeugt, die der Differenz zwischen der ersten und der zweiten Frequenz entspricht, dadurch gekennzeichnet, dass das von dem Mischer erzeugte Signal ferner einem Filter mit einer variablen Grenzfrequenz zugeführt wird, die von einem Filtersteuersignal (VC) gesteuert wird, wobei der Ausgang des Filters mit der variablen Grenzfrequenz einem Frequenzteiler zugeführt wird, dessen Ausgang dem ersten Eingang des Phasenkomparators (PFC) zugeführt wird. Phasenregelkreis nach Anspruch 4, wobei das Filter mit einer variablen Grenzfrequenz ein gm-C Filter ist. Phasenregelkreis nach Anspruch 4 oder 5, wobei das Filtersteuersignal (VC) dem Zweck dient, die Amplitude des Ausgangs des Filters mit der variablen Grenzfrequenz auf einem gegebenen Wert zu halten. Phasenregelkreis nach Anspruch 4 oder 5, wobei das Filtersteuersignal (VC) dem Zweck dient, das Verhältnis zwischen der Ausgangssignalamplitude und der Eingangssignalamplitude des Filters auf einem gegebenen Wert zu halten.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com