PatentDe  


Dokumentenidentifikation DE112005002324T5 27.09.2007
Titel Verfahren zum Herstellen eines Silicon-On-Insulator (SOI) Wafers mit einer Ätzstoppschicht
Anmelder Intel Corp., Santa Clara, Calif., US
Erfinder Tolchinsky, Peter, Beaverton, Oreg., US;
Giles, Martin, Portland, Oreg., US;
McSwiney, Michael, Scappoose, Oreg., US;
Shaheen, Mohamad, Portland, Oreg., US;
Yablok, Irwin, Portland, Oreg., US
Vertreter BOEHMERT & BOEHMERT, 28209 Bremen
DE-Aktenzeichen 112005002324
Vertragsstaaten AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW, EP, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR, OA, BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG, AP, BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW, EA, AM, AZ, BY, KG, KZ, MD, RU, TJ, TM
WO-Anmeldetag 09.11.2005
PCT-Aktenzeichen PCT/US2005/041544
WO-Veröffentlichungsnummer 2006053331
WO-Veröffentlichungsdatum 18.05.2006
Date of publication of WO application in German translation 27.09.2007
Veröffentlichungstag im Patentblatt 27.09.2007
IPC-Hauptklasse H01L 21/762(2006.01)A, F, I, 20051109, B, H, DE
IPC-Nebenklasse H01L 21/265(2006.01)A, L, I, 20051109, B, H, DE   H01L 21/316(2006.01)A, L, I, 20051109, B, H, DE   H01L 21/318(2006.01)A, L, I, 20051109, B, H, DE   H01L 21/78(2006.01)A, L, I, 20051109, B, H, DE   H01L 21/82(2006.01)A, L, I, 20051109, B, H, DE   

Beschreibung[de]
GEBIET DER ERFINDUNG

Die Erfindung betrifft allgemein die Herstellung integrierter Schaltkreisvorrichtungen und insbesondere die Herstellung eines Silicon-On-Insulator (SOI) Wafers mit einer Ätzstoppschicht, die einer vergrabenen Oxidschicht aufliegt.

HINTERGRUND DER ERFINDUNG

Ein Silicon-On-Insulator (SOI) Wafer kann eine Basisschicht aus Silizium, eine Isolationsschicht, die aus der Basisschicht aufliegendem Siliziumdioxid besteht, und einer oberen Siliziumschicht, die der Siliziumdioxidschicht aufliegt, bestehen. Die Siliziumdioxid-Isolationsschicht wird oftmals als „vergrabenes Oxid" (buried oxide) Schicht bezeichnet. Integrierte Schaltkreise weisen eine Ansammlung von Transistoren auf und andere Schaltkreiselemente können in der oberen Siliziumschicht hergestellt sein. SOI Wafer bieten die Möglichkeit zum Herstellen integrierter Schaltkreise (ICs) in großem Maßstab, die beispielsweise Hochgeschwindigkeitsoperationen ausführen und geringen Stromverbrauch aufweisen.

Verfahren zum Herstellen von SOI Wafern sind das Waferbonding und die Separation mit implantiertem Sauerstoff (SIMOX). Um einen SOI Wafer durch Waferbonding zu bilden, wird eine Siliziumdioxidschicht auf einer Oberfläche eines ersten Siliziumwafers hergestellt und dann wird ein zweiter Siliziumwafer mit dieser Oberfläche verbunden (z. B. die Oberfläche, über der die Oxidschicht gebildet wurde). Der zweite Wafer, der dünn sein kann, bildet eine obere Siliziumschicht, die einer vergrabenen Oxidschicht aufliegt. Um einen SOI Wafer mittels SIMOX zu bilden, werden Sauerstoffionen in einen Siliziumwafer implantiert und der Wafer wird gehärtet, um eine vergrabene Schicht von Siliziumdioxid innerhalb des Siliziumwafers zu bilden. Ein Beispiel eines SIMOX-Verfahrens kann in Matsumura et al., Technological Innovation in Low-Dose SIMOX Wafers Fabricated by an Internal Thermal Oxidation (ITOX) Process, MICROELECTRONIC ENGINEERING, Bd. 66, S. 400–414 (2003) eingesehen werden.

Bei SOI Wafern besteht das Problem, dass die vergrabene Oxidschicht eine geringe Ätzwiderstandskraft aufweist (beispielsweise während der Bildung von Isolierungsfurchen). Es wurde vorgeschlagen, dass eher Siliziumnitrid als Isolationsschicht als Siliziumdioxid in einem SOI Wafer verwendet werden sollte, da Siliziumnitrid in einigen Fällen eine bessere Ätzwiderstandskraft als Siliziumdioxid aufweist. Ein Beispiel eines Verfahrens zum Erzeugen eines SOI Wafers mit einer Siliziumnitridisolationsschicht ist in Meekison et al., Transmission Electron Microscope Investigation of the Dose Dependence of the Microstructure of Silicon-On-Insulator Structures Formed by Nitrogen Implantation of Silicon, JOUNAL OF APPLIED PHYSICS, Bd. 69, Nr. 6 (1991) beschrieben. Siliziumnitrid ist jedoch ist jedoch im Gegensatz zu Siliziumdioxid ein schlechter Isolator. Die Bandlücke von Siliziumnitrid ist ungefähr 40% weniger als die von Siliziumdioxid, so dass die elektrische Isolierung, die durch Siliziumnitrid gewährleistet ist, wesentlich geringer ist als die durch Siliziumdioxid erzeugte.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

1A ist eine Draufsicht auf ein Ausführungsbeispiel eines SOI Wafers mit einer Ätzstoppschicht, die einer vergrabenen Oxidschicht aufliegt.

1B ist eine geschnittene Seitenansicht des SOI Wafers aus 1A, entlang der Linie B-B von 1A.

2 ist ein Blockdiagramm, das ein Ausführungsbeispiel eines Verfahrens zum Bilden einer Ätzstoppschicht in einem SOI Wafer darstellt.

3A3C sind schematische Diagramme, die Ausgestaltungen des Verfahrens in 2 gezeigten Verfahrens darstellen.

4 ist ein schematisches Diagramm, das die Konzentration gegen die Wafertiefe für verschiedene Ausgestaltungen des in 2 dargestellten Verfahrens zeigt.

5 ist ein Blockdiagramm, das eine Ausgestaltung eines Verfahrens zum Erzeugen eines SOI Wafers mit einer Ätzstoppschicht, die dem vergrabenen Oxid aufliegt, darstellt.

6A6D sind schematische Diagramme, die Ausgestaltungen des in 5 gezeigten Verfahrens darstellen.

7 ist ein schematisches Diagramm, das sowohl Stickstoffkonzentrationen als auch Sauerstoffkonzentrationen gegen die Wafertiefe für verschiedene Ausführungsbeispiele des in 5 dargestellten Verfahrens zeigt.

8 ist ein schematisches Diagramm, das ein Ausführungsbeispiel eines Computersystems darstellt, das einen nach den offenbarten Ausführungsbeispielen gebildeten Halbleiterchip aufweist.

DETAILLIERTE BESCHREIBUNG DER ERFINDUNG

Ausgestaltungen eines Verfahrens zum Herstellen eines Silicon-On-Insulator (SOI) Wafers mit einer Ätzstoppschicht, die der Isolationsschicht aufliegt, werden offenbart. Ebenso werden Ausgestaltungen eines SOI Wafers mit einer Ätzstoppschicht, die der Isolationsschicht aufliegt, offenbart, bei denen die Isolationsschicht Siliziumdioxid (SiO2) aufweisen kann. In einem Ausführungsbeispiel weist die Ätzstoppschicht Siliziumnitrid (Si3N4) auf. In einer anderen Ausgestaltung weist die Ätzstoppschicht stickstoffdotiertes Siliziumdioxid auf. In einer weiteren Ausgestaltung weist die Ätzstoppschicht Siliziumoxinitrid (Si(X)O(Y)N(Z)) auf. In einer weiteren Ausgestaltung weist die Ätzstoppschicht eine Kombination von zwei oder mehr von Siliziumnitrid, stickstoffdotiertem Siliziumdioxid und Siliziumoxinitrid auf. In einer anderen Ausgestaltung variiert die Konzentration von Stickstoff über die Dicke der Ätzstoppschicht (und möglicherweise innerhalb anderer Schichten des SOI Wafers). Der offenbarte SOI Wafer kann sowohl die elektrischen Isolationseigenschaften einer Oxidisolationsschicht und das Ätzstoppvermögen der Ätzstoppschicht aufweisen.

In den 1A und 1B dargestellt ist ein Ausführungsbeispiel eines SOI Wafers 100 mit einer Ätzstoppschicht, die einer Isolationsschicht aufliegt. Mit Bezug auf diese Zeichnungen weist der SOI Wafer 100 eine Basisschicht eines Halbleitermaterials 110, eine Schicht eines Isolationsmaterials 120, das der Basisschicht 110 aufliegt, eine Ätzstoppschicht 130, die der Isolationsschicht 120 aufliegt, und eine obere Schicht 140 aus dem Halbleitermaterial auf, das der Ätzstoppschicht 130 aufliegt. In einem Ausführungsbeispiel weist das Halbleitermaterial (der Basisschicht 110 und der oberen Schicht 140) Silizium auf und die Isolationsschicht 120 weist Siliziumdioxid (SiO2) auf. In einem Ausführungsbeispiel weist die Ätzstoppschicht 130 Siliziumnitrid (Si3N4) auf. Jedoch weist die Ätzstoppschicht 130 nicht ein eindeutiges stöchiometrisches Siliziumdioxidmaterial auf und in anderen Ausführungsbeispielen variiert die Stickstoffkonzentration über die Dicke der Ätzstoppschicht (und die Stickstoffkonzentration kann auch innerhalb der Schichten des SOI Wafers 100 variieren). Beispielsweise weist die Ätzstoppschicht daher in einem anderen Ausführungsbeispiel stickstoffdotiertes Siliziumdioxid und in einem weiteren Ausführungsbeispiel weist die Ätzstoppschicht Siliziumoxinitrid (Si(X)O(Y)N(Z)) auf. In einem weiteren Ausführungsbeispiel weist die Ätzstoppschicht eine Kombination von zwei oder mehr von Siliziumnitrid, stickstoffdotiertem Siliziumdioxid und Siliziumoxinitrid auf.

In einem Ausführungsbeispiel hat die Isolationsschicht 120 eine Dicke zwischen ungefähr 300–2500 Ångström, die Ätzstoppschicht 130 hat eine Dicke zwischen ungefähr 3–200 Ångström und die obere Halbleiterschicht 140 hat eine Dicke zwischen ungefähr 30–2000 Ångström. Die Gesamtdicke des SOI Wafers 100 ist in einem Ausführungsbeispiel ungefähr 775 &mgr;m für einen 300 mm Wafer. In einer weiteren Ausführung liegt die Ätzstoppschicht 130 der Isolationsschicht 120 im Wesentlichen vollständig (oder einem wesentlichen Bereich) auf und in einem weiteren Ausführungsbeispiel liegt die obere Halbleiterschicht 140 der Ätzstoppschicht 130 im Wesentlichen gesamt (oder einem wesentlichen Bereich) auf.

In weiteren Ausführungsbeispielen weisen die Basishalbleiterschicht 110, die Isolationsschicht 120, die Ätzstoppschicht 130 und die obere Halbleiterschicht 140 andere als die oben beschriebenen Materialien auf. In anderen Ausgestaltungen kann die Ätzstoppschicht beispielsweise durch Dotieren oder Implantieren einer anderen Substanz als Stickstoff gebildet sein. Daher versteht es sich, dass die offenbarten Ausführungsbeispiele nicht auf eine Ätzstoppschicht, die Stickstoff enthält, beschränkt ist und weiterhin, dass andere Ätzstoppmaterialien innerhalb des Anwendungsbereichs der offenbarten Ausgestaltungen liegen. Weiterhin versteht es sich, dass die offenbarte Ätzstoppschicht andere Funktionen zusätzlich zu (oder anstelle von) denen eines Ätzstopps ausführen kann. Beispielsweise kann die offenbarte stickstoffenthaltende Schicht, die der vergrabenen Oxidschicht aufliegt, auch als Diffusionsschranke fungieren (z. B. als eine dotierte Diffusionsschranke, um das Dotieren der oberen Halbleiterschicht 140 zu ermöglichen).

In einem weiteren Ausführungsbeispiel, wie in 1A gezeigt, können auf dem SOI Wafer 100 integrierte Schaltungen für eine Anzahl von Chips 102 gebildet sein. Die integrierten Schaltungen eines jeden Chips 102 können in der oberen Halbleiterschicht 140 gebildet sein und die darunter liegende Schicht 130 kann als Ätzstopp während der Bildung dieser Schaltungen fungieren (z. B. als ein Ätzstopp während der Bildung der Isolationsgräben etc.). Obwohl es aufgrund Vereinfachung der Darstellung nicht in den Fig. gezeigt ist, kann eine Zahl von Metallisierungsschichten auf dem Wafer 100 gebildet sein (jede Metallisierungsschicht von angrenzenden Schichten durch eine nicht-leitende Schicht getrennt), um eine Verbindungsschicht für jeden Chip 102 zu erzeugen. Schließlich kann jeder Chip 102 vom Wafer 100 vereinzelt werden und jeder Chip 102 kann in bestimmter Weise zum Einbeziehen in eine nächste Fertigungsstufe verpackt werden (z. B. eine Platine, ein Computersystem, eine drahtlose Kommunikationsvorrichtung etc.).

Die offenbarten Ausführungsbeispiele umfassen verschiedene Verfahren des Bildens einer Ätzstoppschicht, die der vergrabenen Oxidschicht (oder einer anderen Isolationsschicht) eines SOI Wafers aufliegt. In 2 ist eine Ausgestaltung eines Verfahrens 200 zum Bilden einer Ätzstoppschicht in einem SOI Wafer dargestellt. Ausgestaltungen des in 2 gezeigten Verfahrens 200 sind weiter in den schematischen Diagrammen 3A3C, wie auch 4 dargestellt und auf diese Fig. wird im Text Bezug genommen.

Bezugnehmend auf 3A ist eine Ausgestaltung eines SOI Wafers 300 gezeigt. Dieser Wafer 300 weist eine Basisschicht aus Silizium 310, eine Schicht aus Siliziumdioxid 320, die der Basisschicht 310 aufliegt und eine obere Schicht aus Silizium 340 auf. Der SOI Wafer 300 von 3A kann durch jedes geeignete Verfahren, wie beispielsweise Waferbonding oder SIMOX, gebildet sein.

Wie in Block 210 von 2 dargestellt, ist Stickstoff in einen SOI Wafer implantiert. Dies ist in 3B dargestellt, worin Stickstoff in eine Region 390 des SOI Wafers 300 aus 3A implantiert wurde. Es versteht sich, dass der Bereich 390 für eine Region steht, die zur Implantation von Stickstoff anvisiert werden kann und dass in der Praxis Stickstoff in zusätzlichen Abschnitten des Wafers 300 implantiert werden kann. Beispielsweise kann die Stickstoffkombination, wie es unten beschrieben werden wird, von einer kleinen Menge nahe der Oberfläche der oberen Siliziumschicht 340 zu einer maximalen Konzentration tiefer im Wafer variieren und wiederum sich zu einer kleinen Menge noch tiefer im Wafer ändern. Die maximale Konzentration kann beispielsweise an der Schnittstelle zwischen der oberen Siliziumschicht 340 und der Siliziumdioxidschicht 320 auftreten oder die maximale Stickstoffkonzentration kann an einem Punkt innerhalb der Siliziumdioxidschicht 320 auftreten.

Stickstoff kann unter jeder geeigneten Bedingung unter Verwendung jeder geeigneten Implantationsausrüstung implantiert werden. In einem Ausführungsbeispiel wird die Stickstoffimplantation bei einer erhöhten Temperatur durchgeführt, um die Stickstoffkonzentration zu erhöhen, während die Möglichkeit von Schäden in der oberen Siliziumschicht 340 verringert wird. Beispielsweise wird die Stickstoffimplantation entsprechend einem Ausführungsbeispiel bei einer Temperatur in einem Bereich von bis zu 450°C durchgeführt.

Der implantierte Stickstoff wird dazu verwendet, eine Ätzstoppschicht zu bilden, wie im Folgenden beschrieben werden wird. Gemäß einiger Ausführungsbeispiele weist diese Ätzstoppschicht Siliziumnitrid, stickstoffdotiertes Siliziumdioxid oder Siliziumoxinitrid auf (oder eine Kombination dieser Materialien). Zwei Faktoren die die Eigenschaften dieser Ätzstoppschicht beeinflussen können, sind die maximale Stickstoffkonzentration und die Region oder Tiefe, die anvisiert ist, um die maximale Stickstoffdosis aufzunehmen. Dieses ist weiter in 4 dargestellt, die die Stickstoffkombination als Kombination der Wafertiefe zeigt. Entsprechend einem Ausführungsbeispiel ist die maximale Stickstoffkonzentration an der Schnittstelle zwischen der vergrabenen Oxidschicht und der oberen Siliziumschicht implantiert. Dieses ist durch die Kurve 490a dargestellt, die eine maximale Stickstoffkonzentration an der Schnittstelle zwischen einer vergrabenen Oxidschicht 420 und einer oberen Siliziumschicht 440 hat. In einem weiteren Ausführungsbeispiel ist die maximale Stickstoffkonzentration innerhalb der vergrabenen Oxidschicht implantiert. Dieses ist durch die Kurve 490b dargestellt, die eine maximale Stickstoffkonzentration an einem Ort innerhalb der Siliziumdioxidschicht 420 hat. In einem Ausführungsbeispiel kann die maximale Konzentration von Stickstoff innerhalb eines Bereichs von bis zu 1020 Atomen/cm3 sein.

Das Anvisieren der maximalen Stickstoffkombination an der Schnittstelle zwischen der vergrabenen Oxidschicht und der oberen Siliziumschicht bietet die größte Dicke von Siliziumnitrid über der vergrabenen Oxidschicht, wobei das Anvisieren der maximalen Stickstoffkonzentration in einer Region innerhalb der vergrabenen Oxidschicht die Konzentration von Stickstoff in der oberen Siliziumschicht verringern kann. Die maximale Stickstoffkonzentration und die zum Empfangen der maximalen Konzentration anvisierte Region werden eine Funktion der gewünschten Eigenschaften des SOI Wafers sein und diese Variablen – wie auch andere, etwa die Implantationsbedingungen – können geeignet auf einer Fall-zu-Fall Basis angepasst werden.

Es sollte beachtet werden, dass die Kurven 490a, 490b aus 4, die die Stickstoffkonzentration als eine Funktion der Tiefe darstellen, zur Erleichterung der Darstellung und des Verstehens realisiert worden sind. Beispielsweise sind die Kurven 490a, 490b als prinzipiell glatt und fortlaufend gezeigt; in Wahrheit aber können Unterbrechungen in der Stickstoffkonzentration an den Grenzen zwischen den Materialschichten sein.

Mit Bezug auf Block 220 in 2 wird ein Härtungsprozess zum Bilden einer Ätzstoppschicht durchgeführt. Dieses ist in 3C dargestellt, in der eine Ätzstoppschicht 330 im SOI Wafer 300 gebildet wurde, wobei diese Ätzstoppschicht über der vergrabenen Oxidschicht 320 und unter der oberen Siliziumschicht 340 angeordnet ist. Gemäß einem Ausführungsbeispiel beginnen sich während der erhöhten Temperatur während der Härtung Siliziumnitridniederschläge zu bilden und diese Niederschläge werden Stickstoff aus dem umgebenden Silizium ansammeln. Daher kann, während der sich fortsetzenden Erwärmung, Diffusion oder Neuverteilung von Stickstoff auftreten und eine Siliziumnitridschicht kann sich an der Stelle zwischen der oberen Siliziumschicht 340 und der vergrabenen Oxidschicht 320 bilden.

Wie bereits darauf hingewiesen, mag die Ätzstoppschicht jedoch keine bestimmte stöchiometrische Siliziumnitridschicht aufweisen und die Bildung von Siliziumnitridniederschlägen mag nicht auftreten. Weiter mag die Stickstoffkonzentration der gebildeten Ätzstoppschicht in anderen Ausführungsbeispielen kontinuierlich über die Schnittstellenregion zwischen der oberen Siliziumschicht und der vergrabenen Oxidschicht variieren. Beispielsweise mag die maximale Konzentration von Stickstoff in der Ätzstoppschicht an der Schnittstellenregion zwischen der oberen Siliziumschicht und der vergrabenen Oxidschicht auftreten, wobei die Stickstoffkonzentration in die vergrabene Oxidschicht abfällt (wie auch in die obere Siliziumschicht abfällt). Entsprechend einer Ausgestaltung mag die Ätzstoppschicht 330 stickstoffdotiertes Siliziumdioxid und in einem weiteren Ausführungsbeispiel mag die Ätzstoppschicht Siliziumoxinitrid aufweisen. In einer anderen Ausgestaltung mag die Ätzstoppschicht 330 eine Kombination von zwei oder mehr von Siliziumnitrid, stickstoffdotierten Siliziumdioxid und Siliziumoxinitrid aufweisen.

Das Härten zum Bilden der Ätzstoppschicht (aus dem implantierten Stickstoff) kann unter jeder geeigneten Bedingung durchgeführt werden, die zur Bildung von Siliziumnitrid, stickstoffdotiertem Siliziumdioxid oder Siliziumoxinitrid (oder einigen Kombinationen dieser Materialien) führt. In einer Ausgestaltung wird das Härten bei einer Temperatur von ungefähr 200°C für annähernd 2 Stunden durchgeführt. Entsprechend einer anderen Ausgestaltung ist der SOI Wafer in einer Arbeitskammer angeordnet, in die Stickstoff eingeführt werden kann und das Härten wird in einer strömenden Stickstoffumgebung ausgeführt.

In 5 ist ein anderes Ausführungsbeispiel eines Verfahrens 500 zum Bilden eines SOI Wafers mit einer Ätzstoppschicht dargestellt. Die in 5 gezeigten Ausgestaltungen des Verfahrens 500 sind weiter in den schematischen Diagrammen von 6A6D, wie auch in 7 dargestellt und Bezug wird auf diese Fig. genommen, wie im Text geschehen.

Zunächst ist mit Bezug auf 6A eine Ausgestaltung eines Wafers 600 gezeigt. In einem Ausführungsbeispiel weist der Wafer 600 ein Substrat 605 auf, das Silizium aufweist.

Wie in Block 510 von 5 dargelegt, wird Sauerstoff in einen Siliziumwafer implantiert. Dieses ist in 6B dargestellt, in der Sauerstoff in eine Region 680 des Wafers 600 von 6A implantiert worden ist. Der implantierte Sauerstoff wird verwendet, um eine vergrabene Oxidschicht zu bilden. Es versteht sich, dass die Region 680 für einen Bereich steht, der zur Implantation von Sauerstoff anvisiert werden kann und dass in der Praxis Sauerstoff in zusätzlichen Teilen des Wafers 600 implantiert werden kann. Beispielsweise kann die Sauerstoffkonzentration von einer kleinen Menge nahe der oberen Oberfläche des Wafers 600 zu einer maximalen Konzentration tiefer im Wafer und wiederum zu einer kleinen Menge noch tiefer im Wafer variieren.

Sauerstoff kann unter jeder geeigneten Bedingung unter Verwendung jeder geeigneten Implantationsausrüstung implantiert werden. Gemäß einem Ausführungsbeispiel wird Sauerstoff bei einer erhöhten Temperatur implantiert, um die Sauerstoffkonzentration zu erhöhen, während die Möglichkeit von Schädigungen des Siliziumsubstrats 605 verringert wird. Beispielsweise wird in einem Ausführungsbeispiel die Sauerstoffimplantation bei einer Temperatur in einem Bereich von bis zu 450°C durchgeführt. Die maximale Sauerstoffkonzentration ist in einer Region oder Tiefe des Wafers anvisiert, in der die vergrabene Oxidschicht gebildet werden soll. Dieses ist in 7 dargestellt, die die Sauerstoffkonzentration als eine Funktion der Wafertiefe zeigt (die Stickstoffkonzentration ist in dieser Fig. auch gezeigt und wird im Folgenden beschrieben). Die Kurve 780 (gestrichelte Linie) stellt die Sauerstoffkonzentration dar und diese Kurve deutet an, dass die maximale Sauerstoffkonzentration in die Region des Wafers fällt, in der eine vergrabene Oxidschicht (siehe Pos. 720) gebildet werden soll. In einem Ausführungsbeispiel ist die maximale Sauerstoffkonzentration innerhalb eines Bereichs bis zu 1022 Atomen/cm3.

Bezugnehmend auf Block 520 in 5 wird Stickstoff in den Wafer implantiert. Dieses ist in 6C dargestellt, in der Stickstoff in eine Region 690 des Siliziumwafers 600 implantiert worden ist. Es versteht sich, dass die Region 690 für eine Region steht, die zur Implantation von Stickstoff anvisiert werden kann und dass in Wirklichkeit Stickstoff in weiten Teilen des Wafers 600 implantiert werden kann. Beispielsweise, wie im Folgenden beschrieben werden wird, kann die Stickstoffkonzentration von einer kleinen Menge nahe der oberen Oberfläche des Wafers 600 bis zu einer maximalen Konzentration tiefer im Wafer und wiederum zu einer kleinen Menge noch tiefer im Wafer variieren. Die maximale Konzentration kann beispielsweise an der Region auftreten, die die Schnittstelle einer oberen Siliziumschicht und einer vergrabenen Oxidschicht werden soll oder die maximale Stickstoffkonzentration kann an einem Punkt innerhalb der Region auftreten, die die vergrabene Oxidschicht werden soll.

Wie vorher kann Stickstoff unter jeder geeigneten Bedingung unter Verwendung jeder geeigneten Implantationsausrüstung implantiert werden. In einer Ausgestaltung wird die Stickstoffimplantation bei einer erhöhten Temperatur ausgeführt, um die Stickstoffkonzentration zu erhöhen, während die Möglichkeit von Schädigungen am Wafer 600 verringert ist (z. B. der Bereich des Wafers 600, der die obere Siliziumschicht 640 werden soll). Beispielsweise wird die Stickstoffimplantation gemäß eines Ausführungsbeispiels bei einer Temperatur in einem Bereich bis zu 450°C durchgeführt.

Der implantierte Stickstoff wird verwendet, um eine Ätzstoppschicht zu bilden, die der vergrabenen Oxidschicht (die aus dem implantierten Stickstoff gebildet werden wird) aufliegt. In einigen Ausführungsbeispielen weist diese Ätzstoppschicht Siliziuimnitrid, stickstoffdotiertes Siliziumdioxid oder Siliziumoxinitrid (oder eine Kombination dieser Materialien auf). Wie oben erwähnt sind zwei Faktoren, die die Eigenschaften der Siliziuimnitridschicht beeinflussen können, die maximale Stickstoffkonzentration und die Region oder Tiefe, die zum Aufnehmen der maximalen Stickstoffdosis anvisiert ist. Dieses ist in 7 dargestellt, die die Stickstoffkonzentration (und Sauerstoffkonzentration) als eine Funktion einer Wafertiefe zeigt. Gemäß einem Ausführungsbeispiel ist die maximale Konzentration von Stickstoff in dem Bereich implantiert, der die Schnittstelle zwischen einer vergrabenen Oxidschicht und einer oberen Siliziumschicht werden wird. Dieses ist durch die Kurve 790a dargestellt, die eine maximale Stickstoffkonzentration in der Ebene hat, die die Schnittstelle zwischen einer Siliziumdioxidschicht 720 und einer oberen Siliziumschicht 740 werden wird. In einem weiteren Ausführungsbeispiel ist die maximale Konzentration von Stickstoff innerhalb einer Region implantiert, die eine vergrabene Oxidschicht werden wird. Dieses ist durch die Kurve 790b dargestellt, die eine maximale Stickstoffkonzentration an einem Ort innerhalb der Region hat, die die vergrabene Oxidschicht 720 werden wird. In einem Ausführungsbeispiel ist die maximale Konzentration von Stickstoff innerhalb eines Bereichs bis zu 1020 Atomen/cm3.

Das Anvisieren der maximalen Stickstoffkonzentration, die an der Schnittstelle zwischen der vergrabenen Oxidschicht und der oberen Siliziumschicht sein wird, bietet die größte Dicke von Siliziumnitrid über der vergrabenen Oxidschicht, wobei das Anvisieren der maximalen Stickstoffkonzentration einer Region innerhalb der vergrabenen Oxidschicht die Konzentration von Stickstoff in der oberen Siliziumschicht zu verringern mag. Wie bereits angedeutet, werden die maximale Stickstoffkonzentration (und die maximale Sauerstoffkonzentration) und die zum Aufnehmen der maximalen Konzentration anvisierte Region eine Funktion der gewünschten Eigenschaften des SOI Wafers sein und diese Variablen – wie auch andere – etwa die Implantationsbedingungen – können geeignet auf einer Fall-zu-Fall Basis angepasst werden.

Es sollte beachtet werden, dass die Kurven 790a, 790b in 7, die die Stickstoffkonzentration als Funktion der Tiefe (wie auch die Kurve 780, die die Sauerstoffkonzentration wiedergibt) darstellt, zur Erleichterung von Darstellung und zum Verstehen idealisiert worden sind. Beispielsweise sind die Kurven 790a, 790b (und 780) als prinzipiell glatt und durchgehend gezeigt; jedoch können in Wirklichkeit Unterberechungen in der Stickstoffkonzentration an den Grenzen zwischen den Materialschichten sein.

Wie in Block 530 aus 5 dargelegt, wird ein Härtevorgang zum Bilden einer Siliziumdioxidschicht wie auch einer Ätzstoppschicht durchgeführt. Dieses ist in 6D dargestellt, in der jeweils eine Siliziumdioxidschicht 620 und eine Ätzstoppschicht 630 gebildet wurden, um einen SOI Wafer 600 zu erzeugen. Die Siliziumdioxidschicht 620 ist in der Region des Siliziumwafers gebildet, die zur Sauerstoffimplantation anvisiert ist und die Ätzstoppschicht 630 ist in der Schnittstellenregion zwischen der Siliziumdioxidschicht 620 und einer oberen Siliziumschicht 640 gebildet. Daher ist die Ätzstoppschicht über der vergrabenen Siliziumoxidschicht 620 und unterhalb der oberen Siliziumschicht 640 angeordnet. Entsprechend eines Ausführungsbeispiels beginnen sich während des Härtens bei erhöhter Temperatur Siliziumnitridniederschläge zu bilden und diese Niederschläge werden Sauerstoff aus dem umliegenden Silizium sammeln. Daher wird während fortgesetzter Erwärmung die Fusion und/oder Neuverteilung von Sauerstoff auftreten und die Siliziumnitridschicht mag sich an der Schnittstelle an der oberen Siliziumschicht 640 und der vergrabenen Oxidschicht 620 die sich bildet, bilden. Ähnliche Mechanismen mögen zur Bildung der Siliziumdioxidschicht führen.

Wie vorher bemerkt mag die Ätzstoppschicht jedoch nicht eine bestimmte stöchiometrische Siliziumnitridschicht aufweisen und die Bildung von Siliziumnitridniederschlägen mag nicht auftreten. Weiter mag in anderen Ausführungsbeispielen die Stickstoffkonzentration der gebildeten Ätzstoppschicht kontinuierlich über der Schnittstellenregion zwischen der oberen Siliziumschicht und der vergrabenen Oxidschicht, die sich bildet, variieren. Beispielsweise mag die maximale Konzentration von Stickstoff in der Ätzstoppschicht an der Schnittstellenregion zwischen der oberen Siliziumschicht und der vergrabenen Oxidschicht auftreten, wobei die Stickstoffkonzentration in die vergrabene Oxidschicht abfällt (wie sie auch abfällt in die obere Siliziumschicht). Entsprechend eines Ausführungsbeispiels kann die Ätzstoppschicht 330 stickstoffdotiertes Siliziumdioxid aufweisen und in einem weiteren Ausführungsbeispiel mag die Ätzstoppschicht Siliziumoxinitrid aufweisen. In einem anderen Ausführungsbeispiel mag die Ätzstoppschicht 330 eine Kombination von zwei oder mehr von Siliziumnitrid, stickstoffdotiertem Siliziumdioxid und Siliziumoxinitrid aufweisen.

Das Härten zum Bilden der Siliziumdioxidschicht (aus dem implantierten Sauerstoff) und der Ätzstoppschicht (aus dem implantierten Stickstoff) mag unter jeder geeigneten Bedingung ausgeführt werden, die zur Bildung von Siliziumdioxid und Siliziumnitrid, stickstoffdotiertem Siliziumdioxid oder Siliziumoxinitrid (oder einer Kombination dieser Materialien) führt. In einem Ausführungsbeispiel ist das Härten bei einer Temperatur von ungefähr 1350°C für ungefähr zwischen 5 bis 12 Stunden durchgeführt. Entsprechend eines anderen Ausführungsbeispiels ist der Wafer in einer Arbeitskammer angeordnet, in die Stickstoff und/oder Sauerstoff eingeführt werden kann und Härten ist in einer strömenden Stickstoff und/oder Sauerstoffumgebung durchgeführt.

Bezugnehmend auf 8 ist ein Ausführungsbeispiel eines Computersystems 800 dargestellt. Das Computersystem 800 weist einen Bus 805 auf, an den verschiedene Komponenten angeschlossen sind. Der Bus 805 ist beabsichtigt, eine Ansammlung von einem oder mehreren Bussen darzustellen – z. B. einem Systembus, einem Peripheral Component Interface (PCI) Bus, einem Small Computer System Interface (SCSI) Bus, etc. – die die Komponenten des Systems 800 untereinander verbindet. Die Darstellung dieser Busse als ein einzelner Bus 805 ist zur Erleichterung des Verstehens vorgenommen und es versteht sich, dass das System 800 nicht derart beschränkt ist. Der Fachmann wird anerkennen, dass das Computersystem 800jede geeignete Busarchitektur aufweisen kann und jede Anzahl und Kombination von Bussen einschließen kann.

An den Bus 805 ist eine Verarbeitungsvorrichtung (oder Vorrichtungen) 810 angeschlossen. Die Verarbeitungsvorrichtung 810 kann jede geeignete Verarbeitungsvorrichtung oder jedes geeignete Verarbeitungssystem aufweisen, einschließlich einem Mikroprozessor, einem Netzwerkprozessor, einem Application Specific Integrated Circuit (ASIC) oder einem Field Programmable Gate Array (FPGA) oder einer ähnlichen Vorrichtung. Es versteht sich, dass obwohl 8 eine einzelne Verarbeitungsvorrichtung 810 zeigt, das Computersystem 800 zwei oder mehr Verarbeitungsvorrichtungen einschließen kann.

Das Computersystem 800 enthält auch einen an den Bus 805 angeschlossenen Systemspeicher 820, wobei der Systemspeicher 820 beispielsweise jeden geeigneten Typ und jede geeignete Anzahl von Speichern einschließt, etwa Static Random Access Memory (SRAM), Dynamic Random Access Memory (DRAM), Synchronous DRAM (SDRAM) oder Double Data Rate DRAM (DDRDRAM). Während des Betriebs des Computersystems 800 können ein Betriebssystem oder andere Anwendungen in den Systemspeicher 820 geladen sein.

Das Computersystem 800 kann weiterhin ein an den Bus 805 angeschlossenes Read-Only Memory (ROM) 830 aufweisen. Während des Betriebes kann das ROM 830 zeitweilige Anweisungen und Variablen für die Verarbeitungsvorrichtung 810 speichern. Das System 800 kann auch eine Speichervorrichtung (oder Vorrichtungen) 840, die an den Bus 805 angeschlossen sind, aufweisen. Die Speichervorrichtung 840 weist jeden geeigneten nicht-flüchtigen Speicher, wie beispielsweise eine Festplatte, auf. Das Betriebssystem und andere Programme können in der Speichervorrichtung 840 gespeichert sein. Weiterhin kann an den Bus 805 eine Vorrichtung 850 zum Zugreifen auf Wechselspeichermedien (z. B. ein Floppy Diskettenlaufwerk oder ein CD ROM Laufwerk), angeschlossen sein.

Das Computersystem 800 kann ebenso eine oder mehrere I/O (Input/Output) Vorrichtungen 860, die einem Bus 805 angeschlossen sind, aufweisen. Gemeinsame Eingabevorrichtungen schließen Tastaturen, Zeigevorrichtungen wie etwa eine Maus, wie auch andere Dateneingabevorrichtungen ein, wobei gemeinsame Ausgabevorrichtungen Videoanzeigen, Druckvorrichtungen und Audioausgabevorrichtungen einschließen. Es wird bemerkt werden, dass dieses nur einige Beispiele von Arten von I/O Vorrichtungen sind, die mit dem Computersystem 800 verbunden sein können.

Das Computersystem 800 kann weiter eine Netzwerkschnittstelle 870, die an den Bus 805 angeschlossen ist, aufweisen. Die Netzwerkschnittstelle 870 weist jede geeignete Hardware, Software oder eine Kombination aus Hardware oder Software auf, die in der Lage ist, das System 800 mit einem Netzwerk zu verbinden (z. B. eine Netzwerkinterfacekarte). Die Netzwerkschnittstelle 870 kann über jedes geeignete Medium – z. B. drahtlos, Kupferleitung, optische Faser oder eine Kombination davon- eine Verbindung mit dem Netzwerk (oder Netzwerken) herstellen, das die Ausgabe von Information über jedes geeignete Protokoll unterstützt – z. B. TCP/IP (Transmission Control Protocol/Internet Protocol), http (Hyper-Text Transmission Protocol), wie auch andere.

Es versteht sich, dass das in 8 dargestellte Computersystem 800 lediglich eine beispielhafte Ausgestaltung eines solchen Systems darstellt und dass dieses System weitere zusätzliche Komponenten aufweisen kann, die zur Klarheit und Einfachheit des Verständnisses weggelassen wurden. Beispielsweise kann das System 800 eine DMA (Direct Memory Access) Steuerung, einen Chipsatz, der mit der Verarbeitungsvorrichtung 810 assoziiert ist, zusätzlichen Speicher (z. B. einen Cache-Speicher), wie auch weitere Signalleitungen und Busse aufweisen. Ebenso versteht es sich, dass das Computersystem 800 nicht alle der in 8 gezeigten Komponenten aufweisen kann.

Nach einer Ausgestaltung enthält das Computersystem 800 eine Komponente mit einem integrierten Schaltkreis-Chip, der auf einem SOI Wafer mit einer Ätzstoppschicht, etwa einer Siliziumnitridschicht, wie oben beschrieben, gebildet wurde. Beispielsweise kann die Verarbeitungsvorrichtung 810 des Systems 800 einen solchen integrierten Schaltkreis-Chip aufweisen. Jedoch versteht es sich, dass andere Komponenten des Systems 800 (z. B. die Netzwerkschnittstelle 870 etc.) eine Vorrichtung mit einem auf einem SOI Wafer gebildeten integrierten Schaltkreis-Chip mit einer Siliziumnitridstoppschicht (oder einer anderen Ätzstoppschicht) aufweisen können.

Die vorstehende detaillierte Beschreibung und die beigefügten Zeichnungen sind nur erläuternd und nicht einschränkend. Sie wurden vornehmlich für ein klares und umfassendes Verständnis der offenbarten Ausführungsbeispiele bereitgestellt und keine unnötigen Einschränkungen sollten daraus abgeleitet werden. Vielzählige Hinzufügungen, Streichungen und Änderungen an den hier beschriebenen, wie auch alternative Anordnungen, können vom Fachmann erdacht werden, ohne sich vom Wesen der offenbarten Ausgestaltungen und dem Umfang der beigefügten Ansprüche zu lösen.

ZUSAMMENFASSUNG

Ausgestaltung eines Silicon-On-Insulator (SOI) Wafers mit einer Ätzstoppschicht (130), die der vergrabenen Oxidschicht (120) aufliegt, wie auch Ausgestaltungen eines Verfahrens zum Herstellen dieser, werden offenbart. Die Ätzstoppschicht kann Siliziumnitrid, Stickstoff-dotiertes Siliziumdioxid oder Siliziumoxinitrid, wie auch einige Kombinationen aus diesen Werkstoffen aufweisen. Andere Ausgestaltungen werden beschrieben und beansprucht.


Anspruch[de]
Verfahren gekennzeichnet durch Bilden einer Ätzstoppschicht in einem Silicon-On-Insulator (SOI) Wafer, wobei die Ätzstoppschicht der Isolationsschicht des SOI-Wafers aufliegt. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Ätzstoppschicht ein Material aufweist, ausgewählt aus einer Gruppe bestehend aus Siliziumnitrid, Stickstoff-dotiertem Siliziumdioxid und Siliziumoxinitrid. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Ätzstoppschicht wenigstens zwei Materialien aufweist, ausgewählt aus einer Gruppe bestehend aus Siliziumnitrid, Stickstoff-dotiertem Siliziumdioxid und Siliziumoxinitrid. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine Konzentration von Stickstoff in der Ätzstoppschicht variiert. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Bilden der Ätzstoppschicht aufweist:

Implantieren von Stickstoff in den SOI-Wafer; und

Härten des SOI-Wafers zum Bilden der Ätzstoppschicht.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der SOI-Wafer eine Anzahl von verbundenen Schichten aufweist. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Isolationsschicht des SOI-Wafers eine Oxidschicht aufweist, die durch den Vorgang einschließlich Sauerstoff-Implantation gebildet ist. Verfahren zum Bilden einer Isolationsschicht und einer Ätzstoppschicht in einem Halbleiterwafer, wobei die Ätzstoppschicht zwischen der Isolationsschicht und einer oberen Halbleiterschicht angelegt ist. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass der Halbleiterwafer Silizium aufweist und die Isolationsschicht Siliziumdioxid aufweist. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Ätzstoppschicht ein Material aufweist, ausgewählt aus einer Gruppe bestehend aus Siliziumnitrid, Stickstoff-dotiertem Siliziumdioxid und Siliziumoxinitrid. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Ätzstoppschicht wenigstens zwei Materialien aufweist, ausgewählt aus einer Gruppe bestehend aus Siliziumnitrid, Stickstoff-dotiertem Siliziumdioxid und Siliziumoxinitrid. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass eine Konzentration von Stickstoff in der Ätzstoppschicht variiert. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das Bilden der Ätzstoppschicht aufweist:

Implantieren von Stickstoff in den Halbleiterwafer; und

Härten des Halbleiterwafers zum Bilden der Ätzstoppschicht.
Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass das Bilden der Isolationsschicht aufweist:

Implantieren von Sauerstoff in den Halbleiterwafer;

wobei die Isolationsschicht während des Härtens des Halbleiterwafers gebildet wird.
Verfahren mit den Schritten:

Implantieren von Stickstoff in einen Wafer, wobei der Wafer eine Basisschicht aus Silizium, eine Schicht aus Siliziumdioxid, die der Basisschicht aus Silizium aufliegt, und eine obere Schicht aus Silizium, die der Siliziumdioxidschicht aufliegt, aufweist; und

Härten des Wafers zum Bilden einer Schicht zwischen der oberen Siliziumschicht und der Isolationsschicht, wobei die Schicht ein Material aufweist, das ausgewählt ist aus einer Gruppe bestehend aus Siliziumnitrid, Stickstoff-dotiertem Siliziumdioxid und Siliziumoxinitrid.
Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass die Schicht wenigstens zwei Materialien beinhaltet, die ausgewählt sind aus einer Gruppe bestehend aus Siliziumnitrid, Stickstoff-dotiertem Siliziumdioxid und Siliziumoxinitrid. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass eine maximale Konzentration von implantiertem Stickstoff an einer Schnittstelle zwischen der oberen Siliziumschicht und der Siliziumdioxidschicht ist. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass eine maximale Konzentration des implantierten Stickstoffs in der Siliziumdioxidschicht ist. Verfahren nach Anspruch 15 weiter gekennzeichnet durch Bilden eines integrierten Schaltkreises für eine Anzahl von Chips in der oberen Siliziumschicht. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass die Schicht, die zwischen der Siliziumdioxidschicht und der oberen Siliziumschicht gebildet ist, als Ätzstopp fungiert. Verfahren mit den Schritten:

Implantieren von Sauerstoff in einen Wafer, wobei der Wafer Silizium aufweist;

Implantieren von Stickstoff in den Wafer; und

Härten des Wafers zum Bilden einer Siliziumdioxidschicht, die einer Basisschicht von Silizium aufliegt und eine Schicht zwischen der Siliziumdioxidschicht und einer oberen Siliziumschicht, wobei die Schicht Material aufweist, das ausgewählt ist aus einer Gruppe bestehend aus Siliziumnitrid, Stickstoff-dotiertem Siliziumdioxid und Siliziumoxinitrid.
Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass die Schicht wenigstens zwei Materialien beinhaltet, die ausgewählt sind aus einer Gruppe bestehend aus Siliziumnitrid, Stickstoff-dotiertem Siliziumdioxid und Siliziumoxinitrid. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass eine maximale Konzentration von implantiertem Stickstoff in einem Bereich ist, der eine Schnittstelle zwischen der oberen Siliziumschicht und der Siliziumdioxidschicht bildet. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass eine maximale Konzentration von implantiertem Stickstoff in einem Bereich ist, der die Siliziumdioxidschicht bildet. Verfahren nach Anspruch 21 weiter gekennzeichnet durch Bilden eines integrierten Schaltkreises für eine Anzahl von Chips in der oberen Siliziumschicht. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass die Schicht zwischen der Siliziumdioxidschicht und der oberen Siliziumschicht als Ätzstopp fungiert. Halbleiterwafer mit:

einer Basisschicht bestehend aus einem Halbleitermaterial;

einer Schicht eines isolierenden Materials, das der Basisschicht aufliegt;

einer Ätzstoppschicht, die der Isolationsschicht aufliegt; und

einer oberen Schicht, bestehend aus dem Halbleitermaterial, das der Ätzstoppschicht aufliegt.
Wafer nach Anspruch 27, dadurch gekennzeichnet, dass das Halbleitermaterial Silizium aufweist und das isolierende Material Siliziumdioxid aufweist. Wafer nach Anspruch 27, dadurch gekennzeichnet, dass die Ätzstoppschicht ein Material aufweist, ausgewählt aus einer Gruppe bestehend aus Siliziumnitrid, Stickstoff-dotiertem Siliziumdioxid und Siliziumoxinitrid. Wafer nach Anspruch 27, dadurch gekennzeichnet, dass die Ätzstoppschicht wenigstens zwei Materialien aufweist, ausgewählt aus einer Gruppe bestehend aus Siliziumnitrid, Stickstoff-dotiertem Siliziumdioxid und Siliziumoxinitrid. Wafer mit:

einer Basisschicht aus Silizium;

einer Schicht aus Siliziumdioxid, die der Basisschicht aus Silizium aufliegt;

einer oberen Schicht aus Silizium, die über der Siliziumdioxidschicht angeordnet ist;

und einer zwischen der Siliziumdioxidschicht und der oberen Siliziumschicht angeordneten Schicht, wobei die Schicht ein Material aufweist, das das ausgewählt ist aus einer Gruppe bestehend aus Siliziumnitrid, Stickstoff-dotiertem Siliziumdioxid und Siliziumoxinitrid.
Wafer nach Anspruch 31, dadurch gekennzeichnet, dass die zwischen der Siliziumdioxid- und der oberen Siliziumschicht angeordnete Schicht wenigstens zwei Materialien aufweist, ausgewählt aus einer Gruppe bestehend aus Siliziumnitrid, Stickstoff-dotiertem Siliziumdioxid und Siliziumoxinitrid. Wafer nach Anspruch 31, dadurch gekennzeichnet, dass die zwischen der Siliziumdioxid- und der obern Siliziumschicht angeordnete Schicht als Ätzstopp fungiert. Vorrichtung mit:

einem Chip mit

einer Basisschicht bestehend aus Silizium;

einer Isolationsschicht, die der Basisschicht aufliegt, wobei die Isolationsschicht aus Siliziumdioxid besteht,

einer Ätzstoppschicht, die der Isolationsschicht aufliegt, wobei die Isolationsschicht ein Material aufweist, ausgewählt aus einer Gruppe bestehend aus Siliziumnitrid, Stickstoff-dotiertem Siliziumdioxid und Siliziumoxinitrid und

einer oberen Schicht bestehend aus Silizium, die der Ätzstoppschicht aufliegt; und wenigstens einem in der oberen Siliziumschicht gebildeten Schaltkreiselement.
Vorrichtung nach Anspruch 24, dadurch gekennzeichnet, dass die Ätzstoppschicht wenigstens zwei Materialien aufweist, ausgewählt aus einer Gruppe bestehend aus Siliziumnitrid, Stickstoff-dotiertem Siliziumdioxid und Siliziumoxinitrid. Vorrichtung nach Anspruch 34, dadurch gekennzeichnet, dass wenigstens eine Schaltkreiselement einen Transistor aufweist. Vorrichtung nach Anspruch 34, dadurch gekennzeichnet, dass das wenigstens eine Schaltkreiselement einen Teil eines Verarbeitungssystems aufweist. System mit:

einer Verarbeitungsvorrichtung, wobei die Verarbeitungsvorrichtung einen Chip mit einer aus Silizium bestehenden Basisschicht aufweist;

einer Isolationsschicht, die der Basisschicht aufliegt, wobei die Isolationsschicht Siliziumdioxid aufweist,

einer Ätzstoppschicht, die der Isolationsschicht aufliegt, wobei die Isolationsschicht ein Material beinhaltet, ausgewählt aus einer Gruppe bestehend aus Siliziumnitrid, Stickstoff-dotiertem Siliziumdioxid und Siliziumoxinitrid und

einer oberen Schicht bestehend aus Silizium, die der Ätzstoppschicht aufliegt; und

einer Speichervorrichtung, die mit der Verarbeitungsvorrichtung verbunden ist.
System nach Anspruch 38, dadurch gekennzeichnet, dass die Ätzstoppschicht wenigstens zwei Materialien aufweist, ausgewählt aus einer Gruppe bestehend aus Siliziumnitrid, Stickstoff-dotiertem Siliziumdioxid und Siliziumoxinitrid. System nach Anspruch 38 weiter gekennzeichnet durch eine Netzwerkschnittstelle, die mit der Verarbeitungsvorrichtung verbunden ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com