PatentDe  


Dokumentenidentifikation DE102004007172B4 04.10.2007
Titel Phaseneinstellungsschaltung für minimale Unregelmäßigkeiten bei Phasenschritten
Anmelder Texas Instruments Deutschland GmbH, 85356 Freising, DE
Erfinder Dietl, Markus, 80469 München, DE;
Tambouris, Sotirios, 80337 München, DE
Vertreter Prinz und Partner GbR, 80335 München
DE-Anmeldedatum 13.02.2004
DE-Aktenzeichen 102004007172
Offenlegungstag 01.09.2005
Veröffentlichungstag der Patenterteilung 04.10.2007
Veröffentlichungstag im Patentblatt 04.10.2007
IPC-Hauptklasse H03L 7/00(2006.01)A, F, I, 20051017, B, H, DE

Beschreibung[de]

Die vorliegende Erfindung bezieht sich auf eine integrierte Schaltung zur Phaseneinstellung für die Erzeugung eines Ausgangstaktsignals mit einer Phase, die zwischen den Phasen eines ersten und eines zweiten Eingangssignals mit gleicher Frequenz und mit einer festen Phasenverschiebung zwischen den ersten und zweiten Signalen liegt.

Solche Schaltungen werden gemeinhin mit spannungsgesteuerten Oszillatoren (VCO) in Phasenregelkreisen (PLL) verwendet. Die Schaltung umfasst eine Interpolatoreinheit, die zwei Eingangssignale mit gleicher Phase und Frequenz, aber mit leicht unterschiedlicher Phase, vom VCO empfängt und das gewünschte Taktsignal mit einer Phase ausgibt, die zwischen der Phase des ersten Eingangssignals und des zweiten Eingangssignals interpoliert ist. Der Aufbau und die Funktionsweise dieses Interpolators ist im Fachgebiet bekannt, zum Beispiel aus DE 100 28 603. Der Interpolator wird extern gesteuert, um die Phase des Taktsignals in Relation zu entweder dem ersten oder dem zweiten Eingangssignal zu bestimmen. Für die Verschiebung der Phase des Ausgangstaktsignals muss ein Phasenschritt durchgeführt werden. Dieser Phasenschritt wird ausgeführt, indem die Interpolatoreinheit, wenn sie einen Phasenschrittbefehl empfängt, die Phase des Taktsignals näher zu der Phase entweder des ersten oder des zweiten Eingangssignals hin verschiebt. Wenn der Phasenschritt ausgeführt wird, wird der folgende Kreuzungspunkt zwischen den komplementären Ausgangssignalen verschoben, was bedeutet, dass die Dauer einer Periode des Taktsignals erweitert wird. Durch kapazitive Kopplung durch Schalter innerhalb des Interpolators kann eine zusätzliche Verschiebung des folgenden Kreuzungspunkts verursacht werden. Folglich wird die erweiterte Periode weiter verlängert und die folgende Periode wird um denselben Betrag verkürzt. Dieser unbeabsichtigte Effekt taucht als Phasenjitter im erzeugten Taktsignal auf.

In US 6,002,279 ist eine Schaltungsanordnung zur Taktrückgewinnung beschrieben, die bei Datenströmen hoher Übertragungsgeschwindigkeit eingesetzt werden kann. Dazu weist die Schaltungsanordnung einen Phaseninterpolator und nichtlineare D/A-Wandler auf. Es wird zwischen den Phasen interpoliert, die von einem spannungsgesteuerten Oszillator (VCO) generiert wurden. Eine Entscheidung, ob eine Phase vorwärts geschoben oder zurückgehalten wird, wird von einem sog. „Up/Down"-Wandler, einem Teiler und einer Steuerlogik getroffen.

Die vorliegende Erfindung bietet eine integrierte Schaltung zur Phaseneinstellung für die Erzeugung eines Ausgangstaktsignals mit minimalen Unregelmäßigkeiten bei Phasenschritten.

Im Besonderen wird eine Phaseneinstellungsschaltung für die Erzeugung eines Ausgangstaktsignals mit einer Phase, die zwischen den Phasen eines ersten und eines zweiten Eingangssignals mit gleicher Frequenz und mit einer festen Phasenverschiebung zwischen den ersten und zweiten Signalen liegt, bereitgestellt. Die Schaltung umfasst eine Interpolatoreinheit, die die Phase des Taktsignals in Relation zu entweder dem ersten oder dem zweiten Eingangssignal bestimmt. Die Interpolatoreinheit wird extern durch ein Steuersignal gesteuert, um einen Phasenschritt auszuführen, wenn die Phase des Taktsignals verschoben werden soll. Die Schaltung umfasst eine Synchronisationseinheit, die den Phasenschritt mit dem durch die Schaltung erzeugten Ausgangstaktsignal synchronisiert. Es wurde festgestellt, dass der Effekt der unerwünschten Kopplung, die die Periode vor dem Phasenschritt zusätzlich verlängert, stark von der relativen Phase abhängt, in der der Phasenschritt ausgeführt wird. Durch die Synchronisierung des Phasenschritts mit der Phase des Ausgangstaktsignals kann eine verkürzte Periode nach dem Phasenschritt vermieden werden, wodurch zusätzlicher Phasenjitter im Ausgangstaktsignal vermieden wird.

In einem bevorzugten Ausführungsbeispiel der Erfindung umfasst die Synchronisationseinheit einen Befehlseingang für den Empfang eines Phasenschrittbefehls, einen Detektor um festzustellen, wann sich die Phase des Ausgangstaktsignal innerhalb eines Phasenfensters befindet, in dem ein Phasenschritt durchgeführt werden kann, ohne dass dem Ausgangstaktsignal Phasenjitter hinzugefügt wird, und ein Latch für die Weiterleitung des Phasenschrittbefehls an den Interpolator, wenn sich die Phase des Ausgangstaktsignals innerhalb des Phasenfensters befindet. Die Synchronisationseinheit empfängt einen Phasenschrittbefehl und speichert diesen, bis sie feststellt, dass

sich das Ausgangstaktsignal innerhalb des vorher erwähnten Phasenfensters befindet.

Weitere Vorteile der Erfindung werden aus der folgenden ausführlichen Beschreibung unter Bezugnahme auf die Zeichnungen ersichtlich.

In den Zeichnungen zeigt:

1 ein Blockdiagramm, das den grundlegenden Aufbau eines Taktsignalgenerators, der eine Phaseneinstellungsschaltung gemäß der Erfindung verwendet, veranschaulicht;

2 ein Diagramm, das die Phasen der durch den VCO aus 1 erzeugten Signale veranschaulicht;

3 einen Schaltplan des Interpolators aus 1;

4 ein Diagramm, das ein Ausgangstaktsignal veranschaulicht, das durch eine Schaltung nach dem Stand der Technik erzeugt wurde;

5 ein Diagramm, das ein weiteres Ausgangstaktsignal veranschaulicht, das durch eine Schaltung nach dem Stand der Technik erzeugt wurde;

6 ein Diagramm, das noch ein weiteres Ausgangstaktsignal veranschaulicht, das durch eine Schaltung nach dem Stand der Technik erzeugt wurde;

7 ein Diagramm, das ein Ausgangstaktsignal veranschaulicht, das durch eine Schaltung gemäß der vorliegenden Erfindung erzeugt wurde;

8 ein Diagramm, das Phasenfenster für die Durchführung eines Phasenschrittes veranschaulicht;

9 einen Schaltplan einer Phaseneinstellungsschaltung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;

10 einen Schaltplan einer Phaseneinstellungsschaltung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.

Das Blockdiagramm in 1 zeigt einen Taktsignalgenerator 10 mit einer Phaseneinstellungsschaltung 12 gemäß der Erfindung mit einem Oszillator 20 und zwei Multiplexern 22 und 24. Der Taktsignalgenerator 10 erzeugt ein Ausgangstaktsignal CLKout, das in Schaltungsanordnungen verwendet werden kann, die ein Signal mit einer verschiebbaren Phase benötigen, z.B. ein Phasenregelkreis (PLL).

Bei dem Oszillator 20 handelt es ich um einen spannungsgesteuerten Oszillator (VCO), vorzugsweise einen Ringoszillator, der eine Mehrzahl an gleichartigen Signalen &phgr;1 bis &phgr;n mit derselben Frequenz liefert, aber mit einer festen Phasenverschiebung zwischen den Signalen &phgr;m und &phgr;m+1, wobei 1 ≤ m ≤ n. Die Phasenverschiebung entspricht genau der Laufzeit &tgr;delay für einen High-Low-Übergang einer Oszillatorstufe. Da ein solcher Übergang des Signals alle n Stufen des Ringoszillators durchlaufen muss und zwei Übergänge eine Periode ergeben, ist die Zeit zwischen zwei benachbarten Phasen &tgr;delay = 360°/2n.

2 ist ein Phasendiagramm, das beispielhaft die VCO-Signale &phgr;1 bis &phgr;n veranschaulicht. Die Phasen der n VCO-Signale &phgr;1 bis &phgr;n und ihrer invertierten Entsprechungen &phgr;1 -1 bis &phgr;n -1 teilen eine Periode in 2n Sektoren &PHgr;1 bis &PHgr;2n.

Die VCO-Ausgänge, die die VCO-Signale &phgr;1 bis &phgr;n liefern, sind mit den Multiplexern 22, 24 verbunden. Die VCO-Ausgänge, die die Signale &phgr;1, &phgr;3 ... mit ungeraden Phasen liefern, sind mit dem ersten Multiplexer verbunden, der im Folgenden ungerader Multiplexer 22 genannt wird, und die VCO-Ausgänge, die die Signale &phgr;2, &phgr;4 ... mit geraden Phasen liefern, sind mit dem zweiten Multiplexer verbunden, der im Folgenden gerader Multiplexer 24 genannt wird.

Der ungerade Multiplexer 22 hat einen Signalausgang 16 und einen Steuereingang 26. Der gerade Multiplexer 24 hat einen Signalausgang 18 und einen Steuereingang 28. Beide Multiplexer 22, 24 werden extern durch eine Steuereinheit (nicht abgebildet) gesteuert, um zwei Signale mit benachbarten Phasen auszuwählen, z.B. &phgr;2 und &phgr;3 oder &phgr;3 und &phgr;4. Die ausgewählten Signale werden an den Ausgängen 16, 18 der Multiplexer 22, 24 bereitgestellt. Im folgenden wird das Signal, das am Ausgang 16 des ungeraden Multiplexers 22 bereitgestellt wird, ungerades Signal &phgr;odd genannt, und das Signal, das am Ausgang 18 des geraden Multiplexers 24 bereitgestellt wird, wird gerades Signal &phgr;even genannt. Durch die Auswahl der Signale &phgr;odd und &phgr;even aus der Mehrzahl an Signalen &phgr;1 bis &phgr;n wird einer der Sektoren S1 bis S2n (vgl. 2) für das Ausgangstaktsignal CLKout ausgewählt. Also stellt diese Auswahl eine Grobabstimmung für die Phase des Ausgangstaktsignals CLKout dar.

Die Feinabstimmung der Phase des Ausgangstaktsignals CLKout innerhalb dieses ausgewählten Sektors wird in der Phaseneinstellungsschaltung 12 durchgeführt, was im Folgenden ausführlich beschrieben wird.

Die Phaseneinstellungsschaltung 12 umfasst eine Interpolatoreinheit 30 und eine Synchronisationseinheit 40. Aus den zwei Eingangssignalen &phgr;odd und &phgr;even interpoliert die Interpolatoreinheit 30 das Ausgangstaktsignal mit einer Phase, die zwischen den Phasen des ersten Eingangssignals &phgr;odd und des zweiten Eingangssignals &phgr;even liegt. Die Interpolatoreinheit 30 hat einen ersten Eingang 32 für den Empfang eines ersten Eingangssignals &phgr;odd vom ungeraden Multiplexer 22, einen zweiten Eingang 34 für den Empfang eines zweiten Eingangssignals &phgr;even vom geraden Multiplexer 24, einen Signalausgang 36 für die Bereitstellung des Ausgangstaktsignals CLKout und einen Steuereingang 38.

Nehmen wir nun Bezug auf 3, in der ein Schaltplan des Interpolators 30 abgebildet ist. Der Aufbau eines Interpolators ist im Fachgebiet bekannt, z.B. aus DE 100 28 603. Daher wird sich die Beschreibung des Aufbaus und der Funktionsweise des Interpolators 30 auf die Details beschränken, die für das Verstehen der Erfindung benötigt werden.

Der Interpolator 30 umfasst eine erste Ladeschaltung L1, die einen Kondensator C1 und einen Widerstand R1 aufweist. Der Kondensator C1 der Ladeschaltung L1 kann geladen und entladen werden, also oszilliert die Spannung des Kondensators C1, die das Ausgangstaktsignal CLKout definiert. Eine zweite Ladeschaltung L2, die einen Kondensator C2 und einen Widerstand R2 aufweist, wird bereitgestellt, die invers zu der ersten Ladeschaltung L1 arbeitet. Folglich kann der Interpolator 30 ein Differential-Ausgangstaktsignal CLKout liefern. Dies ist vorteilhaft für die Anwendung in verschiedenen Anwendungen, die Differential-Taktsignale benötigen.

Der Interpolator 30 umfasst ferner einen Satz Schalterstufen SW1–SW32, die identisch konfiguriert sind. Die Anordnung dieser Schalterstufen SW1–SW32 wird im folgenden an Hand des Beispiels der ersten Schalterstufe SW1 ausführlich beschrieben.

Die erste Schalterstufe SW1 umfasst eine Stromquelle S1, die einen Storm I0 für das Laden der Kondensatoren C1, C2 liefert, einen ersten Stromschalter TR1a, einen zweiten Stromschalter TR1b und einen Steuerschaltkreis CC1 für die Steuerung der Stromschalter TR1a und TR1b.

Die erste Schalterstufe SW1 umfasst ferner ein erstes Schalterpaar PS1a-1, PS1b-1, das durch das erste Eingangssignal &phgr;odd gesteuert wird, und ein zweites Schalterpaar PS2a-1, PS2b-1, das durch das zweite Eingangssignal &phgr;even gesteuert wird. Das erste Schalterpaar PS1a-1, PS1b-1 ist mit dem ersten Stromschalter TR1a verbunden und kann die Stromquelle S1 entweder mit der ersten Ladeschaltung L1 oder mit der zweiten Ladeschaltung L2 verbinden. Auf ähnliche Weise ist das zweite Schalterpaar PS2a-1, PS2b-1 mit dem zweiten Stromschalter TR1b verbunden und kann die Stromquelle S1 entweder mit der ersten Ladeschaltung L1 oder mit der zweiten Ladeschaltung L2 verbinden.

In den Figuren sind die Bezugszeichen der Komponenten der Schalterstufen SW1–SW32 durch die Zahlen 1 bis 32 indiziert. Also gehören die Schalterpaare PS1a-2, PS1b-2 und PS2a-2, PS2b-2, die Schalter TR2a, TR2b und der Steuerschaltkreis CC2 zur Schalterstufe SW2, die Schalterpaare PS1a-3, PS1b-3 und PS2a-3, PS2b-3, die Schalter TR3a, TR3b und der Steuerschaltkreis CC3 zur Schalterstufe SW3, usw.

Die ersten Schalterpaare PS1a-1, PS1b-1 bis PS1a-32, PS1b-32 sind einem Schaltersatz zugeordnet, der durch das erste Eingangssignal &phgr;odd gesteuert wird und im folgenden PS1 genannt wird. Die zweiten Schalterpaare PS2a-1, PS2b-1 bis PS2a-32, PS2b-32 sind einem Schaltersatz zugeordnet, der durch das zweite Eingangssignal &phgr;even gesteuert wird und im Folgenden PS2 genannt wird. Der Einfachheit halber wird im Folgenden auch auf die anderen Komponenten der Schalterstufen SW1–SW32 ohne Indexzahlen Bezug genommen.

Die Anzahl der Koppelstufen SW1–SW32 beträgt in diesem Ausführungsbeispiel 32 und stellt die Anzahl an Stufen f dar, um welche die Phase des Ausgangstaktsignals innerhalb eines Sektors zwischen den Phasen des ersten Eingangssignals &phgr;odd und des zweiten Eingangssignals &phgr;even (siehe 2) verschoben werden kann. Es kann aber auch jede beliebige andere Anzahl implementiert werden, je nach gewünschter Anzahl der Stufen.

Die Stromschalter TR1 bis TR32 werden durch die Steuerschaltkreise CC1 bis CC32 gesteuert, um jede Stromquelle selektiv entweder mit dem ersten oder mit dem zweiten Satz Phasenschalter zu verbinden. Durch das Auswählen der Anzahl an Stromquellen S, die mit dem ersten Satz Phasenschalter PS1 und dem zweiten Satz Phasenschalter PS2 verbunden sind, kann also der Strom, der die Kondensatoren C1, C2 lädt, gesteuert werden, und folglich kann festgelegt werden, ob die Phase des Ausgangstaktsignals CLKout näher an der Phase des ersten Eingangssignals &phgr;odd oder des zweiten Eingangssignals &phgr;even liegt.

Um die Feinabstimmung der Phase des Ausgangstaktsignals CLKout festzulegen, wird der Interpolator 30 extern durch ein Steuersignal PHfine gesteuert, das durch den Steuereingang 38 empfangen wird und zum Beispiel ein digitaler Code sein kann. Der Interpolator führt diese Feinabstimmung aus, indem er eine Phasenverschiebung durchführt, was bedeutet, dass er einen Phasenschritt ausführt, wenn er den entsprechenden Befehl über den Steuereingang 38 empfängt.

Wenn ein Phasenschrittbefehl ausgeführt werden soll, wird eine der Stromquellen S vom ersten Satz Phasenschalter PS1 auf den zweiten Satz Phasenschalter PS2 oder umgekehrt umgeschaltet, indem einer der Steuerstromkreise CC den Status der ihm zugeordneten Stromschalter TRa und TRb ändert.

Das Diagramm in 4 zeigt ein theoretisches Ausgangstaktsignal CLKout mit einer Grundperiode &lgr;0, bei Ausführung eines solchen Phasenschritts. Für eine vereinfachte Darstellung ist das Signal nur einseitig unsymmetrisch abgebildet. Der Phasenschritt wird bei t = t0 durchgeführt. Als Folge dessen wird eine Periode &lgr;0 des Ausgangstaktsignals CLKout zu einer Periode &lgr;step erweitert. Um die sich ergebende Phasenverschiebung zu veranschaulichen, ist das Signal, so wie es ohne den Phasenschritt gewesen wäre, gestrichelt eingezeichnet.

Beim Interpolator, der nach dem Stand der Technik bekannt ist, erleidet die erweiterte Periode &lgr;step eine zusätzliche Verschiebung des Kreuzungspunktes. Diese zusätzliche Verschiebung des Kreuzungspunktes erfolgt auf Grund von Kopplungseffekten in den Schalttransistoren des Interpolators, die den Ladestrom für die Kondensatoren C1, C2 beeinflussen, wodurch die Steilheit der nachfolgenden steigenden oder fallenden Flanken des Signals verändert wird. Die Ergebnisse dieses Phänomens sind im Diagramm in 5 veranschaulicht.

Es wird angenommen, daß bei t = t0 ein Phasenschritt ausgeführt wird. Ohne einen Kopplungseffekt wird der Kreuzungspunkt X, der dem Phasenschritt folgt, verschoben, wodurch das Ausgangstaktsignal CLKout eine verlängerte Periode &lgr;step (gestrichelte Linie) aufweist. Auf Grund der oben genannten Kopplung wird der Kreuzungspunkt X zusätzlich um einen Betrag &dgr;&lgr; verschoben. Dieser Betrag kann ein positives oder ein negatives Vorzeichen haben. Als Folge dessen wird die erweiterte Periode &lgr;step zusätzlich um den Betrag &dgr;&lgr; verlängert und die folgende Periode wird um denselben Betrag verkürzt. Dieses unbeabsichtigte Verlängern und Verkürzen der erweiterten Periode &lgr;step und der folgenden Periode im Ausgangstaktsignal CLKout führt zu zusätzlichem Phasenjitter im Ausgangssignal.

Der Anmelder hat herausgefunden, dass der Einfluss des Kopplungseffekts auf Variationen in der Periode des Ausgangstaktsignals CLKout stark von der Phasenbeziehung abhängt, wenn der Phasenschritt ausgeführt wird. Dies ist in den 6 und 7 veranschaulicht.

6 zeigt das Differential-Ausgangstaktsignal CLKout, wenn ein Phasenschritt bei t = tpre durchgeführt wird, weniger als 90° vor einem Kreuzungspunkt X des Signals. Durch Kopplung wird eine zusätzliche Verschiebung des Kreuzungspunkts verursacht, was eine zusätzlich verlängerte Periode &lgr;step+ &dgr;&lgr;, gefolgt von einer verkürzten Periode &lgr;0–&dgr;&lgr;, zur Folge hat. Das theoretische Signal, wie es ohne den Kopplungseffekt gewesen wäre, ist gestrichelt eingezeichnet.

7 zeigt das Differential-Ausgangstaktsignal CLKout, wenn der Phasenschritt bei t = tpost nach dem Kreuzungspunkt X durchgeführt wird. In diesem Fall hat die kapazitive Kopplung keinen Einfluss auf die Periode &lgr;step. Der nächste Kopplungspunkt X+1 wird um den gewünschten Betrag verschoben, aber es findet keine zusätzliche Verschiebung des Kopplungspunktes &dgr;&lgr; statt. Der einzige Effekt der Kopplung besteht darin, dass die steigende Flanke des Signals CLKout seinen Höhepunkt pk nach dem Phasenschritt bei t = tpost erst etwas später erreicht. Dies verschiebt jedoch nicht den Kreuzungspunkt X+1, da nach dem Höhepunkt pk das Signal nur durch das erste Eingangssignal &phgr;odd und das zweite Eingangssignals &phgr;even bestimmt wird, genau so, wie es vor dem Phasenschritt der Fall war. Danach folgen auf die verlängerte Periode &lgr;step unveränderte Perioden &lgr;0.

Folglich kann ein Phasenfenster &Dgr;&phgr; definiert werden, innerhalb dessen ein Phasenschritt durchgeführt werden kann, ohne zusätzliche Unregelmäßigkeiten zu verursachen. Die Breite dieses Phasenfensters &Dgr;&phgr; hängt von der Anwendung ab, die das Ausgangstaktsignal CLKout verwendet. Wenn nur volle Perioden berücksichtigt werden, dann hat das Fenster eine Breite von &Dgr;&phgr;h < 270°. Wenn auch halbe Perioden berücksichtigt werden, dann beträgt die Fensterbreite ungefähr eine Viertel Periode oder &Dgr;&phgr;f < 90°. Beide Fälle sind im Diagramm in 8 veranschaulicht.

Um ein Ausgangstaktsignal CLKout mit minimalen Unregelmäßigkeiten zu liefern, umfasst die erfindungsgemäße Phaseneinstellungsschaltung 12 eine Synchronisationseinheit 40 mit einem Steuereingang 42 für den Empfang des externen Steuersignals PHfine, das für den Interpolator 30 bestimmt ist, einen Steuerausgang 44, der mit dem Steuereingang 38 des Interpolators 30 verbunden ist, um das externe Steuersignal PHfine an den Interpolator 30 weiterzuleiten, und einen Rückkopplungseingang 46, der mit dem Signalausgang 36 des Interpolators 30 verbunden ist.

Wenn die Synchronisationseinheit 40 einen externen Phasenschrittbefehl im Steuersignal PHfine empfängt, speichert sie diesen Befehl, um ihn an den Befehlseingang 38 des Interpolators 30 genau im richtigen Moment weiterzuleiten, um die Durchführung des Phasenschrittbefehls mit dem Ausgangstaktsignal CLKout zu synchronisieren. Um diesen richtigen Moment herauszufinden, wird das Ausgangstaktsignal CLKout in den Rückkopplungseingang 46 der Synchronisationseinheit 40 abgezweigt, wodurch es der Synchronisationseinheit 40 möglich ist, festzustellen, wann das Ausgangstaktsignal CLKout innerhalb des Phasenfensters &Dgr;&phgr; ist.

Nehmen wir nun Bezug auf 9, in der ein Schaltplan einer Synchronisationseinheit 40 für die Verwendung in einer Phaseneinstellungsschaltung 12 gemäß einer ersten Ausführungsform der Erfindung abgebildet ist.

Die Synchronisationseinheit 40 umfasst eine Umsetzerstufe 60 für die Umwandlung des Differential-Ausgangstaktsignals CLKout in ein unsymmetrisches Triggersignal TRIG. Vorzugsweise ähnelt die Umsetzerstufe 60 einer Oszillatorstufe des VCO und ist daher prozess-, temperatur- spannungs- und frequenzkompensiert.

Die Synchronisationseinheit 40 umfasst ferner ein Latch, das durch je ein Doppel-Flipflop 50 für jeden der Steuerschaltkreise CC1 bis CC32 gebildet wird. Das Doppel-Flipflop 50 hat einen Dateneingang 52, einen Triggereingang 54 und einen Ausgang 56, verbunden mit dem zugehörigen Steuerstromkreis. Das Doppel-Flipflop 50 wird durch das Triggersignal TRIG getaktet. Wenn ein Phasenschrittbefehl vom Steuersignal PHfine ausgeführt werden muss, wird der Dateneingang des entsprechenden Latch vorgeladen. Wenn dann das Doppel-Flipflop getriggert wird, wird der Phasenschrittbefehl am Ausgang 56 an den zugehörigen Steuerstromkreis CC des Interpolators 30 weitergeleitet. Dies bedeutet, dass der Phasenschrittbefehl an dem Triggersignal TRIG eingeklinkt ist und somit mit dem Ausgangstaktsignal CLKout synchronisiert wird.

Berücksichtigt man die Laufzeit eines Signals durch den Interpolator 30 und die Synchronisationseinheit 40, so wird in diesem Ausführungsbeispiel der Phasenschritt nach

durchgeführt, wobei
Tpdconversion
die Laufzeit für die Umwandlung des Ausgangstaktsignals CLKout in ein unsymmetrisches Signal ist,
TpdFF
die Laufzeit vom Takteingang 52 durch das Doppel-Flipflop 50 zum Ausgang 56 ist und
TpdInt
die Laufzeit innerhalb des Interpolators 30 vom Befehlseingang 38 zum Ausgang 36 ist.

Es kann vorkommen, dass Tpdtotal länger als eine Viertel Periode des Ausgangstaktsignals CLKout ist. In diesem Fall würde der Phasenschritt außerhalb des akzeptablen Phasenfensters &Dgr;&phgr; durchgeführt.

Um dies zu vermeiden, umfasst die Synchronisationseinheit 40 eine Verzögerungsschaltung 58, um das abgezweigte Ausgangstaktsignal CLKout zu verzögern, bevor es in der Mischstufe 60 umgewandelt wird. Also wird das Triggersignal TRIG für das Doppel-Flipflop 50 auf das nächste Phasenfenster &Dgr;&phgr; in der folgenden Periode des Ausgangstaktsignals CLKout verschoben. Vorzugsweise handelt es sich bei den Stufen der Verzögerungsschaltung 58 um Kopien der VCO-Stufen, und diese sind daher prozess-, temperatur- spannungs- und frequenzkompensiert.

Um innerhalb des annehmbaren Phasenfensters &Dgr;&phgr; zu bleiben, muss die Variation Tpdtotal kleiner als ein Viertel der Periode des Ausgangstaktsignals sein. Da die Laufzeit durch das Doppel-Flipflop TpdFF und die Laufzeit innerhalb des Interpolators TpdInt nicht prozess-, temperatur-, spannungs- und frequenzkompensiert ist, kann die erste Ausführungsform für eine maximale Frequenz von

verwendet werden, wobei
&Dgr;TpdFF
die Variation der Laufzeit durch das Doppel-Flipflop darstellt und
&Dgr;TpdInt
die Variation der Laufzeit durch den Integrator darstellt.

Wenden wir uns nun 10 zu, in der eine schematische Darstellung einer Synchronisationseinheit 140 für eine Phaseneinstellungsschaltung gemäß einer zweiten Ausführungsform der Erfindung abgebildet ist. Für Komponenten, die bereits in der ersten Ausführungsform verwendet wurden, werden Bezugszeichen verwendet, die um 100 erhöht sind. Die Phaseneinstellungsschaltung dieser Ausführungsform verwendet einen Interpolator, der dem in der ersten Ausführungsform beschriebenen ähnelt.

Die Synchronisationseinheit 140 umfasst eine Mischstufe 160 für die Umwandlung des Differential-Ausgangstaktsignals CLKout in ein unsymmetrisches Triggersignal TRIG. Vorzugsweise ähnelt die Umsetzerstufe 160 einer Oszillatorstufe des VCO und ist daher prozess-, temperatur- spannungs- und frequenzkompensiert. Ebenso ist aus den oben angeführten Gründen eine Verzögerungsschaltung 158 enthalten.

Die Synchronisationseinheit 140 umfasst ferner ein Monoflop 170, das einen Eingang 172 und einen Ausgang 174 aufweist. Der Ausgang der Umsetzerstufe 160 ist mit dem Eingang 172 des Monoflops 170 verbunden. Das Monoflop 170 transformiert eine positive Flanke des Triggersignals TRIG in ein High-Potential, das am Ausgang 174 bereitgestellt wird.

Die Synchronisationseinheit 140 umfasst ferner ein Latch, das durch einen Satz gleicher D-Flipflops 180, von denen eines in 10 veranschaulicht ist, gebildet wird. Das D-Flipflop 180 hat einen Dateneingang 182, einen Triggereingang 184, der mit dem Ausgang 174 des Monoflops 170 verbunden ist, und einen Differential-Ausgang 186, 188 für die Steuerung der Stromschalter TR der zugehörigen Koppelstufe SW im Interpolator. Also stellt das D-Flipflop 180 ebenfalls einen Steuerschaltkreis für den Schalter TR dar und ist vorzugsweise im Interpolator, d.h. im Steuerschaltkreis CC, integriert. Der Dateneingang 182 des D-Flipflops 180 wird mit dem externen Phasenschrittbefehl im Steuersignal PHfine versorgt.

Das Doppel-Flipflop 180 wird durch das Triggersignal TRIG getaktet. Wenn ein Phasenschrittbefehl vom Steuersignal PHfine ausgeführt werden muss, wird der Dateneingang 182 des entsprechenden Latch vorgeladen. Wenn das Doppel-Flipflop 180 durch das konditionierte Triggersignal TRIG vom Monoflop 170 getriggert wird, fungiert es als Steuerschaltkreis CC und schaltet den zugewiesenen Schalter TR des Interpolators 30 um. Dies bedeutet, dass der Phasenschrittbefehl an dem Triggersignal TRIG eingeklinkt ist und somit mit dem Ausgangstaktsignal CLKout synchronisiert wird.

Diese Ausführungsform kann bis zu einer maximalen Frequenz von

verwendet werden, wobei
&Dgr;TpdNOR/INV
die Variation der Laufzeit durch die NOR-Gatter und den Inverter darstellt

und
&Dgr;TpdInt
die Variation der Laufzeit durch den Integrator darstellt.

Diese maximale Frequenz ist bedeutend höher als die maximale Frequenz der ersten Ausführungsform, da die Variation der Doppel-Flipflop-Laufzeit TpdFF der ersten Ausführungsform mindestens zwei oder drei mal höher als die Variation der Laufzeit TpdNOR/INV durch die NOR-Gatter und den Inverter ist.

Außerdem ist die Leistungsaufnahme der zweiten Ausführungsform viel niedriger, da der Monoflop 170 nur einmal implementiert werden muss, während das Doppel-Flipflop 50 in der ersten Ausführungsform für jede Schalterstufe im Interpolator implementiert sein muss.


Anspruch[de]
Phaseneinstellungsschaltung (12) für die Erzeugung eines Ausgangstaktsignals (CLKout) mit einer Phase, die zwischen den Phasen eines ersten und eines zweiten Eingangssignals mit gleicher Frequenz und mit einer festen Phasenverschiebung zwischen dem ersten und dem zweiten Signal liegt, wobei die Schaltung eine Interpolatoreinheit (30) umfasst, die die Phase des Taktsignals in Relation zu entweder dem ersten oder dem zweiten Eingangssignal bestimmt, wobei die Interpolatoreinheit extern durch ein Steuersignal (PHfine) gesteuert wird, um einen Phasenschritt auszuführen, wenn die Phase des Taktsignals verschoben werden soll, wobei die Phaseneinstellungsschaltung (12) eine Synchronisationseinheit (40) umfasst, die den Phasenschritt mit dem Ausgangstaktsignal synchronisiert, bei der die Synchronisationseinheit (40) einen Befehlseingang (42) für den Empfang eines Phasenschrittbefehls umfasst, einen Detektor, um herauszufinden, wann sich die Phase des Ausgangstaktsignal innerhalb eines Phasenfensters (&Dgr;&phgr;) befindet, in dem ein Phasenschritt durchgeführt werden kann, ohne dass dem Ausgangstaktsignal Phasenjitter hinzugefügt wird, und ein Latch (50) für die Weiterleitung des Phasenschrittbefehls an den Interpolator, wenn sich die Phase des Ausgangstaktsignals innerhalb des Phasenfensters befindet. Schaltung nach Anspruch 1, bei der

– der Interpolator folgendes umfasst:

– einen Satz Stromquellen (S1, ... S32), wobei jeder Stromquelle mindestens ein Schalter aus einem ersten Satz Phasenschalter (PS1a-1, PS1b-1; ... PS1a-32, PS1-b32), die durch das erste Eingangssignal gesteuert werden, und ein Schalter aus einem zweiten Satz Phasenschalter (PS2a-1, PS2b-1; ... PS2a-32, PS2-b32), die durch das zweite Eingangssignal gesteuert werden, zugeordnet ist,

– eine Ladeschaltung (L1, L2), in der eine Ladespannung eines Kondensators (C1, C2), die das Ausgangstaktsignal (CLKout) definiert. durch das An- oder Ausschalten der Stromquellen (S, ... S32) in Übereinstimmung mit dem Schließen oder Öffnen der Phasenschalter (PS1a-1 ... PS1a-32; PS1b-1 ... PS1-b32; PS2a-1 ... PS2a-32; PS2b-1 ... PS2-b32) variiert wird,

– einen Satz Stromschalter (TR1a, TR1b, ... TR32a, TR32b), die den Stromquellen (S1, ... S32) zugeordnet sind, um jede Stromquelle selektiv entweder mit dem ersten oder mit dem zweiten Satz Phasenschalter (PS1a-1 ... PS1a-32; PS1b-1 ... PS1-b32; PS2a-1 ... PS2a-32; PS2b-1 ... PS2-b32) zu verbinden, um die Phase des Ausgangstaktsignals in Relation zu entweder dem ersten oder dem zweiten Eingangssignal an Hand der Anzahl der Stromquellen, die entweder an den ersten oder zweiten Satz Phasenschalter (PS1a-1 ... PS1a-32; PS1b-1 ... PS1-b32; PS2a-1 ... PS2a-32; PS2b-1 ... PS2-b32) angeschlossen sind, festzulegen,

– wobei jeder der Stromschalter (TR1a, TR1b, ... TR32a, TR32b) einem Steuerstromkreis (CC1, ... CC32) zugeordnet ist, um die Stromschalter in Übereinstimmung mit einem externen Steuersignal (PHfine) zu steuern und einen Phasenschritt auszuführen, indem die Anzahl an Stromquellen (S, ... S32), die entweder an den ersten oder zweiten Satz Phasenschalter (PS1a-1 ... PS1a-32; PS1b-1 ... PS1-b32; PS2a-1 ... PS2a-32; PS2b-1 ... PS2-b32) angeschlossen sind, geändert wird,

– wobei der Detektor einen Konverter (60) für die Umwandlung des Ausgangstaktsignals (CLKout) in ein Triggersignal (TRIG) für die Synchronisation des Phasenschritts mit dem Ausgangstaktsignal umfasst.

– wobei die Synchronisationseinheit (140) einen Satz Doppel-Flipflops (50) umfasst, die den Steuereinheiten zugeordnet sind, wobei jeder der Doppel-Flipflops einen Dateneingang (52) hat, in den der Phasenschrittbefehl vom externen Steuersignal (PHfine) geladen wird, einen Triggereingang (54), der durch das Triggersignal vom Detektor getriggert wird, und einen Ausgang (56), der mit dem Steuerstromkreis (CC1, ... CC32) verbunden ist, um den Phasensprungbefehl weiterzuleiten.
Schaltung nach Anspruch 1, wobei

– der Interpolator folgendes umfasst:

– einen Satz Stromquellen (S1, ... S32), wobei jeder Stromquelle mindestens ein Schalter aus einem ersten Satz Phasenschalter (PS1a-1 ... PS1a-32; PS1b-1 ... PS1-b32), die durch das erste Eingangssignal gesteuert werden, und ein Schalter aus einem zweiten Satz Phasenschalter (PS2a-1 ... PS2a-32; PS2b-1 ... PS2-b32), die durch das zweite Eingangssignal gesteuert werden, zugeordnet ist,

– eine Ladeschaltung (L1, L2), in der eine Ladespannung eines Kondensators (C1, C2), die das Ausgangstaktsignal (CLKout) definiert, durch das An- oder Ausschalten der Stromquellen (S1, ... S32) in Übereinstimmung mit dem Schließen oder Öffnen der Phasenschalter (PS1a-1 ... PS1a-32; PS1b-1 ... PS1-b32; PS2a-1 ... PS2a-32; PS2b-1 ... PS2-b32) variiert wird,

– einen Satz Stromschalter (TR1a, TR1b, ... TR32a, TR32b), die den Stromquellen (S1, ... S32) zugeordnet sind, um jede Stromquelle selektiv entweder mit dem ersten oder mit dem zweiten Satz Phasenschalter (PS1a-1 ... PS1a-32; PS1b-1 ... PS1-b32; PS2a-1 ... PS2a-32; PS2b-1 ... PS2-b32) zu verbinden, um die Phase des Ausgangstaktsignals in Relation zu entweder dem ersten oder dem zweiten Eingangssignal an Hand der Anzahl der Stromquellen, die entweder an den ersten oder zweiten Satz Phasenschalter (PS1a-1 ... PS1a-32; PS1b-1 ... PS1-b32; PS2a-1 ... PS2a-32; PS2b-1 ... PS2-b32) angeschlossen sind, festzulegen,

– wobei jeder der Stromschalter (TR1a, TR1b,.. TR32a, TR32b) einem Steuerstromkreis (CC1, ... CC32) zugeordnet ist, um die Stromschalter in Übereinstimmung mit einem externen Steuersignal (PHfine) zu steuern und einen Phasensprung auszuführen, indem die Anzahl an Stromquellen (S1, ... S32), die entweder an den ersten oder zweiten Satz Phasenschalter (PS1a-1 ... PS1a-32; PS1b-1 ... PS1-b32; PS2a-1 ... PS2a-32; PS2b-1 ... PS2-b32) angeschlossen sind, geändert wird,

– wobei der Detektor einen Monoflop (170) für die Umwandlung einer Flanke des Ausgangstaktsignals (CLKout) in ein Triggersignal (TRIG) für die Synchronisierung des Phasenschritts mit dem Ausgangstaktsignal umfasst,

– wobei das Latch durch ein D-Flipflop (180) in jeder der Steuereinheiten (CC1, ... CC32) implementiert ist, wobei das D-Flipflop einen Dateneingang (182) hat, in den der Phasenschrittbefehl vom externen Steuersignal (PHfine) geladen wird, einen Triggereingang (184), der durch das Triggersignal vom Detektor getriggert wird, und einen Differential-Ausgang (186, 188) für die Steuerung des zugeordneten Stromschalters (TR1a, TR1b, ... TR32a, TR32b).
Schaltung nach Anspruch 2 oder 3, bei der der Detektor eine Verzögerungsleitung (58; 158) für das Verzögern des Triggersignals (TRIG) umfasst, um die Signallaufzeit im Interpolator (30; 130) und/oder in der Synchronisationseinheit (40; 140) zu kompensieren.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com