PatentDe  


Dokumentenidentifikation DE60030704T2 04.10.2007
EP-Veröffentlichungsnummer 0001172923
Titel Spannungschaltregler, mit einer Treiberschaltung eines MOS-Leistungsschalters
Anmelder STMicroelectronics S.r.l., Agrate Brianza, Mailand/Milano, IT
Erfinder Marino, Filippo, 95030 Tremestieri Etneo (Catania), IT;
Capici, Salvatore, 95030 Tremestieri Etneo (Catania), IT
Vertreter Huber & Schüssler, 81825 München
DE-Aktenzeichen 60030704
Vertragsstaaten DE, FR, GB, IT
Sprache des Dokument EN
EP-Anmeldetag 10.07.2000
EP-Aktenzeichen 008304818
EP-Offenlegungsdatum 16.01.2002
EP date of grant 13.09.2006
Veröffentlichungstag im Patentblatt 04.10.2007
IPC-Hauptklasse H03K 17/12(2006.01)A, F, I, 20051017, B, H, EP
IPC-Nebenklasse H02M 3/158(2006.01)A, L, I, 20051017, B, H, EP   

Beschreibung[de]
Gebiet der Erfindung

Diese Erfindung betrifft eine Treiberschaltung für einen MOS-Leistungsschalter, der in einem Schaltspannungsregler enthalten ist.

Der Rahmen dieser Erfindung ist die Entwicklung einer neuen Familie von Bauelementen, die mit bipolarer CMOS-DMOS-VDMOS-Technologie (BCDV-Technologie) hergestellt werden, wobei CMOS für komplementärer Metalloxidhalbleiter steht, DMOS für zweifach diffundierter Metalloxidleiter, und VDMOS für vertikaler, zweifach diffundierter Metalloxidleiter. Genauer gesagt bezieht sich die vorliegende Erfindung auf einen Schaltspannungsregler der Abwärtsbauart, der eine Vielzahl von Ausgangsströmen hat und einer Stromschleife für ein Batterieladegerät zugeordnet ist. Nur der Einfachheit halber erfolgt die folgende Beschreibung mit Bezug auf dieses technische Gebiet.

Wegen ihrer Eigenschaften in Bezug auf Wirkungsgrad und Genauigkeit werden Schaltspannungsregler in vielen Anwendungen in breitem Maßstab eingesetzt. Diese Regler umfassen als Basiskomponenten: einen auf einem Transistor beruhenden Leistungsschalter, eine Rückschleifendiode, ein LC-Ausgangsfilter und einen optionalen Stromsensor für das Batterieladegerät. Ein Schaltsteuerkreis eines Stromquellengeräts ist aus der japanischen Patentzusammenfassung Nr. 09-285120 auf den Namen von OKI Electric Ind. Co. Ltd. bekannt.

Stand der Technik

Um wettbewerbsfähig zu sein, müssen Regler einer neuen Generation immer höhere Schaltfrequenzen haben, so dass auch immer kleinere externe Komponenten verwendet werden können, um Anforderungen sowohl in Bezug auf eine verringerte Schaltungsraumbelegung als auch einen gesteigerten Kostenwirkungsgrad erfüllt werden. Insbesondere sollte bei diesen Reglern die Anzahl ihrer externen Komponenten auf ein Minimum reduziert sein. Der Frequenzanstieg bringt einen begrenzten Wirkungsgrad des Reglers mit sich, was hauptsächlich auf die Schaltverluste des Leistungsschalters zurückzuführen ist. Demzufolge ist der entscheidendste Aspekt des ausführenden Reglers sein Schaltungsabschnitt, der der Ansteuerung des Leistungsschalters gewidmet ist, da Schaltverluste von diesem Abschnitt abhängen.

Eines der Probleme, denen man bei Treiberschaltungen von solchen Leistungsschaltern begegnet, besteht darin, eine Gesamtreduktion sowohl des statischen als auch dynamischen Verbrauchs, und auch eine Steuerung der Stromflanken zu erzielen, um eine elektromagnetische Störung zu minimieren und eine Fehlfunktion zu vermeiden, die auf irgendwelche Strombegrenzer zurückzuführen sind, die beim Einschalten aktiv werden.

Ein weiteres, nicht weniger wichtiges Problem ist die Belastung des Leistungsschalters, die durch die Geschwindigkeit der Einschalt-/Ausschaltflanken verursacht wird, und das Vorhandensein von parasitären RLC-Schaltungsabschnitten in der Last sowie im Bauteil selbst. In einer spezifischen Anwendung sind Bonddrähte und Leiterplatten-Leiterwege in Reihe mit dem Source- und Drain-Anschluss des Leistungsschalters geschaltet.

Aus der Physik ist bekannt, dass eine Induktivität, durch die ein Strom I fließt, einer starken Veränderung des Stroms standhält, wenn sie eine Überspannung an ihren Anschlüssen aufweist, die proportional zum Wert der Induktanz L und der Veränderungsrate des Stroms ist, und zwar gemäß folgender Beziehung: &Dgr;V = L(dI/dt).

In Schaltspannungsreglern weist der durch den Leistungsschalter fließende Strom Veränderungen von mehreren 100 A/&mgr;s auf, und zwar sowohl bei der Einschalt- als auch Ausschaltphase. Die parasitäre Induktanz L von Bonddrähten kann dafür bis zu ein paar Dutzend nH betragen. Daraus folgt, dass bei so schnellen Stromflanken und wegen der Werte der parasitären Induktanz Überspannungen von bis zu 10 V am Source- und Drain-Anschluss des Leistungsschalters auftreten können.

Wenn der Regler bei der höchsten zulässigen Eingangsspannung arbeitet, kann durch diese Überspannungen, indem sie sich miteinander addieren, der Leistungsschaltertransistor an einen Punkt außerhalb seines sicheren Betriebsbereichs (SOA = Safe Operating Area) gelangen und möglicherweise durch einen Spannungsdurchbruch zerstört werden.

Das soeben beschriebene Phänomen tritt zwangsläufig auf, wenn entweder ein N-Kanal- oder ein P-Kanal-MOS-Leistungstransistor verwendet wird.

1 zeigt hier beispielhaft den schematischen Aufbau eines Schaltspannungsreglers 1, der einen N-Kanal-MOS-Leistungstransistor umfasst. Die Treiberschaltung 2 eines derartigen Reglers wurde entsprechend den Lehren des US-Patents Nr. 5 883 505 auf den Namen des vorliegenden Anmelders dahingehend optimiert, die Auswirkung der Zeit zu minimieren, die es braucht, um die Rückschleifendiode zu durchlaufen.

Die Einschaltflanke ist im wesentlichen dadurch optimiert, dass der Gate-Anschluss des Leistungsschalters langsam geladen wird, bis die Rückschleife an der Diode D vorüber ist. Dann wird dieser Gate-Anschluss sehr schnell geladen, um Schaltverluste zu minimieren.

Bei dieser Art von Regler ist die kritische Schaltflanke nach wie vor die Ausschaltflanke, weil es zur Beherrschung der Stromflanke beim Ausschalten notwendig wäre, in einer Art und Weise zu verfahren, die zur Einschaltsituation genau entgegengesetzt ist.

Um nun tatsächlich die Stromflanke zu verlangsamen, müsste der Gate-Anschluss des Leistungstransistors sehr langsam entladen werden, wobei dies unglücklicherweise mit der Vorgabe der Verbrauchsminimierung kollidiert, während sich auch praktische Schwierigkeiten zeigen, weil der Leistungstransistor sehr groß ist (d.h. eine Breite W von ein paar Zehntel mm), und wenn er nahe am Schwellenwert betrieben wird, reichen ein paar wenige mV Schwankung der Spannung Vgs zwischen Gate- und Source-Anschluss auf, um große Schwankungen des Stroms ILeistung am Drain-Anschluss zu verursachen. Die Ansteuerspannung des Leistungstransistors sollte von daher sehr genau gesteuert werden (innerhalb 1 mV).

Anders ausgedrückt sollte, um die Stromflanke beim Ausschalten zu beherrschen und dabei gleichzeitig einen optimierten Wirkungsgrad zu erreichen, die Spannung Vgs des Leistungstransistors schnell abfallen, bis sie sich dem Schwellenwert nähert, und sollte sich dann langsam und auch genau innerhalb von 1 mV verändern. Die Herstellung einer geeigneten Schaltung zur Erfüllung dieser Anforderung ist mit derzeitigen BCD-Technologien praktisch unmöglich; in der Tat bräuchte man Komponenten, die in einer sehr kurzen Zeit (ein paar Nanosekunden) ansprechen können. Und selbst wenn solche Komponenten verfügbar gemacht werden können, wäre es notwendig, dass sich die Spannung am Gate-Anschluss sehr langsam und mit sehr hoher Genauigkeit verändert. (Eine Veränderung von ein paar mV kann zu einer im Strom auftretenden Veränderung von mehreren Ampere führen).

Der Stand der Technik sieht keine schaltungsbezogenen Lösungen vor, die beide vorerwähnten Anforderungen sowohl beim Einschalten als auch Ausschalten erfüllen können. Es war gängige Praxis, dass man das erwähnte Problem zu lösen versuchte, indem der Gate-Anschluss des Leistungstransistors auch während der ersten Einschaltphase sehr langsam angesteuert wurde, wo dies aber unnötig war. In 1A sind jeweilige Verläufe 7, 8 des Stroms ILeistung und des Spannungsabfalls Vds für die Schaltung von 1 bei deren Einschalt- und Ausschaltstadien gezeigt.

Diese letztere Lösung führt augenscheinlich zu erhöhten Schaltverlusten und damit zu einem schlechteren Gesamtwirkungsgrad des Reglers. Das dieser Erfindung zugrundeliegende technische Problem besteht darin, eine neue Art von Treiberschaltung für einen Leistungstransistor zu erfinden, welche Schaltung entsprechende strukturelle und funktionelle Merkmale dahingehend aufweist, eine zuverlässige Beherrschung der Überspannungseffekte zu bieten, die durch die Geschwindigkeit der Stromflanken während des Schaltens verursacht werden, um dadurch die zuvor mit Bezug auf den Stand der Technik erwähnten Nachteile abzuschaffen.

Im Wesentlichen soll bei der Treiberschaltung dieser Erfindung bei den Einschalt- und Ausschaltflanken dieselbe Ansprechgeschwindigkeit gewährleistet sein, und gleichzeitig sollen der Verbrauch minimiert und die Belastung des Gate-Anschlusses des Leistungstransistors vermieden werden.

Zusammenfassung der Erfindung

Das Prinzip dieser Erfindung besteht darin, einen Leistungstransistor bereitzustellen, bei dem der Leistungsschalter mittels einer Vielzahl von Transistoren gebildet ist, die parallel miteinander verschaltet sind und gestaffelte Abmessungen haben, so dass sie unabhängig angesteuert werden können.

Auf diesem Prinzip basierend wird das technische Problem durch einen wie in Anspruch 1 definierten Spannungsregler gelöst.

Die Merkmale und Vorteile eines Regler gemäß dieser Erfindung ergeben sich aus der Beschreibung einer Ausführungsform davon, die mittels eines nicht einschränkenden Beispiels mit Bezug auf die begleitenden Zeichnungen erfolgt.

Kurze Beschreibung der Zeichnungen

1 zeigt schematisch einen Schaltspannungsregler, der gemäß dem Stand der Technik realisiert ist.

1A zeigt ein Diagramm, in dem als Funktion der Zeit die im Regler von 1 vorhandenen Spannungs- und Stromsignale angegeben sind.

2 zeigt eine schematische Ansicht eines Schaltspannungsreglers, der gemäß der vorliegenden Erfindung realisiert ist.

3 zeigt eine besondere Ausführungsform des Reglers von 2.

4 zeigt ein Diagramm, in dem als Funktion der Zeit die im Regler von 2 vorhandenen Spannungs- und Stromsignale angegeben sind, im Vergleich zu den Signalen des Reglers von 1.

Ausführliche Beschreibung

Mit Bezug auf die Zeichnungen und insbesondere auf 2 ist ein Schaltspannungsregler gemäß dieser Erfindung insgesamt und schematisch bei 10 in schematischer Form gezeigt.

Dieser Regler 10 ist zwischen einer ersten Spannungsversorgungsreferenz Vin und einer zweiten Massereferenz angeschlossen und umfasst einen Leistungsschalter, der durch einen von einer Treiberschaltung 2 angesteuerten Leistungstransistor in MOS-Bauart gebildet ist. Der Leistungsschalter soll eine elektrische Last an einem Knoten AUS ansteuern und ist einer durch eine Schaltung LC dargestellten Stromschleife zugeordnet, der eine Rückschleifendiode D beigeordnet ist.

Im Spezielleren ist bei dieser Erfindung der Leistungsschalter aus einer Vielzahl von Leistungstransistoren M1, M2, Mn-1, Mn gebildet, die parallel miteinander verschaltet sind.

Im Wesentlichen wurde der Leistungsschalter des Reglers auf eine Vielzahl von n Schaltern aufgeteilt, die durch entsprechende Leistungstransistoren M1, M2, ..., Mn erhalten wurden, die parallel miteinander verschaltet sind und kleiner sind als der einzelne Leistungstransistor aus dem Stand der Technik. Wenn insbesondere Wtot die Stärke ist, die man braucht, um bei Einschaltbedingungen den gewünschten Innenwiderstand Ron zu erhalten, sind die Abmessungen Wi der einzelnen Leistungstransistoren M1, M2, ..., Mn so gestaffelt verkleinert, dass gilt:

W1 ≥ W2 ≥ W3 ... ≥ Wn.

Die Gate-Anschlüsse jedes der n Transistoren M1, M2, ..., Mn werden von einer einzigen Treiberschaltung 2 so angesteuert, dass der Gate-Anschluss des größten Transistors M1 sehr schnell entladen wird, während die Gate-Anschlüsse der anderen Transistoren M2, ..., Mn-1, Mn abnehmender Größe in geeigneter Weise von den Steuerschaltungsabschnitten 4, 5, 6... angesteuert werden, die zwischen dem Ausgang der Treiberschaltung 2 und einem jeweiligen Gate-Anschluss des entsprechenden Transistors angeschlossen sind.

Indem man diese Steuerschaltungsabschnitte 4, 5, 6 ... verwendet, kann die Größe der anzusteuernden Leistungstransistoren schrittweise kleiner werden, während gleichzeitig die Anstiegs- und Abfallflanken des Stroms gesteuert sind.

Auf diese Weise ist der äquivalente abmessungsbezogene Parameter W des Leistungsschalters stark reduziert, weil beim Abschalten der erste Transistor M1 mit dem größten Wert W1 sofort abgeschaltet wird. All dies geschieht, ohne den gelieferten Strom zu beeinflussen, weil dieser weiterhin von den verbleibenden Transistoren M2, ..., Mn geliefert wird. Auch mit einer verringerten Stärke W wird es möglich, in feinerer Art und mit einer breiteren Spanne die Flanke des Stroms zu steuern, der von der Vielzahl der Transistoren M1, ... Mn geliefert wird, insbesondere wenn man sich der Auslöseschwelle der Gesamtheit der Transistoren nähert. Tatsächlich ist es bei der Steuerung nicht mehr erforderlich, dass nur ein paar mV überwacht werden, wie es im Stand der Technik der Fall ist.

Die Steuerschaltungsabschnitte können beispielsweise mit entsprechenden Verzögerungsblöcken verwirklicht werden. Darüber hinaus wäre es in perfekter Art und Weise möglich, die n Gate-Anschlüsse separat anzusteuern und/oder die Steuerung dieser Anschlüsse an eine der Treiberschaltung 2 vorgelagerten Stelle zu verschieben.

Verglichen mit den Lösungen aus dem Stand der Technik ändert sich bei diesem Aufbau die Transkonduktanz des Leistungsschalters, da sie abnimmt, wenn die Transistoren beginnend mit M1 abschalten, und sie es ermöglicht, dass bei Erhalt derselben Stromflanke der Spannungsabfall Vgs schneller zu verändern ist. Dadurch wird ganz augenscheinlich der Verbrauch minimiert und der Wirkungsgrad des gesamten Systems optimiert.

Diese Lösung beseitigt die mit Bezug auf den Stand der Technik erwähnten Probleme und kann auf N-Kanal- und auch auf P-Kanal-Architekturen angewendet werden. Die in 2 gezeigte theoretische Darstellung bezieht sich auf eine P-Kanal-Architektur, wobei es aber für einen Fachmann auf diesem Gebiet sehr leicht wäre, die Abbildung auf eine N-Kanal-Architektur anzupassen.

Mit Bezug auf das in 3 gezeigte Beispiel wird nun eine besondere Ausführungsform 15 des erfindungsgemäßen Reglers beschrieben.

Bei diesem Beispiel wurde der Leistungstransistor der Einfachheit halber auf nur zwei Transistoren M1, M2 aufgeteilt. Diese Transistoren sind zwischen den Knoten Y und X parallel miteinander verschaltet, und ihre Abmessungen W1 und W2 genügen den folgenden Beziehungen: WM1 = n·WM2, und WTOT = WM1 + WM2.

Der Steuerschaltungsabschnitt wird im Wesentlichen mit einem Verzögerungsblock gebildet, der durch ein RC-Netz implementiert ist, das einen Widerstand R umfasst, der zwischen den Gate-Anschlüssen der Transistoren M1, M2 angeschlossen ist, und einen parasitären Kondensator Cgs, der zwischen dem Gate- und Source-Anschluss des zweiten Leistungstransistors M2 vorhanden ist. Auf diese Weise wird der größere Transistor M1 sehr schnell abgeschaltet, während der zweite Transistor M2 damit fortfährt, den geforderten Strom an die Ausgangsschaltung LC zu liefern, bis die Rückschleifendiode zu leiten beginnt. Der Spannungsabfall Vgs am zweiten Transistor M2 sinkt bei diesen Bedingungen langsam ab (gemäß einer Exponentialfunktion mit einer Zeitkonstante &tgr; = RCgs), da die Transkonduktanz des Transistors M2 klein ist, und durch entsprechende Wahl von n und R kann die Flanke (ca. 50 A/&mgr;s) des vom Transistor M2 gelieferten Stroms wirksam gesteuert werden.

Im Diagramm von 4 ist ein Vergleich zwischen den Stromflanken I, I1 und der Spannung Vds an den Anschlüssen des Leistungsschalters für den Fall gezeigt, bei dem der Schalter mit einem einzigen Transistor (Kurven 12 und 9) gemäß dem Stand der Technik gebildet ist, bzw. mit der Vielzahl von parallel angeordneten Leistungstransistoren, die durch diese Erfindung bereitgestellt sind (Kurven 13 und 14), wobei die Treiberschaltung 2 in beiden Fällen dieselbe ist. Man kann leicht erkennen, dass bei dem erfindungsgemäßen Aufbau die Ausschaltflanke des Stroms so gesteuert wird, dass die Drain-Source-Spannung des Leistungsschalters niemals ihre SOA-Grenze (40 V in dem Beispiel) überschreitet.

Um dieselben Ergebnisse zu erzielen, indem man lediglich die Ansteuerung verlangsamt, wie es im Stand der Technik erfolgt, treten Leistungsverluste auf; diese würden den Gesamtwirkungsgrad des Reglers erheblich schmälern.


Anspruch[de]
Schaltspannungsregler mit einer Treiberschaltung aus einem MOS-Leistungsschalter, dadurch gekennzeichnet, dass der MOS-Schalter aus einer Vielzahl von n Leistungstransistoren (M1, M2, ..., Mn) mit n > 2 gebildet ist, die miteinander parallel verschaltet sind, abnehmende Stärken (W1 ≥ W2 ≥ W3 ... ≥ Wn) haben und unabhängig von einer Treiberschaltung (2) angesteuert werden, und dass die Transistoren aus der Vielzahl der Leistungstransistoren (M1, M2, ..., Mn) in der Reihenfolge abnehmender Transkonduktanz angeordnet sind. Spannungsregler nach Anspruch 1, dadurch gekennzeichnet,

dass die Stärken (Wi) der Leistungstransistoren (M1, M2, ..., Mn) aus der Vielzahl von Leistungstransistoren (M1, M2, ..., Mn) so gewählt sind, dass gilt:
wobei

Wi die Stärke des i-ten Transistors aus der Vielzahl der Leistungstransistoren (M1, M2, ..., Mn) ist; und

Wtot die Stärke ist, die erforderlich ist, um einen gewünschten internen Widerstand des Schaltspannungsreglers unter Einschaltbedingungen (Ron) zu erhalten.
Spannungsregler nach Anspruch 1, dadurch gekennzeichnet, dass der erste (M1) aus der Vielzahl der Transistoren (M1, M2, ..., Mn) direkt von der Treiberschaltung (2) angesteuert wird, während die anderen Transistoren (M2, ..., Mn) durch jeweilige Steuerschaltungsabschnitte (4, 5, 6, ...) angesteuert werden, die zwischen dem Ausgang der Treiberschaltung (2) und einem jeweiligen Gate-Anschluss des entsprechenden Transistors angeschlossen sind. Spannungsregler nach Anspruch 3, dadurch gekennzeichnet, dass die Steuerschaltungsabschnitte (4, 5, 6, ...) Verzögerungsblöcke sind. Spannungsregler nach Anspruch 1, dadurch gekennzeichnet, dass die der Vielzahl entstammenden Transistoren (M1, ..., Mn) alle in derselben N-Kanal-Bauart oder P-Kanal-Bauart vorliegen. Spannungsregler nach Anspruch 1, dadurch gekennzeichnet, dass die Stärke des ersten Transistors (M1) ein Mehrfaches der Stärke des zweiten Transistors (M2) beträgt. Spannungsregler nach Anspruch 6, dadurch gekennzeichnet, dass an den Gate-Anschlüssen des Transistorpaars (M1, M2) ein RC-Verzögerungsblock angeschlossen ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com