PatentDe  


Dokumentenidentifikation DE102007011248A1 11.10.2007
Titel Prozesssteuersysteme und Verfahren
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Gutmann, Alois, Poughkeepsie, N.Y., US;
Lian, Jingyu, Walkill, N.Y., US;
Lipinski, Matthias, Poughkeepsie, N.Y., US;
Sarma, Chandrasekhar, Poughkeepsie, N.Y., US;
Zhuang, Haoren, Hopewell Junction, N.Y., US
Vertreter Kindermann, Patentanwälte, 85598 Baldham
DE-Anmeldedatum 08.03.2007
DE-Aktenzeichen 102007011248
Offenlegungstag 11.10.2007
Veröffentlichungstag im Patentblatt 11.10.2007
IPC-Hauptklasse H01L 21/66(2006.01)A, F, I, 20070618, B, H, DE
Zusammenfassung Prozesssteuersysteme und Verfahren für Halbleitervorrichtungsanfertigungen werden offenbart. Eine Vielzahl von Rückkoppel- und Vorwärtskoppelschleifen werden verwendet, um die kritische Abmessung (CD, Critical Dimension) der Merkmale zu steuern, die ausgebildet sind auf Materialschichten von Halbleitervorrichtungen. Halbleitervorrichtungen mit Merkmalen mit im Wesentlichen der gleichen Abmessung für jeden Rohchip über die Oberfläche eines Wafers können fabriziert werden, verwendend die neuen Prozesssteuersysteme und Verfahren, die hierin beschrieben sind.

Beschreibung[de]
Technisches Gebiet

Die vorliegende Erfindung bezieht sich allgemein auf die Fabrikation von Halbleitervorrichtungen, und spezieller auf Prozesssteuersysteme und Verfahren für die Fabrikation von Halbleitervorrichtungen.

Hintergrund

Allgemein werden Halbleitervorrichtungen verwendet in einer Vielfalt von elektronischen Anwendungen, wie Computern, Mobiltelefonen, persönlichen Rechenvorrichtungen und vielen anderen Anwendungen. Halbleitervorrichtungen werden angefertigt durch Abscheiden vieler verschiedener Arten von Materialschichten über einem Halbleiterwerkstück oder Wafer, und Versehen der vielfältigen Materialschichten mit Mustern, verwendend Lithografie. Die Materialschichten umfassen typischerweise Dünnfilme von leitenden, halbleitenden und isolierenden Materialien, die mit einem Muster versehen werden, und geätzt, um integrierte Schaltkreise zu bilden (ICs, Integrated Circuits). Es kann eine Vielzahl von Transistoren, Speichervorrichtungen, Schaltern, leitenden Leitbahnen, Dioden, Kondensatoren, Logikschaltkreisen und anderer elektronischer Komponenten geben, ausgebildet an einem einzelnen Rohchip (die) oder Chip, z.B.

Optische Fotolithografie involviert Projizieren oder Transmittieren von Licht durch ein Muster, das aus optisch opaken oder durchscheinenden Gebieten und optisch klaren oder transparenten Gebieten hergestellt ist an einer Maske oder Retikel auf eine Schicht fotosensitiven Materials, angeordnet über einem Wafer. Seit vielen Jahren werden in der Halbleiterindustrie optische Lithografietechniken verwendet wie Kontaktdrucken, Nahdrucken (proximity printing) und Projektionsdrucken, um Materialschichten von integrierten Schaltkreisen mit einem Muster zu versehen. Linsenprojektionssysteme und Transmissionslithografiemasken werden verwendet zum Versehen mit Mustern, worin Licht durch die Lithografiemaske geschickt wird, um auf einem Halbleiterwafer oder Werkstück aufzutreffen.

Es gibt einen Trend in der Halbleiterindustrie zum Abwärtsskalieren der Größe von integrierten Schaltungen, um die Forderungen zu erfüllen der vergrößerten Performance und kleineren Vorrichtungsgröße. Wie die Merkmale von Halbleitervorrichtungen kleiner werden, wird es schwieriger, die vielfältigen Materialschichten mit Mustern zu versehen, wegen Beugung und anderen Effekten, die während des Lithografieprozesses auftreten.

Insbesondere werden Lithografietechniken herausfordernd, die verwendet werden, um die vielfältige Materialschichten mit Mustern zu versehen, wie die Vorrichtungsmerkmale schrumpfen. Die Position des Rohchips auf dem Halbleiterwafer und andere Parameter können die Dimensionen der Merkmale einiger Rohchips an dem Wafer beeinflussen und verändern, so dass die gebildeten Merkmale die Zielabmessungen nicht erreichen, z.B., welches die Ausbeute reduziert. In einigen Anwendungen, z.B., ist es wichtig, dass Merkmale im Wesentlichen die gleichen Abmessungen über einen Halbleiterwafer haben für jeden Rohchip auf dem Werkstück, z.B.

Somit, was benötigt wird in dem Fachbereich, sind verbesserte Prozesssteuerverfahren und Systeme für die Fabrikation von Halbleitervorrichtungen.

Zusammenfassung der Erfindung

Diese und andere Aufgaben werden allgemein gelöst oder umgangen, und technische Vorteile werden allgemein erreicht, durch bevorzugte Ausführungsformen der vorliegenden Erfindung, welche neue Prozesssteuersysteme liefern und Verfahren für die Herstellung von Halbleitervorrichtungen. Ausführungsformen der vorliegenden Erfindung sehen Verfahren des Ausbildens von Merkmalen vor, die im Wesentlichen die gleichen Abmessungen für jeden Rohchip über ein Halbleiterwerkstück haben.

In Übereinstimmung mit einer bevorzugten Ausführungsform der vorliegenden Erfindung enthält ein Prozesssteuerverfahren Beeinflussen einer ersten Halbleitervorrichtungen, verwendend einen ersten Prozess, Messen einer Wirkung des ersten Prozesses auf der ersten Halbleitervorrichtung, und Beeinflussen der ersten Halbleitervorrichtung, verwendend mindestens einen zweiten Prozess. Das Verfahren enthält Messen einer Wirkung des mindestens einen zweiten Prozesses auf der ersten Halbleitervorrichtung, und Vorwärtskoppeln und Rückkoppeln der gemessenen Wirkung des ersten Prozesses und der gemessenen Wirkung des mindestens einen zweiten Prozesses auf der ersten Halbleitervorrichtung. Der erste Prozess, der mindestens eine zweite Prozess, oder sowohl der erste Prozess als auch der mindestens eine zweite Prozess werden verändert, basierend auf den vorwärtsgekoppelten und rückgekoppelten gemessenen Wirkungen des ersten Prozesses und des mindestens einen zweiten Prozesses. Eine zweite Halbleitervorrichtung wird beeinflusst, verwendend den veränderten ersten Prozess und/oder den veränderten mindestens einen zweiten Prozess. Die zweite Halbleitervorrichtung hat weniger Wafer-zu-Wafer- und Rohchip-zu-Rohchip-Variationen in kritischen Abmessungen der Merkmale als die erste Halbleitervorrichtung.

Das Vorhergehende hat ziemlich breit die Merkmale umrissen und technischen Vorteile von Ausführungsformen der vorliegenden Erfindung, damit die detaillierte Beschreibung der Erfindung, die folgt, besser verstanden werden kann. Zusätzliche Merkmale und Vorteile von Ausführungsformen der Erfindung werden hiernach beschrieben werden, welche den Gegenstand der Ansprüche der Erfindung bilden. Es sollte eingesehen werden durch Fachleute, dass die Konzeption und spezifischen Ausführungsformen, die offenbart sind, leicht als eine Basis zum Modifizieren oder Entwerfen anderer Strukturen oder Prozesse verwendet werden können zum Ausführen derselben Zwecke der vorliegenden Erfindung. Es sollte auch erkannt werden durch Fachleute, dass solche äquivalenten Konstruktionen sich nicht von dem Geist und Rahmen der Erfindung entfernen, wie in den angehängten Ansprüchen ausgeführt.

Kurze Beschreibung der Zeichnungen

Für ein vollständigeres Verstehen der vorliegenden Erfindung und der Vorteile derselben, wird nun Bezug genommen auf die folgenden Beschreibung in Zusammenhang genommen mit den begleitenden Zeichnungen, in denen:

1 ein Blockdiagramm zeigt ein Blockdiagramm einer weniger bevorzugten Ausführungsform der vorliegenden Erfindung, worin ein Prozesssteuersystem eine Vorwärtskoppelschleife enthält nach einem Lithografieprozess kritischer Abmessungsmessung und eine Rückkoppelschleife nach einem Ätzprozess kritischer Abmessungsmessung;

2 zeigt eine Draufsicht eines Halbleiterwafers, der mit einem Muster versehen ist, verwendend das Prozesssteuersystem, das in 1 gezeigt ist, worin die Merkmale von Rohchips, die auf dem Wafer ausgebildet sind, nicht-gleichförmige kritische Abmessungen umfassen über die Oberfläche des Wafers;

3 zeigt eine Querschnittsansicht der Merkmale der Rohchips, die in 2 gezeigt sind, worin einige Merkmale größer sind als eine zielkritische Abmessung und einige Merkmale kleiner sind als die zielkritische Abmessung;

4 zeigt ein Blockdiagramm einer bevorzugten Ausführungsform der vorliegenden Erfindung, worin ein Prozesssteuersystem eine Vielzahl von Vorwärtskoppelschleifen enthält und eine Vielzahl von Rückkoppelschleifen nach kritischen Abmessungsmessungen für einen ersten Prozess und einen zweiten Prozess;

5 zeigt ein Lithografiesystem, das verwendet werden kann, um den ersten Prozess auszuführen, der in 4 gezeigt ist;

6 zeigt eine Messungsvorrichtung, die verwendet werden kann, um die kritischen Abmessungen zu messen einer Fotoresistschicht, die mit einem Muster versehen ist, verwendend das Lithografiesystem der 5;

7 zeigt ein Ätzsystem, das verwendet werden kann, um den zweiten Prozess auszuführen, der in 4 gezeigt ist;

8 zeigt eine Messungsvorrichtung, die verwendet werden kann, um die kritischen Abmessungen zu messen einer mit einem Muster versehenen Materialschicht, die geätzt worden ist, verwendend das Ätzsystem der 7;

9 zeigt eine Draufsicht eines Halbleiterwafers, der mit einem Muster versehen ist, verwendend das neue Prozesssteuersystem, das in 4 gezeigt ist, worin Merkmale der Rohchips, die auf dem Wafer ausgebildet sind, gleichmäßige kritische Abmessungen umfassen über die Oberfläche des Wafers;

10 zeigt eine Querschnittsansicht der Merkmale der Rohchips, die in 9 gezeigt sind, worin die Merkmale jedes Rohchips eine gleichmäßige kritische Abmessung umfassen über den Halbleiterwafer; und

11 illustriert eine Rechenvorrichtung, die an die vielfältige Systemkomponenten gekoppelt werden kann, um die Daten zu managen und Informationen, die gesammelt werden und vorwärtsgekoppelt und zurück in dem Prozesssteuersystem, in Übereinstimmung mit einer bevorzugten Ausführungsform der vorliegenden Erfindung.

Entsprechende Ziffern und Symbole in den verschiedenen Figuren beziehen sich allgemein auf entsprechende Teile, außer anders angezeigt. Die Figuren sind gezeichnet, um die relevanten Aspekte klar zu illustrieren der bevorzugten Ausführungsformen und nicht notwendigerweise gezeichnet, zu skalieren.

Detaillierte Beschreibung von illustrativen Ausführungsformen Das Herstellen und Verwenden der gegenwärtig bevorzugten Ausführungsformen werden im Detail unten diskutiert. Es sollte eingesehen werden, jedoch, dass Ausführungsformen der vorliegenden Erfindung viele anwendbare erfinderische Konzepte vorsehen, die in einer breiten Vielfalt von spezifischen Kontexten ausgeführt werden können. Die spezifischen Ausführungsformen, die diskutiert sind, sind bloß illustrativ für spezifische Wege, um die Erfindung herzustellen und zu verwenden, und begrenzen den Rahmen der Erfindung nicht.

Die vorliegende Erfindung wird beschrieben werden mit Rücksicht auf bevorzugte Ausführungsformen in einem spezifischen Kontext, nämlich, Prozesssteuersysteme und Verfahren zum Versehen von Materialschichten von Halbleitervorrichtungen mit Mustern durch subtraktive Ätzprozesse. Ausführungsformen der Erfindung können auch angewendet werden, jedoch, auf andere Anwendungen, wo Materialschichten mit Mustern versehen werden, wie Damaszenerprozesse, worin ein isolierendes Material mit einem Muster versehen wird, und ein leitfähiges Material abgeschieden wird, um die Muster in dem isolierenden Material zu füllen, z.B. Ausführungsformen der vorliegenden Erfindung können auch angewendet werden auf Abscheidungsprozesse, chemisch-mechanische Polier(CMP)prozesse, Polierprozesse, Implantationsprozesse, Heizprozesse, Reduktionsprozesse, Reinigungsprozesse, Wachstumsprozesse, Behandlungsprozesse, oder andere Prozesse, die bei der Fabrikation von Halbleitervorrichtungen verwendet werden, als Beispiele.

Bei dem Herstellen von integrierten mikroelektronischen Schaltkreisen ist es erstrebenswert, bestimmte Merkmale mit Mustern zu versehen, unabhängig von der Umgebung, in der sie auf dem Werkstück sind, z.B., ungeachtet des Bereiches des Werkstücks, in dem die Merkmale oder der Rohchip angeordnet sind. Z.B., allgemein, sollten Merkmale mit einer vorgegebenen Zielabmessung hergestellt werden, so nah wie möglich an der Zielabmessung, ungeachtet davon, was die anderen umgebenden Merkmale sind, ungeachtet ihrer Lage auf dem Halbleiterwafer, und ungeachtet der Dichte der Merkmale, als Beispiele. Jedoch, kann das Erreichen einer Zielabmessung für alle Rohchips über einem Halbleiterwafer problematisch sein und schwer zu erreichen.

1 zeigt ein Blockdiagramm einer weniger bevorzugten Ausführungsform der vorliegenden Erfindung, worin ein Prozesssteuersystem 100 enthält eine Vorwärtskoppelschleife 110 nach einem Lithografieprozess 102 kritischer Abmessungsmessung 104 und eine Rückkoppelschleife 112 nach einem Ätzprozess 106 kritische Abmessungsmessung 108. Ein oder mehrere Halbleiterwafer werden prozessiert durch Abscheiden einer Fotoresistschicht über einer Materialschicht, die mit einem Muster versehen wird. Die Fotoresistschicht wird mit einem Muster versehen, z.B., durch Bestrahlen der Fotoresistschicht mit Licht durch eine Maske. Das Muster in der Fotoresistschicht wird gemessen, z.B., die Muster für die kleinste Merkmalsgröße werden gemessen (z.B., durch Messungssystem 104), und verglichen mit einer vorgegebenen Zielabmessung, auf die Bezug genommen wird als eine zielkritische Abmessung (CD, Critical Dimension). Die Information wird vorwärtsgekoppelt, verwendend eine Vorwärtskoppelschleife 110 zu dem Ätzprozess 106, so dass Einstellungen gemacht werden können in dem Ätzprozess 106.

Dann wird der Ätzprozess 106 ausgeführt, worin die mit einem Muster versehene Fotoresistschicht als eine Maske verwendet wird, während die unterliegende Materialschicht weggeätzt wird, z.B., verwendend einen reaktiven Ionenätz(RIE, Reactive Ione Etch)prozess oder anderer Ätzprozesse. Die Fotoresistschicht wird dann entfernt oder abgezogen von dem Halbleiterwafer, und Messungen werden gemacht von Merkmalen, die in der Materialschicht ausgebildet sind, durch Messungssystem 108. Diese zweite CD Messung wird verglichen mit der vorgegebenen Zielabmessung für CD, und die zweite Messungsinformation wird rückgekoppelt zu dem Ätzprozess oder Werkzeug 106, wie bei 112 gezeigt, so dass Einstellungen gemacht werden können in dem Ätzprozess 106 für das Prozessieren von nachfolgenden Halbleiterwafern, die zu prozessieren sind.

Ein Problem mit dem Prozesssteuersystem 100, das in 1 gezeigt ist, besteht darin, dass während einige Wafer-zu-Wafer-Variationen in CD eingestellt werden können und korrigiert, Chip-zu-Chip (z.B., Rohchip-zu-Rohchip)-Variationen über einen einzelnen Halbleiterwafer nicht berücksichtigt werden können und korrigiert, verwendend das Prozesssteuersystem 100. Die Information von den CD Messungen, die von der Fotoresistschicht gemacht werden, nach dem Lithografieprozess 102 (z.B., durch Messungssystem 104) und der Materialschicht (z.B., durch Messungssystem 108) nach dem Ätzprozess 106 wird verwendet, um die Menge des RIE Trimmeinstellens zu bestimmen, das in einem folgenden Ätzprozess 106 zu implementieren ist, z.B. Das Einstellen der Menge des Trimms und anderer Parameter des Ätzprozesses 106 steuert oder stellt jedoch nicht Chip-zu-Chip-Variationen ein, welches ein Hauptbeitragender ist zu der Chipmitteltoleranz (CMT, Chip Mean Tolerance), welche durch Formel 1 repräsentiert werden kann, als ein Beispiel: Formel 1: CMT2 = (Chip-Chip)2 + (Wafer-Wafer)2 + (Los-Los)2

Figur 2 zeigt eine Draufsicht auf einen Halbleiterwafer 120, der mit einem Muster versehen ist, verwendend das Prozesssteuersystem, das in 1 gezeigt ist, worin die Merkmale der Rohchips 134a, 134b, 134c, 134d und 134e, die an dem Wafer 120 ausgebildet sind, umfassen nicht gleichmäßige kritische Abmessungen über die Oberfläche des Wafers 120. 2 illustriert eine typische finale CD Verteilungskarte eines Halbleiterwafers. Die Rohchips 134a, 134b, 134c, 134d und 134e sind verschieden schraffiert gemäß den gemessenen CD der Merkmale jedes Rohchips 134a, 134b, 134c, 134d und 134e in 2. Rohchip 134a umfasst Merkmale, die die Zielabmessung für die CD sind. Rohchip 134b umfasst Merkmale, die leicht kleiner sind als die Ziel CD. Rohchip 134c umfasst Merkmale, die leicht größer sind als die Ziel CD. Rohchip 134d umfasst Merkmale, die wesentlich kleiner sind als die Ziel CD, und Rohchip 134e umfasst Merkmale, die wesentlich größer sind als die Ziel CD.

3 zeigt eine Querschnittsansicht einiger der Merkmale 124 der Rohchips 134a, 134b und 134c, die in 2 gezeigt sind, über eine Oberfläche eines Halbleiterwafers 120. Der Wafer 120 enthält ein Werkstück 122 und Merkmale 124, ausgebildet in einer Materialschicht, angeordnet über dem Werkstück 122. Drei Rohchips 134a, 134b und 134c sind gezeigt in 3. Rohchip 134a umfasst Merkmale 124, die die Ziel CD sind, wohingegen Rohchip 134b Merkmale 124 umfasst, die zu klein sind, gestrichelt dargestellt, und Rohchip 134c umfasst Merkmale 124, die zu groß sind, ebenfalls gestrichelt gezeigt, verglichen mit der Ziel CD.

Es ist wünschenswert in vielen Halbleiteranwendungen für bestimmte Merkmale von allen Rohchips über eine Oberfläche eines Halbleiterwerkstücks 122, von derselben Größe zu sein, z.B., die Ziel CD, damit die Halbleitervorrichtung korrekt funktioniert. z.B., wenn die Merkmale 124 ausgebildet in der Materialschicht Gates von Transistoren umfassen, beeinflusst die Größe der Merkmale 124 den Widerstand, welcher die Performance der Transistoren beeinflusst. Typischerweise ist eine besondere Gatelänge gewünscht bei der Anfertigung von Transistoren. Wenn die Merkmale oder Gates 124 zu klein sind oder zu groß, können Vorrichtungen (wie Rohchips 134d und 134e in 2, und auch Rohchips 134b und 134c in einigen Anwendungen) auszumustern sein oder zu verwerfen, weil ihre Performance unangemessen sein kann oder nicht vorhersagbar, z.B.

In einigen Anwendungen, z.B., für Halbleitervorrichtungen mit größeren Minimummerkmalgrößen oder CD, kann das Prozesssteuersystem 100, das in 1 gezeigt ist, angemessen sein. Das Prozesssteuersystem 100, das gezeigt ist, ist ein direkter Ansatz zum Einstellen von Wafer-zu-Wafer- und Loszu-Los-Variationen in CD von Merkmalen von Rohchips, die hergestellt sind. Lithografieabdriftungen in CD werden kompensiert durch die Vorwärtskoppelschleife 110, durch Einstellen der RIE Trimmbedingungen. RIE Kammerabdriftungen in CD werden kompensiert durch die Rückkoppelschleife 112, ebenfalls durch Einstellen der RIE Trimmbedingungen.

Jedoch, kann das Prozesssteuersystem 100, das in 1 gezeigt ist, unwirksam sein, wenn implementiert in einer Halbleitervorrichtunganfertigungsanlage, worin der Ätzprozess 106 reduzierte Trimmprozesse verwendet, z.B. Das Prozesssteuersystem 100 stellt nur das RIE Werkzeug 106 ein, um sowohl Verschiebungen für Lithografiesystem 104 und RIE Prozess/Werkzeug 106 zu berücksichtigen.

Weiterhin, werden Chip-zu-Chip-Variationen nicht adressiert, verwendend das Prozesssteuersystem 100, das in 1 gezeigt ist. Gerade wenn ein Dual-Zone RIE Prozess 106 implementiert wird, können Chip-zu-Chip-Variationen in CD nicht reduziert werden, weil die Chip-zu-Chip-Variationen nicht geschuldet sein könnten einem Zentrum/Rand-Problem mit dem Wafer, z.B. Die finalen CD Messungen können beeinflusst sein durch CD Verteilung und Trimm Verteilung innerhalb einer Ätzkammer, welche verschoben sein können durch sowohl lithografische als auch Ätzwerkzeuge und Prozesse, z.B.

Somit, was benötigt wird in der Technik, sind verbesserte Prozesssteuersysteme und Verfahren für Halbleitervorrichtungsanfertigen, worin Chip-zu-Chip-Variationen in CD berücksichtigt werden können und eliminiert, ebenso wie Wafer-zu-Wafer- und Los-zu-Los-Variationen.

4 zeigt ein Blockdiagramm einer bevorzugten Ausführungsform der vorliegenden Erfindung, worin ein Prozesssteuersystem 200 enthält eine Vielzahl von Vorwärtskoppelschleifen 270, 272, 266a, und eine Vielzahl von Rückkoppelschleifen 262, 264, 266b nach kritischen Abmessungsmessungen 204 und 208 für erste und zweite Prozesse 202 und 206. Das Prozesssteuersystem 200 enthält einen ersten Prozess 202 und einen zweiten Prozess 206. Der erste Prozess umfasst bevorzugt einen Lithografieprozess und der zweiten Prozess 206 umfasst bevorzugt einen Ätzprozess, in einer Ausführungsform, z.B. Das Prozesssteuersystem 200 enthält CD Messungsprozesse 204 und 208, die verwendet werden, um CD zu messen, nachdem der erste Prozess 202 und der zweite Prozess 208 ausgeführt sind, wie gezeigt.

Der erste Prozess 202 wird ausgeführt auf einer Halbleitervorrichtung. Die Information von der ersten CD Messung 204 nach dem ersten Prozess 202 (z.B., gezeigt bei 203), wird rückgekoppelt zu dem ersten Prozess 202, wie gezeigt bei Rückkoppelschleife 262. Der erste Prozess 202 wird vorzugsweise eingestellt, basierend auf den Messungsinformation. Die Information von der ersten CD Messung 204 wird vorzugsweise ebenfalls vorwärtsgekoppelt zu dem zweiten Prozess 206, wie gezeigt bei Vorwärtskoppelschleife 270, und auch zu einem Komparator 260, wie gezeigt bei Vorwärtskoppelschleife 272.

Nach der ersten CD Messung 204 (gezeigt bei 205) wird dann der zweite Prozess 206 ausgeführt auf der Halbleitervorrichtung. Nach dem zweiten Prozess 206 (gezeigt bei 207) wird dann eine zweite CD Messung 208 gemacht. Die Information von der zweiten CD Messung 208 wird rückgekoppelt zu dem zweiten Prozess 206, wie bei 266b gezeigt. Die Information von der zweiten CD Messung 208 wird ebenfalls vorwärtsgekoppelt zu dem Komparator 260, wie bei 266a gezeigt. Die Informationen von der ersten CD Messung 204 und der zweiten CD Messung 208 werden verglichen durch den Komparator 260, und die Information wird rückgekoppelt zu dem ersten Prozess 202, wie gezeigt bei Rückkoppelschleife 264.

Die Information von der Vielzahl Vorwärtskoppelschleifen 270, 272, 266a und der Vielzahl von Rückkoppelschleifen 262, 264, 266b wird verwendet, um Parameter einzustellen des ersten Prozesses 202 und des zweiten Prozesses 206. Zum Beispiel, wenn der erste Prozess 202 einen Fotolithografieprozess umfasst, wird die Information von Rückkoppelschleifen 262 und 264 verwendet, um den Fotolithografieprozess einzustellen, um CD Variationen zu reduzieren von Chip-zu-Chip, Wafer-zu-Wafer und Los-zu-Los.

In einer Ausführungsform, zum Beispiel, kann der erste Prozess 202, welcher einen Lithografieprozess umfassen kann, verändert werden für einige Rohchips, aber nicht für andere Rohchips auf der Halbleitervorrichtung als Antwort auf die Informationen von Rückkoppelschleifen 262 und 264, zum Beispiel. Das Lithografiesystem 202 kann einen Stepper umfassen, der angepasst ist, um einen oder mehrere Rohchips gleichzeitig zu bestrahlen, zum Beispiel. Die Bestrahlungsdosis oder Fokus kann verändert sein für Rohchips an verschiedenen Positionen auf einer Halbleiterwaferoberfläche, um dieselbe Ziel CD zu erhalten für alle Rohchips über eine Halbleiteroberfläche, zum Beispiel.

Als Nächstes wird eine Ausführungsform der vorliegenden Erfindung beschrieben werden, worin der erste Prozess 202 einen Lithografieprozess umfasst, und worin der zweite Prozess 206 einen Ätzprozess umfasst, mit Bezug auf 5 bis 8. 5 bis 8 zeigen Querschnittsansichten eines Verfahrens des Versehens einer Materialschicht 224 mit Mustern einer Halbleitervorrichtung 220 in Übereinstimmung mit einer bevorzugten Ausführungsform der vorliegenden Erfindung. Zuerst wird ein Werkstück 222 vorgesehen wie in 5 gezeigt. Das Werkstück 222 kann enthalten ein Halbleitersubstrat, umfassend Silizium oder andere Halbleitermaterialien, bedeckt von einer isolierenden Schicht, zum Beispiel. Das Werkstück 222 kann auch enthalten andere aktive Komponenten oder Schaltkreise, nicht gezeigt. Das Werkstück 222 kann umfassen Siliziumoxid über einkristallinem Silizium, zum Beispiel. Das Werkstück 222 kann enthalten andere leitende Schichten oder andere Halbleiterelemente, z.B., Transistoren, Dioden, usw. Verbindungshalbleiter, GaRS, InP, Si/Ge, oder SiC, als Beispiele, können verwendet werden anstelle von Silizium. Das Werkstück 222 kann umfassen ein Silizium an Isolator (SOI – Silicon-On-Insulator) Substrat, zum Beispiel.

Eine Materialschicht 224 wird abgeschieden oder ausgebildet über dem Werkstück 222 (z.B., in einem vorhergehenden Abscheidungsprozess, nicht gezeigt). Die Materialschicht 224 kann umfassen ein isolierendes Material, ein halbleitendes Material, ein leitendes Material, oder Mehrfachschichten oder Kombinationen davon, als Beispiele. In einer bevorzugten Ausführungsform umfasst die Materialschicht 224 ein halbleitendes Material wie Polysilizium, als ein Beispiel. Die Materialschicht 224 kann umfassen eine einzelne Materialschicht oder Mehrfachmaterialschichten, zum Beispiel. Die Materialschicht 224 kann eine Dicke von etwa 500 Nanometer umfassen oder weniger, obwohl alternativ, die Materialschicht 224 andere Abmessungen umfassen kann, z.B., etwa 500 Nanometer oder größer, zum Beispiel.

In einigen Ausführungsformen kann die Materialschicht 224 ein halbleitendes Material umfassen, das subtraktiv geätzt werden wird, um Gates von Transistoren zu bilden, zum Beispiel. In dieser Ausführungsform, wird vorzugsweise ein Gatedielektrikummaterial (nicht gezeigt) über dem Werkstück 222 ausgebildet, bevor das Gatematerial 224 abgeschieden wird, zum Beispiel. Alternativ, kann in anderen Ausführungsformen die Materialschicht 224 ein isolierendes Material umfassen, das mit einem Muster Versehen wird und später gefüllt mit einem leitenden Material, z.B., in einem Damaszenerprozess.

Nachdem die Materialschicht 224 abgeschieden ist, kann eine optionale antireflektive Beschichtung (ARC, Anti Reflective Coating) (nicht gezeigt) abgeschieden werden über der Materialschicht 224. Das ARC kann eine Dicke von etwa 200 Nanometer umfassen oder weniger und umfasst bevorzugter eine Dicke von etwa 90 Nanometer in einer Ausführungsform, als ein Beispiel, obwohl alternativ das ARC auch andere Abmessungen umfassen kann.

Eine Schicht aus fotosensitivem Material 226 wird ausgebildet über dem ARC oder über der Materialschicht 224, wenn ein ARC nicht verwendet wird, wie in 5 gezeigt. Die Schicht aus fotosensitivem Material 226 kann umfassen ein Fotoresist mit einer Dicke von etwa 250 Nanometern oder weniger und umfasst bevorzugter eine Dicke von etwa 195 Nanometer in einer Ausführungsform, zum Beispiel, obwohl alternativ die Schicht des fotosensitiven Materials 226 andere Abmessungen umfassen kann.

Das Werkstück 222 wird auf einem Träger platziert, nicht gezeigt. Das Werkstück 222 kann platziert werden an einer verrückbaren (steppable) Plattform eines Lithografiesystems, zum Beispiel.

Eine Lithografiemaske 216 wird vorgesehen, wie in 5 gezeigt. Die Lithografiemaske 216 kann eine binäre Maske umfassen, eine alternierende Phasenverschiebungsmaske oder andere Maskentypen, zum Beispielen. Die Lithografiemaske 216 kann eine Vielzahl von im Wesentlichen transparenten Bereichen umfassen, die Licht 218 erlauben oder Energie, durch die Maske 216 zu treten, und eine Vielzahl von opaken oder durchscheinenden Bereichen, die mindestens einen Abschnitt des Lichtes 218 blockieren, zum Beispiel.

Die Lithografiemaske 216 wird dann verwendet, um die Schicht des fotosensitiven Materials 226 auf der Halbleitervorrichtung 220 mit einem Muster zu versehen, verwendend Licht 218 oder Energie. Das Licht 218 kann auf die Halbleitervorrichtung 220 gerichtet werden, verwendend ein Linsensystem 214, zum Beispiel. Die Schicht des fotosensitiven Materials 226 wird entwickelt, und bestrahlte Bereiche oder unbestrahlte Bereiche (abhängend davon, ob die Schicht des fotosensitiven Materials 226 einen positiven oder negativen Resist umfasst, zum Beispiel) der Schicht des fotosensitiven Materials 226 werden entfernt, wie in 6 gezeigt.

Die Schicht des fotosensitiven Materials 226 kann alternativ mit einem Muster versehen werden, verwendend ein Projektionslithografiesystem 214 oder andere Lithografiesystemtypen, wie ein Immersionslithografiesystem, zum Beispiel. Das opake Material der Maske 216 umfasst das Muster, das übertragen werden wird zu der Materialschicht 224 der Halbleitervorrichtung 220. Zum Beispiel, kann die Lithografiemaske 216 mit einem Muster versehen werden mit einem Muster für Merkmale mit der kritischen Abmessung.

6 zeigt eine Messungsvorrichtung, die verwendet werden kann für die erste CD Messung 204 der Schicht des fotosensitiven Materials 226, das mit einem Muster versehen worden ist, verwendend den Lithografieprozess 202 der 5. Die Messungsvorrichtung umfasst vorzugsweise einen Streustrahlungsmesser 228, in einigen Ausführungsformen, obwohl alternativ, andere Messungsvorrichtungen auch verwendet werden können, um die CD zu messen. Die Messungsvorrichtung kann ein Signal emittieren oder Licht hin zu der mit einem Muster versehenen Schicht des fotosensitiven Materials 226, und die Messungsvorrichtung kann angepasst sein, um ein reflektiertes Signal zu empfangen oder Licht von der Halbleitervorrichtung 220 und die Abmessungen der gemusterten Schicht des fotosensitiven Materials 226 messen.

7 zeigt ein Ätzsystem, das verwendet werden kann, um den zweiten Prozess 206 auszuführen, gezeigt in 4. Das Ätzsystem enthält eine Kammer 232, angepasst, um die Chemikalien zu enthalten, z.B., Gase, Flüssigkeiten und andere Substanzen, die in dem Ätzprozess verwendet werden, und das Ätzsystem enthält einen Waferträger (nicht gezeigt). Waferhandbaber können vorhanden sein, um die Halbleitervorrichtung 202 zu bewegen innerhalb der Kammer 232, ebenfalls nicht gezeigt.

Die Halbleitervorrichtung 220 wird platziert in der Kammer 232 und die Schicht des fotosensitiven Materials 226 wird dann verwendet als eine Maske, während die Materialschicht 224 mit einem Muster versehen wird (z.B., freiliegende Abschnitte des Materials 224, die nicht geschützt sind durch die Schicht des fotosensitiven Materials 226, werden entfernt, verwendend einen Ätzprozess), übertragend das Muster der Schicht des fotosensitiven Materials 226 zu der Materialschicht 224, wie in 7 gezeigt. Als Erstes wird das ARC (nicht gezeigt) weggeätzt oder geöffnet, und dann wird ein Ätzprozess 230 verwendet, um freiliegende Abschnitte der Materialschicht 224 wegzuätzen, hinterlassend Abschnitte der Materialschicht 224 unter der Schicht des fotosensitiven Materials 226. Der Ätzprozess 230 umfasst vorzugsweise einen Trockenätzprozess, geeignet zum Entfernen des Materialtyps der Materialschicht 224, die mit einem Muster zu versehen ist, zum Beispiel, obwohl alternativ, der Ätzprozess 230 einen Nassätzprozess umfassen kann oder andere Ätzprozesstypen.

Die Schicht des fotosensitiven Materials 226 wird dann abgezogen oder entfernt, und das ARC wird entfernt, wie in 8 gezeigt.

Es wird angemerkt, dass die Materialschicht 224 eine Hartmaske enthalten kann, angeordnet über einer Schicht des mit einem Muster zu versehenden Materials, nicht gezeigt. Die Hartmaske kann ein isolierendes Material umfassen, wie SiO2, SixNy, Kombinationen derselben, oder andere Materialien, zum Beispiel. In einigen Ausführungsformen, zum Beispiel, kann die Schicht des fotosensitiven Materials 226 mit einem Muster versehen werden verwendend die Lithografiemaske, und dann wird die Schicht des fotosensitiven Materials 226 verwendet, um die Hartmaske mit einem Muster zu versehen. Die Schicht des fotosensitiven Materials 226 kann dann entfernt werden, und die Hartmaske wird verwendet, um die Materialschicht mit einem Muster zu versehen, zum Beispiel. Oder, alternativ, kann sowohl die Schicht des fotosensitiven Materials 226 als auch die Hartmaske verwendet werden, um die Materialschicht 224 mit einem Muster zu versehen, zum Beispiel. Die Hartmaske kann dagelassen werden oder sie kann entfernt werden, zum Beispiel.

8 illustriert eine Messungsvorrichtung, die verwendet werden kann für die zweite CD Messung 208 der mit einem Muster versehenen Materialschicht 224, die geätzt worden ist, verwendend den Ätzprozess 206, gezeigt in 7. Die Messungsvorrichtung umfasst vorzugsweise einen Streustrahlungsmesser 228, in einigen Ausführungsformen, obwohl alternativ, andere Messungsvorrichtungen auch verwendet werden können, um die CD der mit einem Muster versehenen Materialschicht 224 zu messen. Die Messungsvorrichtung kann ein Signal emittieren oder Licht hin zu der mit einem Muster versehenen Materialschicht 224, und die Messungsvorrichtung kann angepasst sein, um ein reflektiertes Signal zu empfangen oder Licht von der Halbleitervorrichtung 220 und die Abmessung messen der Materialschicht 224. Der Streustrahlungsmesser 228 kann denselben Streustrahlungsmesser 228 umfassen, der in der ersten Messungsvorrichtung 204 verwendet wird, zum Beispiel.

9 zeigt eine Draufsicht eines Halbleiterwafers 220 mit einem Muster versehen, verwendend das neue Prozesssteuersystem 200, das in 4 gezeigt ist, worin Merkmale des Rohchips 234a ausgebildet an dem Wafer 220 umfassen gleichmäßige kritische Abmessungen über die Oberfläche des Wafers 220. Die neuen Vorwärtskoppelschleifen 270, 272, 266a und Rückkoppelschleifen 262, 264, 266b des Prozesssteuersystems 200 werden verwendet, um Parameter einzustellen des ersten Prozesses 202 und des zweiten Prozesses 206, um Rohchip 234a zu produzieren, umfassend Merkmale mit im Wesentlichen der gleichen, gleichmäßigen CD für jeden Rohchip 234a auf dem Wafer 220. Vorteilhafterweise, können Ausführungsformen der vorliegenden Erfindung berücksichtigen und einstellen Rohchip-zu-Rohchip-Variationen, ebenso wie Wafer-zu-Wafer- und Los-zu-Los-Variationen. Der Wafer 220 ist unterteilt in ein Gittermuster, worin jede Gitterbox einem Rohchip entspricht oder einem Abschnitt des Rohchips, zum Beispiel.

10 zeigt eine Querschnittsansicht der Merkmale des Rohchips 234a, der in 8 gezeigt ist, illustrierend, dass die Merkmale 224 jedes Rohchips 234a eine gleichmäßige kritische Abmessung umfassen.

11 illustriert eine Rechenvorrichtung 274, die gekoppelt werden kann zu den vielfältigen Systemkomponenten, um die Daten zu managen und Informationen, die gesammelt worden sind und vorwärts zu koppeln und zurück, in Übereinstimmung mit einer bevorzugten Ausführungsform der vorliegenden Erfindung. Die Rechenvorrichtung 274 kann ein einzelnes Ausstattungsstück umfassen oder kann eine Vielzahl von Computern umfassen oder Subsystemen, die integriert sind und gekoppelt mit den anderen Komponenten, wie die Systeme oder Vorrichtungen, die verwendet werden, um den ersten Prozess 202, zweiten Prozess 206 und Messungsprozesse 204 und 208 durchzuführen. Die Rechenvorrichtung 274 kann einen Prozessor enthalten, angepasst, um Berechnungen durchzuführen und Vergleiche der vorwärtsgekoppelten Informationen und zurückgekoppelten, und die Daten analysieren, die durch die CD Messungsvorrichtungen gesammelt werden. Die Rechenvorrichtung 274 kann enthalten den Komparator 260, der in 4 gezeigt ist, zum Beispiel. Die Rechenvorrichtung 274 enthält vorzugsweise auch einen Speicher, angepasst, um die Ziel CD Abmessungen zu speichern und die vorwärtsgekoppelten Informationen und zurückgekoppelten in Übereinstimmung mit Ausführungsformen der vorliegenden Erfindung. Die Rechenvorrichtung 274 kann angepasst sein, um eine Vielzahl von Rezepturen zu speichern für besondere Halbleitervorrichtungsentwürfe und vielfältige Systeme, Vorrichtungen, Verfahren und Prozesse 202, 204, 206 und 208, verwendet, um die Halbleitervorrichtungen zu prozessieren, zum Beispiel. Ausführungsformen der vorliegenden Erfindung können implementiert werden in Software in einer existierenden oder zusätzlichen Rechenvorrichtung 274 innerhalb einer Fabrikationsanlage für Halbleitervorrichtungen, zum Beispiel.

Bezugnehmend wieder auf 4, wird vorzugsweise das Prozesssteuersystem 200 implementiert an mindestens zwei Halbleitervorrichtungen 220. In einigen Ausführungsformen wird das Prozesssteuersystem 200 iterativ implementiert an einer Vielzahl Halbleitervorrichtungen 220, Losen von Halbleitervorrichtungen 220 oder Läufen von Halbleitervorrichtungen 220, mit jeder folgenden Halbleitervorrichtung 220, Los oder Lauf mit einer verbesserten CD Steuerung, verglichen mit den vorigen Halbleitervorrichtungen 220, Losen oder Läufen, die prozessiert wurden, aufgrund der Vielzahl von Vorwärtskoppelschleifen 270, 272, 266a und der Vielzahl von Rückkoppelschleifen 262, 264, 266b des neuen Prozesssteuersystems 200.

Als Nächstes werden die neue Vielzahl von Vorwärtskoppelschleifen 270, 272, 266a und der Vielzahl Rückkoppelschleifen 262, 264, 266b des Prozesssteuersystems 200 weiter beschrieben werden, in einer Ausführungsform, worin der erste Prozess 202 einen Lithografieprozess 202 umfasst, ausgeführt in einem Lithografiesystem, und der zweite Prozess 206 einen Ätzprozess 206 umfasst, ausgeführt in einem Ätzsystem. Die Rückkoppelschleife 262 sieht Korrektur vor von waferübergreifenden (across-wafer) 220 systematischen Variationen aufgrund des Lithografieprozesses 202 des Lithografiesystems, durch Verändern der individuellen Dosis und/oder Fokus für jedes Bildfeld des Lithografiesystems oder Halbleitervorrichtung, gemäß der Rückkoppelschleife 262 Information. Die Vorwärtskoppelschleife 270 sieht Korrektur vor von eingehenden Wafer-zu-Wafer-Variationen in dem Lithografiesystem oder Lithografieprozess 202 des Lithografiesystems durch Tunen Ätzprozesses der Ätzprozess 206 Parameter des Ätzsystems. Die Rückkoppelschleife 264 sieht Korrektur vor von RIE Kammerdrift, eines Ätzwerkzeuges und/oder eines Ätzprozesses 206 von den ätzsystembezogenen systematischen Variationen in waferübergreifenden CDs der Halbleitervorrichtung durch Ändern der Lithografieprozess 202 Bedingungen des Lithografiesystems. Die Rückkoppelschleife 266b sieht Ätzwerkzeugdrift- und CD Verteilungsrückkopplung vor, um den Ätzprozess 206 des Ätzsystems zu tunen, z.B., durch Verwenden von mehrfachzonen-Chuck-Temperaturen oder dualer Injektionsgase. Es wird angemerkt, dass die Rückkoppelschleife 262 von dem ersten Messungsprozess 204 zu dem Lithografieprozess 202 auch enthalten kann eine Durchschnittsdosenrückkopplung, die Rohchip-zu-Rohchip und Wafer-zu-Wafer Abweichungen nicht anzeigt oder quantifiziert, z.B.

Somit erreichen Ausführungsformen der vorliegenden Erfindung technische Vorteile durch Vorsehen neuer fortgeschrittener Prozesssteuerschemata mit Mehrfachvorwärtskoppel- und Rückkoppelschleifen, um Korrekturen zu ermöglichen für systematische Abweichungen in waferübergreifenden CD Verteilungen der Lithografie- und Ätzprozesse (z.B., Vorsehen von Korrektur pro Bildfeld), um die finalen CD Abweichungen zu reduzieren über einen Wafer 220; im Besonderen, Chip-zu-Chip Beitrag zu CD Fehlerbudget. Die Komplexität des vorliegenden Prozesssteuerschemas und Häufigkeit von Korrekturen kann abhängen von der Häufigkeit und Ausmaß von Änderungen in CD Verteilungsvariation, z.B. Ausführungsformen der vorliegenden Erfindung ermöglichen innerhalb des Bildfeldes liegenden Korrekturen über Nutzung von Bestrahlungsdosis- und/oder Bestrahlungsneigungskorrekturen, als Beispiele, um Korrekturen zu erlauben für systematische finale CD und CDs innerhalb individueller Bestrahlungsfelder, zum Beispiel.

Ausführungsformen der vorliegenden Erfindung sind besonders vorteilhaft und sehen mehr Flexibilität vor hinsichtlich der CD Einstellungen über Bestrahlungsfokus und/oder Bestrahlungsneigung mit relativ weiteren Fokustiefewerten (DOF, Depth Of Focus), wenn implementiert in Immersionslithografiesystemen, zum Beispiel. In einem Immersionslithografiesystem wird ein Fluid angeordnet zwischen der Lithografiemaske und der Halbleitervorrichtung während des Lithografieprozesses, zum Beispiel (nicht gezeigt).

Ausführungsformen der vorliegenden Erfindung können implementiert werden in fortgeschrittenen Prozesssteuer(APC, Advanced Process Control)systemen und/oder Software, zum Beispiel.

Ausführungsformen der vorliegenden Erfindung können implementiert werden in Hardware, Software oder sowohl Hardware als auch Software, zum Beispiel.

Ausführungsformen der vorliegenden Erfindung können implementiert werden bei einem initialen Setup eines Prozesses für einen besonderen Halbleitervorrichtungsentwurf. Ein einzelner Wafer oder einige Wafer können prozessiert werden, verwendend das Prozesssteuersystem 200, das in 4 gezeigt ist, bis die CD der Merkmale für Rohchips über einen Wafer im Wesentlichen die gleiche ist. Das Setup oder Rezept, das bestimmt wird, verwendend das Prozesssteuersystem 200 kann dann gespeichert werden in einen Speicher der Rechenvorrichtung 274, gezeigt in 11, zum Beispiel, und wiedergefunden werden zur Verwendung in dem Prozessieren eines oder mehrerer Lose der besonderen Halbleitervorrichtung in Produktion, zum Beispiel. Das Prozesssteuersystem 200 kann auch periodisch implementiert werden, um die Parameter wieder einzustellen, um gleichförmige CD zu behalten, zum Beispiel.

Die Messung der CD 204 und 208 kann umfassen Abtasten einer vorbestimmten Anzahl von Merkmalen jedes Rohchips über eine Halbleitervorrichtung oder kann alternativ umfassen Testen jedes Merkmals aller oder einiger Rohchips über eine Halbleitervorrichtung in einigen Anwendungen, zum Beispiel.

Nach dem CD Messung 204 Schritt, kann in einigen Ausführungsformen, wenn die CD Messung bestimmt ist, als exzessiv größer oder kleiner als die Ziel CD Abmessung, die mit einem Muster versehene Schicht des fotosensitiven Materials 226 (siehe

6) entfernt werden oder abgezogen, und eine andere Schicht des fotosensitiven Materials 226 kann abgeschieden werden. Der erste Prozess 202 und die CD Messung 204 wird dann wiederholt an der neuen Schicht des fotosensitiven Materials 226. Der erste Prozess 202 und die CD Messung 204 können wiederholt werden (z.B., durch Abziehen der Schicht des fotosensitiven Materials 226 und Abscheiden einer frischen Schicht des fotosensitiven Materials 226) bis die CD Messung 204 der mit einem Muster versehenen Schicht des fotosensitiven Materials 226 als akzeptabel bestimmt ist. Diese Ausführungsform resultiert in Kosteneinsparungen, weil das mit einem Muster Versehen der Materialschicht 224 mit Merkmalen mit einer unakzeptablen CD Messung vermieden wird. Das Prozesssteuerverfahren wird dann fortgesetzt durch Ätzen der Materialschicht 224 der Halbleitervorrichtung 220, verwendend die Schicht des fotosensitiven Materials 226 als eine Maske, Implementieren der zweiten CD Messung 208, und Vorwärtskoppeln und zurück der zweiten CD Messung 208, wie hierin beschrieben, um den Fokus einzustellen, Dosis und Belichtungsneigung, um eine gleichmäßige CD zu erreichen von Merkmalen der Rohchips über den ganzen Wafer.

Einige Beispiele von Ausführungsformen der vorliegenden Erfindung werden als Nächstes beschrieben werden. Als Erstes wird eine Ausführungsform beschrieben werden, worin es eine langsame Drift gibt von sowohl waferübergreifender CD Verteilung und finalen CD Durchschnitt. Für etliche oder alle Wafer eines ersten Loses, werden erstens streustrahlungsmetrische Messungen durchgeführt von Lithografie und finalen CD CMT für alle Chips oder eine ausgewählte Anzahl von Chips, wenn Information von erwarteten waferübergreifenden Trends schon bekannt ist, z.B., verwendend CD Messungsprozesse 204 und 208, wie in 4 gezeigt. Zweitens wird optional Datenanpassung durchgeführt von Lithografie und finalen CD Karten über dem Wafer, z.B., ein Durchschnitt von allen gemessenen Wafern mit Interpolation, wenn erfordert. Drittens wird eine Berechnung der waferübergreifendeen Karte pro Rohchip gemacht der Differenz zu der finalen Ziel CD (z.B., der Ausgang 264 der Vergleichsoperation oder Komparator 260). Viertens wird eine Berechnung von erforderten Dosiskorrekturen durchgeführt pro individuellem Rohchip, um die Verteilung von Abweichungen zu minimieren von finalem CD Ziel über dem Wafer (z.B., Rückkoppelschleife 264), verwendend vorgegebene Abhängigkeit von Lithografie und finaler CD Messung 204 und 208 von der Bestrahlungsdosis.

Mögliche Einfügungen in der beispielhaften Prozedur, die oben erwähnt ist, enthalten eine Vorwärtskoppelkorrektur (Vorwärtskoppelschleife 270) der Durchschnittslithografie CD jedes Wafers zu einem Ätzwerkzeug, um Wafer-zu-Wafer-Variationen zu minimieren, und Vorwärtskoppeln einer durchschnittlichen Lithografie CD eines "weitergegebenen" Wafers, um waferübergreifende Lithografie CD Verteilung der folgenden Wafer zu korrigieren. Es wird angemerkt, dass es möglich ist, in einigen Ausführungsformen, dass waferübergreifende CD Variationstrends der Lithografie und Ätzprozesse einander kompensieren können, zum Beispiel.

Eine zweite Ausführungsform enthält ein Szenario, worin es langsame Drift gibt von sowohl waferübergreifender CD Verteilung als auch finalem CD Durchschnitt. Für folgende Lose, wird erstens Rückkoppelkorrektur (z.B., Rückkoppelschleife 262) durchgeführt der Lithografiedosis für individuelle Rohchips, um systematische waferübergreifende CD Trendeingaben zu minimieren von einem vorigen Los, wenn gefordert. Zweitens wird eine Rückkoppelkorrektur (z.B., Rückkoppelschleife 266b) durchgeführt an dem Ätzwerkzeug, um Werkzeugparameter einzustellen, wie Flüsse in individuellen Zonen von Mehrfachzonegasverteilungsplatten oder Temperaturen in einem Mehrfachzonenelektrostatikchuck (ESC, ElectroStatic Chuck), um die radialen Ungleichförmigkeiten zu reduzieren in dem Ätzprozess, zum Beispiel. Drittens werden streustrahlungsmetrische Messungen 208 von finalen CD CMT durchgeführt für jeden Wafer oder für eine definierte Anzahl von Wafern in einem Los. Diese Information kann vorwärtsgekoppelt werden zu dem nächsten Los zur Einstellung von RIE Trimmbedingungen in dem Fall, dass der CD Durchschnitt sich verschiebt. Viertens wird Verifikation von Stabilität von Verteilung durchgeführt von minimierten waferübergreifenden Differenzen der finalen CD versus Ziel CD. Wenn eine statistisch signifikante Abweichung zu dem vorigen Los (z.B., definiert durch ein Triggerkriterium oder einen Trend über die Zeit) beobachtet wird, dann wird die Ausführung des ersten Schritts (Rückkoppelschleife 262) wiederholt mit dem nächsten Los.

Eine dritte Ausführungsform enthält ein Szenario, worin es langsame Drift gibt von sowohl waferübergreifender CD Verteilung und einem finalen CD Durchschnitt und RIE Prozess mit weniger Trimmen. Erstens wird eine Korrektur der Bestrahlungsdosen durchgeführt von individuellen Rohchips, um systematische waferübergreifende Variationen zu minimieren, wenn erfordert. Zweitens wird Rückkoppeln zu dem Lithografiewerkzeug durchgeführt, wenn erfordert, z.B., Rückkoppelschleife 262. Drittens, wird ein Vorwärtskoppeln durchgeführt von finalen CDs zu dem nächsten Los zur Einstellung von RIE Trimmbedingungen. Viertens wird eine Verifikation durchgeführt von Stabilität von verbleibenden finalen waferübergreifenden CD Variationen, und fünftens, wird der erste Schritt (Korrektur der Bestrahlungsdosen) wiederholt für das nächste Los, wenn benötigt.

In einer vierten Ausführungsform kann es langsame Drift geben von waferübergreifender CD Verteilung und schnelle Drift von finalem CD Durchschnitt. In dieser Ausführungsform wird erstens Korrektur durchgeführt von Belichtungsdosen von individuellen Rohchips, um systematische waferübergreifende Variationen zu minimieren, wenn erfordert (Rückkoppelschleife 262). Zweitens werden Lithografie CD Messungen (204) gemacht an jedem Wafer für Vorwärtskoppelkorrektur zu dem Ätzwerkzeug, um Wafer-zu-Wafer-Lithografie zu minimieren, wenn Nutzen erwartet wird (Vorwärtskoppelschleife 270). Drittens werden finale CD Messungen gemacht an jedem Wafer zum Rückkoppeln zu dem Ätzwerkzeug, um Einfluss von Driftungen zu minimieren in Ätzbedingungen, z.B., um Wafer-zu-Wafer finale CD Variationen zu reduzieren (Rückkoppelschleife 266b). Viertens kann eine Verifikation von Stabilität von verbleibenden finalen waferübergreifenden Variationen durchgeführt werden, und fünftens, gemacht der erste Schritt oben wiederholt werden für das nächste Los, wenn benötigt.

In einer fünften Ausführungsform kann es schnellen Drift von sowohl waferübergreifender CD Verteilung und von finalem CD Durchschnitt geben. In dieser Ausführungsform wird erstens für jedes Los Korrektur der Bestrahlungsdosen von individuellen Rohchips durchgeführt, um die systematischen waferübergreifenden Variationen zu minimieren oder zumindest Korrekturen in kürzeren Intervallen durchzuführen. Zweitens werden Lithografie CD Messungen durchgeführt auf jedem Wafer für Vorwärtskoppelkorrektur zu dem Ätzwerkzeug, um Lithografie Wafer-zu-Wafer-Variationen zu minimieren. Drittens werden finale CD Messungen 208 gemacht auf jedem Wafer zum Rückkoppeln zu dem Ätzwerkzeug für den nächsten Wafer, um Driftungen zu minimieren in den Ätzbedingungen, z.B., Wafer-zu-Wafer final CD Variation. Viertens wird eine Verifikation durchgeführt der Stabilität von verbleibenden finalen waferübergreifenden Variationen, und fünftens, kann der erste Schritt wiederholt werden für das nächste Los, wenn benötigt.

Somit kann eine oder mehrere Rückkoppelschleifen 262, 266b, 264 und eine oder mehrere Vorwärtskoppelschleifen 270, 272, 266a implementiert und verwendet werden selektiv in Übereinstimmung mit Ausführungsformen der Erfindung.

Vorteile von Ausführungsformen der vorliegenden Erfindung enthalten Leistungen nicht nur für Minimierung von Wafer-zu-Wafer (W2W) und Los-zu-Los (R2R) CD Variation, sondern ebenfalls für Minimierung von Rohchip-zu-Rohchip (C2C) Variationen. Ein integriertes Metrologiemodul (IMM, Integrated Metrology Modul) mit einem höher integrierten Niveau und universellere fortgeschrittene Prozesssteuerungen für CD werden erreicht durch Ausführungsbeispiele der vorliegenden Erfindung.

Die neuen Ausführungsformen der vorliegenden Erfindung können implementiert werden in Halbleiterprozessieren in irgendwelche zwei oder mehr interaktiven Prozessen, wo die systematische Variation minimiert werden kann, die hervorgerufen wird durch solche Interaktionen oder Variationen, die durch einen Prozess eingeführt werden. Ausführungsformen der vorliegenden Erfindung können implementiert werden in Software, die die Rückkoppel- und Vorwärtskoppelberechnungen ermöglicht, die hierin beschrieben sind. Die Berechnungen können in den Subroutinen von existierenden Werkzeugen gemacht werden oder in neuen Werkzeugen implementiert spezifisch, um Ausführungsformen zu implementieren der vorliegenden Erfindung, die hierin beschrieben ist, zum Beispiel.

Bezugnehmend wieder auf 4, wenn der zweite Prozess 206 einen Ätzprozess umfasst, kann die Information genutzt werden, die vorwärtsgekoppelt und rückgekoppelt ist in Übereinstimmung mit Ausführungsformen der vorliegenden Erfindung, um Trimmätzprozesse einzustellen des Ätzprozesses, zum Beispiel.

In einigen Anwendungen und Ätzprozessen werden "Trimm" Ätzprozesse oft verwendet. In einen Trimmätzprozess die Lithografiemasken 216 Muster absichtlich getrimmt, um eine kürzere oder engere Abmessung als die Maskenabmessung zu erhalten während des Ätzprozesses, statt zu versuchen, die Abmessungen der Lithografiemaske 216 (siehe 5) so genau wie möglich zu einer Materialschicht 224 zu übertragen.

Zum Beispiel kann in einigen Anwendungen, wo eine Materialschicht 224 mit einem Muster versehen werden wird, um Gates von Transistoren auszubilden, ein Trimmätzprozess verwendet werden, der die Gatelängen trimmt (typischerweise die kleinste Abmessung in einer x oder y Richtung eines Transistorgates von einer Draufsicht eines Halbleiterwafers) um etwa 30 Nanometer bis 40 Nanometer. Der Trimmabschnitt des Ätzprozesses wird typischerweise eingestellt durch mehr hinzufügen von besonderen Gasen, wie O2, zu dem Ätzprozess, oder durch Einstellen des Drucks, als Beispiele. Während eines Trimmätzprozesses mit einer hohen Trimmmenge, tendiert die Ätzkomponente dazu, die Abscheidungskomponente zu überwiegen, zum Beispiel.

Es wird angemerkt, dass nur zwei Prozesse 202 und 206 in 4 gezeigt sind; jedoch können drei oder mehre Prozesse 202 und 206 implementiert werden mit einer Vielzahl von Rückkoppel- und Vorwärtskoppelschleifen und CD Messungen, eingeschlossen für jeden Prozess 205 und 206, wie hierin beschrieben. Ein erster Prozess 202 und mindestens ein zweiter Prozess 206 können implementiert werden in dem Prozesssteuersystem 200, zum Beispiel.

Ausführungsformen der vorliegenden Erfindung werden hierin beschrieben mit Bezug auf optische Lithografiesysteme und Masken und können implementiert werden in Lithografiesysteme, die Ultraviolett (UV) verwenden oder extremes UV (EUV) Licht, als Beispiele. Die neuen Prozesssteuersysteme und Verfahren, die hierin beschrieben sind, können ebenfalls verwendet werden in nicht-optischen Lithografiesystemen, Röntgenstrahlenlithografiesystemen, Interferenzlithografiesystemen, Kurzwellenlängenlithografiesystemen, Systemen mit Winkelbegrenzungsstreuung in Projektionselektronenstrahllithografie (SCALPEL, Scattering with Angular Limitation in Projection Electron-Beam Lithography), und Immersionslithografiesystemen oder anderen Lithografiesystemen, die Lithografiemasken verwenden oder direktes mit Muster versehen, als Beispiele.

Die Merkmale 224, die hierin beschrieben sind, können umfassen Transistorgates, leitende Leitbahnen, Vias, Kondensatorplatten und andere Merkmale, als Beispiele. Ausführungsformen der vorliegenden Erfindung können verwendet werden, um Merkmale 224 mit einem Muster zu versehen von Speichervorrichtungen, Logikschaltungen und/oder Leistungsschaltungen, als Beispiele, obwohl andere Typen von ICs ebenfalls fabriziert werden können, verwendend die neuen Methoden zum Versehen mit Mustern und Maskensätze, die hierin beschrieben sind.

Vorteile von Ausführungsformen der Erfindung enthalten Vorsehen neuer Verfahren des mit Muster Versehen von Merkmalen in einer Materialschicht, worin die Merkmale die gleiche kritische Abmessung umfassen über eine Oberfläche eines Werkstücks, ungeachtet des Bereiches des Werkstücks, in dem die Merkmale ausgebildet sind. Somit umfassen Schaltkreise und Vorrichtungen auf jedem Rohchip über eine Oberfläche eines Halbleiterwafers vorteilhafterweise im Wesentlichen die gleichen Performancecharakteristiken, wie Geschwindigkeit, Widerstand, Strom, Spannung und andere Parameter, als Beispiele. Vergrößerte Prozesssteuerung und vergrößerte Halbleitervorrichtungsausbeute werden erreicht durch die Ausführungsformen der vorliegenden Erfindung, die hierin beschrieben sind.

Die Prozesssteuersysteme und Verfahren, die hierin beschrieben sind, produzieren Halbleiterwafer, worin kritische Abmessungen von Rohchips über eine Waferoberfläche beibehalten werden innerhalb akzeptabler, enger Toleranzen. Die Prozesskontrollsysteme und Verfahren können implementiert werden periodisch oder kontinuierlich, um CD Steuerung beizubehalten in der Fabrikation von Halbleitervorrichtungen, zum Beispiel.

Obwohl Ausführungsformen der vorliegenden Erfindung und ihre Vorteile im Detail beschrieben worden sind, sollte es verstanden werden, dass vielfältige Änderungen, Ersetzungen und Abweichungen hierin gemacht werden können, ohne sich von dem Geist und Rahmen der Erfindung zu entfernen, wie definiert durch die angehängten Ansprüchen. Zum Beispiel, wird es schnell verstanden werden durch Fachleute, dass viele der Merkmale, Funktionen, Prozesse und Materialien, die hierin beschrieben sind, variiert werden können, während innerhalb des Rahmens der vorliegenden Erfindung geblieben wird. Außerdem ist der Rahmen der vorliegenden Anwendung nicht beabsichtigt, beschränkt zu sein auf die besonderen Ausführungsformen des Prozesses, Maschine, Anfertigung, Zusammensetzung von Stoffen, Mittel, Methoden und Schritten, die in der Beschreibung beschrieben sind. Wie ein Fachmann schnell einsehen wird von der Offenbarung der vorliegenden Erfindung, können Prozesse, Maschinen, Anfertigung, Zusammensetzung von Stoffen, Mittel, Verfahren oder Schritte, die gegenwärtig existieren oder später entwickelt werden, im Wesentlichen die gleiche Funktion ausführen oder im Wesentlichen das gleiche Ergebnis erreichen, wie die korrespondierenden Ausführungsformen, die hierin beschrieben sind, verwendet werden gemäß der vorliegenden Erfindung. Dementsprechend sind die angehängten Ansprüche dazu beabsichtigt, innerhalb ihres Rahmens solche Prozesse einzuschließen, Maschinen, Anfertigung, Zusammensetzung von Stoffen, Mittel, Verfahren oder Schritte.


Anspruch[de]
Eine Prozesssteuermethode, umfassend:

Beeinflussen einer ersten Halbleitervorrichtung, verwendend einen ersten Prozess;

Messen einer Wirkung des ersten Prozesses auf der ersten Halbleitervorrichtung;

Beeinflussen der ersten Halbleitervorrichtung, verwendend mindestens einen zweiten Prozess;

Messen einer Wirkung des mindestens einen zweiten Prozesses auf der ersten Halbleitervorrichtung;

Vorwärtskoppeln und Rückkoppeln der gemessenen Wirkung des ersten Prozesses und der gemessenen Wirkung des mindestens einen zweiten Prozesses auf der ersten Halbleitervorrichtung;

Verändern des ersten Prozesses, des mindestens einen zweiten Prozesses, oder sowohl des ersten Prozesses als auch des mindestens einen zweiten Prozesses, basierend auf den vorwärtsgekoppelten und rückgekoppelten gemessenen Wirkungen des ersten Prozesses und des mindestens einen zweiten Prozesses; und

Beeinflussen einer zweiten Halbleitervorrichtung, verwendend den veränderten ersten Prozess und/oder den veränderten mindestens einen zweiten Prozess, worin die zweite Halbleitervorrichtung weniger Wafer-zu-Wafer- und Rohchip-zu-Rohchip-Variationen hat in kritischen Abmessungen der Merkmale als die erste Halbleitervorrichtung.
Das Verfahren gemäß Anspruch 1, worin der erste Prozess einen Lithografieprozess umfasst, und worin der mindestens eine zweite Prozess einen Ätzprozess umfasst, worin Verändern des ersten Prozesses umfasst, Reduzieren von Rohchip-zu-Rohchip-Variationen, und worin Verändern des zweiten Prozesses umfasst, Reduzieren von Wafer-zu-Wafer-Variationen. Das Verfahren gemäß Anspruch 2, worin der erste Prozess umfasst sequenzielles Bestrahlen einer Vielzahl von Abschnitten der ersten Halbleitervorrichtung, worin Verändern des ersten Prozesses umfasst, Verändern eines Bestrahlungsprozesses für einen ersten Abschnitt der zweiten Halbleitervorrichtung, aber nicht Verändern eines Bestrahlungsprozesses für einen zweiten Abschnitt der zweiten Halbleitervorrichtung. Das Verfahren gemäß Anspruch 1, weiter umfassend:

Beeinflussen der zweiten Halbleitervorrichtung, verwendend den veränderten ersten Prozess;

Messen einer Wirkung des veränderten ersten Prozesses auf der zweiten Halbleitervorrichtung;

Beeinflussen der zweiten Halbleitervorrichtung, verwendend den veränderten mindestens einen zweiten Prozess;

Messen einer Wirkung des veränderten mindestens einen zweiten Prozesses auf der zweiten Halbleitervorrichtung;

Vorwärtskoppeln und Rückkoppeln der gemessenen Wirkung des veränderten ersten Prozesses und der gemessenen Wirkung des veränderten mindestens einen zweiten Prozesses auf der zweiten Halbleitervorrichtung;

weiter Verändern des ersten Prozesses, des mindestens einen zweiten Prozesses, oder sowohl des ersten Prozesses als auch des mindestens einen zweiten Prozesses; und

Beeinflussen einer dritten Halbleitervorrichtung, verwendend den weiter veränderten ersten Prozess und/oder den weiter veränderten mindestens einen zweiten Prozess, worin die dritte Halbleitervorrichtung weniger Wafer-zu-Wafer- und Rohchipzu-Rohchip-Variationen hat als die zweite Halbleitervorrichtung.
Das Verfahren gemäß Anspruch 1, worin der erste Prozess oder der mindestens eine zweite Prozess umfassen einen Lithografieprozess, einen Ätzprozess, einen Abscheidungsprozess, einen chemisch-mechanischen Polier (CMP, Chemical Mechanical Polishing) Prozess, einen Polierprozess, einen Implantationsprozess, einen Heizprozess, einen Reduktionsprozess, einen Reinigungsprozess, einen Wachstumsprozess oder einen Behandlungsprozess. Das Verfahren gemäß Anspruch 1, worin Vorwärtskoppeln und Rückkoppeln der gemessenen Wirkung des ersten Prozesses und der gemessenen Wirkung des mindestens einen zweiten Prozesses auf der ersten Halbleitervorrichtung umfassen:

Rückkoppeln der gemessenen Wirkung des ersten Prozesses zu dem ersten Prozess;

Vorwärtskoppeln der gemessenen Wirkung des ersten Prozesses zu dem mindestens einen zweiten Prozess;

Rückkoppeln der gemessenen Wirkung des mindestens einen zweiten Prozesses zu dem mindestens einen zweiten Prozess; und/oder

Vorwärtskoppeln der gemessenen Wirkung des ersten Prozesses und der gemessenen Wirkung des mindestens einen zweiten Prozesses zu einem Komparator, worin der Komparator rückkoppelt verglichene Ergebnisse der gemessenen Wirkung des ersten Prozesses und des mindestens einen zweiten Prozesses zu dem ersten Prozess.
Das Verfahren gemäß Anspruch 1, worin die zweite Halbleitervorrichtung weniger Los-zu-Los-Variationen hat in kritischen Abmessungen der Merkmale als die erste Halbleitervorrichtung. Ein Verfahren des Anfertigens einer Halbleitervorrichtung, das Verfahren umfassend:

Vorsehen eines ersten Werkstücks, das erste Werkstück enthaltend eine erste Materialschicht und eine erste Schicht von fotosensitivem Material, angeordnet über der ersten Materialschicht;

Vorsehen einer Zielabmessung für mindestens ein Merkmal, das in der ersten Materialschicht ausgebildet werden soll für eine Vielzahl von Rohchips;

mit einem Muster Versehen der ersten Schicht von fotosensitivem Material mit einem Muster für das mindestens eine Merkmal, verwendend eine erste Bestrahlungsdosis, ein erstes Schärfeniveau und eine erste Bestrahlungsneigung für eine Vielzahl von Rohchips;

Messen des Musters für das mindestens eine Merkmal der ersten Schicht von fotosensitivem Material für jeden der Vielzahl von Rohchips;

Vergleichen des gemessenen Musters für das mindestens eine Merkmal der ersten Schicht von fotosensitivem Material mit der Zielabmessung für jeden der Vielzahl von Rohchips;

mit einem Muster Versehen der ersten Materialschicht, verwendend die erste Schicht von fotosensitivem Material als eine Maske;

Messen des mindestens einen Merkmals, ausgebildet in der ersten Materialschicht für die Vielzahl der Rohchips;

Vergleichen der Messung des mindestens einen Merkmals, ausgebildet in der ersten Materialschicht, mit der Zielabmessung für jeden der Vielzahl von Rohchips; und

Einstellen der ersten Bestrahlungsdosis auf eine zweite Bestrahlungsdosis, Einstellen des ersten Schärfeniveaus auf ein zweites Schärfeniveau oder Einstellen der ersten Bestrahlungsneigung auf eine zweite Bestrahlungsneigung für mindestens einen der Vielzahl von Rohchips, basierend auf mindestens dem Vergleich der Messung des Musters für das mindestens eine Merkmal der ersten Schicht von fotosensitivem Material mit der Zielabmessung.
Das Verfahren gemäß Anspruch 8, weiter umfassend:

Vorsehen eines zweiten Werkstücks, das zweite Werkstück enthaltend eine zweite Materialschicht und eine zweite Schicht von fotosensitivem Material, angeordnet über der zweiten Materialschicht; und

mit einem Muster Versehen der zweiten Schicht von fotosensitivem Material mit einem Muster für das mindestens eine Merkmal, verwendend die zweite Bestrahlungsdosis, zweite Schärfeniveau oder die zweite Bestrahlungsneigung für den mindestens einen Rohchip.
Das Verfahren gemäß Anspruch 9, weiter umfassend, mit einem Muster Versehen der zweiten Materialschicht, verwendend die zweite Schicht von fotosensitivem Material als eine Maske, worin das mindestens eine Merkmal im Wesentlichen die Zielabmessung umfasst für jeden Rohchip. Das Verfahren gemäß Anspruch 9, weiter umfassend:

Messen des Musters für das mindestens eine Merkmal der zweiten Schicht von fotosensitivem Material für jeden der Vielzahl von Rohchips;

Vergleichen des gemessenen Musters für das mindestens eine Merkmal der zweiten Schicht von fotosensitivem Material mit der Zielabmessung für jeden der Vielzahl von Rohchips;

mit einem Muster Versehen der zweiten Materialschicht, verwendend die zweite Schicht von fotosensitivem Material als eine Maske, ausbildend mindestens ein Merkmal in der zweiten Materialschicht;

Messen des mindestens einen Merkmals, ausgebildet in der zweiten Materialschicht für die Vielzahl von Rohchips;

Vergleichen der Messung des mindestens einen Merkmals, ausgebildet in der zweiten Materialschicht mit der Zielabmessung für jeden der Vielzahl von Rohchips; und

Wiederholen von Einstellen der zweiten Bestrahlungsdosis auf eine dritte Bestrahlungsdosis, Einstellen des zweiten Schärfeniveaus auf ein drittes Schärfeniveau oder Einstellen der zweiten Bestrahlungsneigung auf eine dritte Bestrahlungsneigung für mindestens einen der Vielzahl von Rohchips, basierend auf mindestens dem Vergleich der Messung des Musters für das mindestens eine Merkmal der zweiten Schicht von fotosensitivem Material mit der Zielabmessung, bis die Messung des Musters für das mindestens eine Merkmal, ausgebildet in der zweiten Materialschicht im Wesentlichen gleich ist zu der Zielabmessung für im Wesentliche alle der Vielzahl von Merkmalen für alle der Rohchips.
Das Verfahren gemäß Anspruch 11, worin Einstellen der zweiten Bestrahlungsdosis auf die dritte Bestrahlungsdosis, Einstellen des zweiten Schärfeniveaus auf das dritte Schärfeniveau oder Einstellen der zweiten Bestrahlungsneigung auf die dritte Bestrahlungsneigung für jeden der Vielzahl von Rohchips auch basiert ist auf dem Vergleich der Messung des mindestens einen Merkmals, ausgebildet in der zweiten Materialschicht mit der Zielabmessung für jeden der Vielzahl von Rohchips. Das Verfahren gemäß Anspruch 8, weiter umfassend Vorwärtskoppeln oder Rückkoppeln einer ersten Messung vom Messen des Musters für das mindestens eine Merkmal der ersten Schicht von fotosensitivem Material für jeden der Vielzahl von Rohchips, oder einer zweiten Messung vom Messen des mindestens einen Merkmals, ausgebildet in der zweiten Materialschicht für die Vielzahl von Rohchips. Eine Halbleitervorrichtung, angefertigt in Übereinstimmung mit dem Verfahren gemäß Anspruch 8. Ein Prozesssteuersystem, umfassend:

Mittel zum Beeinflussen einer ersten Halbleitervorrichtung, verwendend einen ersten Prozess;

Mittel zum Messen einer Wirkung des ersten Prozesses auf der Halbleitervorrichtung;

Mittel zum Beeinflussen der ersten Halbleitervorrichtung, verwendend mindestens einen zweiten Prozess;

Mittel zum Messen einer Wirkung des mindestens einen zweiten Prozesses auf der ersten Halbleitervorrichtung;

Mittel zum Vorwärtskoppeln und Rückkoppeln der gemessenen Wirkung des ersten Prozesses und/oder der gemessenen Wirkung des mindestens einen zweiten Prozesses auf der ersten Halbleitervorrichtung;

Mittel zum Verändern des ersten Prozesses, des mindestens einen zweiten Prozesses oder sowohl des ersten Prozesses als auch des mindestens eines zweiten Prozesses, basierend auf den vorwärtsgekoppelten und/oder rückgekoppelten gemessenen Wirkungen des ersten Prozesses und des mindestens einen zweiten Prozesses; und

Mittel zum Beeinflussen einer zweiten Halbleitervorrichtung, verwendend den veränderten ersten Prozess und/oder den veränderten mindestens einen zweiten Prozess, worin die zweite Halbleitervorrichtung weniger Rohchip-zu-Rohchip-Variationen in kritischen Abmessungen der Merkmale hat, als die erste Halbleitervorrichtung.
Das Prozesssteuersystem gemäß Anspruch 15, worin die Halbleitervorrichtung weniger Wafer-zu-Wafer- oder Los-zu-Los-Variationen in kritischen Abmessungen der Merkmale hat, als die erste Halbleitervorrichtung. Das Prozesssteuersystem gemäß Anspruch 15, worin das Prozesssteuersystem kontinuierlich implementierbar ist oder periodisch in einer Halbleitervorrichtungsproduktionsanlage. Das Prozesssteuersystem gemäß Anspruch 15, worin der erste Prozess oder der mindestens eine zweite Prozess umfassen, einen Lithografieprozess, worin der Lithografieprozess in einem optischen Lithografiesystem durchgeführt wird, einem nicht-optischen Lithografiesystem, einem Röntgenstrahllithografiesystem, einem Interferenzlithografiesystem, einem Kurzwellenlängenlithografiesystem, einem System mit Winkelbegrenzungsstreung in Projektionselektronenstrahllithografie (SCALPEL, Scattering with Angular Limitation in Projection Electron-Beam Lithography) System oder einem Immersionslithografiesystem. Ein Prozesssteuersystem, umfassend:

ein erstes Prozesssystem zum Implementieren einer ersten Prozedur auf einer Halbleitervorrichtung;

ein erstes Messungssystem zum Messen einer Wirkung der ersten Prozedur des ersten Prozesssystems auf einer Vielzahl von Rohchips der Halbleitervorrichtung;

ein zweites Prozesssystem zum Implementieren einer zweiten Prozedur auf der Halbleitervorrichtung;

ein zweites Messungssystem zum Messen einer Wirkung der zweiten Prozedur des zweiten Prozesssystems auf der Vielzahl von Rohchips der Halbleitervorrichtung; und

mindestens eine Rückkoppelschleife oder mindestens eine Vorwärtskoppelschleife, gekoppelt von einem Ausgang zu einem Eingang des ersten Prozesssystems, ersten Messungssystems, zweiten Prozesssystems oder des zweiten Messungssystems, worin die mindestens eine Rückkoppelschleife oder die mindestens eine Vorwärtskoppelschleife umfassen: eine erste Rückkoppelschleife, koppelnd einen Ausgang des ersten Messungssystems zu dem ersten Prozesssystems, eine erste Vorwärtskoppelschleife, koppelnd einen Ausgang des ersten Messungssystems zu dem zweiten Prozesssystem, eine zweite Vorwärtskoppelschleife, koppelnd den Ausgang des ersten Messungssystems zu einem Komparator, eine zweite Rückkoppelschleife, koppelnd einen Ausgang des zweiten Messungssystems zu dem zweiten Prozesssystem, eine dritte Vorwärtskoppelschleife, koppelnd einen Ausgang des zweiten Messungssystems zu dem Komparator, oder eine dritte Rückkoppelschleife, koppelnd einen Ausgang des Komparators zu dem ersten Prozesssystem.
Das Prozesssteuersystem gemäß Anspruch 19, worin das erste Prozesssystem ein Lithografiesystem umfasst, und worin das zweite Prozesssystem ein Ätzsystem umfasst, worin eine Bestrahlungsdosis, Schärfeniveau oder Bestrahlungsneigung des Lithografiesystems eingestellt wird in Übereinstimmung mit Information von der ersten Rückkoppelschleife, der zweiten Rückkoppelschleife und der dritten Rückkoppelschleife, und worin eine Trimmmenge des Ätzsystems eingestellt wird in Übereinstimmung mit der Information von der ersten Vorwärtskoppelschleife. Das Prozesssteuersystem gemäß Anspruch 20, worin die erste Rückkoppelschleife Korrektur vorsieht von waferübergreifenden systematischen Variationen der Halbleitervorrichtung aufgrund eines Lithografieprozesses des Lithografiesystems durch Verändern einer individuellen Bestrahlungsdosis, Bestrahlungsschärfe oder Bestrahlungsneigung für jedes Bildfeld des Lithografiesystems gemäß der ersten Rückkoppelschleifeninformation. Das Prozesssteuersystem gemäß Anspruch 20, worin die erste Vorwärtskoppelschleife Korrektur vorsieht von Wafer-zu-Wafer-Variationen der Halbleitervorrichtung in dem Lithografiesystem oder einem Lithografieprozess des Lithografiesystems durch Tunen von Ätzprozessparametern des Ätzsystems. Das Prozesssteuersystem gemäß Anspruch 20, worin die dritte Rückkoppelschleife Korrektur vorsieht von einer reaktiven Ionenätz(RIE, Reactive Ion Etch)kammerdrift, einem Ätzwerkzeug und/oder einem Ätzprozess von den ätzsystembezogenen systematischen Variationen in waferübergreifenden kritischen Abmessungen der Halbleitervorrichtung durch Verändern einer Lithografieprozessbedingung des Lithografiesystems. Das Prozesssteuersystem gemäß Anspruch 20, worin die zweite Rückkoppelschleife vorsieht Ätzwerkzeugdrift- und kritische Abmessungsverteilungsrückkopplung, um einen Ätzprozess des Ätzsystems zu tunen, verwendend Multi-Zonenchucktemperaturen oder duale Injektionsgase. Das Prozesssteuersystem gemäß Anspruch 20, worin die erste Rückkoppelschleife ebenfalls eine Durchschnittsdosisrückkopplung enthält. Das Prozesssteuersystem gemäß Anspruch 19, worin das erste Messungssystem und das zweite Messungssystem umfassen mindestens einen Streustrahlungsmesser.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com