PatentDe  


Dokumentenidentifikation DE102006017989A1 18.10.2007
Titel Schneller CMOS-Stromspiegel
Anmelder ATMEL Germany GmbH, 74072 Heilbronn, DE
Erfinder Karthaus, Udo, Dr., 89079 Ulm, DE;
Kolb, Peter, 89257 Illertissen, DE
Vertreter Dreiss, Fuhlendorf, Steimle & Becker, 70188 Stuttgart
DE-Anmeldedatum 07.04.2006
DE-Aktenzeichen 102006017989
Offenlegungstag 18.10.2007
Veröffentlichungstag im Patentblatt 18.10.2007
IPC-Hauptklasse G05F 3/24(2006.01)A, F, I, 20060407, B, H, DE
Zusammenfassung Vorgestellt wird ein CMOS-Stromspiegel (10) mit einem Stromeingang (I_in), einem Eingangs-Transistor (12), dessen Leitfähigkeitsstrecke zwischen dem Stromeingang (I_in) und einem Bezugspotenzial-Anschluss (14) liegt, einem Stromausgang (I_out), einem Ausgangs-Transistor (16), dessen Leitfähigkeitsstrecke an den Bezugspotenzial-Anschluss (14) angeschlossen ist und der den Stromausgang (I_out) mit einem Ausgangsstrom speist, und mit einem für beide Transistoren (12, 16) gemeinsamen Gate-Knoten (18) und einem Versorgungspotenzial-Anschluss (20). Der Stromspiegel (10) zeichnet sich dadurch aus, dass er einen ersten weiteren Transistor (22) aufweist, dessen Leitfähigkeitsstrecke zwischen dem Versorgungspotenzial-Anschluss (20) und dem Gate-Knoten (18) liegt und dessen Gate-Anschluss (24) an den Stromeingang (I_in) angeschlossen ist, und einen zweiten weiteren Transistor (26) aufweist, dessen Leitfähigkeitsstrecke zwischen dem Gate-Knoten (18) und dem Bezugspotenzial-Anschluss (14) liegt und dessen Gate-Anschluss (28) an den Gate-Knoten (18) angeschlossen ist.

Beschreibung[de]

Die Erfindung betrifft einen CMOS-Stromspiegel nach dem Oberbegriff des Anspruchs 1.

Ein solcher CMOS-Stromspiegel ist per se bekannt, zum Beispiel aus Tietze/Schenk, "Halbleiterschaltungstechnik, ISBN 3-540-19475-4, 9. Aufl., Springer-Verlag Berlin/Heidelberg/New York, S. 96 und 97. Ferner ist aus der Veröffentlichung "A Novel Highspeed Current Mirror Compensation Technique and Application", Thart Fah Voo, Toumazou, C., IEEE International Symposium on Circuits and Systems; 1995, vol. 3, 28 April to 3 May 1995, pages: 2108 to 2111, ein Stromspiegel mit einem Widerstand zwischen den Gate-Anschlüssen von Eingangs- und Ausgangs-Transistor bekannt. Bekannt sind ferner Stromspiegel mit Kaskoden-Transistoren zur Erhöhung des Ausgangswiderstands. Verschiedene CMOS-Stromspiegel werden auch in der US 2004/0056708 A1 angegeben.

Das Wirkungsprinzip eines CMOS-Stromspiegels beruht darauf, den Eingangs-Transistor und den Ausgangs-Transistor mit gleicher Gate-Source-Spannung im Sättigungsbereich zu betreiben. Sind die beiden Transistoren identisch, fließen in ihren Leitfähigkeitsstrecken gleiche Ströme. Dabei wird unter einer Leitfähigkeitsstrecke jeweils ein Strompfad verstanden, der Drain und Source eines MOS-Transistors unter Einschluss von Kanal- und ggf. vorhandenen Driftregionen verbindet. Werden im Eingangszweig und im Ausgangszweig Transistoren mit verschiedenen Transistorgeometrien verwendet, so bestimmt der Quotient w2·I1/I2·w1 den Quotienten von Ausgangsstromstärke und Eingangsstromstärke, der auch als Strom-Übersetzungsverhältnis bezeichnet wird. Dabei bezeichnet w jeweils die Kanalweite, 1 die Kanallänge, der Index 1 den Eingangstransistor und der Index 2 den Ausgangstransistor. Darüber hinaus erlauben Stromspiegel eine Erzeugung von ganzzahligen Vielfachen oder von Bruchteilen des Eingangsstroms durch Parallelschaltung einer entsprechenden Zahl identischer Transistoren zu dem Ausgangs-Transistor oder dem Eingangs-Transistor.

Änderungen des Eingangsstroms bilden sich nicht verzögerungslos, sondern mit einer gewissen Verzögerung im Ausgangsstrom ab, die von den Steilheiten gm der Transistoren, also von den Quotienten aus Drain-Strömen im Zähler und Gate-Source-Spannungen im Nenner, und von Gate-Source-Kapazitäten der Transistoren abhängen. Diese Verzögerung ist für manche Anwendungen störend. Hohe Änderungsgeschwindigkeiten des Ausgangsstroms werden zum Beispiel bei high speed Strom-DACs (DAC = digital analog converter) und Lasertreibern in CD- und/oder DVD-Geräten bei schnellen Schreibvorgängen verlangt. Die Erfindung ist aber nicht aus solche Anwendungen beschränkt. DACs haben vielmehr eine breite Verwendung gefunden, so die Erfindung überall dort einsetzbar ist, wo solche DACs einen Stromausgang haben und halbwegs schnell sein müssen.

Die folgende Liste zählt einige Beispiele auf, wobei die Aufzählung nicht abschließend ist: low cost Messtechnik, programmierbare Spannungsquellen und Stromquellen, Messtechnik im Automobilbereich, Präzisionsbewegungssteuerung wie in der Druckindustrie, Regler im Automobilbereich, digital programmierbare Stromschleifen, wie sie in der Telekommunikation verwendet werden, Programmierbare Logikelemente (programmable logic controller), Input/Output-Karten, Mobiltelefone, Hochgeschwindigkeits-Digital/Analog Tester, Funkrufempfänger (pager), fiber optic Vermittlungsstellen (switching exchanges), Leistungsverstärker, Steuerung spannungsgesteuerter Oszillatoren (VCO control). Stromspiegel werden aber auch sonst vielfältig im Design Integrierter Schaltkreise gebraucht, zum Beispiel zur Stromversorgung von Schaltungsteilen wie Verstärkern oder Mischern, zur analogen Signalverarbeitung, oder als Interface zwischen zwei Schaltungen, weil eine Übertragung von Strömen gegenüber Störungen eines Bezugspotenzials unempfindlicher ist als eine Übertragung von Spannungen.

Bei dem o. g. bekannten Stromspiegel, der einen zwischen die Gate-Anschlüsse der Eingangs- und Ausgangs-Transistoren geschalteten ohmschen Widerstand aufweist, hängt die Anstiegs- und Einschwingzeit des Ausgangsstroms nach einer Änderung des Eingangsstroms vom Wert des Widerstandes und vom Strom ab. Dabei ändert sich der optimale Widerstandswert mit dem Strom und muss daher immer angepasst werden.

Vor diesem Hintergrund besteht die Aufgabe der Erfindung in der Angabe eines Stromspiegels, mit dem sich Eingangsströme mit kurzen Anstiegszeiten und großer Verstärkung in Ausgangsströme spiegeln lassen. Dabei wird unter einer großen Verstärkung eine Verstärkung um das 10-fache bis 20-fache verstanden.

Diese Aufgabe wird bei einem Stromspiegel der eingangs genannten Art durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst. Der erste weitere Transistor ermöglicht dabei eine schnelle Aufladung der Gate-Anschlüsse der Eingangs- und Ausgangs-Transistoren des Stromspiegels. Dies setzt jedoch den zweiten weiteren Transistor voraus, der erst einen Stromfluss durch den ersten weiteren Transistor ermöglicht. Durch den zweiten weiteren Transistor kann ein Strom von dem gemeinsamen Gate-Knoten der Eingangs- und Ausgangs-Transistoren abgeleitet werden, obwohl die Gate-Anschlüsse dieser beiden Transistoren keine Ströme aufnehmen. Dieser Stromspiegel weist als Vorteil kürzere Anstiegszeiten auf als die aus der eingangs genannten Veröffentlichung „Halbleiterschaltungstechnik" bekannten Stromspiegel. Im Vergleich zu dem mit einem Ohm'schen Widerstand zwischen den Gate-Anschlüssen der Eingangs-Transistoren und Ausgangs-Transistoren arbeitenden Stromspiegel besitzt der hier vorgestellte Stromspiegel den Vorteil, dass dabei keine Anpassung an die Stromstärke erforderlich ist.

Eine Neigung zu Signal-Überschwingern und zu einem Klingeln kann mit einer bevorzugten Ausgestaltung begegnet werden, bei der der Stromspiegel ein Dämpfungsnetzwerk aus Dämpfungs-Transistoren aufweist, das an den Stromeingang und den Bezugspotenzial-Anschluss angeschlossen ist.

Eine bevorzugte Ausgestaltung zeichnet sich dadurch aus, dass das Dämpfungsnetzwerk einen ersten Dämpfungs-Transistor, einen zweiten Dämpfungs-Transistor und einen dritten Dämpfungs-Transistor aufweist, wobei eine Leitfähigkeitstrecke des ersten Dämpfungs-Transistors zwischen dem Stromeingang und dem Bezugspotenzial-Anschluss liegt, eine Leitfähigkeitsstrecke des zweiten Dämpfungs-Transistors zwischen dem Versorgungspotenzial-Anschluss und einem Gate-Anschluss des ersten Dämpfungs-Transistors liegt, eine Leitfähigkeitstrecke des dritten Dämpfungs-Transistors zwischen dem Gate-Anschluss des ersten Dämpfungs-Transistors und dem Bezugspotenzial-Anschluss liegt, ein Gate-Anschluss des zweiten Dämpfungs-Transistors an den Stromeingang und ein Gate-Anschluss des dritten Dämpfungs-Transistors an den Gate-Anschluss des ersten Dämpfungs-Transistors angeschlossen ist.

Das Dämpfungsnetzwerk aus den Dämpfungs-Transistoren verhält sich ähnlich wie eine Serienschaltung aus zwei NMOS-Dioden und senkt den Eingangswiderstand des Stromspiegels am Stromeingang I_in. Dabei wird unter einer MOS-Diode ein MOS-Transistor mit verbundenem Drain und Gate verstanden. Als erwünschte Folge dämpfen die drei Dämpfungs-Transistoren das genannte Überschwingen.

Eine alternative Ausgestaltung zeichnet sich dadurch aus, dass das Dämpfungsnetzwerk eine Reihenschaltung aus zwei Transistordioden aufweist, die zwischen dem Stromeingang und dem Bezugspotenzial-Anschluss liegt. Ein solcher Stromspiegel mit nur zwei Transistoren verhält sich ähnlich wie der CMOS-Stromspiegel mit dem drei Transistoren aufweisenden Dämpfungsnetzwerk.

Bevorzugt ist auch, dass der Stromspiegel einen Ausgangskaskoden-Transistor aufweist, dessen Leitfähigkeitsstrecke zwischen dem Stromausgang und der Leitfähigkeitsstrecke des Ausgangs-Transistors liegt. Durch den Ausgangskaskoden-Transistor weist dieser Stromspiegel einen vergrößerten Ausgangswiderstand auf. Bevorzugt ist auch, dass ein Gate-Anschluss des Ausgangskaskodentransistors an den Stromeingang angeschlossen ist.

Eine weitere bevorzugte Ausgestaltung zeichnet sich dadurch aus, dass der Stromspiegel einen Stromeingang mit einem Hauptstromeingang und einem Hilfsstromeingang sowie einen Eingangskaskoden-Transistor aufweist, wobei die Leitfähigkeitsstrecke des Eingangskaskoden-Transistors mit einem Ende an den Hauptstromstromeingang angeschlossen ist und mit dem anderen Ende den Hilfsstromeingang bildet, Gate-Anschlüsse des Eingangskaskoden-Transistors und des Ausgangskaskoden-Transistors miteinander verbunden und an einen Kaskoden-Steueranschluss angeschlossen sind; und der Gate-Anschluss des ersten weiteren Transistors an den Hilfsstromeingang angeschlossen ist.

Diese Ausgestaltung zeichnet sich durch eine Reduzierung der für einen Betrieb am Stromeingang bzw. am Hauptstromeingang I_in erforderliche Eingangsspannung von zwei Gate-Source-Spannungen auf eine Gate-Source-Spannung aus. Außerdem weist diese Ausgestaltung ebenfalls einen erhöhten Ausgangswiderstand auf.

In einer Ausgestaltung als Strombank weist der CMOS-Stromspiegel mehrere Ausgangs-Transistoren auf, deren Leitfähigkeitsstrecken an den Bezugspotenzial-Anschluss angeschlossen sind und die jeweils einen Stromausgang mit einem Ausgangsstrom speisen und deren Gate-Anschlüsse an den gemeinsamen Gate-Knoten angeschlossen sind. Auf diese Weise kann ein Vielfaches des Eingangsstroms als Ausgangsstrom erzeugt werden.

Bevorzugt ist ferner, dass der Stromspiegel einen disable-Eingang aufweist, der mit einem Gate-Anschluss wenigstens eines disable-Transistors verbunden ist und wobei eine Leitfähigkeitsstrecke des disable-Transistors zwischen dem Stromeingang und dem Bezugspotenzial-Anschluss oder zwischen dem gemeinsamen Gate-Knoten und dem Bezugspotenzial-Anschluss liegt.

Eine altenative Ausgestaltung zeichnet sich durch zwei Disable-Tranistoren aus, wobei der disable-Eingang mit einem Gate-Anschluss des ersten disable-Transistors und einem Gate-Anschluss des zweiten disable-Transistors verbunden ist, wobei eine Leitfähigkeitsstrecke des ersten disable-Transistors zwischen dem Stromeingang und dem Bezugspotenzial-Anschluss liegt und eine Leitfähigkeitsstrecke des zweiten disable-Transistors zwischen dem gemeinsamen Gate-Knoten und dem Bezugspotenzial-Anschluss liegt.

Diese Ausgestaltungen erlauben jeweils eine schnelle Abschaltung des Stromspiegels durch Anlegen eines die disable-Transistoren aufsteuernden Signals an den disable-Eingang.

Eine weitere bevorzugte Ausgestaltung zeichnet sich dadurch aus, dass der Stromspiegel wenigstens ein Dämpfungs-Teil-Netzwerk mit einem Anschlusspfad zum gemeinsamen Gate-Knoten aufweist, wobei der Anschlusspfad einen steuerbaren Widerstand aufweist. Eine weitere Ausgestaltung besitzt mehrere Dämpfungs-Teil-Netzwerke mit je einem Anschlusspfad zum gemeinsamen Gate-Knoten, wobei jeder Anschlusspfad einen steuerbaren Widerstand aufweist.

Durch diese Merkmale kann die Dämpfung in gesteuerter Weise variiert werden.

In einer Ausgestaltung weisen Dämpfungs-Teil-Netzwerke zusätzliche Dämpfungs-Transistoren, und Schalter als steuerbare Widerstände auf. Je mehr Schalter geschlossen sind, desto kürzer ist die Anstiegszeit und desto weniger Dämpfung weist der Stromspiegel auf. Durch Zuschalten oder Wegschalten einzelner, diskreter Teil-Netzwerke kann die dämpfende Wirkung stufenförmig eingestellt werden.

Eine bevorzugte Ausgestaltung zeichnet sich dadurch aus, dass der steuerbare Widerstand als im Widerstandsbereich betriebener MOS-Transistor realisiert ist.

Als erwünschte Folge erlaubt diese Ausgestaltung ein stufenloses Einstellen der dämpfenden Wirkung eines einzelnen Dämpfungs-Teil-Netzwerks.

Weitere Vorteile ergeben sich aus der Beschreibung und den beigefügten Figuren.

Es versteht sich, dass die vorstehend genannten und die nachstehend noch zu erläuternden Merkmale nicht nur in der jeweils angegeben Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen.

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden in der nachfolgenden Beschreibung näher erläutert. Es zeigen, jeweils in schematischer Form:

1 ein erstes Ausführungsbeispiel eines Stromspiegels mit den Merkmalen der Erfindung;

2 den Stromspiegel aus 1 mit einer ersten Ausgestaltung eines Dämpfungsnetzwerks;

3 den Stromspiegel aus der 1 mit einer zweiten Ausgestaltung eines Dämpfungsnetzwerks;

4 den Stromspiegel aus 2 mit einem Ausgangskaskoden-Transistor;

5 eine Ausgestaltung mit einer Niedrig-Spannungs-Kaskode;

6 eine Ausgestaltung mit mehreren Ausgängen (Strombank);

7 eine Ausgestaltung mit zusätzlichen disable-Transistoren, die eine schnelle Abschaltung ermöglichen;

8 eine Ausgestaltung mit einer diskret abstimmbaren Dämpfung; und

9 eine Ausgestaltung mit einer kontinuierlich abstimmbaren Dämpfung.

1 zeigt einen CMOS-Stromspiegel 10 mit einem Stromeingang I_in, einem Eingangs-Transistor 12, einem Bezugspotenzial-Anschluss 14, einem Stromausgang I_out und einem Ausgangs-Transistor 16. Die Leitfähigkeitsstrecke des Eingangs-Transistors 12 liegt zwischen dem ersten Stromeingang I_in und dem Bezugspotenzial-Anschluss 14. Die Leitfähigkeitsstrecke des Ausgangs-Transistors 16 liegt zwischen dem Stromausgang I_out und dem Bezugspotenzial-Anschluss 14. Gate-Anschlüsse beider Transistoren 12, 16 sind mit einem gemeinsamen Gate-Knoten 18 verbunden. Der Stromspiegel 10 weist ferner einen Versorgungspotenzial-Anschluss 20 auf. Ein erster weiterer Transistor 22 besitzt eine Leitfähigkeitsstrecke, die zwischen dem Versorgungspotenzial-Anschluss 20 und dem Gate-Knoten 18 liegt. Der Gate-Anschluss 24 des ersten weiteren Transistors 22 ist an den Stromeingang I_in angeschlossen. Die Leitfähigkeitsstrecke eines zweiten weiteren Transistors 26 liegt zwischen dem Gate-Knoten 18 und dem Bezugspotenzial-Anschluss 14. Der Gate-Anschluss 28 des zweiten weiteren Transistors 26 ist ebenfalls an den Gate-Knoten 18 angeschlossen.

Der als Source-Folger geschaltete erste weitere Transistor 22 beschleunigt das Aufladen des Gate-Knotens 18 bei ansteigendem Strom über den Stromeingang I_in. Damit wirkt der erste weitere Transistor 22 dynamisch ähnlich wie ein Beta-Helper in Bipolar-Stromspiegeln. Im Gegensatz zu Basis-Anschlüssen von Bipolar-Transistoren eines Bipolar-Stromspiegels nehmen die Gate-Anschlüsse des Eingangs-Transistors 12 und des Ausgangs-Transistors 16 jedoch keinen DC-Strom auf. Um dennoch einen DC-Strom durch den ersten weiteren Transistor 22 zu ermöglichen, ist der zweite weitere Transistor 26 vorgesehen. Der zweite weitere Transistor 26 ist in der Ausgestaltung der 1 mit einem an den Gate-Knoten 18 angeschlossenen Gate-Anschluss 28 als Diode geschaltet. Grundsätzlich könnte der zweite weitere Transistor 26 auch in Source-Schaltung mit einer passenden Bias-Spannung am Gate-Anschluss 28 geschaltet sein. Dann wäre der Stromspiegel 10 aber langsamer. Die dargestellte Dioden-Schaltung des zweiten weiteren Transistors 26 hat den Vorteil, dass sich die Steilheiten gm der beiden weiteren Transistoren 22 und 26 addieren.

Der Stromspiegel 10 nach der 1 besitzt gegenüber den bekannten Stromspiegeln eine stark verkürzte Anstiegszeit des Ausgangsstroms nach einem Anstieg des Eingangsstroms. Er neigt jedoch zu starkem Überschwingen und Klingeln.

Zur Abhilfe weist der in der 2 dargestellte CMOS-Stromspiegel 11 eine erste Ausgestaltung eines Dämpfungsnetzwerks aus Dämpfungs-Transistoren 30, 32 und 34 auf, das an den Stromeingang I_in und den Bezugspotenzial-Anschluss 14 angeschlossen ist.

Dabei ist eine Leitfähigkeitsstrecke des ersten Dämpfungs-Transistors 30 an den Stromeingang I_in und den Bezugspotenzial-Anschluss 14 angeschlossen. Eine Leitfähigkeitsstrecke des zweiten Dämpfungs-Transistors 32 liegt zwischen dem Versorgungspotenzial-Anschluss 20 und einem Gate-Anschluss 36 des ersten Dämpfungs-Transistors 30. Eine Leitfähigkeitsstrecke des dritten Dämpfungs-Transistors 34 liegt zwischen dem Gate-Anschluss 36 des ersten Dämpfungs-Transistors 30 und dem Bezugspotenzial-Anschluss 14. Ferner ist ein Gate-Anschluss 38 des zweiten Dämpfungs-Transistors 32 an den Stromeingang I_in und ein Gate-Anschluss 40 des dritten Dämpfungs-Transistors 34 an den Gate-Anschluss 36 des ersten Dämpfungs-Transistors 32 angeschlossen.

Im Übrigen basiert der CMOS-Stromspiegel 11 auf dem CMOS-Stromspiegel 10 und weist ebenfalls die Elemente 12 bis 28 auf. Dies gilt auch für die in den 3 bis 9 dargestellten weiteren Ausgestaltungen von CMOS-Stromspiegeln. In sämtlichen Figuren bezeichnen gleiche Bezugszeichen jeweils gleiche Elemente.

Das Dämpfungsnetzwerk aus den drei Dämpfungs-Transistoren 30, 32, 34 verhält sich ähnlich wie eine Serienschaltung aus zwei NMOS-Dioden und senkt den Eingangswiderstand des Stromspiegels 11 am Stromeingang I_in. Als erwünschte Folge dämpfen die drei Dämpfungs-Transistoren 30, 32 und 34 das genannte Überschwingen. Der in den Stromeingang I_in strömende Eingangsstrom teilt sich je nach Größe des Dämpfungs-Transistors 30 und des Eingangs-Transistors 12 in einem bestimmten Verhältnis auf diese Transistoren 30, 12 auf. Durch dieses Verhältnis wird die Dämpfung bestimmt. Je mehr Strom durch den Dämpfungs-Transistor 30 fließt, desto stärker ist die Dämpfung. Je mehr Strom durch den Eingangs-Transistor 12 fließt, desto kürzer ist die Verzögerung, mit der ein Stromanstieg im Ausgangsstrom einem Stromanstieg im Eingangsstrom des Stromspiegels 10 folgt. Allerdings verringert sich mit kürzer werdender Anstiegszeit auch die Dämpfung, so dass die Dimensionierung der Widerstände 10, 12 immer einen Kompromiss darstellt.

3 zeigt einen CMOS-Stromspiegel 13, bei dem das Dämpfungsnetzwerk eine Reihenschaltung aus zwei Dioden 42, 44 aufweist, die zwischen dem Stromeingang I_n und dem Bezugspotenzial-Anschluss 14 liegt. Die Dioden 42, 44 sind bevorzugt als Transistordioden 42, 44 mit kurzgeschlossenem Gate-Anschluss und Drain-Anschluss realisiert. Der CMOS-Stromspiegel 13 verhält sich ähnlich wie der CMOS-Stromspiegel 11.

4 zeigt einen CMOS-Stromspiegel 15, der sich vom CMOS-Stromspiegel 10 durch einen Ausgangskaskoden-Transistor 46 unterscheidet. Dabei ist ein Gate-Anschluss 48 des Ausgangskaskoden-Transistors 46 an den Stromeingang I_n angeschlossen, und die Leitfähigkeitsstrecke des Ausgangskaskoden-Transistors 46 liegt zwischen dem Stromausgang I_out und der Leitfähigkeitsstrecke des Ausgangs-Transistors 16. Durch den Ausgangskaskoden-Transistor 46 weist der Stromspiegel 15 im Vergleich zum Stromspiegel 10 einen vergrößerten Ausgangswiderstand auf. Allerdings verringert der Ausgangskaskoden-Transistor 46 die Aussteuerbarkeit des Stromausgangs I_out. Daher muss die Spannung am Stromausgang I_out beim Stromspiegel 15 höher sein als beim Stromspiegel 10, um zu vermeiden, dass der Ausgangskaskoden-Transistor 46 im Triodenbereich arbeitet.

Die 5 zeigt einen CMOS-Stromspiegel 17, bei dem der Stromeingang einen Hauptstromeingang I_in und einen Hilfsstromeingang I_bias sowie einen Eingangskaskoden-Transistor 50 aufweist. Die Leitfähigkeitsstrecke des Eingangskaskoden-Transistors 50 ist mit einem Ende 52 an den Hauptstromeingang I_in angeschlossen, während das andere Ende 53 der Leitfähigkeitsstrecke den Hilfsstromeingang I_bias bildet oder an diesen angeschlossen ist. Der Gate-Anschluss 54 des Eingangskaskoden-Transistors 50 ist mit dem Gate-Anschluss 48 des Ausgangskaskoden-Transistors 46 verbunden und an einen Kaskoden-Steueranschluss V_casc angeschlossen. Ferner ist der Gate-Anschluss 24 des ersten weiteren Transistors 22zusammen mit dem Gate-Anschluss 38 des zweiten Dämpfungs-Transistors 32 an den Hilfsstromeingang I_bias angeschlossen.

Wenn n das Übersetzungsverhältnis des Stromspiegels 17 ist, wird mit den resultierenden Hilfsströmen I_bias und n-x_I_bias und den Kaskoden-Transistoren 46, 50, die am Stromeingang bzw. am Hauptstromeingang I_in erforderliche Eingangsspannung von zwei Drain-Source-Spannungen auf eine Drain-Source-Spannung reduziert. Außerdem weist der Stromspiegel 17 genauso wie der Stromspiegel 15 aus der 4 einen gegenüber den Stromspiegeln 10 aus den 13 erhöhten Ausgangswiderstand auf.

6 zeigt einen Stromspiegel 19 mit mehreren Ausgängen I_out1, I_out2, I_out3, wobei jeder Ausgang I_out1, I_out2, I_out3 einen eigenen Ausgangs-Transistor 16, 56, 58 aufweist, dessen Leitfähigkeitsstrecke jeweils an den Bezugspotenzial-Anschluss 14 angeschlossen ist und dessen Gate-Anschluss jeweils an den gemeinsamen Gate-Knoten 18 angeschlossen ist. Jeder Ausgangs-Transistor 16, 56, 58 speist jeweils einen Stromausgang I_out1, I_out2, I_out3 mit einem Ausgangsstrom.

Es versteht sich, dass der Stromspiegel 19 anstelle von drei Ausgangs-Transistoren 16, 56, 58 auch jede beliebige andere Zahl von Ausgangs-Transistoren aufweisen kann. Die dargestellte Ausgestaltung eines solchen, als Strombank dienenden CMOS-Stromspiegels 19 mit mehreren Ausgängen I_out1, I_out2, I_out3 basiert auf dem Stromspiegel 11 aus der 2. Es versteht sich jedoch, dass die Ausgestaltung mit mehreren Ausgängen nicht nur mit dem Stromspiegel 11, sondern auch mit den übrigen Stromspiegeln 10, 13, 15, 17 und den weiter unten noch zu erläuternden Ausgestaltungen von Stromspiegeln kombinierbar ist.

7 zeigt einen CMOS-Stromspiegel 21 mit einem zusätzlichen disable-Eingang 60, der mit einem Gate-Anschluss eines ersten disable-Transistors 62 und einem Gate-Anschluss eines zweiten disable-Transistors 64 verbunden ist. Dabei liegt eine Leitfähigkeitsstrecke des ersten disable-Transistors 60 zwischen dem Stromeingang I_in und dem Bezugspotenzial-Anschluss 14, während eine Leitfähigkeitsstrecke des zweiten disable-Transistors 64 zwischen dem gemeinsamen Gate-Knoten 18 und dem Bezugspotenzial-Anschluss 14 liegt.

Wenn an den disable-Eingang 60 ein Signal gelegt wird, das die disable-Transistoren 62 und 64 aufsteuert, wird der Eingang I_in und der gemeinsame Gate-Knoten 18 jeweils niederohmig mit dem Bezugspotenzial-Anschluss 14 verbunden, wodurch der Stromspiegel 21 schnell abgeschaltet wird.

Es versteht sich, dass der disable-Anschluss 60 mit den beiden disable-Transistoren 62 und 64 mit jedem anderen der in dieser Anmeldung vorgestellten Stromspiegel kombinierbar ist.

Die 8 zeigt einen CMOS-Stromspiegel 23, der neben dem bereits erläuterten Dämpfungsnetzwerk aus Dämpfungs-Transistoren 30, 32, 34 weitere Dämpfungs-Teil-Netzwerke 66, 68, 70 aus zusätzlichen Dämpfungs-Transistoren 30.1, 30.2, 30.3, 32.1, 32.2, 32.3, 34.1, 34.2, 34.3 aufweist. Jedes weitere Dämpfungs-Teil.Netzwerk 66, 68, 70 weist jeweils einen Anschlusspfad 72, 74, 76 zum gemeinsamen Gate-Knoten 18 auf. Jeder Anschlusspfad 72, 74, 76 weist einen steuerbaren Widerstand auf. In der Darstellung der 8 ist der steuerbare Widerstand jeweils ein Schalter 78, 80, 82, mit dem der Anschlusspfad 72, 74, 76 aufgetrennt werden kann. Der steuerbare Widerstand ist in diesem Fall jeweils digital zwischen einem niedrigen Wert bei geschlossenem Schalter 78, 80, 82 und einem theoretisch unendlich hohen Wert bei geöffnetem Schalter 78, 80, 82 umsteuerbar bzw. umschaltbar.

Mit Hilfe der zusätzlichen Dämpfungs-Transistoren 30.1, 30.2, 30.3, 32.1, 32.2, 32.3, 34.1, 34.2, 34.3 und der genannten Schalter 78, 80, 82 lässt sich die Dämpfung variieren. Je mehr Schalter 78, 80, 82 geschlossen sind, desto kürzer ist die Anstiegszeit und desto weniger Dämpfung weist der Stromspiegel 23 auf. Bei geschlossenem Schalter 78 sind die zugehörigen Dämpfungs-Transistoren 30.1, 32.1, 34.1 effektiv den Transistoren 12, 16, 26 parallel geschaltet. Bei geöffnetem Schalter 78 sind die zugehörigen Transistoren 30.1, 32.1, 34.1 dagegen effektiv den Dämpfungstransistoren 30, 32, 34 eines permanent wirkenden Dämpfungsnetzwerks parallel geschaltet. Das gleiche gilt in Analogie für die Dämpfungs-Transistoren 30.2, 32.2, 34.2 in Verbindung mit dem Schalter 80, sowie für die Dämpfungs-Transistoren 30.3, 32.3, 34.3 in Verbindung mit dem Schalter 82. Es versteht sich, dass die Zahl der zusätzlichen schaltbaren Dämpfungs-Teil-Netzwerke nicht auf die dargestellten drei zusätzlichen Dämpfungs-Teil-Netzwerke beschränkt ist, sondern dass prinzipiell jede beliebige Zahl von Dämpfungs-Teil-Netzwerken verwendet werden kann.

Alternativ zu einem diskreten Zuschalten oder Wegschalten einzelner Teilschaltungen kann auch die dämpfende Wirkung einer einzelnen Teilschaltung stufenlos eingestellt werden. Eine Ausgestaltung, die dies erlaubt, ist in der 9 als CMOS-Stromspiegel 25 dargestellt. Die Ausgestaltung der 9 weist ein zusätzliches Dämpfungs-Teil-Netzwerk 81 auf, das über einen Anschlusspfad 83 mit dem gemeinsamen Gate-Knoten 18 verbunden ist und das Dämpfungs-Transistoren 30.1, 32.1, 34.1 aufweist. Der Anschlusspfad 83 weist einen MOS-Transistor 84 auf, der bei einem Betrieb in seinem Widerstandsbereich einen steuerbaren Widerstand darstellt. Die Einstellung eines niedrigen Widerstandes entspricht in ihrer Wirkung dem Schließen eines Schalters in der Ausgestaltung der 8. Analog entspricht die Einstellung eines großen Widerstandes qualitativ dem Öffnen eines Schalters in der Ausgestaltung der 8. Anders als bei der Ausgestaltung der 8 erlaubt der steuerbare Widerstand 84 beim Gegenstand der 9 auch eine stufenlose Einstellung von Zwischenwerten.

Die Erfindung wurde anhand von Ausgestaltungen mit NMOS-Transistoren beschrieben. Es versteht sich jedoch, dass sie bei entsprechender Anpassung der DC-Potenziale auch mit PMOS-Transistoren realisierbar ist. Ferner wurden verschiedene Ausgestaltungen in Verbindung mit dem Dämpfungsnetzwerk aus der 2 beschrieben. Es versteht sich jedoch, dass diese Ausgestaltungen auch mit dem Dämpfungsnetzwerk aus der 3 realisierbar sind.


Anspruch[de]
CMOS-Stromspiegel (10; 11; 13; 15; 17; 19; 21; 23; 25) mit einem Stromeingang (I_in), einem Eingangs-Transistor (12), dessen Leitfähigkeitstrecke zwischen dem Stromeingang (I_in) und einem Bezugspotenzial-Anschluss (14) liegt, einem Stromausgang (I_out), einem Ausgangs-Transistor (16), dessen Leitfähigkeitsstrecke an den Bezugspotenzial-Anschluss (14) angeschlossen ist und der den Stromausgang (I_out) mit einem Ausgangsstrom speist, einem für beide Transistoren (12, 16) gemeinsamen Gate-Knoten (18) und einem Versorgungspotenzial-Anschluss (20), dadurch gekennzeichnet, dass der Stromspiegel (10; 11; 13; 15; 17; 19; 21; 23; 25) einen ersten weiteren Transistor (22) aufweist, dessen Leitfähigkeitsstrecke zwischen dem Versorgungspotenzial-Anschluss (20) und dem Gate-Knoten (18) liegt und dessen Gate-Anschluss (24) an den Stromeingang (I_in) angeschlossen ist, und einen zweiten weiteren Transistor (26) aufweist, dessen Leitfähigkeitsstrecke zwischen dem Gate-Knoten (18) und dem Bezugspotenzial-Anschluss (14) liegt und dessen Gate-Anschluss (28) an den Gate-Knoten (18) angeschlossen ist. CMOS-Stromspiegel (11; 13; 15; 17; 19; 21; 23; 25) nach Anspruch 1, dadurch gekennzeichnet, dass der Stromspiegel (11; 13; 15; 17; 19; 21; 23; 25) ein Dämpfungsnetzwerk aus Dämpfungs-Transistoren (30, 32, 34; 42, 44) aufweist, das an den Stromeingang (I_in) und den Bezugspotenzial-Anschluss (14) angeschlossen ist. CMOS-Stromspiegel (11; 15; 17; 19; 21; 23; 25) nach Anspruch 2, dadurch gekennzeichnet, dass das Dämpfungsnetzwerk einen ersten Dämpfungs-Transistor (30), einen zweiten Dämpfungs-Transistor (32) und einen dritten Dämpfungs-Transistor (34) aufweist, wobei eine Leitfähigkeitstrecke des ersten Dämpfungs-Transistors (30) zwischen dem Stromeingang (I_in) und dem Bezugspotenzial-Anschluss (14) liegt, eine Leitfähigkeitsstrecke des zweiten Dämpfungs-Transistors (32) zwischen dem Versorgungspotenzial-Anschluss (20) und einem Gate-Anschluss (36) des ersten Dämpfungs-Transistors (32) liegt, eine Leitfähigkeitstrecke des dritten Dämpfungs-Transistors (34) zwischen dem Gate-Anschluss (36) des ersten Dämpfungs-Transistors (30) und dem Bezugspotenzial-Anschluss (14) liegt, ein Gate-Anschluss (38) des zweiten Dämpfungs-Transistors (32) an den Stromeingang (I_in) und ein Gate-Anschluss (40) des dritten Dämpfungs-Transistors (34) an den Gate-Anschluss (36) des ersten Dämpfungs-Transistors (30) angeschlossen ist. CMOS-Stromspiegel (13) nach Anspruch 2, dadurch gekennzeichnet, dass der Stromspiegel (13) ein Dämpfungsnetzwerk mit einer Reihenschaltung aus zwei Transistordioden (42, 44) aufweist, die zwischen dem Stromeingang (I_in) und dem Bezugspotenzial-Anschluss (14) liegt. CMOS-Stromspiegel (15; 17) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Stromspiegel (15; 17) einen Ausgangskaskoden-Transistor (46) aufweist, dessen Leitfähigkeitsstrecke zwischen dem Stromausgang (I_out, n_x_I_out) und der Leitfähigkeitsstrecke des Ausgangs-Transistors (16) liegt. CMOS-Stromspiegel (15) nach Anspruch 5, dadurch gekennzeichnet, dass ein Gate-Anschluss (48) des Ausgangskaskodentransistors an den Stromeingang (I_in) angeschlossen ist. CMOS-Stromspiegel (17) nach Anspruch 5, dadurch gekennzeichnet, dass der Stromspiegel (17) einen Stromeingang mit einem Hauptstromeingang (I_in) und einem Hilfsstromeingang (I_bias) sowie einen Eingangskaskoden-Transistor (54) aufweist, wobei die Leitfähigkeitsstrecke des Eingangskaskoden-Transistors (54) mit einem Ende (52) an den Hauptstromstromeingang (I_in) angeschlossen ist und mit dem anderen Ende (53) den Hilfsstromeingang (I_bias) bildet, Gate-Anschlüsse (54, 48) des Eingangskaskoden-Transistors (50) und des Ausgangskaskoden-Transistors (46) miteinander verbunden und an einen Kaskoden-Steueranschluss (V_casc) angeschlossen sind; und der Gate-Anschluss (24) des ersten weiteren Transistors (22) an den Hilfsstromeingang (I_bias) angeschlossen ist. CMOS-Stromspiegel (19) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Stromspiegel (19) mehrere Ausgangs-Transistoren (16, 56, 58) aufweist, deren Leitfähigkeitsstrecken an den Bezugspotenzial-Anschluss (14) angeschlossen sind und die jeweils einen Stromausgang (16) mit einem Ausgangsstrom speisen und deren Gate-Anschlüsse an den gemeinsamen Gate-Knoten (18) angeschlossen sind. CMOS-Stromspiegel (21) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Stromspiegel (21) einen disable-Eingang (60) aufweist, der mit einem Gate-Anschluss wenigstens eines disable-Transistors (62; 64) verbunden ist, wobei eine Leitfähigkeitsstrecke des disable-Transistors (62, 64) zwischen dem Stromeingang (I_in) und dem Bezugspotenzial-Anschluss oder zwischen dem gemeinsamen Gate-Knoten (18) und dem Bezugspotenzial-Anschluss liegt. CMOS-Stromspiegel (21) nach Anspruch 9, dadurch gekennzeichnet, dass der Stromspiegel (21) einen disable-Eingang (60) aufweist, der mit einem Gate-Anschluss eines ersten disable-Transistors (62) und einem Gate-Anschluss eines zweiten disable-Transistors (64) verbunden ist, wobei eine Leitfähigkeitsstrecke des ersten disable-Transistors (62) zwischen dem Stromeingang (I_in) und dem Bezugspotenzial-Anschluss liegt und eine Leitfähigkeitsstrecke des zweiten disable-Transistors (64) zwischen dem gemeinsamen Gate-Knoten (18) und dem Bezugspotenzial-Anschluss liegt. CMOS-Stromspiegel (23; 25) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Stromspiegel (23; 25) wenigstens ein Dämpfungs-Teil-Netzwerk (66, 68, 70; 81) mit einem Anschlusspfad (72, 74, 76; 83) zum gemeinsamen Gate-Knoten (18) aufweist, wobei der Anschlusspfad (72, 74, 76; 83) einen steuerbaren Widerstand (78, 80, 82; 84) aufweist. CMOS-Stromspiegel (23; 25) nach Anspruch 11, dadurch gekennzeichnet, dass der Stromspiegel (23; 25) mehrere Dämpfungs-Teil-Netzwerke (66, 68, 70; 81) mit je einem Anschlusspfad (72, 74, 76; 83) zum gemeinsamen Gate-Knoten (18) aufweist, wobei jeder Anschlusspfad (72, 74, 76; 83) einen steuerbaren Widerstand (78, 80, 82; 84) aufweist. CMOS-Stromspiegel (23) nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass der steuerbare Widerstand als Schalter (78, 80, 82) realisiert ist. CMOS-Stromspiegel (25) nach Anspruch 11, dadurch gekennzeichnet, dass der steuerbare Widerstand als im Widerstandsbereich betriebener MOS-Transistor (84) realisiert ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com