PatentDe  


Dokumentenidentifikation DE102006017048A1 25.10.2007
Titel Verfahren und Vorrichtung zur Bereitstellung einer geregelten Spannung an einem Spannungsausgang
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Novak, Heinz, Dr., Graz, AT
Vertreter Schoppe, Zimmermann, Stöckeler & Zinkler, 82049 Pullach
DE-Anmeldedatum 11.04.2006
DE-Aktenzeichen 102006017048
Offenlegungstag 25.10.2007
Veröffentlichungstag im Patentblatt 25.10.2007
IPC-Hauptklasse G05F 1/59(2006.01)A, F, I, 20060411, B, H, DE
Zusammenfassung Eine Vorrichtung zur Bereitstellung einer glitchfreien, geregelten Spannung (VCC) an einem Spannungsausgang (10) umfasst einen Haupttransistor (T2), der zwischen ein Zwischenpotential (VDCDC) und den Spannungsausgang (10) geschaltet ist, einen Bypasstransistor (T1), der zwischen ein Versorgungspotential (VBAT) und den Spannungsausgang (10) geschaltet ist, wobei das Zwischenpotential (VDCDC) kleiner als das Versorgungspotential (VBAT) ist und das Zwischenpotential (VDCDC) und das Versorgungspotential (VBAT) aus einer gemeinsamen Spannungsquelle abgeleitet sind, eine Regelschaltung zum Anlegen eines Hauptsteuerpotentials (16) an den Haupttransistor (T2), um eine Spannung (VCC) am Spannungsausgang (10) auf eine gewünschte Spannung zu regeln, und eine Steuerschaltung zum Erzeugen eines Bypassteuerpotentials (18) abhängig von dem Versorgungspotential (VBAT) und dem Hauptsteuerpotential (16) und Anlegen des Bypasssteuerpotentials (18) an den Bypasstransistor (T1).

Beschreibung[de]

Die vorliegende Erfindung bezieht sich auf Vorrichtungen und Verfahren zur Bereitstellung einer geregelten Spannung an einem Spannungsausgang, wie sie beispielsweise in der Automobiltechnik eingesetzt werden können.

In elektronischen Schaltungen werden im Allgemeinen verschiedene stabile Spannungen benötigt. Um diese verschiedenen Spannungsniveaus zur Verfügung stellen zu können, werden unter anderem Spannungsregler eingesetzt. Spannungsregler, die in Systemen mit einer hoher Batteriespannung VBAT und einem DC/DC-Tiefsetzsteller bzw. einem sogenannten Buck-Konverter arbeiten, werden im Normalfall von einer Ausgangsspannung VDCDC des Buck-Konverters gespeist, um die Verlustleistung im Spannungsregler gering zu halten. Derartige Spannungsregler werden beispielsweise in Kraftfahrzeugen eingesetzt, um für elektrische Steuergeräte, wie z.B. Mikrocontroller und andere kritische Baugruppen eine geregelte Versorgungsspannung zu liefern. Die Anforderungen an die Ausgangsspannung des Spannungsreglers sind dabei hoch.

Zur Versorgung eines Spannungsreglers in einem Kraftfahrzeug wird die im Allgemeinen höhere Batteriespannung VBAT, die in einem Kraftfahrzeug von hohen positiven und negativen Störspannungen überlagert sein kann, durch den Buck-Konverter in ein vergleichsweise niedrigeres Zwischenpotential VDCDC gewandelt. Dadurch wird in vorteilhafter Weise die Verlustleistung in dem Spannungsregler gering gehalten. Um die Ausgangsspannung des Spannungsreglers zu regeln, kann beispielsweise ein in eine Regelschaltung eingebundener Regeltransistor geeignet zwischen das Zwischenpotential VDCDC und die Ausgangsspannung des Spannungsreglers geschaltet werden, der durch ein angelegtes Steuerpotential den Spannungsabfall zwischen VDCDC und der Ausgangsspannung regelt. Bei fallender Batteriespannung VBAT bleibt die Ausgangsspannung des Buck-Konverters VDCDC zunächst konstant und beginnt schließlich mit VBAT zu sinken, sobald VBAT nur noch um eine Sättigungsspannung über dem Sollwert von VDCDC liegt. Um auch den Betrieb des Spannungsreglers bei weiter fallenden Batteriespannungen und damit gleichermaßen fallenden tiefergesetzten Zwischenpotentialen VDCDC zu erlauben, kann in diesem Fall ein Bypass-Transistor zum Regeltransistor des Spannungsreglers zugeschaltet werden.

Das abrupte Zuschalten führt jedoch zu unerwünschten Spannungsspitzen bzw. Spannungseinbrüchen (sogenannten Glitches) am Ausgang des Spannungsreglers. Diese Glitches können beispielsweise zu kurzzeitigen Falschaussagen in logischen Schaltungen führen, die mit der geregelten Spannung versorgt werden und stellen somit ein wesentliches Problem bei der Entwicklung moderner elektronischer Schaltungen dar. Im Kraftfahrzeugbereich zum Beispiel sind Glitches somit nicht tolerierbar, da sie zu Ausfällen der Steuerelektronik führen könnten.

Die Aufgabe der vorliegenden Erfindung besteht darin, eine Vorrichtung und ein Verfahren zur Bereitstellung einer geregelten Spannung an einem Spannungsausgang zu schaffen, so dass auch bei sinkender Versorgungsspannung das Sicherstellen einer glitchfreieren bzw. mit weniger starken Glitches versehenen Ausgangsspannung ermöglicht wird.

Diese Aufgabe wird durch eine Vorrichtung gemäß Anspruch 1 und ein Verfahren gemäß Anspruch 9 gelöst.

Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, dass ein kontinuierliches und damit das Ausmaß von Glitches reduzierendes Zuschalten eines Bypass-Transistors erzielt werden kann, wenn an den Bypass-Transistor ein Bypass-Steuerpotential angelegt wird, das von dem Versorgungspotential und dem Hauptsteuerpotential, mit dem der Haupttransistor zur Regelung angesteuert wird, abhängt.

Gemäß einem Ausführungsbeispiel der vorliegenden Erfindung wird bei dem Spannungsregler der Bypass-Transistor abhängig von der Größe des Versorgungspotentials kontinuierlich in den Spannungsregelkreis zur Regelung der Ausgangsspannung des Spannungsreglers zugeschaltet. Bei ausreichend hohem Versorgungspotential arbeitet nur der Haupttransistor, der von einem von dem Versorgungspotential abgeleiteten Zwischenpotential regelt. Wenn das Versorgungspotential sinkt, wird kontinuierlich der Bypass-Transistor zugeschaltet. Die Zuschaltung erfolgt dadurch, dass das Steuerpotential des Bypass-Transistors kontinuierlich an das Steuerpotential des Haupttransistors herangeführt wird, d.h. mit einer kontinuierlichen Abhängigkeit von sowohl dem Versorgungspotential als auch dem Hauptsteuerpotential, wie z.B. durch kontinuierliches Reduzieren eines Stromflusses durch ein resistives Element oder Impedanzelement, das zwischen die Steueranschlüsse der Transistoren geschaltet ist, mit fallendem Versorgungspotential.

Dieses Ausführungsbeispiel bietet den Vorteil, dass am Spannungsausgang keinerlei oder zumindest weniger Spannungseinbrüche oder Spikes beim Zuschalten des Bypass-Transistors sichtbar sind, und somit eine ungestörte bzw. weniger gestörte Ausgangsspannung vorliegt. Somit kann beispielsweise eine fehlerhafte Ansteuerung von Mikrocontrollern, die unter bestimmten Umständen fatale Folgen haben kann, vermieden bzw. eine Auftrittswahrscheinlichkeit hierfür verringert werden.

Ein weiterer Vorteil besteht darin, dass es für den Bypass-Transistor keinen eigenen Regelkreis gibt, der mit dem Regelkreis des Haupttransistors abgestimmt werden muss. Vielmehr existiert nur ein einziger Regelkreis für die Spannungsregelung und sowohl der Haupt- als auch der Bypass-Transistor arbeiten aufgrund der Abhängigkeit des Bypass-Potentials von dem Hauptsteuerpotential im selben Regelkreis, wodurch durch den Bypass-Transistor keine zusätzlichen Stabilitätsprobleme in der Schaltung auftreten.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:

1 ein Prinzipschaltbild einer Spannungsregelschaltung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; und

2 ein Schaltbild eines Schaltungsteils, der ein Beispiel für eine detaillierte Implementierung der Spannungsregelschaltung von 1 exklusive der Rückkopplungsschleife, die den Regler und den Spannungsteiler umfasst, darstellt.

1 zeigt einen Spannungsregler mit einem kontinuierlich zuschaltbarem Bypass-Transistor T1. Bei nachfolgender Beschreibung wird davon ausgegangen, dass es sich bei den in 1 gezeigten Transistoren um NMOS-Transistoren handelt. Andere Implementierungen sind natürlich ebenso möglich, insbesondere als PMOS- oder Bipolar-Transistoren.

Der Regler von 1 umfasst neben dem Bypass-Transistor T1 einen Haupttransistor T2, einen Spannungsteiler 2, eine Zuschaltschaltung 4 mit einer steuerbaren Stromquelle 6 und einen Regler 8, wobei der Transistor T2 zusammen mit dem Spannungsteiler 2 und dem Regler 8 eine Regelschleife zur Regelung einer Spannung an einem Spannungsausgang 10 der Schaltung von 1 auf eine gewünschte Spannung VCC bildet, in die der Transistor T1, wie nachfolgend beschrieben, kontinuierlich dazugeschaltet wird.

Der Steueranschluss des Haupttransistors T2, bei dem, ebenso wie bei dem Bypass-Transistor T1, davon ausgegangen wird, dass es sich um einen NMOS-Transistor handelt, obwohl ebenso andere Ausführungsformen möglich sind, ist mit einem Ausgang des Reglers 8 verbunden, dessen erster Eingang 12 wiederum mit einem Mittelabgriff des Spannungsteilers 2 verbunden ist, während an einem zweiten Eingang 14 desselben eine Vergleichsspannung anliegt. Der Haupttransistor T2 ist zu dem Bypass-Transistor T1 insofern parallel geschaltet, als dessen Source-Anschluss ebenso wie der Source-Anschluss des Bypass-Transistors T1 mit dem Spannungsausgang 10 verbunden ist. Der Steueranschluss bzw. sein Gate ist allerdings nicht direkt mit dem Ausgang des Reglers 8 verbunden, sondern über einen Widerstand R1 der Zuschaltschaltung 4. An dem Drain-Anschluss des Bypass-Transistors T1 liegt ein Versorgungspotential, wie z.B. ein Batteriepotential, VBAT an, während an dem Drain-Anschluss des Haupttransistors T2 ein Zwischenpotential VDCDC anliegt, das von dem Versorgungspotential VBAT oder einer Spannungsquelle, wie z.B. einer Batterie oder einem Generator, von der sowohl VBAT als auch VDCDC abgeleitet sind, abgeleitet ist, so dass VDCDC kleiner als VBAT ist, wie z.B. mittels eines nicht gezeigten Buck-Konverters.

Der Spannungsteiler 2 umfasst zwei zwischen den Ausgang 10 und ein Bezugspotential, wie z.B. Masse, geschaltete Widerstände 2a und 2b, wobei von einem Verbindungsknoten zwischen den Widerständen aus das Ausgangspotential VCC mit einem vorbestimmten Teilungsverhältnis auf den ersten Eingang 12 des Reglers 8 zurückgekoppelt wird. Das Referenzpotential am zweiten Eingang 14 des Reglers 8 wird beispielsweise von einer Bandgap-Schaltung zur Verfügung gestellt. Am Ausgang des Reglers 8 gibt dieser ein Steuerpotential 16 zur Steuerung des Gate-Potentials des Haupttransistors T2 aus. Insbesondere variiert er das Steuerpotential 16 so, dass der Transistor T2 die Spannung VCC am Ausgang 10 erhöht, wenn die Referenzspannung am Eingang 14 größer als die auf den Eingang 12 zurückgekoppelte Spannung ist, und umgekehrt, wenn die Referenzspannung kleiner als die zurückgekoppelte Spannung ist, um die Spannung VCC am Ausgang 10 auf eine gewünschte Spannung zu regeln.

Zwischen den Gate-Anschluss des Haupttransistors T2 und den Gate-Anschluss des Bypass-Transistors T1 ist der Widerstand R1 geschaltet, so dass an einem ersten Anschluss desselben das Steuerpotential 16 des Haupttransistors T2 anliegt und der zweite Anschluss 18 desselben mit dem Gate des Bypass-Transistors verbunden ist. Zur Steuerung des Gate-Potentials des Bypass-Transistors T1 weist die Zuschaltschaltung 4 die spannungsgesteuerte Stromquelle 6 auf, die zwischen den zweiten Anschluss 18 des Widerstands R1 und Bezugspotential 20 geschaltet ist. Ferner umfasst die Zuschaltschaltung 4 einen Differenzverstärker 22, der die Stromquelle 6 steuert. Dabei wird eine Spannungsdifferenz am Eingang des Differenzverstärkers 22 aus einem Bezugspotential VREF an einem ersten Eingang des Differenzverstärkers 22 einerseits und einem aus dem Versorgungspotential VBAT über einen Spannungsteiler 24 bestehend aus zwei Widerständen 24a und 24b abgeleiteten Potential an einem zweiten Eingang des Differenzverstärkers 22 andererseits gebildet. Wie es später bezugnehmend auf 2 beschrieben wird, kann das Bezugspotential VREF beispielsweise von dem Ausgangspotential VCC abhängen. Ferner kann statt einem von VBAT abgeleiteten Signal auch VBAT direkt als Eingangssignal für den Differenzverstärker 22 dienen, oder ein von einer anderen Spannungsquelle abgeleitetes Signal, von dem auch VBAT abgeleitet sein kann, das aber von VDCDC verschieden ist. Die Aufteilung in Differenzverstärker 22 und steuerbare Stromquelle 6 in 1 dient ferner zur Veranschaulichung und soll daher nicht einschränkend verstanden werden. Eine Implementierung, um die gleiche Funktion wie die Zuschaltschaltung 4 zu erfüllen, kann von dieser Aufteilung abweichen, wie es ebenfalls bezugnehmend auf 2 erläutert wird.

Bei obigem Ausführungsbeispiel ist der Haupttransistor T2 als Längstransistor ausgebildet, der zwischen das Zwischenpotential VDCDC und das Ausgangspotential VCC geschaltet ist. Dabei ergibt sich das Zwischenpotential VDCDC, wie oben erwähnt, beispielsweise aus einer Tiefsetzstellung des Versorgungspotentials beispielsweise mittels eines Buck-Konverters. Der Bypass-Transistor T1 ist zwischen das Versorgungspotential VBAT und das Ausgangspotential VCC geschaltet. Durch Rückkopplung eines Bruchteils des Ausgangspotentials VCC über den Spannungsteiler 2 in den Regler 8 wird das Hauptsteuerpotential 16 des Haupttransistors T2 so eingestellt, dass VCC den gewünschten Wert annimmt. Dies funktioniert natürlich nur so lange, als ein ausreichend hohes Zwischenpotential VDCDC anliegt, was wiederum ein ausreichend hohes VBAT voraussetzt, aus dem VDCDC ja abgeleitet ist, bzw. eine ausreichend hohe Ausgangsspannung der Spannungsquelle, aus der VBAT und VDCDC abgeleitet sind. Die kontinuierliche Zuschaltung des Bypass-Transistors T1 wird dadurch erreicht, dass sein Steuerpotential 18 über einen Spannungsabfall an dem Widerstand R1 aus dem Hauptsteuerpotential 16 erzeugt wird, das an dem Transistor T2 anliegt. Der Spannungsabfall über den Widerstand R1 wird dabei über den durch die spannungsgesteuerte Stromquelle 6 hervorgerufenen Strom durch den Widerstand R1 gesteuert. Je größer die Spannungsdifferenz am Eingang des Differenzverstärkers 22 ist, desto höher ist der hervorgerufene Strom durch den Widerstand R1. Bei entsprechend hohen Batteriespannungen VBAT ist somit der Widerstand R1 stromdurchflossen und das Steuerpotential 18 des Bypass-Transistors T1 ist gegenüber demjenigen von Transistor T2 abgesenkt, wodurch dieser inaktiv ist. Sinkt die Batteriespannung VBAT in Richtung von VREF, sorgt der Differenzverstärker 22 für eine Reduzierung des Stroms durch den Widerstand R1, wodurch das Steuerpotential 18 des Bypass-Transistors T1 kontinuierlich an das Steuerpotential 16 des Haupttransistors T2 herangeführt wird. Sinkt die Batteriespannung VBAT und insbesondere der durch den Spannungsteiler 24 definierte Bruchteil der Batteriespannung VBAT unter einen Wert VREF ist der Widerstand R1 schließlich stromlos und somit arbeiten beide Transistoren (T1 und T2) parallel mit gleichem Steuerpotential 16.

Im Hinblick auf weitere Ausführungsbeispiele der vorliegenden Erfindung sind verschiedene Ausführungsformen der verwendeten Transistoren denkbar. So können beispielsweise Bipolar-Transistoren verwendet werden. Insbesondere ist der Einsatz von CMOS-Transistoren denkbar. Je nach Ausführungsform entsprechen den Transistorquellenanschlüssen dann Emitter- bzw. Source-Anschluss, den Transistorsenkenanschlüssen Kollektor- bzw. Drain-Anschluss und den Transistorsteueranschlüssen Basis- bzw. Gate-Anschluss. Dies gilt auch für die Transistoren in folgendem Ausführungsbeispiel von 2.

2 zeigt ein Schaltbild eines Schaltungsteils, der ein Beispiel für eine detaillierte Implementierung eines Spannungsreglers gemäß 1 exklusive der Rückkopplungsschleife, die den Regler und den Spannungsteiler umfasst, darstellt. Ein Eingangsstrom IREF wird über einen Stromspiegel mit Kaskode bestehend aus einem Stromspiegel mit NMOS-Transistoren N1, N2 und einem gegengekoppelten NMOS-Transistor N3 eingekoppelt. Die Source-Anschlüsse der beiden NMOS-Transistoren N1, N2 liegen beide auf einem gleichen Massepotential GND. Die Gate-Anschlüsse der Transistoren N1 und N2 liegen ebenso auf einem gleichen Potential bzw. sind miteinander verbunden und sind zudem mit dem Drain-Anschluss des Transistors N1 verbunden. Der Drain-Anschluss des NMOS-Transistors N2 ist über einen Widerstand R1 mit dem Source-Anschluss des NMOS-Transistors N3 verbunden, dessen Drain-Anschluss wiederum mit dem Drain- und Gate-Anschluss eines zu einem aus zwei PMOS-Transistoren P1, P2 bestehendem Stromspiegel gehörenden PMOS-Transistors P1 verbunden ist. Die Source-Anschlüsse der PMOS-Transistoren P1 und P2 liegen jeweils auf dem Batteriepotential VBAT. Zwischen die miteinander verbundenen Gate-Anschlüsse von P1 und P2 und das Batteriepotential VBAT ist zu Schutzzwecken eine Zehnerdiode D1 geschaltet. Der Drain-Anschluss des PMOS-Transistors P2 ist weiterhin mit dem Source-Anschluss eines weiteren PMOS-Transistors P3 verkoppelt, dessen Drain- und Gate-Anschluss auf gleichem Potential liegen bzw. miteinander verbunden sind und mit dem Source-Anschluss eines PMOS-Transistors P4 verschaltet sind, dessen Gate-Anschluss mit dem des NMOS-Transistors N3 verschaltet und über den Widerstand R2 mit dem Ausgang VCC für das zu regelnde Ausgangspotential VCC verbunden ist. Der Drain-Anschluss des Transistors P4 ist wiederum mit dem Drain- und Gate-Anschluss eines zu einem aus zwei NMOS-Transistoren N4, N5 bestehendem dritten Stromspiegels gehörendem NMOS-Transistors N4 verbunden. Die beiden Source-Anschlüsse von N4, N5 liegen jeweils auf dem Massepotential GND. Der Drain-Anschluss des Transistors N5 ist über einen Knoten 10 mit dem Gate-Anschluss eines NMOS-Bypass-Transistors N6 verbunden, dessen Source auf dem Ausgangspotential VCC und dessen Drain auf dem Batteriepotential VBAT liegt. Zwischen dem Knoten 10 und einen Anschluss VGATE ist ein Widerstand R3 geschaltet. Das Steuerpotential VGATE bildet das Gate-Potential eines NMOS-Haupttransistors N7, dessen Source auf dem Ausgangspotential VCC und dessen Drain auf einem Zwischenpotential VDCDC liegt.

Bei der Schaltung von 2 liegt an den Bulk-Anschlüssen der PMOS-Transistoren P# jeweils das Batteriepotential VBAT an, während bei den NMOS-Transistoren N# der Bulk-Anschluss mit Source verbunden ist. Andere Konfigurationen sind ebenfalls möglich.

Die beiden NMOS-Transistoren N6 und N7 sind Bypass- und Haupttransistor, die die Ausgangsspannung VCC erzeugen. Die Absenkung des Gate-Potentials des Bypass-Transistors N6 erfolgt durch den Strom, der von dem NMOS-Transistor N5 über den Widerstand R3 gezogen wird. Der Strom von N5 wird durch mehrmaliges Spiegeln des Eingangsstrom IREF über die Stromspiegel N1/N2, P1/P2 und N4/N5 erzeugt. Die beiden PMOS-Transistoren P3 und P4 erzeugen am Source von P3 bzw. Drain von P2 ein Potential, das um zwei Gate-Source-Spannungen über der gewünschten Ausgangsspannung VCC liegt. Solange VBAT so groß ist, dass die Drain-Source Spannung von P2 größer als die Sättigungsspannung ist, fließt ein konstanter Strom durch P2. Sinkt die Drain-Source Spannung von P2 unter die Sättigungsspannung, wird der ausgespiegelte Strom durch den Widerstand R3 kontinuierlich reduziert, wodurch das Gate-Potential des Bypass-Transistors N6 angehoben wird. Fällt die Batteriespannung VBAT unter einen Wert, der um zwei Gate-Source-Spannungen über der gewünschten Ausgangsspannung VCC liegt, ist der Widerstand R3 stromlos und das Gate-Potential des Bypass-Transistors N6 damit auf dem selben Steuerpotential VGATE wie das Gate des Haupttransistors N7.

Demnach erfolgt bei dem Ausführungsbeispiel gemäß 2 die Zuschaltung des Bypass-Transistors N6 in den Hauptregelkreis (in 2 nicht dargestellt) kontinuierlich, wodurch Diskontinuitäten in der Regelschleife und damit in der Ausgangsspannung VCC vermieden werden. Somit kann mit vorliegendem Ausführungsbeispiel eine glitchfreie, stabile, geregelte Ausgangsspannung VCC für Versorgungspotentiale bzw. Batteriespannungen oberhalb einer Spannung, die um zwei Gate-Source-Spannungen über der gewünschten Ausgangsspannung VCC liegt bereit gestellt werden.

Obige Ausführungsbeispiele für einen Spannungsregler ermöglichen somit die Zuschaltung des Bypass-Transistors so durchzuführen, dass an der Ausgangsspannung VCC keinerlei oder weniger Glitches beim Zuschaltvorgang sichtbar sind. Dies wird dadurch erreicht, dass das Steuerpotential des Bypass-Transistors über den Spannungsabfall an einem Widerstand aus dem Hauptsteuerpotential erzeugt wird. Der Widerstand ist an einem ersten Anschluss mit dem Steuerpotential des Haupttransistors verbunden und an einem zweiten Anschluss mit der Steuerleitung des Bypass-Transistors. Bei hohen Batteriespannungen ist der Widerstand stromdurchflossen und das Steuerpotential des Bypass-Transistors ist gegenüber dem Hauptsteuerpotential abgesenkt, wodurch dieser inaktiv ist. Sinkt die Batteriespannung, wird auch der Strom durch den Widerstand reduziert und das Steuerpotential des Bypass-Transistors wird an das Steuerpotential des Haupttransistors herangeführt. Ab einer vordefinierten minimalen Batteriespannung ist der Widerstand stromlos und somit arbeiten beide Transistoren parallel mit gleichem Steuerpotential.

Es soll hervorgehoben werden, dass, im Hinblick auf weitere Ausführungsbeispiele der vorliegenden Erfindung, die Steuerung des Bypass-Steuerpotentials auch anderweitig realisiert werden kann. Somit ist beispielsweise eine Implementierung der Steuerschaltung mittels einer Konstantstromquelle und eines steuerbaren bzw. zuschaltbaren Widerstandes denkbar oder einer Mischung der beiden Szenarien mit sowohl variablem Stromfluss als auch variablem Widerstand. Zur Realisierung des steuerbaren Widerstands ist beispielsweise der Einsatz entsprechend beschalteter Transistoren denkbar, wie z.B. eines im Triodenbereich betriebenen MOS-Transistors, der mit seiner Source-Drain-Strecke zwischen die beidem Steuereingänge von Bypass- und Haupttransistor geschaltet ist. Ebenso könnten reaktive Elemente in der Steuerschaltung zur Steuerung des Bypass-Steuerpotentials verwendet werden, um eine kontinuierliche Zuschaltung des Bypass-Transistors zu ermöglichen.

Des Weiteren ist eine quasikontinuierliche Zuschaltung des Bypass-Transistors denkbar, wobei das Bypass-Steuerpotential in Abhängigkeit von VBAT schrittweise mit vordefinierten Schrittgrößen an das Hauptsteuerpotential angeglichen wird.

Insbesondere wird darauf hingewiesen, dass abhängig von den Gegebenheiten das erfindungsgemäße Schema auch in Software implementiert sein kann. Die Implementierung kann auf einem digitalen Speichermedium, insbesondere einer Diskette oder einer CD mit elektronisch auslesbaren Steuersignalen erfolgen, die so mit einem programmierbaren Computersystem und/oder Mikrocontroller zusammenwirken können, dass das entsprechende Verfahren ausgeführt wird. Allgemein besteht die Erfindung somit auch in einem Computerprogrammprodukt mit auf einem maschinenlesbaren Träger gespeicherten Programmcode zur Durchführung des erfindungsgemäßen Verfahrens, wenn das Computerprogrammprodukt auf einem Rechner und/oder Mikrocontroller abläuft. In anderen Worten ausgedrückt kann die Erfindung somit als ein Computerprogramm mit einem Programmcode zur Durchführung des Verfahrens realisiert werden, wenn das Computerprogramm auf einem Computer und/oder Mikrocontroller abläuft.

2
Spannungsteiler
2a
erster Widerstand des Spannungsteilers 2
2b
zweiter Widerstand des Spannungsteilers 2
4
Steuerschaltung
6
gesteuerte Stromquelle
8
Regler
10
Spannungsausgang
12
erster Eingang des Reglers 10
14
zweiter Eingang des Reglers 10
16
Hauptsteuerpotential
18
Bypasssteuerpotential
20
Bezugspotential
22
Differenzverstärker
24
Spannungsteiler
24a
erster Widerstand des Spannungsteilers 24
24b
zweiter Widerstand des Spannungsteilers 24
100
Knoten
T1
Bypasstransistor
T2
Haupttransistor
Nx
NMOS-Transistor
Px
PMOS-Transistor
Rx
Widerstand


Anspruch[de]
Vorrichtung zur Bereitstellung einer geregelten Spannung (VCC) an einem Spannungsausgang (10), mit folgenden Merkmalen:

einem Haupttransistor (T2; N7), der zwischen ein Zwischenpotential (VDCDC) und den Spannungsausgang (10) geschaltet ist;

einem Bypasstransistor (T1; N6), der zwischen ein Versorgungspotential (VBAT) und den Spannungsausgang (10) geschaltet ist, wobei das Zwischenpotential (VDCDC) kleiner als das Versorgungspotential (VBAT) ist und das Zwischenpotential (VDCDC) und das Versorgungspotential (VBAT) aus einer gemeinsamen Spannungsquelle abgeleitet sind;

einer Regelschaltung zum Anlegen eines Hauptsteuerpotentials (16; VGATE) an den Haupttransistor (T2, N7), um eine Spannung (VCC) am Spannungsausgang (10) auf eine gewünschte Spannung zu regeln; und

einer Steuerschaltung (4) zum Erzeugen eines Bypasssteuerpotentials (18; 10) abhängig von dem Versorgungspotential (VBAT) und dem Hauptsteuerpotential (16; VGATE), und Anlegen des Bypasssteuerpotentials (18; 10) an den Bypasstransistor (T1; N6).
Vorrichtung gemäß Anspruch 1, bei der die Steuerschaltung (4) ein Impedanzelement aufweist, das einen ersten Anschluss und einen zweiten Anschluss aufweist, wobei der erste Anschluss mit einem Steueranschluss des Haupttransistors (T2; N7) verbunden ist, an dem das Hauptsteuerpotential (16; VGATE) anliegt, und der zweite Anschluss mit einem Steueranschluss des Bypasstransistors (T1; N6) verbunden ist. Vorrichtung gemäß Anspruch 2, bei der das Impedanzelement ein resistives Element (R1; R3) ist. Vorrichtung gemäß den Ansprüchen 2 oder 3, bei der die Steuerschaltung (4) eine in Abhängigkeit von dem Versorgungspotential gesteuerte Stromlieferungseinrichtung (6) aufweist, die ausgebildet ist, um einen von dem Versorgungspotential (VBAT) abhängigen Stromfluss über das Impedanzelement zu liefern. Vorrichtung gemäß den Ansprüchen 2 oder 3, bei der die Steuerschaltung (4) eine in Abhängigkeit von dem Versorgungspotential (VBAT) gesteuerte Stromlieferungseinrichtung (6) aufweist, die zwischen dem zweiten Anschluss des Impedanzelements und ein Bezugspotential (20; GND) geschaltet ist, um einen von dem Versorgungspotential (VBAT) abhängigen Stromfluss über das Impedanzelement zu bewirken. Vorrichtung gemäß einem der Ansprüche 1 bis 5, bei der die Steuerschaltung (4) derart ausgebildet ist, dass die Erzeugung des Bypasssteuerpotentials (18; 10) mit in Abhängigkeit von dem Versorgungspotential (VBAT) kontinuierlicher Veränderung erfolgt. Vorrichtung gemäß einem der Ansprüche 1 bis 6, bei der die Steuerschaltung (4) eine in Abhängigkeit von dem Versorgungspotential (VBAT) gesteuerte Stromlieferungseinrichtung aufweist (6), die einen ersten Stromspiegel (P1, P2) und einen zweiten Stromspiegel (N4, N5) zur Spiegelung eines eingekoppelten Stroms (IREF) aufweist, die derart verschaltet sind, dass ein Senkenanschluss eines ersten Transistors (P2) des ersten Stromspiegels (P1, P2) mit dem Quellenanschluss eines zweiten Transistors (P3) verschaltet ist, dessen Senken- und Steueranschluss verbunden sind, und der mit dem Quellenanschluss eines dritten Transistors (P4) verschaltet ist, dessen Steuerschluss mit dem Spannungsausgang (VCC) gekoppelt ist und dessen Senkenanschluss mit einem Senken- und Steueranschluss eines zu dem zweiten Stromspiegel (N4, N5) gehörenden vierten Transistors (N4) verbunden ist. Vorrichtung gemäß den Ansprüchen 2 oder 3, bei der das Impedanzelement ein resistives Element mit einstellbarem Widerstandwert ist, und die Steuerschaltung (4) eine Stromlieferungseinrichtung zum Liefern eines konstanten Stromflusses über das resistive Element mit einstellbarem Widerstandwert aufweist und ausgebildet ist, um den Widerstandswert des resistiven Elements abhängig von dem Versorgungspotential (VBAT) zu ändern. Verfahren zur Bereitstellung einer geregelten Spannung (VCC) an einem Spannungsausgang (10), mittels eines Haupttransistors (T2; N7), der zwischen ein Zwischenpotential (VDCDC) und den Spannungsausgang (10) geschaltet ist, und eines Bypasstransistors (T1; N6), der zwischen ein Versorgungspotential (VBAT) und den Spannungsausgang (10) geschaltet ist, wobei das Zwischenpotential (VDCDC) kleiner als das Versorgungspotential (VBAT) ist und das Zwischenpotential (VDCDC) und das Versorgungspotential (VBAT) aus einer gemeinsamen Spannungsquelle abgeleitet sind, wobei das Verfahren folgende Schritte aufweist:

Anlegen eines Hauptsteuerpotentials (16; VGATE) an den Haupttransistor (T2; N7), um eine Spannung (VCC) am Spannungsausgang (10) auf eine gewünschte Spannung zu regeln;

Erzeugen eines Bypasssteuerpotentials (18; 10) abhängig von dem Versorgungspotential (VBAT) und dem Hauptsteuerpotential (16; VGATE); und

Anlegen des Bypasssteuerpotentials (18; 10) an den Bypasstransistor (T1; N6).
Computer-Programm mit einem Programmcode zur Durchführung des Verfahrens nach Anspruch 9, wenn das Computer-Programm auf einem Computer und/oder Mikrocontroller abläuft.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com