PatentDe  


Dokumentenidentifikation DE102006019018A1 31.10.2007
Titel Verfahren und Vorrichtung zum Übertragen von Daten zwischen einem Prozessor und einem Massenspeicher
Anmelder PII Pipetronix GmbH, 76297 Stutensee, DE
Erfinder Walsch, Alexander, Dr., 67071 Ludwigshafen, DE;
Tschuch, Martin, Dipl.-Ing., 76297 Stutensee, DE
Vertreter LICHTI Patentanwälte, 76227 Karlsruhe
DE-Anmeldedatum 25.04.2006
DE-Aktenzeichen 102006019018
Offenlegungstag 31.10.2007
Veröffentlichungstag im Patentblatt 31.10.2007
IPC-Hauptklasse G06F 13/16(2006.01)A, F, I, 20060425, B, H, DE
Zusammenfassung Bei einem Verfahren zum Übertragen von Daten zwischen einem Prozessor und einem Massenspeichergerät werden Initialisierungs- und/oder Steuerdaten über eine PCMCIA-Schnittstelle zum Massenspeichergerät übertragen, während Nutzer-Daten aber über eine Speicher-Schnittstelle übertragen werden. Demgemäß weist eine Vorrichtung zur Übertragung von Daten zwischen einem Prozessor und einem Massenspeichergerät einen zum Umschalten der Übertragungswege von Initialisierungs- und/oder Steuerdaten über eine PCMCIA-Schnittstelle und von Nutzer-Daten über eine Speicher-Schnittstelle ausgestalteten Treiber auf.

Beschreibung[de]

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Übertragen von Daten zwischen einem Prozessor und einem Massenspeichergerät.

Zur verwendeten Technologie sei auf folgendes hingewiesen:

Als Massenspeichergerät wird ein Datenspeichergerät der EDV verstanden, das sich über eine Schnittstelle in Form von Registern dem Prozessor, insbesondere eine ATA-Schnittstelle, präsentiert. Einfach als Speicher wird hier ein Datenspeicher der EDV bezeichnet, der über die Speicher-Schnittstelle angesprochen wird. Die Speicher-Schnittstelle ist dabei die Schnittstelle eines Prozessors, mit der der Arbeitsspeicher (SDRAM, SRAM) oder ein FLASH-Speicher angesprochen wird. Demgegenüber ist eine PCMCIA-Schnittstelle eine Schnittstelle eines Prozessors, mit der ein (ATA-)Memory-Speicher-Gerät oder ein PCMCIA-I/O-Gerät angesprochen wird. In eingebetteten Systemen kommt in der Regel die 16-bit Variante zum Einsatz. Eine ähnliche Compact-Flash-Schnittstelle ist eine Schnittstelle, mit der eine Compact-Flash-Karte (CF-Karte) angesprochen wird. CF-Karten sind ATA-fähig, sie kommunizieren dann gegebenenfalls im sogenannten True IDE Mode. Allgemein wird als I/O (In/Out = Ein/Aus) sämtlicher Datenverkehr mit der Außenwelt bezeichnet, wobei der Arbeitsspeicher hierbei nicht als Außenwelt angesehen wird, wohl aber als externer Speicher, der außerhalb des Prozessors liegt. Ein allgemeiner dedizizierter I/O-Bus beinhaltet eine I/O-Schnittstelle, die es erlaubt Daten schnell (breit/burst) mit der Außenwelt auszutauschen, die auch eine Schnittstelle zu anderen I/O-Bussen zur Verfügung stellt (mit handelsüblichen ASICS als Brücke. Der Begriff Daten umfasst sowohl Steuer- und/oder Initialisierungsdaten als auch Nutzer-Daten.

Traditionelle I/O-Architekturen verwenden einen einzigen Bus zur Kommunikation mit einem einzelnen Gerät. Eine I/O-Schnittstelle, die insbesondere bei eingebetteten Systemen (Embedded Systems) als einzige solche Schnittstelle vorhanden sein kann, ist die PCMCIA-Schnittstelle der Personal Computer Memory Card International Association oder auch die Compact-Flash-Schnittstelle. An eine PCMCIA-Schnittstelle anschließbare Geräte sind Massenspeichergeräte oder I/O-Geräte, wie Netzwerkdaten, Modems oder dergleichen. I/O-Karten werden über eine Folge von Registern angesprochen, über die die Software Befehle zu dieser Einrichtung senden und Statusinformationen erhalten kann. Der PCMCIA-Standard ist ATA-kompatibel, so dass eine Übertragung des ATA-Protokolls über die PCMCIA-Schnittstelle möglich ist. Die PCMCIA-Schnittstelle ist allerdings sehr langsam, insbesondere weil sie nur einen 16 bit breiten Datenbus aufweist, so dass die bei Massenspeichern mögliche Übertragungsrate nicht erreicht werden kann.

In den Anwendungen werden einbettete Systeme, wie mit einem RISC-Prozessor, beispielsweise einem XScale-Prozessor der Firma Intel, aus verschiedenen Gründen eingesetzt, so insbesondere, weil die Leistungsaufnahme derartiger Prozessoren gering ist und sie einen geringen Platzbedarf haben. Dies ist insbesondere wichtig bei einem Untersuchungsmolch für eine Pipeline, dessen Computersystem mit ihm geführter in Form eines Akkus oder einer Batterie gespeicherter Energie über lange Zeit und weite Strecken versorgt werden muss.

Eingebettete Systeme – wie die der genannten – weisen in der Regel eine PCMCIA-Schnittstelle auf. In diesem Falle weisen sie dann allerdings keinen dedizierten I/O-Bus, wie den PCI-Bus auf. Ein solcher ist ein Bus, der durch eine brückenartige Einrichtung vom Systemspeicherbus mit einer breiten, spurtfähigen (burstable) Schnittstelle, insbesondere mit der Breite des Datenbusses des Prozessors, getrennt ist.

PCMCIA-ATA-Software Gerätetreiber sind für verschiedene Plattformen und Betriebssysteme weit verbreitet. Aber auch bei eingebetteten Systemen kann auf gewisse Speicher, wie Flash-EEPROM und SRAM durch den Speichercontroller des Systems zugegriffen werden, was aufgrund der Breite des Busses von 32 Bit den Durchsatz durch ein schnelles, breites spurtfähiges (burstable) Interface erhöht. Der Aufsatz des ATA-Protokolls auf eine Speicher-Schnittstelle ist aber äußerst mühsam und damit mit einer langen Implementierungszeit und vermutlich einer Reihe von Fallstricken verbunden. Dies ist daher für industrielle Systeme mit einer begrenzten Lebenszeit nicht geeignet.

Ein Speicher (Memory Device) – in dem definierten Sinne – kann nicht durch eine PCMCIA-Schnittstelle angesteuert werden und umgekehrt, da sowohl die physikalischen als auch die logischen Teile des Zugangsmodus sich unterscheiden, wobei die physikalischen Teile Signale und das Zeitverhalten definieren, während die logischen Teile definieren, wie das Gerät sich einem Prozessor präsentiert und darüber hinaus jegliche Befehle definiert, die notwendig sind, um eine Verbindung oder Übertragung zu initiieren und aufrecht zu erhalten. Insbesondere sind die Signale und das Zeitverhalten einer solchen Speicher-Schnittstelle nicht mit der ATA-Zeitsteuerung kompatibel. Daher ist eine direkte Anbindung eines ATA-Massenspeichergeräts an eine Speicher-Schnittstelle schwierig und erfordert, wie gesagt, langwierige Implementierungen. Besonders zeitaufwändig zu implementieren sind die Initialisierungen des Massenspeichergeräts, Initialisierungsbefehle und die Initialisierung der DMA-Übertragung zum Massenspeichergerät. Ein wesentlicher Nachteil von PCMCIA-üblichen Verbindungen ist die begrenzte Busrate. Selbst wenn ein 32-bit-Prozessor benutzt wird, ist die I/O-Datenpfadbreite hierbei auf 16 bit reduziert. Für eingebettete Prozessoren stehen, wie gesagt, auch eine Speicher-Schnittstelle zur Verfügung, um eine Verbindung zu gewissen Speichern, wie Flash-EEPROM, SRAM und SDRAM zu ermöglichen.

Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zum Übertragen von Daten zwischen einem Prozessor und einem Massenspeichergerät für einen Prozessor zu schaffen, der eine PCMCIA-Schnittstelle, aber keine dedizierte generische I/O-Schnittstelle aufweist sowie eine entsprechende Vorrichtung anzugeben.

Erfindungsgemäß wird die genannte Aufgabe bei einem Verfahren der eingangs genannten Art dadurch gelöst, dass Initialisierungs- und/oder Steuerdaten über eine PCMCIA-Schnittstelle zum Massenspeichergerät übertragen werden, Nutzer-Daten aber über eine Speicher-Schnittstelle übertragen werden. Weiterhin sieht die Erfindung zur Lösung der genannten Aufgabe eine Vorrichtung der eingangs genannten Art vor, die durch einen zum Umschalten der Übertragungswege von Initialisierungs- und/oder Steuerdaten über eine PCMCIA-Schnittstelle und von Nutzer-Daten über eine Speicher-Schnittstelle ausgestalteten Treiber gekennzeichnet ist.

Durch die Erfindung wird erreicht, dass der schnellste Datenpfad des Prozessorsystems zur Nutzer-Daten-Übertragung genutzt werden kann, während der langsamere PCMCIA-Datenpfad weiterhin zur Initialisierung und Steuerung genutzt wird. Das Umschalten zwischen beiden Datenpfaden erfolgt derart, dass sowohl der Datentransfer als auch die Datenintegrität gewährt sind.

Während die Nutzer- oder Massen-Daten über die Speicherschnittstelle übertragen werden, wird der langsame Datenpfad des PCMCIA für alle anderen Daten, nämlich die Initialisierungs- und Steuerdaten als Steuer- oder Kontrollpfad beibehalten. Die Kombination der Verwendung separater Datenpfade ermöglicht eine Durchsatzerhöhung für die Nutzer-Daten. Das erfindungsgemäße Verfahren ist einfach und in kurzer Zeit zu implementieren. Die Vorteile der Erfindung liegen darin, dass zur Initialisierung und Steuerung herkömmliche Software verwendet werden kann, wobei kleinere wenig Zeitaufwand bedingende Modifikationen vornehmlich im Treiberbereich durchgeführt werden können. Für die Nutzer-Daten wird, wie gesagt, das Memory-Map-Interface verwendet, welches spurtfähig und DMA-fähig ist und, soweit erforderlich, eine synchrone Datenübertragung ermöglicht.

Durch die Erfindung werden die Vorteile der PCMCIA-Schnittstelle und der Speicher-Schnittstelle miteinander verbunden, so dass sowohl der Vorteil herkömmlicher vorhandener Softwarestrukturen als auch einer hohen Datenübertragungsrate genutzt werden können. Die Speichereinrichtung wird durch die PCMCIA-Schnittstelle und einen PCMCIA-ATA-Gerätetreiber mit geringen Modifikationen angesteuert.

Gemäß bevorzugter Weiterbildungen des erfindungsgemäßen Verfahrens ist vorgesehen, dass der Prozessor dem Massenspeichergerät die Übertragung von Nutzer-Daten mittels entsprechender über die PCMCIA-Schnittstelle ausgesandter Steuerdaten ankündigt, anschließend zur Übertragung der Nutzer-Daten zur Speicher-Schnittstelle umgeschaltet wird und die Nutzer-Daten über die Speicher-Schnittstelle zum Massenspeichergerät übertragen werden, wobei im Weiteren nach Beendigung der Übertragung der Nutzer-Daten ein Rückschalten zur PCMCIA-Schnittstelle erfolgt.

Während Initialisierungs- und Steuerdaten ungepuffert übertragen werden, sieht das erfindungsgemäße Verfahren weiterhin vor, dass die Nutzer-Daten während der Übertragung gepuffert werden und/oder dass während der Übertragung eine Überprüfung der Nutzer-Daten auf Integrität (CRC-Prüfung) vorgenommen wird, so dass demgemäß die erfindungsgemäße Vorrichtung durch einen Datenpfuffer und/oder eine Einrichtung zur Integritätsprüfung für die Nutzer-Daten gekennzeichnet ist.

Die vorgenannten gegenüber dem Prozessor externen Einrichtungen können in einer Leiterplatte (PCB – Printed Circuit Board), wie insbesondere durch einen programmierbaren Logikschaltkreis in Form eines FPGA (Field Programmable Gate Array) ausgebildet sein. Der PCMCIA-Bus ist mit dieser logischen Einrichtung verbunden, wobei für die PCMCIA-Verbindung eine asynchrone Logik vorhanden ist, während für die hohe Datenrate der Userdaten die zusätzlichen synchronen Komponenten vorgesehen sind, die eine Speicherung und/oder Integritätsüberprüfung ermöglichen.

Weitere Vorteile und Merkmale der Erfindung ergeben sich aus den Ansprüchen und aus der nachfolgenden Beschreibung, in der Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnungen im Einzelnen erläutert sind. Dabei zeigt:

1 eine erste schematische dargestellte Ausführungsform einer erfindungsgemäßen Vorrichtung;

2 eine zweite erweiterte Ausführungsform einer erfindungsgemäßen Vorrichtung zur Übertragung von Daten;

3 ein Ablaufdiagramm einer konkreten Ausführungsform des erfindungsgemäßen Verfahrens; und

4 eine Ausführungsform der erfindungsgemäßen Vorrichtung zur Übertragung von Daten mit einem FPGA.

Die Erfindung geht bei der Ausgestaltung der Figuren aus von einem Prozessor, wie er bei einbetteten Computersystemen (Embedded Computer Systems) eingesetzt wird, wie beispielsweise einem RISC-Mikroprozessor in Form eines XScale-Prozessors, vorzugsweise der PXA250X-Familie, wie des PXA255 der Firma Intel.

Auf einem solchen Prozessor 1 laufen ein Betriebssystem 2 sowie Treiber, insbesondere ein PCMCIA-Treiber 3. Der PCMCIA-Treiber 3 ist in der weiter unten beschriebenen Weise erfindungsgemäß angepasst. Weiterhin werden im Prozessor 1 Anwendungsprogramme 4 verarbeitet.

Ein derartiger Prozessor weist zunächst zur Verbindung mit externen Massenspeichergeräten, eine PCMCIA-Schnittstelle 6 und darüber hinaus eine Speicher-Schnittstelle 7 auf. Bei den PXA-Prozessoren sind diese beiden logisch unterschiedlichen Schnittstellen umschaltbar auf einen gemeinsamen körperlichen oder physikalischen Ausgang gelegt, was der Übersichtlichkeit halber in der Zeichnung nicht dargestellt ist, da dies bei anderen Prozessoren nicht der Fall ist, sondern, wie dargestellt, auch für jede Schnittstelle ein physikalischer Anschluss vorgesehen sein kann.

Erfindungsgemäß sind die Ausgänge der PCMCIA-Schnittstelle 6 und der Speicher-Schnittstelle 7 mit einer gemeinsamen externen Logik 11 verbunden, deren wesentliches Element ein Multiplexer 15 ist, über den die Schnittstellen mit einem Massenspeichergerät 9, wie einer Festplatte, sei es eine P-ATA- oder eine S-ATA-Festplatte verbindbar bzw. verbunden sind.

Der PCMCIA-Treiber 3 ist erfindungsgemäß derart angepasst, dass er Initialisierungs- und Steuerdaten des Prozessors 1 über die PCMCIA-Schnittstelle 6 und den Multiplexer 15 mit dem Massenspeichergerät 9 austauschen kann, wie eine DMA-Anforderung (DMA Request) von dem Massenspeichergerät 9 und eine DMA-Bestätigung (DMA Acknowledgement) zum Massenspeichergerät 9, während der Treiber zur Übertragung von Nutzer- oder Massen-Daten auf den breiteren und damit schnelleren Übertragungsweg der Speicher-Schnittstelle 7 und ebenfalls den Multiplexer 15 zum Massenspeichergerät 9 umschaltet.

In der 2 ist die erfindungsgemäß ausgestaltete Verbindung, insbesondere die externe Logik 11, in einer detaillierten Ausführungsform dargestellt. Die 2 zeigt wiederum den Prozessor 1 mit dem Betriebssystem 2 und dem erfindungsgemäß ausgestalteten PCMCIA-Treiber 3 sowie auf dem Prozessor 1 laufende Anwenderprogramme, die PCMCIA-Schnittstelle 6 sowie die Speicher-Schnittstelle 7.

Die zwischen Prozessor 1 und Massenspeichergerät 9 zwischengeschaltete Einheit 11 kann als FPGA (Field Programmable Gate Array) ausgebildet sein (4). Die Einheit weist eine Schnittstelle 12 auf, über die die Initialisierungs- und Steuerdaten über einen Steuerdaten-Datenpfad 13 zu dem Multiplexer 15 übertragen werden, wobei die Übertragung nicht gepuffert ist und asynchron erfolgt.

Demgegenüber erfolgt die Übertragung der Massen-Daten zum Multiplexer 15 über einen Nutzerdatenpfad und zwar vorzugsweise synchron, wobei eine Pufferung erfolgen kann. Hierzu kann in einfacher Weise ein FIFO vorgesehen sein, aber auch eine Anzahl von Speichern, wodurch die Nutzung des Speicher-Busses minimiert wird, so dass auch andere Prozesse, wie insbesondere bei einem Multi-Prozessor-System den Speicher-Bus verwenden können, um auf den Systemspeicher zuzugreifen. Weiterhin kann eine Prüfung der Daten auf Integrität in Form einer zyklischen Redundanzprüfung (CRC – Cyclic Redundancy Check) durchgeführt werden.

Dieser Verfahrensablauf ist grundsätzlich aus der Sicht des Prozessors in der 3 dargestellt:

Die Übertragung der Nutzer-Daten kann mittels Prozessor-DMA erfolgen. Sie ist definiert als DMA-Übertragung über den Speicher-Bus (was in 2 nicht dargestellt ist, da dies keine Notwendigkeit des Erfindungsgegenstandes ist). Dies beinhaltet DMA-Transfer über den Speicher-Bus. ATA-DMA ist gemäß dem ATA-Standard definiert.

Nach Starten (Schritt A) und Initialisierung (Schritt B) der Vorrichtung sowie Aussenden eines DMA-Anforderungssignals (DMARQ) von dem Massenspeichergerät 9 bestätigt der Prozessor 1 im Schritt C auf die DMA-Anforderung das Massenspeichergerät 9 durch Übersenden einer DMA-Bestätigung (DMA Acknowledge, DMACK), dass Nutzer-Daten übertragen werden. Der Prozessor 1 setzt hierzu Register und sendet entsprechende Befehle über die PCMCIA-Schnittstelle 6 an das Massenspeichergerät 9. Nach Austausch der entsprechenden Steuerdaten wird im Schritt D zur Speicher-Schnittstelle 7 umgeschaltet und es erfolgt der Transfer der Nutzer-Daten über den Nutzerdatenpfad 14 gepuffert zum Massenspeichergerät 9.

Während der Übertragungszeit der Nutzer-Daten, während derer die Daten entsprechend des Timings der ATA-Spezifikation übertragen werden, ist die Übertragung von Steuersequenzen in keiner Weise mehr erforderlich, wie festgestellt wurde, und der Prozessor kann die Nutzer-Daten ohne weiteres aussenden.

Wenn, wie bei der 2 unterstellt, eine ATA-UDMA-Übertragung verwendet wird, um Daten aus dem Speicher (FPGA-Speicher) zum Massenspeichergerät 9 zu übersenden, ist eine zyklische Redundanzprüfung (CRC) vorzunehmen.

Diese wird in den Lesestatus versetzt, woraufhin das System bereit ist (Schleife F) gegebenenfalls erneut Daten zu übertragen.

Nach Beendigung der ATA-DMA-Übertragung gemäß der ATA-Spezifikation, schaltet die Vorrichtung im Schritt E zurück in den Steuermodus (Schleife F der 3) und damit der PCMCIA-Schnittstelle 6.

Die Logik der Einheit 11 transportiert ausschließlich Daten und erfüllt die Timing-Erfordernisse der ATA-Verbindung. Die Steuersignale werden lediglich durch die Einheit 11 hindurchgeleitet. Nur für den Nutzerdatenpfad ist eine physikalische ATA-Signalisierung zu implementieren. Zusätzlich wird die Übertragungsbeendigung gehandhabt.

Weitere Datenübertragung erfolgt wiederum in der beschriebenen Weise über den ATA-Bus 16 zum Massenspeichergerät 9.

Bei der konkreten Ausführungsform der 4 ist die dem Prozessor 1 nachgeordnete FPGA-Einheit 11 der in der 3 näher dargestellten Form wieder schematisch dargestellt. Wenn das Massenspeichergerät 9, wie in 4 dargestellt, ein serielles ATA-Massenspeichergerät (S-ATA) ist, so kann ein Parallel-Seriell-Wandler 17 vorgesehen sein. Die Komponenten 1, 11, 17 können auf einer Leiterplatte (Printed Circuit Board – PCB) angeordnet sein. Das Massenspeichergerät 9 wird über eine ATA- oder in der Darstellung der 4 über eine S-ATA-Verbindung angeschlossen.

Im Rahmen der Erfindung konnte festgestellt werden, dass bei dem Einsatz des gleichen Massenspeichergeräts 9 über die PCMCIA-Schnittstelle selbst 8 MB/Sek., mit der gemäß dem erfindungsgemäßen Vorgehen aber 12,8 MB/Sek. übertragen wurden, was im Bereich der Übertragungsrate eines herkömmlichen PCs mit einem PCI-S-ATA-Controller von 12,5 MB/Sek. liegt.

Diese Messergebnisse zeigen, dass erfindungsgemäß der Durchsatz bei der gleichen Prozessor-Massenspeicher-Kombination um 50 % erhöht werden kann und damit in die Größenordnung die Übertragungsrate eines herkömmlichen Personalcomputers gelangt.

1
Prozessor
2
Betriebssystem
3
PCMCIA-Treiber
4
Anwendungsprogramme
6
PCMCIA-Schnittstelle
7
Speicher-Schnittstelle
8
Multiplexer
9
Massenspeichergerät
11
Einheit
12
Schnittstelle
13
Datenpfad
14
Nutzerdatenpfad
15
Multiplexer
16
ATA-Bus
17
Parallel-Seriell-Wandler


Anspruch[de]
Verfahren zum Übertragen von Daten zwischen einem Prozessor und einem Massenspeichergerät, dadurch gekennzeichnet, dass Initialisierungs- und/oder Steuerdaten über eine PCMCIA-Schnittstelle zum Massenspeichergerät übertragen werden, Nutzer-Daten aber über eine Speicher-Schnittstelle übertragen werden. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Prozessor dem Massenspeichergerät die Übertragung von Nutzer-Daten mittels entsprechender über die PCMCIA-Schnittstelle ausgesandter Steuerdaten ankündigt, anschließend zur Übertragung der Nutzer-Daten zur Speicher-Schnittstelle umgeschaltet wird und die Nutzer-Daten über die Speicher-Schnittstelle zum Massenspeichergerät übertragen werden. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass nach Beendigung der Übertragung der Nutzer-Daten ein Rückschalten zur PCMCIA-Schnittstelle erfolgt. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Daten durch Umschalten eines Multiplexers über einen gemeinsamen Datenbus von den Schnittstellen übertragen werden. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass Initialisierungs- und Steuerdaten ungepuffert übertragen werden. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Nutzer-Daten während der Übertragung gepuffert werden. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass während der Übertragung eine Überprüfung der Nutzer-Daten auf Integrität (CRC-Prüfung) vorgenommen wird. Vorrichtung zur Übertragung von Daten zwischen einem Prozessor und einem Massenspeichergerät, gekennzeichnet durch einen zum Umschalten der Übertragungswege von Initialisierungs- und/oder Steuerdaten über eine PCMCIA-Schnittstelle und von Nutzer-Daten über eine Speicher-Schnittstelle ausgestalteten Treiber. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, dass PCMCIA-Schnittstelle und Speicher-Schnittstelle über einen Multiplexer mit einem gemeinsamen Datenbus verbunden sind. Vorrichtung nach Anspruch 8 oder 9, gekennzeichnet durch einen Datenpuffer und/oder eine Einrichtung zur Integritätsprüfung für die Nutzer-Daten.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com